CN108809316B

CN108809316B - 多串多输出数模转换器

Info

Publication number: CN108809316B
Application number: CN201810420072.XA
Authority: CN
Inventors: 古淑荣; D·A·登普西; 曲光阳; 王汉卿; T·Y·刘
Original assignee: Analog Devices International ULC
Current assignee: Analog Devices International ULC
Priority date: 2017-05-04
Filing date: 2018-05-04
Publication date: 2022-07-08
Anticipated expiration: 2038-05-04
Also published as: CN108809316A; PL3399650T3; EP3399650B1; US9941894B1; JP2018191291A; JP6732838B2; EP3399650A1

Abstract

本公开涉及多串多输出数模转换器。多输出多阻抗串数模转换器(DAC)电路可响应于第一数字输入信号而提供具有第一分辨率的第一输出，以及响应于第二数字输入信号而提供具有第二分辨率的第二输出。主阻抗串和次级阻抗串可以使用开关网络来耦合以提供第一DAC输出。通过将附加开关连接到主阻抗串并共享主阻抗串，可以实现第二个DAC输出。

Description

多串多输出数模转换器

相关申请的交叉引用

本专利申请涉及与本申请同日提交的下列申请：于2017年5月4日提交的名称为“SENSOR BIAS CIRCUIT FOR IMPROVED NOISE PERFORMANCE”的美国专利申请序列No.______(代理人案卷No.3867.164US2)；于2017年5月4日提交的名称为“DIAGNOSTICWAVEFORM GENERATOR FOR A SENSOR”的美国专利申请序列No.______(代理人案卷No.3867.174US2)；于2017年5月4日提交的名称为“DIGITAL-TO-ANALOG CONVERTER(DAC)TERMINATION”的美国临时专利申请序列No.______(代理人案卷No.3867.403PRV)；于2017年5月4日提交的名称为“SYSTEMS AND METHODS FOR DETERMINING THE CONDITION OF AGAS SENSOR”的美国专利申请序列No._____(代理人案卷No.3867.405US1)；于2017年5月4日提交的名称为“IMPEDANCE CHARACTERISTIC CIRCUIT FOR ELECTROCHEMICAL SENSOR”的美国专利申请序列No._____(代理人案卷No.3867.406US1)；于2017年5月4日提交的名称为“INTERNAL INTEGRATED CIRCUIT RESISTANCE CALIBRATION”的美国专利申请序列No._____(代理人案卷No.3867.407US1)。

技术领域

本公开一般涉及数模转换器(DAC)，并且更具体地但不作为限制涉及阻抗串型DAC。

背景技术

现实世界中的模拟信号，例如温度、压力、声音或图像通常会转换为数字表示，可以在现代数字系统中轻松处理。在许多系统中，这种数字信息被转换回模拟形式以执行一些真实世界的功能。执行此步骤的电路是数模转换器(DAC)，其输出用于驱动各种设备。扬声器、视频显示器、电机、机械伺服器、射频(RF)发射器和温度控制仅仅是几个不同的例子。DAC通常被纳入数字系统，其中现实世界的信号通过模数转换器(ADC)进行数字化，经过处理，然后通过DAC转换回模拟形式。

DAC响应二进制数字输入代码产生量化或离散的阶跃模拟输出，模拟输出通常为电压或电流。为了产生输出，参考量或电平(通常是前述的电压或电流)通常被分成二进制和/或线性部分。然后数字输入驱动开关组合适当数量的这些分数以产生输出。分数的数量和大小反映了可能的数字输入代码的数量，这是转换器分辨率或输入代码中的位数(n)的函数。

发明内容

电化学传感器可用于各种应用，例如用于检测电化学传感器周围环境中是否存在一种或多种组成气体如氧气、一氧化碳等。本发明人已经认识到，要解决的一个问题是提供传感器，例如，具有中高分辨率和低功率的数模转换器(DAC)电路。例如，可能希望增加传感器的DAC的分辨率以减少量化噪声并提高准确度。但是，DAC分辨率的提高会导致使用更多的开关，从而导致更多的功耗，特别是在由于泄漏电流而导致温度升高的情况下。如果传感器采用电池供电，则可能需要降低功耗。本发明人通过提供使用诸如电阻串的共享阻抗串的多输出DAC电路来产生具有不同分辨率的多个输出，例如以12位分辨率的第一输出和在第二输出的第二输出来解决该问题来自两个数字输入信号的6位分辨率。共享阻抗串可以降低电路复杂度，从而降低DAC电路的成本和尺寸，并减少漏电流，从而可以进一步降低功耗。

在一些方面中，本公开涉及提供至少两个不同分辨率的模拟输出信号的多输出数模转换器(DAC)电流。DAC电路包括：第一串的第一阻抗元件；第二串的第二阻抗元件；响应于第一数字输入信号，第一开关网络将在所述第二串上的第一阻抗元件的至少一个上产生的电压耦合到第一输出节点，所述第一数字输入信号包括具有最高有效位(MSB)和最低有效位(LSB)的第一数字位流，所述第二阻抗元件被配置为产生对应于所述第一数字输入信号的第一模拟信号；和响应于第二数字输入信号，第二开关网络将所述第一阻抗元件的至少一个上产生的电压耦合到第二输出节点，所述第一阻抗元件被配置为产生对应于所述第二数字输入信号的第二模拟信号，其中所述第一输出节点和所述第二输出节点形成多个输出。

在一些方面中，本公开涉及一种将第一数字输入串转换为具有第一分辨率的相应第一模拟信号并将第二数字输入串转换为具有第二分辨率的相应第二模拟信号的方法。该方法包括：提供多输出数模转换器(DAC)电路，所述DAC电路包括第一串的第一阻抗元件和第二串的第二阻抗元件；响应于第一数字输入信号，控制第一开关网络以将在所述第二串上的第一阻抗元件的至少一个上产生的电压耦合到第一输出节点，所述第一数字输入信号包括具有最高有效位(MSB)和最低有效位(LSB)的第一数字位流，所述第二阻抗元件被配置为产生对应于所述第一数字输入信号的第一模拟信号；和响应于第二数字输入信号，控制第二开关网络以将所述第一阻抗元件的至少一个上产生的电压耦合到第二输出节点，所述第一阻抗元件被配置为产生对应于所述第二数字输入信号的第二模拟信号，其中所述第一输出节点和所述第二输出节点形成多个输出。

在一些方面中，本公开涉及电化学传感电路，包括：提供至少两个不同分辨率的模拟输出信号的多输出数模转换器(DAC)电路。DAC电路包括：第一串的第一阻抗元件；第二串的第二阻抗元件；响应于第一数字输入信号，第一开关网络将在所述第二串上的第一阻抗元件的至少一个上产生的电压耦合到第一输出节点，所述第一数字输入信号包括具有最高有效位(MSB)和最低有效位(LSB)的第一数字位流，所述第二阻抗元件被配置为产生对应于所述第一数字输入信号的第一模拟信号；和响应于第二数字输入信号，第二开关网络将所述第一阻抗元件的至少一个上产生的电压耦合到第二输出节点，所述第一阻抗元件被配置为产生对应于所述第二数字输入信号的第二模拟信号，其中所述第一输出节点和所述第二输出节点形成多个输出；和电化学传感器，其耦合到所述第一输出节点和第二输出节点中的至少一个。

本概述旨在提供本专利申请的主题的概述。它并不打算提供对本发明的排他或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。

附图说明

图1描述了一个双字符串数模转换器的例子。

图2描述了图1的双串数模转换器的示意图。

图3是根据本公开的各种技术示出多串多输出数模转换器电路的示例的示意图。

图4是依照本公开的各种技术表示多路复用器电路结构的一个例子的示意图。

图5是示出根据本公开的各种技术以及两个DAC之间的串扰的多串多输出数模转换器电路的示例的示意图。

图6是示出根据本公开的各种技术的多串多输出数模转换器电路的另一示例与两个DAC之间的串扰的示意图。

图7是示出用于降低两个DAC之间的串扰的开关阻抗解决方案的示例的示意图。

图8是示出用于降低两个DAC之间的串扰的开关电流解决方案的示例的示意图。

图9是根据本公开的各种技术示出图3的多串输出DAC电路的应用实例的示意图。

图10是根据本公开将第一数字输入串转换为具有第一分辨率的对应第一模拟信号并将第二数字输入串转换为具有第二分辨率的对应第二模拟信号的方法的流程图的示例。

在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。举例来说，附图通常以举例的方式而非限制性地说明本文件中所讨论的各种实施例。

具体实施方式

该文件尤其描述了可以提供具有第一分辨率(例如，12位分辨率)的第一输出的多输出多阻抗串，例如电阻串、数模转换器(DAC)电路，以及具有不同于第一分辨率的第二分辨率(例如6位分辨率)的第二输出。如下面关于图1和图2所描述的，主阻抗串和次级阻抗串可以使用开关网络耦合以提供单个DAC输出。使用本公开的各种技术，通过将附加开关耦合到主阻抗串，可以在不使用额外阻抗串的情况下实现额外的DAC输出，如图3所示。以这种方式，可以通过共享阻抗串来形成多输出DAC电路。

如上所述，电化学(EC)传感器可用于各种应用，诸如用于感测电化学传感器周围环境中一种或多种组分气体(例如氧气，一氧化碳等)的存在。作为一个具体的例子，对于3导联EC传感器，其参考电极和感测电极之间的偏压要求可以是多样的，这可能需要共模电压和差分电压两者的灵活性。在这种应用中，需要两个低噪声、低功耗的独立DAC。

本发明人已经认识到，要解决的一个问题是提供传感器解决方案系统，例如，具有高分辨率和低功率的数模转换器(DAC)电路。例如，可能希望增加传感器控制系统的DAC的分辨率以减少量化噪声，产生更平滑的信号并提高准确度、提高准确度。但是，DAC分辨率的提高会导致使用更多的开关进行控制，从而导致更多的功耗，特别是在由于泄漏电流而导致温度升高的情况下。如果传感器采用电池供电，则可能需要降低功耗。本发明人通过提供使用共享阻抗串的多输出DAC电路(例如电阻串)解决了这个问题，以产生具有不同分辨率的多个输出，例如以12位分辨率的第一输出和以6位分辨率的第二输出。使用共享阻抗串可以在两个输出之间形成固有的相关性，并且还可以节省功耗。输出分辨率的不对称性，例如12位和6位分辨率，是在一个输出端使用额外的对称性以使总体电路最小化的结果，例如，为了降低功耗、减小面积、提高速度和更高的温度操作。这些技术可以降低电路的复杂性，从而降低DAC电路的成本和尺寸，并减少漏电流，从而降低功耗。

图1示出了双串DAC 100的简化框图。双串DAC 100包括最高有效位(MSB)串120和最低有效位(LSB)串130，它们都包括串联耦合的阻抗串如电阻串。数字信号处理器(DSP)140接收数字输入信号Din并输出控制信号C₀-C_N以控制MSB串120和控制信号D₀-D_M以控制LSB串130。MSB串120通常转换数字字的最高有效位(MSB)，并且其输出耦合到LSB串130，LSB串130转换数字字的最低有效位(LSB)。VOUT表示转换后的模拟信号。

图2描绘了图1的双串数模转换器100的示意图的示例。如图所示，每个串120、130包括耦合到相应开关组122.0-122.N、132.0-132.M的电阻器串121.1-121.N、131.1-131.M，122.0-122.N、132.0-132.M根据基于数字字的控制信号C₀-C_N和D₀-D_M进行操作。而且，开关组122.0-122.N、132.0-132.M中的开关通常仅包括两个开-关状态。然而，双串DAC 100是单通道DAC。在共同转让的美国专利第9,124,296号中公开了多个通道串DAC，其全部内容通过引用并入本文。共同转让的美国专利第9,100,045号中公开了多个串DAC，其全部内容通过引用并入本文。在共同转让的美国专利第5,969,657号中公开了可用于实施本公开的技术的多串DAC的另一实例，其全部内容以引用的方式并入本文中。

应该理解，多串DAC也可以被认为是多级DAC，其中至少两级可以包括一串阻抗元件。在这样的多串转换器中，第一阶段使用第一串来转换N位数字字，例如粗略转换；第二阶段使用第二串来进一步解码N比特数字字，例如更精细的转换。在下面的内容中，提供该内容以帮助技术人员理解根据本教导的装置的特征和益处，将参照使用电阻器的示例性实现来描述每个串。可以理解的是，电阻器是可以使用的阻抗元件类型的一个例子，并且不旨在将本教导限制于其中电阻器专门用作阻抗元件的实施方式。在这方面，应该理解的是，电阻器可以是阻抗元件的优选类型，特别是在串两端的电压高的情况下-例如耦合到转换器的参考端子的串。在电压相对较小的其他串中，也可以使用其他元件，例如有源MOS器件。因此，本教导不应被解释为限于多电阻串DAC。

图3是根据本公开的各种技术示出多串多输出数模转换器电路的示例的示意图。DAC电路200可以包括第一阻抗串202(例如电阻器串)，其包括多个第一阻抗元件204(例如电阻器)；以及第二阻抗串206(例如电阻器串)，其包括多个第二阻抗元件208(例如电阻器)。第一阻抗元件中的每一个可以具有R1的第一阻抗，例如电阻。每个第二阻抗元件可以具有R2的第二阻抗，例如电阻。在一些示例性实施方式中，阻抗R1可以不同于阻抗R2。

图3的DAC电路200可以包括第一开关网络RSW 1210(其包括耦合到第一阻抗串202的多个第一开关212)以及第二开关网络RSW 2214(其包括耦合到第二阻抗串206的多个第二开关216)。第二开关网络RSW 2可以将第二阻抗元件中的至少一个耦合到第一输出节点218。

如图3的示例配置所示，第一开关网络RSW 1中的每隔一个开关212可以耦合在一起。在图3所示的配置示例中，第一开关网络RSW 1中的开关可以是直流电流开关。第二开关网络RSW 1中的开关在正常工作时基本不会导通直流电流，因此可以是低漏电开关(或非载流开关)。

第一阻抗串202(例如主阻抗串)和第二阻抗串206(例如次级阻抗串)在对应于第一数字输入信号的第一输出节点218可以产生第一模拟信号VOUT1。第一模拟信号VOUT1可以具有第一分辨率，例如12位分辨率，其中第一阻抗串202可以用于转换第一数字输入信号的MSB，第二阻抗串206可以用于转换第一数字输入信号的LSB。在220中分组的电路组件可以被认为代表第一个DAC。

在一些示例性构造中，第一阻抗串202可以经由附加阻抗元件222、224(例如电阻器)耦合到DAC参考端子并接地。这些附加元件222、224可用于范围调整以及用于亚阈值泄漏减少的低功率和超低功率应用。

类似于上面关于图1和图2所描述的，控制电路226(例如DSP)可以接收第一数字输入信号并输出控制信号以控制各个开关网络210、214以控制MSB串202和LSB串206以产生第一模拟信号VOUT1。更具体地说，响应于第一数字输入信号，DSP可以控制第一开关网络210以跨越第二阻抗串206在第一阻抗元件204中的至少一个上产生的电压，其中数字输入信号包括具有MSB和LSB的数字位流，例如数字字。

第二阻抗串206中的阻抗元件被配置为响应于从第一串202通过第一开关网络210到第二串206的电流产生电压，以产生对应于第一输出节点218的数字输入信号的相应模拟信号VOUT1。换句话说，第一阻抗元件和第二阻抗元件被配置为产生对应于第一数字输入信号的第一模拟信号VOUT1到第一输出节点218。

以这种方式，响应于第一数字输入信号，DAC电路200可以在第一输出节点218处提供具有第一分辨率的第一模拟输出VOUT1，例如第一DAC输出。如图3所示，第一输出节点218可以耦合到可选开关228。

如上所述，本公开描述了用于响应于在第二输出节点230处具有第二分辨率的第二数字输入信号提供第二模拟输出VOUT2(例如，第二DAC输出)的技术，其使用共享阻抗串例如第一阻抗串202。共享阻抗串202可以用于生成具有不同分辨率的多个输出，例如，具有12位分辨率的第一DAC输出VOUT1和具有6位分辨率的第二DAC输出VOUT2。在234中分组的电路组件可以被认为代表第二DAC。

在图3所示的示例配置中，控制电路226(例如DSP)可以控制第三开关网络RSW3232以耦合在第一阻抗元件204中的至少一个上产生的电压以响应第二数字输入信号(例如6位数字输入信号)。以这种方式，第一阻抗元件204可以被配置为产生对应于第二数字输入信号的第二模拟信号VOUT2到第二输出节点230。换句话说，在图3所示的示例配置中，第一输出节点218处的第一模拟信号VOUT1可以对应于第一数字输入信号的MSB和LSB，并且第二输出节点230处的第二模拟信号VOUT2可以对应于第二数字输入信号。这样，图3的DAC电路200可以被认为包括具有第一分辨率(例如12位分辨率)的第一DAC 220和具有第二分辨率(例如6位分辨率)的第二DAC 234，其中第一输出节点218和第二输出节点230形成多个DAC输出。

如图3所示，第二输出节点230可以耦合到可选开关236。在一些示例性构造中，VOUT1和VOUT2的分辨率是不同的，如图3所示。

在一些示例性实施方式中，第一模拟信号VOUT1和第二模拟信号VOUT2可以单端使用。在一些示例性实施方式中并且如下面详细描述，第一模拟信号VOUT1和第二模拟信号VOUT2可以准差分使用。由于分辨率不同，准差分实现不完全对称，因为它将是完全差分实现。

可以使用晶体管来实现本公开中描述的开关网络的开关，所述晶体管包括但不限于场效应晶体管(FET)，例如金属氧化物半导体(MOS)FET、FinFET、全栅极(GAA)FET等。可以使用微机电系统(MEMS)或纳机电系统(NEMS)来实现本公开中描述的开关网络的开关。本公开中描述的电路可以集成在集成电路上。

应该注意的是，尽管图3的配置描绘了两个输出，但是本公开不限于这种配置。相反，图3的电路200可以被配置为提供多于两个的输出。

在共同转让的美国专利9,124,296和9,100,045中可以找到关于多个串DAC的操作的附加信息，每个专利的全部内容通过引用并入本文。

图4是依照本公开的各种技术表示多路复用器电路结构的一个例子的示意图。在图4中，例如图3的DAC电路200可以输出两个DAC输出，即第一模拟信号VOUT1和第二模拟信号VOUT2。在所示的示例中，两个DAC输出VOUT1和VOUT2中的每一个可以例如经由可选开关238、240耦合到第一和第二多路复用器242、244。第一和第二多路复用器242、244的内部配置可以允许两个DAC输出VOUT1和VOUT2被多路复用、交换或切断。控制电路可以控制图4的第一和第二多路复用器242、244以产生一对信号，例如包括VOUT1/VOUT1、VOUT2/VOUT2、VOUT1/VOUT2和VOUT2/VOUT1。

在一些示例性构造中，图4的电路246可以包括在该单端示例配置中耦合到VREF端子的开关248，例如用于断电。应该指出，图4是一个简化的功能表示。在一些示例性构造中，可能需要结合采样-保持(S/H)电路、附加的低通滤波电路，并考虑互连和负载电路的寄生负载。如图所示，可选开关238、240可用于明确的采样和保持目的，从而实现隔离DAC内核建立活动。类似的功能，但没有隔离，可以通过开关网络的RSW 2和RSW 3实现，通过合并数字开关控制。在一些示例中，可选开关238、240可以是DAC核心子块内部或外部的显式开关。可选开关238、240可以用于采样-保持或先断后合(BBM)切换功能。

通过使用共同的阻抗串来产生另外的单独的(例如较低分辨率的)DAC输出，本发明人已经认识到，要解决的一个问题是当缓冲器不用于缓冲DAC 220时两个DAC输出(或通道)之间的交互机制(或“串扰”)。图5和图6描绘了说明要解决的串扰问题的示意图。本发明人已经认识到，当不使用缓冲器来缓冲DAC 220时，共享公共阻抗串202可能导致两个DAC220、234之间的相互作用或串扰。取决于两个DAC输出VOUT1和VOUT2的相对位置，当第二阻抗串206与第一阻抗串202的阻抗元件中的任何一个并联时，由于第一串202上的负载，第二阻抗串206可尝试上拉或拉低第二DAC输出VOUT2(例如6位输出)。DAC输出之间的串扰在下面参照图5和6进行描述。

图5是示出根据本公开的各种技术以及两个DAC之间的串扰的多串多输出数模转换器电路的示例的示意图。更具体地，图5是第一配置的图3的简化版本，其中图3的第一DAC220的阻抗元件的网络位于图3的第二DAC 234的阻抗元件的网络之上。

在图5中，由图3的第一阻抗串202和第二阻抗串206形成的第一DAC 220加载第一串202。在第一DAC 220位于第二DAC 234的阻抗元件网络之上的这种配置中，第一DAC 220可以将第二DAC输出VOUT2上拉+ΔV1的量。

图6是示出根据本公开的各种技术的多串多输出数模转换器电路的另一示例与两个DAC之间的串扰的示意图。更具体地，图6是第一配置的图3的简化版本，其中图3的第一DAC 220的阻抗元件的网络位于图3的第二DAC 234的阻抗元件的网络之下。

在图6中，由图3的第一阻抗串202和第二阻抗串206形成的第一DAC 220加载第一串202。在这种配置中，第一DAC 220在第二DAC 234的阻抗元件的网络之下，第一DAC 220可以将第二DAC输出VOUT2拉低-ΔV2的量。

本发明人通过包括负载补偿电路来选择性地调节第一和第二阻抗元件之一的上拉或下拉以补偿第一和第二阻抗元件中的另一个的负载来解决并基本上抵消了串扰问题。DAC架构和设计的已知特性可以决定负载效应。假定DAC数字输入可以对应于第一阻抗串上的DAC的位置和负载，则可以数字地检测第一和第二DAC 220、234的相对位置。本发明人已经使用开关负载补偿电路解决方案解决了该问题，该解决方案可用于补偿或基本上抵消DAC在交叉阈值之上和之下的相对代码依赖性、体系结构和设计相关交互。

控制电路(例如DSP)可以数字地确定两个DAC相互之间的关系，例如，第一DAC 220是在第二DAC 234之上还是之下。如果第一DAC 220在第二DAC 234之上，则控制电路(例如控制电路226)可以控制电路略微下拉，如果第一DAC 220在第二DAC 234下方，则控制电路可以控制电路稍微拉升以补偿负载效应。

图7是示出用于降低两个DAC之间的串扰的开关阻抗解决方案的示例的示意图。在图7中，控制电路(例如图3的控制电路226)已经控制图3的第一和第二开关网络RSW 1210、RSW 2214中的各种开关闭合，导致示出的示例配置。图7的负载补偿电路250可以包括额外的开关(例如开关SW1-SW4)以及附加的阻抗元件252、254和256。负载补偿电路250被示出在DAC阻串串之上和之下耦合到DAC串端子和参考端子(Vref+和地)之间的阻抗(图3的阻抗)。

如上所述，第一阻抗串202可以经由图3的附加阻抗元件222、224(例如电阻器)耦合到DAC参考端子和地。控制电路可以控制开关SW1-SW4，以与上阻抗元件222或下阻抗元件224并联添加阻抗元件，以消除负载效应。

在图7所示的示例配置中，第一阻抗元件204和第二阻抗元件208中的任一个的一个或多个可以通过控制四个开关SW1-SW4与上面的电阻分压器258或下面的电阻分压器260并联放置，以补偿第一阻抗元件和第二阻抗元件中的另一个的负载。在一些示例性实施方式中，可以使用非单位元素例如保存。在图7所示的非限制性具体示例配置中，第二阻抗元件R2可以使用开关SW1-SW4与上电阻分压器258或下电阻分压器260并联。以这种方式，图7的负载补偿电路可以是串扰问题的被动解决方案。

具体参照具有12位分辨率的第一输出和具有6位输出分辨率的第二输出的多输出DAC电路，可以根据第一数字信号(12位[11:0])的12位输入码的6个MSB和第二数字信号(6位[5:0])的6位输入码的动态比较结果来产生开关控制信号以确保上下电阻串的负载效应相同。以下示例控制逻辑可用于控制这种配置中的交换机：

如果DAC 12位[11:6]大于或等于DAC6位[5:0]，则SW1和SW2断开，SW3和SW4接通；

DAC 12位[11:0]等于DAC 12位[11:0]+1；

如果DAC 12bit[11:0]等于最大值，则保持该值；

如果DAC 12位[11:6]小于DAC 6位[5:0]，则SW1和SW2接通，SW3和SW4断开；

DAC 12位[11:0]等于DAC 12位[11:0]-1；和

如果DAC 12bit[11:0]等于最小值，则保持该值。

如上所示，在抗串扰功能启用后，12位DAC可以加1或减1以保持其原始值。另外，数字化需要知道如何处理12位的最大和最小代码。总体而言，在添加了一个串电阻器之后，12位DAC将在满量程上电平移位2LSB。本公开不限于12位和6位数字输入信号。

在一些示例性构造中，由于信号路径延迟的不同以及有限的时间差异，先断后合(BBM)切换可用于避免SW1-SW4数据改变时可能发生的任何直通电流。可以使用阻抗元件252、256来限制将节点A从接近VREF放电至接地以及将节点B从接近地电位充电至VREF时的电流。

图8是示出用于降低两个DAC之间的串扰的开关电流解决方案的示例的示意图。与图7所示的无源配置相比，图8的负载补偿电路270可以是串扰问题的主动解决方案。特别地，可以使用开关电流解决方案来产生电流，以实现类似于图7的开关阻抗解决方案的抗串扰调制。示出了负载补偿电路270耦合到DAC串端子和参考端子(Vref+和地)之间(在DAC阻抗串的上方和下方)的阻抗(图3的阻抗)。

电流源和槽是本领域普通技术人员已知的，电流镜和电流复制器也是已知的。电流源和电流槽通常具有一个极性，如果需要，电流镜可用于使一个电流源/槽改变极性，使用共模电平反映电流。或者，可以使用具有开关276、278的开关网络来切换单独的电流源272和电流槽274以实现相同的功能，如图8的负载补偿电路270的示例中所示。

在一些示例性实施方式中，电流源或电流槽子模块可以使用与DAC网络相同的电压基准电平和相同的阻抗材料或使用单位电阻器来使用参考电平和阻抗值(例如电阻值)进行跟踪(跟踪变化，如过程和温度)。

为了提供负载补偿，例如上拉或下拉电路，开关电流槽274可以耦合在DAC上方电阻分压器258处，并且开关电流源272可以耦合在DAC下方电阻分压器260处，如图8所示。在其他示例配置中，开关电流槽274和开关电流源272可以耦合到DAC内的一个或多个节点。一些示例配置可以包括图7和8的负载补偿电路的方面，例如开关阻抗和开关电流解决方案。

普通技术人员将理解电流源可输出正电流或负电流来执行电源或槽功能。这样，可以理解，电流源通常可用于描述输出正或负电流的高阻抗电流输出元件。

图9是根据本公开的各种技术示出图3的多串输出DAC电路200的应用实例的示意图。DAC电路200(图3)可以接收来自数字控制单元280的数字输入信号。例如，DAC电路280可以接收第一数字输入信号(例如12位数字输入信号DIN12b[11:0])和第二数字输入信号(例如6位数字输入DIN6b[5:0])，并输出各自具有第一和第二分辨率的模拟输出信号VOUT1和VOUT2。第一模拟输出信号VOUT1可以被提供给放大器282的非反相输入，放大器282的输出提供激励信号给传感器284的第一电极，例如提供给对电极(CE)。放大器282的反相输入可以耦合到传感器284的第二电极，例如参考电极RE。传感器284例如可以是用于各种应用的电化学传感器，例如用于感测电化学传感器周围环境中存在一种或多种组成气体如氧气、一氧化碳等。

第二模拟输出信号VOUT2可以被提供给跨阻放大器286的非反相输入端。跨阻放大器286的反相输入端可以接收传感器284的感测电极(SE)的输出电流。跨阻放大器286的反相输入可以耦合到传感器284的感测电极(SE)，通过例如负载电阻器R_LOAD或其他方式。跨阻抗放大器286可以在跨阻放大器286的输出和跨阻放大器286的反相输入之间的反馈路径中配置有反馈电阻器RTIA。跨阻放大器286的输出和反相端子的输入可以将跨阻放大器286的输出耦合到模数转换器(ADC)(未示出)。

图10是根据本公开将第一数字输入串转换为具有第一分辨率的对应第一模拟信号并将第二数字输入串转换为具有第二分辨率的对应第二模拟信号的方法300的流程图的示例。在框302处，方法300可包括提供多输出数模转换器(DAC)电路，其中DAC电路包括第一阻抗元件的第一串(例如图3的串202)和第二阻抗元件的第二串(例如图3的串206)。

在框304处，方法300可以包括响应于第一数字输入信号来控制第一开关网络(将穿过第二串的第一阻抗元件中的至少一个上产生的电压耦合到第一输出节点)、第二阻抗元件(被配置为产生与所述第一数字输入信号相对应的第一模拟信号)。例如，控制电路(例如图3的控制电路226)可以控制第一开关网络210，以响应于第一数字输入信号(例如12位信号)将穿过第二串206的第一串202中的至少一个阻抗元件产生的电压耦合。第一串202和第二串206的阻抗元件可以产生对应于第一数字输入信号的第一模拟信号VOUT1。

在框304处，方法300可以包括响应于第二数字输入信号来控制第二开关网络(将第一阻抗元件中的至少一个上产生的电压耦合到第二输出节点)、第一阻抗元件(被配置为产生对应于第二数字输入信号的第二模拟信号)，其中第一输出节点和第二输出节点形成多个输出。例如，控制电路(例如图3的控制电路226)可以控制第二开关网络232，以响应于第二数字输入信号(例如，6位信号)将在第一串202的阻抗元件中的至少一个上产生的电压耦合到第二输出节点230以产生对应于第二数字输入信号的第二模拟信号VOUT2。

图10的方法300可以可选地进一步包括控制负载补偿电路以选择性地调整第一阻抗元件和第二阻抗元件中的一个的上拉或下拉以补偿第一阻抗元件和第二阻抗元件中的另一个的负载。在一些示例性实施方式中，控制负载补偿电路可以包括提供一个或多个抗串扰阻抗元件，并且控制第三开关网络以将一个或多个抗串扰阻抗元件并联到至少一个第二阻抗元件。在其他示例实施方式中，控制负载补偿电路可以包括提供至少一个电流源，并且控制第三开关网络以将至少一个电流源耦合到第二串。在一些示例性实施方式中，控制负载补偿电路可以包括使用第一数字输入信号和第二数字输入信号的MSB之间的比较来控制负载补偿电路。

图10的方法300可以可选地进一步包括控制第四开关网络(例如图3的开关网络RSW 2)，以将第二阻抗元件中的至少一个耦合到第一输出节点。

图10的方法300可以可选地进一步包括提供具有第一输入和第二输入的第一多路复用器，提供具有第一输入和第二输入的第二多路复用器，其中第一多路复用器的第一输入耦合至第一输出节点，并配置为接收第一模拟信号，其中第二多路复用器的第一输入耦合至第二输出节点并配置为接收第二模拟信号，其中第一多路复用器的第一输入耦合到第二多路复用器的第二输入，并且其中第二多路复用器的第一输入耦合到第一多路复用器的第二输入，并控制第一多路复用器和第二多路复用器输出一对信号。

各种注释

这里描述的每个非限制性方面或示例可以独立存在，或者可以以各种排列或与一个或多个其他示例组合。

以上详细描述包括对形成详细描述的一部分的附图的参考。作为说明，附图示出了可以实践本发明的具体实施例。这些实施例在本文中也被称为“方面”或“示例”。这些示例可以包括除了所示出或描述的那些之外的元件。然而，本发明人还考虑了其中仅提供了所示或所述的那些元件的示例。此外，本发明人还考虑了使用所示出或描述的那些元件(或其一个或多个方面)的任何组合或置换的示例，或者关于特定示例(或者其一个或多个方面)或关于本文示出或描述的其他示例(或其一个或多个方面)

如果本文档与以引用方式并入的任何文档之间的用法不一致，则以本文档中的用法为准。

在本文件中，如在专利文件中常见的那样，使用术语“一”或“一个”来包括一个或多个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文件中，术语“或”用于表示非排他性的，例如“A或B”包括“A但不是B”、“B但不是A”以及“A和B”，除非另有说明表示。在本文件中，术语“包括”和“其中”用作相应术语“包含”和“其中”的等同词。而且，在以下权利要求中，术语“包括”和“包含”是开放式的，也就是说，包括除权利要求中的这样的术语之后列出的那些要素之外的要素的系统、装置、物品、组合物、配方或过程仍然被认为落入该权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅被用作标签，并不旨在对其对象施加数字要求。

这里描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括用指令编码的计算机可读介质或机器可读介质，所述指令可操作来配置电子设备以执行如上述示例中所述的方法。这种方法的实现可以包括代码，诸如微码、汇编语言代码、更高级别的语言代码等。这种代码可以包括用于执行各种方法的计算机可读指令该代码可以形成计算机程序产品的一部分。此外，在一个示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，诸如在执行期间或其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如压缩盘和数字视频盘)、磁带盒、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等。

以上描述旨在是说明性的而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。本领域的普通技术人员在查看以上描述时可以使用其他实施例。摘要提供符合37C.F.R.§1.72(b)，允许读者快速确定技术公开的性质。提交时的理解是，它不会被用来解释或限制权利要求的范围或含义。而且，在上面的详细描述中，各种特征可以被组合在一起以简化本公开。这不应被解释为意图无理要求披露的功能是任何权利要求必不可少的。相反，发明主题可能在于少于特定公开实施例的所有特征。因此，以下权利要求由此作为示例或实施例并入到具体实施方式中，其中每个权利要求自身作为单独的实施例，并且预期这些实施例可以以各种组合或置换相互组合。本发明的范围应该参考所附权利要求以及这些权利要求的等同物的全部范围来确定。

Claims

1.多输出数模转换器DAC电路，其提供至少两个不同分辨率的模拟输出信号，所述DAC电路包括：

第一串的第一阻抗元件；

第二串的第二阻抗元件，其能够与所述第一串的至少一个第一阻抗元件并联耦合；

响应于第一数字输入信号，第一开关网络将所述第一阻抗元件中的至少一个上产生的电压通过所述第二串耦合到第一输出节点，所述第一数字输入信号包括具有最高有效位MSB和最低有效位LSB的第一数字位流，所述第二阻抗元件被配置为产生与所述第一数字输入信号对应的第一模拟信号；和

响应于第二数字输入信号，第二开关网络将所述第一阻抗元件中的一个处产生的电压耦合到第二输出节点而不利用所述第二串，所述第一阻抗元件被配置为产生与所述第二数字输入信号对应的第二模拟信号，

其中所述第一输出节点和所述第二输出节点形成多个输出，以及

其中所述第一模拟信号和所述第二模拟信号具有不同的分辨率。

2.权利要求1所述的DAC电路，所述电路包括：

负载补偿电路，选择性地调整所述第一阻抗元件和第二阻抗元件中的一者的上拉或下拉以补偿所述第一阻抗元件和第二阻抗元件中的另一者的负载。

3.权利要求2所述的DAC电路，其中所述负载补偿电路包括：

一个或多个用于抗串扰的阻抗元件；和

第三开关网络，将所述一个或多个用于抗串扰的阻抗元件与至少一个第二阻抗元件并联耦合。

4.权利要求2所述的DAC电路，其中所述负载补偿电路包括：

至少一个电流源；和

第三开关网络，将所述至少一个电流源耦合到所述第二串。

5.权利要求2所述的DAC电路，包括：

控制电路，被配置为使用所述第一数字输入信号和所述第二数字输入信号的MSB之间的比较来控制所述负载补偿电路。

6.权利要求1所述的DAC电路，包括：

第一多路复用器，具有第一输入和第二输入；和

第二多路复用器，具有第一输入和第二输入，

其中所述第一多路复用器的第一输入耦合到所述第一输出节点并被配置为接收所述第一模拟信号，

其中所述第二多路复用器的第一输入耦合到所述第二输出节点并被配置为接收所述第二模拟信号，

其中所述第一多路复用器的第一输入耦合到所述第二多路复用器的第二输入，和

其中所述第二多路复用器的第一输入耦合到所述第一多路复用器的第二输入。

7.权利要求1所述的DAC电路，其中所述第一阻抗元件包括第一电阻器，每个第一电阻器具有第一电阻，其中所述第二阻抗元件包括第二电阻器，每个第二电阻器具有第二电阻。

8.权利要求1所述的DAC电路，包括：

第四开关网络，将所述第二阻抗元件中的至少一个耦合到所述第一输出节点。

9.权利要求1所述的DAC电路，其中所述第一输出节点是第一DAC的输出节点，其中所述第二输出节点是第二DAC的输出节点，并且其中所述第一DAC和所述第二DAC共享所述第一串。

10.一种将第一数字输入串转换为具有第一分辨率的相应第一模拟信号并将第二数字输入串转换为具有第二分辨率的相应第二模拟信号的方法，该方法包括：

提供多输出数模转换器DAC电路，所述DAC电路包括第一串的第一阻抗元件和第二串的第二阻抗元件；

响应于第一数字输入信号，控制第一开关网络以将所述第一阻抗元件的至少一个上产生的电压通过所述第二串耦合到第一输出节点，所述第一数字输入信号包括具有最高有效位MSB和最低有效位LSB的第一数字位流，所述第二阻抗元件被配置为产生与所述第一数字输入信号对应的第一模拟信号；和

响应于第二数字输入信号，控制第二开关网络以将所述第一阻抗元件的一个处产生的电压耦合到第二输出节点而不利用所述第二串，所述第一阻抗元件被配置为产生与所述第二数字输入信号对应的第二模拟信号，

其中所述第一输出节点和所述第二输出节点形成多个输出，并且

11.权利要求10所述的方法，还包括：

控制负载补偿电路，以选择性地调整所述第一阻抗元件和第二阻抗元件中的一者的上拉或下拉以补偿所述第一阻抗元件和第二阻抗元件中的另一者的负载。

12.权利要求11所述的方法，其中控制负载补偿电路包括：

提供一个或多个用于抗串扰的阻抗元件；

控制第三开关网络，以将所述一个或多个用于抗串扰的阻抗元件与至少一个第二阻抗元件并联耦合。

13.权利要求11所述的方法，其中控制负载补偿电路包括：

提供至少一个电流源；和

控制第三开关网络，以将所述至少一个电流源耦合到所述第二串。

14.权利要求11所述的方法，其中控制负载补偿电路包括：

使用所述第一数字输入信号和所述第二数字输入信号的MSB之间的比较来控制所述负载补偿电路。

15.权利要求10所述的方法，包括：

控制第四开关网络，以将所述第二阻抗元件中的至少一个耦合到所述第一输出节点。

16.权利要求10所述的方法，包括：

提供具有第一输入和第二输入的第一多路复用器；和

提供具有第一输入和第二输入的第二多路复用器，

其中所述第二多路复用器的第一输入耦合到所述第一多路复用器的第二输入；和

控制所述第一和第二多路复用器以输出一对信号。

17.电化学传感电路，包括：

多输出数模转换器DAC电路,其提供至少两个具有不同分辨率的模拟输出信号，所述DAC电路包括：

第一串的第一阻抗元件；

第二串的第二阻抗元件；

响应于第一数字输入信号，第一开关网络将第一阻抗元件的至少一个上产生的电压通过所述第二串耦合到第一输出节点，所述第一数字输入信号包括具有最高有效位MSB和最低有效位LSB的第一数字位流，所述第二阻抗元件被配置为产生与所述第一数字输入信号对应的第一模拟信号；和

响应于第二数字输入信号，第二开关网络将所述第一阻抗元件的一个处产生的电压耦合到第二输出节点而不利用所述第二串，所述第一阻抗元件被配置为产生与所述第二数字输入信号对应的第二模拟信号，

其中所述第一模拟信号和所述第二模拟信号具有不同的分辨率；和

电化学传感器，其耦合到所述第一输出节点和第二输出节点中的至少一个。

18.权利要求17所述的电化学传感电路，其中所述DAC电路包括：

19.权利要求18所述的电化学传感电路，其中所述负载补偿电路包括：

一个或多个用于抗串扰的阻抗元件；和

第三开关网络，将所述一个或多个用于抗串扰的阻抗元件与至少一个第二阻抗元件并联。

20.权利要求18所述的电化学传感电路，其中所述负载补偿电路包括：

至少一个电流源；和

第三开关网络，将所述至少一个电流源耦合到所述第二串。