CN108735601B - 利用原位生长图形化势垒层制备的hemt及其方法 - Google Patents
利用原位生长图形化势垒层制备的hemt及其方法 Download PDFInfo
- Publication number
- CN108735601B CN108735601B CN201810337511.0A CN201810337511A CN108735601B CN 108735601 B CN108735601 B CN 108735601B CN 201810337511 A CN201810337511 A CN 201810337511A CN 108735601 B CN108735601 B CN 108735601B
- Authority
- CN
- China
- Prior art keywords
- layer
- growth
- barrier
- barrier layer
- flow rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000011065 in-situ storage Methods 0.000 title claims abstract description 16
- 238000000354 decomposition reaction Methods 0.000 claims abstract description 4
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 4
- 229910002704 AlGaN Inorganic materials 0.000 claims description 2
- 230000006911 nucleation Effects 0.000 claims description 2
- 238000010899 nucleation Methods 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000005036 potential barrier Methods 0.000 abstract description 4
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 4
- 238000002360 preparation method Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000001963 growth medium Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002609 medium Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
- H10D62/118—Nanostructure semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/125—Shapes of junctions between the regions
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种利用原位生长图形化势垒层制备的HEMT及其方法，在生长势垒层时，利用高温条件下关断MO源时势垒层会从螺位错终止处开始分解，通过重复外延生长和高温分解过程可以获得带有随机分布开孔的图形化势垒子层，避免凹槽图形化势垒制备复杂性和重复性问题，简化器件制作工艺。得到的HEMT栅对二维电子气的控制能力强，同时部分保持栅极下的导电能力，减小源漏电极的接触电阻，提高器件高频特性。
Description
技术领域
本发明涉及半导体材料生长和器件结构层的外延生长，特别是涉及一种利用原位生长图形化势垒层制备的HEMT及其方法。
背景技术
目前，提高HEMT微波器件频率性能的主要途径是通过缩短栅长和采用更薄势垒。现在的技术可以实现了栅长30-50nm的器件，而一般情况下势垒层的厚度在20nm左右，在这个尺度下短沟道效应会越来越明显，从而限制器件的输出功率。为了增强器件的栅控能力、抑制短沟道效应，一是通过采用凹槽栅工艺，即采用干法刻蚀将栅极区域的势垒层减薄，缩短栅极到二维电子气沟道的距离，从而使栅极对二维电子气沟道的控制能力增强。另一个方法是基于沟道阵列的结构设计，即将栅极下方部分区域的势垒层完全去除，并通过将栅金属覆盖在沟道的顶部和两边的侧壁形成环栅结构，实现栅极对导电沟道的三维控制，从而增强了对沟道的调制能力。但由于栅极下方部分导电区域被去除，去除的这部分区域不能参与导电，降低了器件的导电能力，从而影响器件的输出功率。此外，现有的方法制作工艺复杂而且工艺成本较高。
发明内容
本发明的目的在于克服现有技术之不足，提供一种利用原位生长图形化势垒层制备的HEMT及其方法。
为了实现以上目的，本发明的技术方案为：
利用原位生长图形化势垒层制备HEMT的方法包括以下步骤：
1)于一衬底上形成缓冲层；
2)于缓冲层上形成沟道层；
3)于沟道层上形成势垒层，所述沟道层和势垒层是三五族化合物异质结材料系统；所述势垒层包括固定组分势垒子层和图形化势垒子层，首先控制三族生长源和五族生长源气体通入流量恒定，生长所述固定组分势垒子层；然后控制五族生长源气体保持通入状态，周期性的通入和关断三族生长源气体生长所述图形化势垒子层；
4)于势垒层上形成源极和漏极；
5)于源极和漏极之间的势垒层上形成电介质层；
6)于电介质层上形成栅极。
可选的，所述固定组分势垒子层的厚度为2-10nm。
可选的，所述图形化势垒子层具有随机分布的若干开孔，所述开孔的宽度为5-30nm，深度为5-20nm。
可选的，所述势垒层/沟道层是AlGaN/GaN异质结材料系统。
可选的，所述固定组分势垒子层的生长条件为：TMAl流量为150-250sccm，TMGa流量为60-120sccm，NH3的流量为8000-10000sccm，外延生长的表面温度为1000-1100℃，反应室气压为50-100mbar，生长时间为20-40s。
可选的，所述图形化势垒子层的周期生长条件为：以固定组分势垒子层的生长条件生长20-40s，然后关断TMAl和TMGa，于只通入NH3的条件下原位分解20-40s；重复3～8个周期。
可选的，步骤1)中，所述缓冲层的生长条件为：采用MOCVD工艺，生长温度为1050-1150℃，TMAl流量为200-300sccm，NH3流量2500-3500sccm，反应室气压为50-100mbar，生长时间20-40min生长AlN成核层；然后采用TMGa流量为150-250sccm，同时NH3的流量为11000-13000sccm，生长表面温度为950-1000℃，反应室气压为30-80mbar，生长时间20-30min生长高阻GaN层。
可选的，所述沟道层的生长条件为：TMGa流量为150-250sccm，同时NH3的流量为25000-35000sccm，生长表面温度为1050-1100℃，反应室气压为150-250mbar，厚度为150-250nm。
可选的，步骤3)中，还包括于所述图形化势垒子层上生长GaN帽层的步骤，生长条件为：关断TMAl，通入TMGa和NH3 20-40s。
利用原位生长图形化势垒层制备的HEMT，包括依次叠设的衬底、缓冲层、沟道层、势垒层，设于势垒层之上的电介质层、源极、漏极以及设于电介质层上的栅极，所述沟道层和势垒层是三五族化合物的异质结，所述势垒层包括依次叠设的固定组分势垒子层和图形化势垒子层，其中所述固定组分势垒子层的厚度为2-10nm，图形化势垒子层通过MOCVD工艺重复若干个周期的生长和原位分解形成随机排布的若干开孔，所述开孔的宽度在5nm-30nm之间，深度在5-20nm之间。
本发明的有益效果为：
1.利用高温条件下关断MO源时势垒层会从螺位错终止处开始分解，通过重复外延生长和高温分解过程可以获得带有随机分布开孔的图形化势垒层，增强栅对二维电子气的控制能力，同时部分保持栅极下的导电能力，减小源漏电极的接触电阻，提高器件高频特性。
2.避免凹槽图形化势垒制备复杂性和重复性问题，简化器件制作工艺，节省器件制作成本。
附图说明
图1为本发明实施例的整体结构示意图；
图2为电极与图形化的势垒层的位置关系图；
图3为势垒层的结构示意图；
图4为图形化势垒子层生长条件示意图。
具体实施方式
以下结合附图和具体实施例对本发明做进一步解释，具体以GaN基HEMT为例进行说明，参考图1至图2，制作方法为：
1)利用MOCVD在500μm的6寸碳化硅衬底1上生长缓冲层2。缓冲层2包括AlN成核层和高阻GaN层：首先在1050℃高温脱附10min去掉SiC表面的氧化物和杂质，露出台阶状的表面形貌，然后高温下生长成核层：生长温度为1100℃，TMAl流量为250sccm，NH3流量3000sccm，反应室气压为70mbar，生长速度0.3μm/h左右，生长时间30min；高阻GaN层为低温低压生长的GaN层，TMGa流量为200sccm，同时NH3的流量为12000sccm，生长表面温度为980℃，反应室气压为50mbar，生长速率为2.5μm/h左右，生长时间为25min，厚度为1000nm。
2)在缓冲层上生长GaN沟道层3，沟道层3为高温GaN层，TMGa流量为200sccm，同时NH3的流量为30000sccm，生长表面温度为1060℃，反应室气压为200mbar，生长速率为2μm/h，厚度为200nm。
3)在沟道层3上生长势垒层4，参考图3，势垒层4包括固定组分势垒子层41、图形化势垒子层42和GaN帽层43，首先高温生长固定Al组分(25％)厚度为5nm的AlxGa1-xN层，具体生长条件为：生长过程中TMAl流量为200sccm，TMGa流量为90sccm，NH3的流量为9000sccm，外延生长的表面温度1060℃，反应室气压为75mbar，在上述MO流量，V/III比和表面温度的生长条件下势垒生长速度为0.6μm/h左右，生长时间为0.5min；参考图4，然后以以下生长过程为一个周期：按照上述生长条件生长20-40s，然后关断TMAl和TMGa，于只通入NH3的条件下原位分解20-40s。重复5个周期。关断MO源时势垒层会从螺位错终止处开始分解，通过重复外延生长和高温分解过程可以获得带有随机分布开孔421的图形化势垒子层42，开孔421宽度约为10nm-20nm，深度约为10-15nm。最后关断TMAl通入TMGa和NH3 30s生长3nm的GaN帽层43。
4)器件分隔蚀刻(Mesa isolation):首先仔细的清洗试片，清洗完毕后利用干蚀刻(RIE或ICP)的方式将器件主动区以外的外延层蚀刻干净，蚀刻深度约为200nm；清洗完毕后，使用电子束蒸镀机(E-gun)先后蒸镀上钛/铝/镍/金(Ti/Al/Ni/Au)20/150/50/100nm。在放入快速退火机，并经过830度，35秒的退火来形成欧姆接触，分别形成源极5(Source)与漏极6(Drain)。此处的欧姆接触可为任何能形成欧姆接触的金属；
5)在源极5与漏极6之间的势垒层4上方积淀电介质层7。电介质层7的积淀方法可为PECVD、ALD、LPCVD等，材料可为任何氧化物或绝缘介质；
6)在带有钝化层图形化势垒层上方淀积栅金属作为栅极8。栅极8可为任意金属。
得到的GaN基HEMT包括依次叠设的衬底1、缓冲层2、沟道层3、势垒层4，设于势垒层4之上的电介质层7、源极5、漏极6以及设于电介质层7上的栅极8，所述势垒层4包括依次叠设的固定组分势垒子层41、图形化势垒子层42和和GaN帽层43，图形化势垒子层42通过MOCVD工艺重复若干个周期的生长和原位分解形成随机排布的若干开孔421，增强栅极对沟道调控能力，减小源漏电极的接触电阻，提高GaN基微波器件的高频特性。
此外，上述实施例的结构和方法亦适用于其他异质结材料系统，例如AlGaAs/GaAs等。
上述实施例仅用来进一步说明本发明的利用原位生长图形化势垒层制备的HEMT及其方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。
Claims (10)
1.利用原位生长图形化势垒层制备HEMT的方法，其特征在于包括以下步骤：
1)于一衬底上形成缓冲层；
2)于缓冲层上形成沟道层；
3)于沟道层上形成势垒层，所述沟道层和势垒层是三五族化合物异质结材料系统；所述势垒层包括固定组分势垒子层和图形化势垒子层，首先控制三族生长源和五族生长源气体通入流量恒定，生长所述固定组分势垒子层；然后控制五族生长源气体保持通入状态，周期性的通入和关断三族生长源气体生长所述图形化势垒子层；
4)于势垒层上形成源极和漏极；
5)于源极和漏极之间的势垒层上形成电介质层；
6)于电介质层上形成栅极。
2.根据权利要求1所述的方法，其特征在于：所述固定组分势垒子层的厚度为2-10nm。
3.根据权利要求1所述的方法，其特征在于：所述图形化势垒子层具有随机分布的若干开孔，所述开孔的宽度为5-30nm，深度为5-20nm。
4.根据权利要求1所述的方法，其特征在于：所述势垒层/沟道层是AlGaN/GaN异质结材料系统。
5.根据权利要求4所述的方法，其特征在于：所述固定组分势垒子层的生长条件为：TMAl流量为150-250sccm，TMGa流量为60-120sccm，NH3的流量为8000-10000sccm，外延生长的表面温度为1000-1100℃，反应室气压为50-100mbar，生长时间为20-40s。
6.根据权利要求5所述的方法，其特征在于：所述图形化势垒子层的周期生长条件为：以固定组分势垒子层的生长条件生长20-40s，然后关断TMAl和TMGa，于只通入NH3的条件下原位分解20-40s；重复3～8个周期。
7.根据权利要求4所述的方法，其特征在于：步骤1)中，所述缓冲层的生长条件为：采用MOCVD工艺，生长温度为1050-1150℃，TMAl流量为200-300sccm，NH3流量2500-3500sccm，反应室气压为50-100mbar，生长时间20-40min生长AlN成核层；然后采用TMGa流量为150-250sccm，同时NH3的流量为11000-13000sccm，生长表面温度为950-1000℃，反应室气压为30-80mbar，生长时间20-30min生长高阻GaN层。
8.根据权利要求4所述的方法，其特征在于：所述沟道层的生长条件为：TMGa流量为150-250sccm，同时NH3的流量为25000-35000sccm，生长表面温度为1050-1100℃，反应室气压为150-250mbar，厚度为150-250nm。
9.根据权利要求6所述的方法，其特征在于：步骤3)中，还包括于所述图形化势垒子层上生长GaN帽层的步骤，生长条件为：关断TMAl，通入TMGa和NH3 20-40s。
10.利用原位生长图形化势垒层制备的HEMT，包括依次叠设的衬底、缓冲层、沟道层、势垒层，设于势垒层之上的电介质层、源极、漏极以及设于电介质层上的栅极，所述沟道层和势垒层是三五族化合物的异质结，其特征在于：所述势垒层包括依次叠设的固定组分势垒子层和图形化势垒子层，其中所述固定组分势垒子层的厚度为2-10nm，图形化势垒子层通过MOCVD工艺重复若干个周期的生长和原位分解形成随机排布的若干开孔，所述开孔的宽度在5nm-30nm之间，深度在5-20nm之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810337511.0A CN108735601B (zh) | 2018-04-16 | 2018-04-16 | 利用原位生长图形化势垒层制备的hemt及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810337511.0A CN108735601B (zh) | 2018-04-16 | 2018-04-16 | 利用原位生长图形化势垒层制备的hemt及其方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108735601A CN108735601A (zh) | 2018-11-02 |
| CN108735601B true CN108735601B (zh) | 2021-04-16 |
Family
ID=63938897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810337511.0A Active CN108735601B (zh) | 2018-04-16 | 2018-04-16 | 利用原位生长图形化势垒层制备的hemt及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108735601B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11646351B2 (en) * | 2021-01-12 | 2023-05-09 | Globalfoundries U.S. Inc. | Transistor with multi-level self-aligned gate and source/drain terminals and methods |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1638149A (zh) * | 2003-12-26 | 2005-07-13 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP2010165783A (ja) * | 2009-01-14 | 2010-07-29 | Sharp Corp | 電界効果型トランジスタおよびその製造方法 |
| CN101901834A (zh) * | 2009-05-28 | 2010-12-01 | 夏普株式会社 | 场效应晶体管及其制造方法 |
| CN106653838A (zh) * | 2015-11-04 | 2017-05-10 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种太赫兹光源器件及其制作方法 |
-
2018
- 2018-04-16 CN CN201810337511.0A patent/CN108735601B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1638149A (zh) * | 2003-12-26 | 2005-07-13 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP2010165783A (ja) * | 2009-01-14 | 2010-07-29 | Sharp Corp | 電界効果型トランジスタおよびその製造方法 |
| CN101901834A (zh) * | 2009-05-28 | 2010-12-01 | 夏普株式会社 | 场效应晶体管及其制造方法 |
| CN106653838A (zh) * | 2015-11-04 | 2017-05-10 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种太赫兹光源器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108735601A (zh) | 2018-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10396192B2 (en) | HEMT transistors with improved electron mobility | |
| CN103187441B (zh) | 高电子迁移率晶体管及其形成方法 | |
| CA2588114A1 (en) | Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| CN114361121B (zh) | 一种带有p-SnO栅帽层的新型金刚石基垂直GaN-HEMT器件及其制备方法 | |
| CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
| CN112289858A (zh) | Ⅲ族氮化物增强型hemt器件及其制备方法 | |
| JP6880406B2 (ja) | 化合物半導体装置及びその製造方法 | |
| CN113054002A (zh) | 一种增强型高迁移率氮化镓半导体器件及其制备方法 | |
| CN114121656A (zh) | 一种基于硅衬底的新型hemt器件的制备方法及器件 | |
| CN105514157A (zh) | 一种GaN基双异质结HEMT器件及其制作方法 | |
| CN108735601B (zh) | 利用原位生长图形化势垒层制备的hemt及其方法 | |
| CN113725297B (zh) | 一种具有盖帽层的常开型氧化镓基hfet器件及其制备方法 | |
| CN114883405A (zh) | 半导体外延结构、半导体器件及其制备方法 | |
| CN111326577B (zh) | 功率器件外延结构的制备方法及功率器件外延结构 | |
| CN212182338U (zh) | 半导体结构 | |
| JP2011129607A (ja) | ＧａＮ系ＭＯＳ型電界効果トランジスタ | |
| JP2005217361A (ja) | 高電子移動度トランジスタ | |
| CN110838514B (zh) | 一种半导体器件的外延结构及其制备方法、半导体器件 | |
| JP5460016B2 (ja) | 半導体装置及びその製造方法 | |
| JP6968404B2 (ja) | Ｉｉｉ族窒化物半導体装置とその製造方法 | |
| CN117497414A (zh) | 高电子迁移率氧化镓场效应晶体管制备方法及晶体管 | |
| CN112768409B (zh) | GaN HEMT集成器件及其制备方法 | |
| CN116885000A (zh) | 一种基于P型氮化物隔离的P-GaN晶体管及其制备方法 | |
| CN115799332A (zh) | 一种极性硅基高电子迁移率晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230414 Address after: 410000 No. 399, Changxing Road, high tech Development Zone, Changsha, Hunan Province Patentee after: Hunan San'an Semiconductor Co.,Ltd. Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province, 361000 Patentee before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd. |
|
| TR01 | Transfer of patent right |