[go: up one dir, main page]

CN108735576A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108735576A
CN108735576A CN201710276849.5A CN201710276849A CN108735576A CN 108735576 A CN108735576 A CN 108735576A CN 201710276849 A CN201710276849 A CN 201710276849A CN 108735576 A CN108735576 A CN 108735576A
Authority
CN
China
Prior art keywords
substrate
semiconductor structure
forming
plasma
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710276849.5A
Other languages
English (en)
Inventor
刘焕新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710276849.5A priority Critical patent/CN108735576A/zh
Publication of CN108735576A publication Critical patent/CN108735576A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10P14/6328—
    • H10P14/6514—
    • H10P14/69391—
    • H10P14/69392—

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体结构及其形成方法，所述形成方法包括：提供基底；对所述基底进行等离子体硫化处理；对所述基底进行等离子体硫化处理之后，在所述基底上形成高K介质层。本发明形成方法形成的半导体结构电学性能得到提高。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的飞速发展，半导体结构的特征尺寸不断缩小，使得集成电路的集成度越来越高，这对器件的性能也提出了更高的要求。
目前，随着金属-氧化物半导体场效应晶体管(MOSFET)的尺寸不断变小。为了适应工艺节点的减小，只能不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度、增加MOSFET场效应管的开关速度等好处。
然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阀值漏电现象，即短沟道效应(SCE：short-channel effects)成为一个至关重要的技术问题。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET具有很好的沟道控制能力。
然而，现有技术形成的半导体结构的电学性能有待提高。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的电学性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；对所述基底进行等离子体硫化处理；对所述基底进行等离子体硫化处理之后，在所述基底上形成高K介质层。
可选的，所述等离子硫化处理的步骤包括：对所述基底进行掺硫处理；掺硫处理之后，对所述基底进行退火处理。
可选的，采用等离子体H2S气体对所述基底进行掺硫处理。
可选的，采用等离子体H2S气体对所述基底进行掺硫处理的工艺参数包括：通入H2S气体，所述H2S气体的气体流量为40sccm至120sccm，功率为500w至1200w，压力为0.5mtorr至20mtorr，温度为500℃至1050℃，时间为60s至150s。
可选的，所述退火处理的工艺参数包括：温度为400℃至1100℃，时间为80s至120s。
可选的，所述基底为单层结构或者叠层结构。
可选的，所述基底的材料为：InP、InxGa1-xAs或者GaN中的一种或者多种。
可选的，提供所述基底的工艺为选择性外延生长或者金属有机气相沉积。
可选的，所述高K介质层的材料为：Al2O3或者HfO2中的一种或者多种。
可选的，形成所述高K介质层的工艺为物理气相沉积、化学气相沉积或者原子层沉积。
相应地，本发明还提供一种半导体结构，包括：基底，对所述基底采用等离子体硫化物进行处理；高K介质层，位于所述基底上。
可选的，所述基底为单层结构或者叠层结构。
可选的，所述基底的材料为：InP、InxGa1-xAs或者GaN中的一种或者多种。
可选的，所述高K介质层的材料为：Al2O3或者HfO2中的一种或者多种。
与现有技术相比，本发明的技术方案具有以下优点：
先提供基底，再对所述基底进行等离子体硫化处理，之后再在所述基底上形成高K介质层。采用等离子硫化物气体对所述基底进行掺硫处理，由于所述等离子硫化物气体掺入基底的深度和浓度便于控制，能够使得硫离子掺入所述基底的深度和浓度大，从而在后续半导体高温制程中，使得所述硫离子在所述基底中的稳定性好，不容易发生流失。所述硫离子掺入所述基底中，能够修复所述基底中的晶格缺陷，从而改善了所述基底的界面性能。后续再在所述基底上形成所述高K介质层的步骤中，由于所述基底的界面性能好，从而使得所述高K介质层的质量也得到提高，从而使得半导体结构的漏电率得到降低，因此改善了所述半导体结构的电学性能。
可选方案中，采用等离子体H2S气体对所述基底进行掺硫处理，具体工艺参数包括：通入H2S气体，所述H2S气体的气体流量为40sccm至120sccm，功率为500w至1200w，压力为0.5mtorr至20mtorr，温度为500℃至1050℃，时间为60s至150s。由于所述H2S气体容易形成等离子体(DPS plasma)，通过调节掺硫处理的工艺参数，将所述工艺参数控制在适当的范围内，可以使得硫离子掺入基底的深度和浓度较大，后续再对所述基底进行退火处理后，所述硫离子在所述基底中被激活，并修复所述基底中的晶格缺陷，从而使得所述基底的界面性能得到改善。由于所述掺硫后基底的界面性能好，在所述基底上形成高K介质层时，相应地也提高了所述高K介质层的质量，因此降低了所述半导体结构的漏电率。
附图说明
图1至图2是半导体结构形成过程的结构示意图；
图3至图5是本发明实施例半导体结构形成过程的结构示意图。
具体实施方式
根据背景技术形成的半导体结构的电学性能有待提高。图1和图2示出了半导体结构形成过程的结构示意图，现结合图1和图2对半导体结构的电学性能有待提高的原因进行分析。
参考图1，提供基底100；采用(NH4)2S溶液对所述基底100进行掺硫处理。
参考图2，采用(NH4)2S溶液对所述基底100进行掺硫处理之后，在所述基底100上形成介电层110。
上述形成方法形成的半导体结构电学性能有待提高。
经分析发现，导致所述半导体结构电学性能有待提高的原因包括：由于所述(NH4)2S溶液具有较大的腐蚀性，采用(NH4)2S溶液对所述基底100进行掺硫处理之后，容易对所述基底100造成界面损伤，从而对所述基底100的界面性能产生不良影响。此外，由于采用(NH4)2S溶液处理之后，硫离子掺入所述基底100的深度和浓度较小，在后续半导体高温制程中容易造成流失，从而导致硫离子修复所述基底100晶格缺陷的效果差。
采用(NH4)2S溶液对所述基底100进行掺硫处理之后，还在所述基底100上形成介电层110，相应地也会造成所述介电层110的质量差。结合上述两个方面，所述基底100与所述介电层110之间的界面性能差，且所述介电层110的质量差，从而导致所述半导体结构的漏电率增大，因此降低了所述半导体结构的电学性能。
为了解决上述问题，本发明实施例中，采用等离子体硫化处理的方法对所述基底进行掺硫处理，能够使得所述硫离子在所述基底中稳定性好，不易流失，并能够修复所述基底的晶格缺陷，从而改善了所述基底的界面性能。相应地，由于所述基底的界面性能好，从而使得形成的所述高K介质层的质量也得到提高，从而所述半导体结构的漏电率得到降低，进而改善了所述半导体结构的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图5是本发明实施例半导体结构形成过程的结构示意图。
参考图3，提供基底200。
本实施例中，所述基底200为单层结构或者叠层结构。
本实施例中，所述基底200选用能够提高载流子迁移率的III-V族材料，具体为：InP、InxGa1-xAs或者GaN中的一种或者多种。在本发明其他实施例中，所述基底的材料还可以为：Si、Ge、SiGe、SiC、GaAs或者InGa中的一种或者多种。
本实施例中，提供所述基底200的工艺为选择性外延生长。采用选择性外延生长工艺能够改善所述基底200的晶格缺陷，提高所述基底200的质量。在本发明其他实施例中，形成所述基底的工艺还可以为金属有机气相沉积。
参考图4，对所述基底200进行等离子体硫化处理。
本实施例中，采用等离子硫化物气体对所述基底200进行掺硫处理之后，使得硫离子掺入所述基底200的深度和浓度大，从而在后续半导体高温制程中，使得所述硫离子在所述基底200中的稳定性好，不容易发生流失。
掺入所述基底200的硫离子，用于修复所述基底200中的晶格缺陷，从而改善了所述基底200的界面性能。后续再在所述基底200上形成所述高K介质层210的步骤中，由于所述基底200的界面性能好，从而使得所述高K介质层210的质量也得到提高。
结合上述两个方面，由于所述基底200与所述高K介质层210之间的界面性能好，且所述高K介质层210的质量高，从而使得半导体结构的漏电率得到降低，因此改善了所述半导体结构的电学性能。
本实施例中，所述等离子体硫化处理的步骤包括：对所述基底200进行掺硫处理；掺硫处理之后，对所述基底200进行退火处理。
具体地，在所述掺硫处理的步骤中，采用等离子体H2S气体对所述基底200进行掺硫处理。由于所述H2S气体很容易形成等离子体，通过调节所述等离子体H2S气体掺硫处理的工艺参数，可以使得硫离子掺入基底200的深度和浓度较大。进行所述掺硫处理之后，对所述基底200进行退火处理，使得所述硫离子在所述基底200中被激活，从而发挥修复所述基底200中晶格缺陷的作用，进而提高了所述基底200的界面性能。
本实施例中，采用等离子体H2S气体对所述基底200进行掺硫处理的工艺参数包括：通入H2S气体，所述H2S气体的气体流量为40sccm至120sccm，功率为500w至1200w，压力为0.5mtorr至20mtorr，温度为500℃至1050℃，时间为60s至150s。
所述H2S气体容易形成等离子体，将所述进行掺硫处理的工艺参数控制在适当的范围内，能够使得硫离子掺入所述基底200的深度和浓度满足半导体结构的需求。例如，本实施例中，所述等离子体H2S气体的气体流量在40sccm至120sccm范围内。若所述等离子体H2S气体的气体流量过小，则会导致硫离子掺入的浓度过小，从而影响所述基底200界面的修复性能；若所述等离子体H2S气体的气体流量过大，则又会对所述基底200的电学性能产生不良影响。本实施例中，所述掺硫处理的功率在40sccm至120sccm范围内。若所述掺硫处理的功率过小，则会导致硫离子掺入基底200的深度不够；若所述掺硫处理的功率过大，又会对所述基底200表面造成损伤。
本实施例中，所述退火处理的工艺参数包括：温度为400℃至1100℃，时间为80s至120s。若所述退火处理的温度过低，时间过短，则使得位于所述基底200内的硫离子很难被激活发挥作用；若所述退火处理的温度过高，时间过长，又会导致所述硫离子容易扩散出去，使得硫离子修复基底200中晶格缺陷的效果差。
参考图5，对所述基底200进行等离子体硫化处理之后，在所述基底200上形成高K介质层210。
本实施例中，由于所述基底200中掺杂有硫离子，并具有良好的界面性能，使得在所述基底200上形成的高K介质层210的质量高。所述高K介质层210具有良好的绝缘性能，并可以减小所述半导体结构的漏电率。所述高K介质层210的材料为：Al2O3或者HfO2中的一种或者多种。
本实施例中，形成所述高K介质层210的工艺为：物理气相沉积、化学气相沉积或者原子层沉积。
相应地，本发明还提供一种半导体结构，参考图5，包括：基底200，对所述基底200采用等离子体硫化物进行处理；高K介质层210，位于所述基底200上。
本实施例中，所述基底200掺杂硫离子的深度和浓度较大，从而在后续半导体高温制程中，具有较好的稳定性，不容易发生扩散。同时，位于所述基底200中的硫离子可以起到修复基底200晶格缺陷的作用，有利于改善所述基底200的界面性能。相应地，由于所述基底200具有良好地界面性能，在所述基底200上形成的高K介质层210的质量较好。结合上述两个方面，由于所述基底200与所述高K介质层210之间具有良好的界面性能，且所述高K介质层210的质量好，从而降低了所述半导体结构的漏电率，改善了所述半导体结构的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
对所述基底进行等离子体硫化处理；
对所述基底进行等离子体硫化处理之后，在所述基底上形成高K介质层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述等离子硫化处理的步骤包括：
对所述基底进行掺硫处理；
掺硫处理之后，对所述基底进行退火处理。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，采用等离子体H2S气体对所述基底进行掺硫处理。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，采用等离子体H2S气体对所述基底进行掺硫处理的工艺参数包括：通入H2S气体，所述H2S气体的气体流量为40sccm至120sccm，功率为500w至1200w，压力为0.5mtorr至20mtorr，温度为500℃至1050℃，时间为60s至150s。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述退火处理的工艺参数包括：温度为400℃至1100℃，时间为80s至120s。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底为单层结构或者叠层结构。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底的材料为：InP、InxGa1-xAs或者GaN中的一种或者多种。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，提供所述基底的工艺为选择性外延生长或者金属有机气相沉积。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述高K介质层的材料为：Al2O3或者HfO2中的一种或者多种。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述高K介质层的工艺为物理气相沉积、化学气相沉积或者原子层沉积。
11.一种半导体结构，其特征在于，包括：
基底，对所述基底采用等离子体硫化物进行处理；
高K介质层，位于所述基底上。
12.如权利要求11所述的半导体结构，其特征在于，所述基底为单层结构或者叠层结构。
13.如权利要求12所述的半导体结构，其特征在于，所述基底的材料为：InP、InxGa1-xAs或者GaN中的一种或者多种。
14.如权利要求11所述的半导体结构，其特征在于，所述高K介质层的材料为：Al2O3或者HfO2中的一种或者多种。
CN201710276849.5A 2017-04-25 2017-04-25 半导体结构及其形成方法 Pending CN108735576A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710276849.5A CN108735576A (zh) 2017-04-25 2017-04-25 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710276849.5A CN108735576A (zh) 2017-04-25 2017-04-25 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN108735576A true CN108735576A (zh) 2018-11-02

Family

ID=63934718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710276849.5A Pending CN108735576A (zh) 2017-04-25 2017-04-25 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN108735576A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894922A (zh) * 2010-06-29 2010-11-24 深圳丹邦投资集团有限公司 有机发光器件、其复合阳极及其制作方法
CN102938371A (zh) * 2012-11-28 2013-02-20 中国科学院微电子研究所 一种在p型Ge衬底制备n+/p型超浅结的方法
CN104157737A (zh) * 2014-08-18 2014-11-19 电子科技大学 一种制造高红外吸收硅材料的方法
US9553031B1 (en) * 2016-04-01 2017-01-24 Lam Research Corporation Method for integrating germanides in high performance integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894922A (zh) * 2010-06-29 2010-11-24 深圳丹邦投资集团有限公司 有机发光器件、其复合阳极及其制作方法
CN102938371A (zh) * 2012-11-28 2013-02-20 中国科学院微电子研究所 一种在p型Ge衬底制备n+/p型超浅结的方法
CN104157737A (zh) * 2014-08-18 2014-11-19 电子科技大学 一种制造高红外吸收硅材料的方法
US9553031B1 (en) * 2016-04-01 2017-01-24 Lam Research Corporation Method for integrating germanides in high performance integrated circuits

Similar Documents

Publication Publication Date Title
CN104217953B (zh) Pmos晶体管及其制作方法
CN103208425B (zh) 一种石墨烯调制的高K金属栅Ge基MOS器件的制作方法
CN105826190B (zh) N型鳍式场效应晶体管及其形成方法
CN102938413A (zh) AlGaN/GaN异质结增强型器件及其制作方法
CN106847683A (zh) 提高鳍式场效应管性能的方法
US20150243505A1 (en) Method for forming fin field effect transistor
CN103681859A (zh) 一种碳化硅半导体器件及其制作方法
CN106571387A (zh) 基于高K材料的叠栅AlGaN/GaN高电子迁移率MOS器件
CN107527803B (zh) SiC器件栅介质层及SiC器件结构的制备方法
CN112928163B (zh) 半导体结构及其形成方法
US10192963B2 (en) Composite gate dielectric layer applied to group III-V substrate and method for manufacturing the same
CN103840005A (zh) 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法
CN106328524A (zh) 垂直双扩散mos器件的制作方法
CN108735576A (zh) 半导体结构及其形成方法
CN113540225B (zh) 一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法
CN104716189A (zh) 一种具有界面钝化层的锑化镓基半导体器件及其制备方法
CN107342224B (zh) Vdmos器件的制作方法
CN103839829A (zh) 具有SiGeSn沟道的鳍式场效应晶体管及其形成方法
CN103972104A (zh) 具有SiGe沟道的鳍式场效应晶体管及其形成方法
CN107331602A (zh) 一种金刚石材料表面空穴浓度提高方法
TWI798180B (zh) 半導體元件及其製造方法
CN103972105A (zh) 具有SiGe沟道的MOSFET及其形成方法
CN103839980B (zh) 具有SiGeSn源漏的MOSFET及其形成方法
CN105789026A (zh) 衬底结构及其制造方法
CN105097901A (zh) 应用于iii-v族衬底的复合栅介质层及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181102