CN108701671A

CN108701671A - 制造电路载体的方法、电路载体、制造半导体模块的方法和半导体模块

Info

Publication number: CN108701671A
Application number: CN201780011455.5A
Authority: CN
Inventors: R·艾泽勒
Original assignee: Heraeus Deutschland GmbH and Co KG
Current assignee: Heraeus Deutschland GmbH and Co KG
Priority date: 2016-02-19
Filing date: 2017-02-08
Publication date: 2018-10-23
Also published as: US20210210406A1; EP3208845B1; JP2019510367A; TW201740474A; EP3208845A1; KR20180103097A; TWI657514B; WO2017140550A1

Abstract

本发明涉及一种制造用于半导体组件(90)的电路载体(10)、特别是引线框架或导电通路的方法，其中具有第一膨胀系数的至少一个第一铜层(20)或一个第一铜合金层和由具有小于所述第一膨胀系数的第二膨胀系数的低膨胀性第二材料(M2)制成的至少一个第二层(30)，在150℃到300℃的粘结温度下尤其通过低温烧结方法彼此粘结。

Description

制造电路载体的方法、电路载体、制造半导体模块的方法和半导体模块

本发明涉及一种制造用于半导体组件的电路载体、特别是引线框架或导电通路的方法。此外，本发明涉及一种用于半导体组件的电路载体、特别是引线框架或导电通路。另外，本发明涉及一种制造半导体模块的方法，所述半导体模块包含电路载体和粘结到所述电路载体的至少一个半导体组件。此外，本发明涉及一种半导体模块，其包含电路载体和粘结到所述电路载体的至少一个半导体组件。

功率电子装置功率半导体在很大程度上由低膨胀性材料组成并且必须安装在电路载体上以实现电接触，并且为了能够实现充分热耗散，所述电路载体不但令人满意地传导电流并且具有良好热导率特征。在最简单情况下，电路载体是导电通路、特别是铜导电通路，其用作个别或多个功率半导体的载体。功率半导体典型地具有硅(Si)或碳化硅(SiC)。硅具有2.6ppm/K的热膨胀，而碳化硅具有3.7ppm/K的热膨胀。这些膨胀系数显著小于电路载体的典型材料的膨胀系数。以引线框架或导电通路形式存在的电路载体通常由铜(Cu)组成。铜具有17.8ppm/K的膨胀系数。

为了实现可靠的电和热接触，功率半导体通过锡(Sn)或铅(Pb)作为基础焊料焊接到电路载体上。还已知将半导体组件烧结到电路载体上。在所有情况下，功率半导体和电路载体都具有相当大的热-机械失调，然而，这直接在由粘结温度冷却到室温之后产生大的应力。取决于半导体的大小和厚度，失调可能会变得如此大，使得机械应力导致半导体与电路载体之间的粘结遭到破坏。

铜与低膨胀性金属的合金已经用以降低铜导电通路或铜引线框的热膨胀。例如存在铜-钨合金(CuW)和铜-钼合金(CuMo)。这些合金产生8ppm/K and 12ppm/K之间的热膨胀。

CuW和CuMo合金制造起来在技术上很复杂并且格外昂贵。具体来说，由于铜与合金成分钨(W)和钼(Mo)之间的熔点差异高，因此合金形成需要格外全面的方法步骤直到成功合金化。另外，纯铜的热导率因合金形成而极大地降低。这构成了成本密集型合金化的相当大的缺点。

始于这个现有技术，本发明的目标是具体说明一种制造用于半导体组件的电路载体、特别是引线框架或导电通路的方法，其执行起来格外简单和便宜并且通过其可以制造优化的电路载体。

此外，本发明的目标是具体说明一种电路载体，其具有格外低的膨胀性并且同时是便宜的。

此外，本发明的一目标是具体说明一种制造半导体模块的方法。此外，本发明的目标是具体说明一种先进的半导体模块，其中所述半导体模块被构建得具有格外低的膨胀性。

根据本发明，这个目标鉴于制造用于半导体组件的电路载体、特别是引线框架或导电通路的方法是通过权利要求1的主题实现；鉴于用于半导体组件的电路载体、特别是引线框架或导电通路是通过权利要求6的主题实现；鉴于制造半导体模块的方法是通过权利要求12的主题实现，所述半导体模块包含电路载体和粘结到所述电路载体的至少一个半导体组件；并且鉴于半导体模块是通过权利要求15的主题实现，所述半导体模块包含电路载体和粘结到所述电路载体的至少一个半导体组件。

本发明是基于具体说明一种制造用于半导体组件的电路载体、特别是引线框架或导电通路的方法的想法，其中具有第一膨胀系数的至少一个第一铜层或一个第一铜合金层和由具有小于所述第一膨胀系数的第二膨胀系数的低膨胀性第二材料制成的至少一个第二层在150℃到300℃的粘结温度下彼此粘结。所述第一铜层或所述第一铜合金层与由第二材料制成的所述第二层的所述粘结特别优选通过低温烧结方法进行。待制造用于至少一个半导体组件的所述电路载体可以构建为引线框架或导电通路。

由粘结材料制成的至少一个粘结层可以构建于所述铜层或铜合金层与所述第二层之间。所述粘结材料可以产生能承受所述粘结温度以上的温度的粘结并且优选地具有扩散金属、特别是银(Ag)和/或银合金和/或金(Au)和/或金合金和/或铜(Cu)和/或铜合金。

所述粘结温度可以是200℃到280℃、特别是220℃到270℃、特别是240℃到260℃、特别是250℃。所述粘结温度优选基本上对应于在所制造的电路载体粘结到至少一个半导体组件过程中的安装温度。

至少所述第二层的具有所述第二膨胀系数的低膨胀性第二材料优选具有镍合金、特别是因瓦合金(Invar)(Fe₆₅Ni₃₅)或因瓦合金36(Fe₆₄Ni₃₆)或可伐合金(Kovar)(Fe₅₄Ni₂₉Co₁₇)，和/或钨(W)，和/或铁-镍-钴合金(FeNiCo合金)。钼(Mo)或钼合金据证实为关于第二层的第二材料的特别优选的材料。

原则上，具有小于铜或所述铜合金的膨胀系数的所有金属都可以用作第二材料。第二材料的膨胀系数越低并且同时第二材料的热导率越高，则这种材料越适合作为第二材料。电导率在物理上与热导率相关联。因此，具有良好热和/或电导率和低热膨胀的所有金属都非常适合被用作第二材料或由第二材料包括在内。

下表在第6栏展示了在第1栏中列出的材料的膨胀系数。相应地具有小于铜的膨胀系数的所有材料因此都适合于充当第二材料或被用作第二材料。

至少所述第一铜层或至少所述第一铜合金层至少与所述第二层和任选地所述粘结层的粘结可以通过施加压力，特别是使用5MPa到30MPa、特别是10MPa到28MPa、特别是25MPa的压力进行。

优选被执行以便粘结至少所述第一铜层或至少所述第一铜合金层与至少所述第二层和任选地所述粘结层的低温烧结优选在150℃到300℃的温度下并且在5MPa到30MPa的施加压力下进行。特别优选地，低温烧结在250℃的温度和25MPa的压力下执行，其中烧结优选执行1到10min、例如4min。

制造电路载体的方法中的粘结温度基本上对应于在制造的所述电路载体粘结到至少一个半导体组件过程中的安装温度。粘结温度可以刚好对应于安装温度。此外，粘结温度有可能与安装温度偏差至多20％、特别是至多15％、特别是至多10％、特别是至多5％。粘结温度与安装温度的偏差百分比的计算基于以开尔文为单位的粘结温度与以开尔文为单位的安装温度之间的差异的计算来进行。

除了执行低温烧结方法之外，另外有可能通过扩散焊接使电路载体的个别层彼此粘结，形成高熔点金属间相。还有可能使用粘合剂来粘结电路载体的个别层。

优选地，粘结材料作为烧结材料或烧结材料的成分引入至少第一铜层或至少第一铜合金层与至少第二层之间。可以被烧结以形成导电层的组合物因此可以用于在待接合的各层之间产生烧结粘结。仍可以被烧结的组合物可以具有油墨、糊状物或呈分层压制物品形式的烧结预成型体的使用类型。烧结预成型体通过施加和干燥金属糊状物或金属烧结糊状物而形成。这种类型的烧结预成型体仍可以被烧结。

或者，粘结层有可能被形成为膜、特别是金属膜，并且这个膜、特别是这个金属膜配置于第一铜层或第一铜合金层与第二层之间。

包含粘结材料或由粘结材料组成的烧结糊状物有可能通过印刷、特别是丝网或模板印刷施加到第一铜层或第一铜合金层和/或第二层上。换句话说，烧结糊状物施加到第一铜层(如果其存在的话)上或到第一铜合金层(如果其存在的话)上和/或到第二层上。

任选地，烧结糊状物或金属烧结糊状物可以在执行实际烧结方法之前被干燥。在不经过流体状态的情况下，烧结糊状物的金属粒子在烧结过程中通过扩散粘结，在至少第一铜层或至少第一铜合金层与至少第二层之间形成固体电流和热传导金属性粘结或金属粘结。烧结糊状物特别优选在粘结各层时使用，所述糊状物包含银和/或银合金和/或碳酸银和/或氧化银。

在本发明的另一实施例中，例如通过电镀或溅镀施加的层有可能在施加粘结层之前施加到至少第一铜层上或到至少第一铜合金层上和/或到至少第二层上、优选到第二层上，以实现粘结层或结合层的更好粘结。就第二层是钼层或第二层的第二材料包含钼而言，镍-银层(NiAg层)可以通过电镀施加到第二层的待粘结的侧面上。粘结材料、特别是银可以特别好地粘合于这个镍-银层上。

在一协同方面，本发明此外是基于关于具体说明一种用于半导体组件的电路载体、特别是引线框架或导电通路的想法，其中所述电路载体优选使用根据本发明的上述方法制造。

根据本发明的电路载体包含：

-具有第一膨胀系数的至少一个第一铜层或第一铜合金层，和

-由具有小于所述第一膨胀系数的第二膨胀系数的低膨胀性第二材料制成的至少一个第二层，其中所述第二材料具有镍合金、特别是因瓦合金(Fe₆₅Ni₃₅)或因瓦合金36(Fe₆₄Ni₃₆)或可伐合金(Fe₅₄Ni₂₉Co₁₇)，和/或钨(W)，和/或铁-镍-钴合金(FeNiCo合金)，特别优选钼(Mo)。

在本发明的尤其优选的实施例中，第二材料包含钼(Mo)或第二材料是钼(Mo)。第二材料还有可能包含钼合金或是钼合金。

至少一个第一粘结层可以形成于所述第一铜层或所述第一铜合金层与所述第二层之间，所述第一粘结层优选包含扩散金属、特别是银(Ag)和/或银合金和/或金(Au)和/或金合金和/或铜(Cu)和/或铜合金。

至少所述第一粘结层可以被形成为所述第一铜层或所述第一铜合金层和/或所述第二层的边界层。

粘结层有可能是独立的可见层。如果粘结材料仅在制造根据本发明的电路载体过程中以相对低的层厚度施加，那么制造的产品中、即制造的电路载体中的粘结层可以被形成为第一铜层或第一铜合金层和/或第二层的边界层。粘结材料可以例如至少在某些部分中扩散到第一铜层或第一铜合金层和/或第二层中。

特别优选地，粘结层的粘结材料是银或银合金，以便在形成粘结层作为边界层的过程中，银或银合金至少在某些部分中扩散到第一铜层或第一铜合金层和/或第二层中。

在本发明的另一实施例中，所述电路载体具有至少一个第二铜层或第二铜合金层，其优选通过由一/所述粘结材料制造的第二粘结层粘结到由所述低膨胀性第二材料制造的所述第二层。因此，电路载体可以包含通过两个粘结层彼此粘结的三个层。

在本发明的另一实施例中，电路载体可以具有由一/所述第二材料形成的至少一个第四层。第四层优选通过由一/所述粘结材料制成的第三粘结层粘结到铜层或铜合金层。在本发明的这个实施例中，电路载体包含由铜或铜合金或由一/所述第二材料形成的四个层，其中这四个层通过至少三个粘结层彼此粘结。

在本发明的另一实施例中，电路载体可以具有至少一个第三铜层或第三铜合金层。第三铜层或第三铜合金层可以粘结到铜层或铜合金层。这种粘结还可以通过由一/所述粘结材料制成的粘结层产生。

电路载体可以具有个别层和粘结层的对称配置。个别层和粘结层的对称配置优选以形成扁平电路载体的方式形成。个别层的对称配置应理解为使得在理论形成通过电路载体的对称轴的情况下，具有一致材料和层厚度的个别层和粘结层的对称配置形成于对称轴的上方和下方。对称轴关于电路载体的总厚度将个别层的配置对半分，其中电路载体的总厚度通过将个别层厚度相加而形成。

当形成个别层和粘结层的对称配置时，有可能形成扁平电路载体。

在某些应用中，需要表面是完全平的，在所述表面上沉积至少一个半导体组件。这例如防止接触材料跑动并且因此防止通过接触材料粘结到电路载体的半导体组件“滑移”。

在本发明的一替代实施例中，个别层和粘结层有可能不对称地配置。个别层和粘结层特别是不对称地配置，以便形成凸面或凹面形的电路载体。凸面或凹面形的电路载体还可以被描述为具有曲率或具有弯曲侧面的电路载体。电路载体优选具有受控的凸面或凹面形状。换句话说，规定了最大曲率。

不对称配置可以通过理论上形成的对称轴可见。对称轴将个别层的配置的总厚度对半分，其中总厚度由将电路载体个别层厚度相加而定义。电路载体的曲率或凸面或凹面形状优选通过配置和/或形成由一/所述第二材料(即低膨胀性材料)制成的第二层和/或至少第四层来控制。第二层和/或至少第四层相对于所有层和粘结层的总配置不对称地预先形成，以便对称轴由制造的电路载体的膨胀以靶向方式形成。

取决于使用情况，通过安置和/或形成由低膨胀性第二材料制成的第二层和/或至少第四层，在最终冷却之后可以形成弯曲电路载体。为这个目的，根据本发明的电路载体借助先前提及的本发明方法制造并且利用随后提及的制造具有至少一个半导体组件的半导体模块的本发明方法相连接。

在本发明的另一实施例中，由低膨胀性第二材料制成的所述第二层可以嵌入于铜层或铜合金层中。在铜层或铜合金层中，这可以例如是第一铜层或第一铜合金层或第二铜层或第二铜合金层。

在本发明的另一实施例中，所述第二层由低膨胀性第二材料以框架状和/或栅格状和/或导线状方式形成。优选地，第二层和/或第四层的这种形成与对应层向铜层或铜合金层中的嵌入组合进行。此外，由低膨胀性第二材料制成的第二层有可能具有小于被配置于其上方和/或其下方的铜层或铜合金层的宽度或长度。

如果第二层以栅格状和/或导线状方式形成，那么由低膨胀性材料制成的第二层与位于其上方和/或其下方的铜层或铜合金层之间的剪切应力可以用更好的方式吸收。粘结材料、特别是焊料或烧结材料或导电粘合剂可以位于导线或栅格的中间空间中。另外，铜或铜合金有可能位于导线或栅格的中间空间中。在这个实施例中，形成于第二层下方的铜层或铜合金层可以例如在各层粘结过程中被压制到导线或栅格的中间空间中。

在操作过程中，根据本发明的电路载体根据本发明向粘结到电路载体的半导体组件贡献最大热耗散。半导体组件的性能和使用寿命基于根据本发明的电路载体而最大化。

在一协同方面，本发明此外是基于具体说明一种制造半导体模块的方法的想法，所述半导体模块包含电路载体和粘结到所述电路载体的至少一个半导体组件。优选地，所述电路载体是根据本发明的先前提及的电路载体或使用根据本发明的先前提及的方法制造的电路载体。

根据本发明的制造半导体模块的方法是基于以下事实：所述半导体组件在150℃到300℃的安装温度下通过接触层粘结到所述电路载体，其中所述安装温度大体上对应于在所述电路载体的所述层粘结过程中的粘结温度。

安装温度可以刚好对应于粘结温度。优选地，安装温度与粘结温度偏差至多20％、特别是至多15％、特别是至多10％、特别是至多5％。安装温度与粘结温度的偏差百分比的计算基于以开尔文为单位的安装温度与以开尔文为单位的粘结温度之间的差异的计算来进行。

所述安装温度可以是200℃到280℃、特别是220℃到270℃、特别是240℃到260℃、特别是250℃。

半导体组件优选施加到电路载体的表面上或粘结到电路载体的表面，其中所述表面优选由铜层或铜合金层形成。表面还可以被称为电路载体的最上部侧面。

接触层可以例如是烧结糊状物。接触层还有可能是粘合剂层或焊料层。

在本发明的一实施例中，所述电路载体的所述层的粘结和所述半导体组件与所述电路载体的粘结可以同时进行。在这个实施例中，所有层、粘结层和待粘结的半导体组件通过低温烧结方法同时配置于彼此上方并且例如彼此粘结。

通过组合根据本发明的制造电路载体的方法与根据本发明的制造半导体模块的方法，有可能制造具有各层和粘结层的不对称配置的电路载体，以便生成电路载体的规定凸面或凹面变形，换句话说规定最大曲率。个别层和粘结层彼此不对称地配置。不对称性可以通过层的数目和/或通过层厚度控制。

各层和粘结层的不对称配置在粘结温度下互连，所述粘结温度大体上对应于半导体组件与电路载体的安装温度。

随后将半导体组件粘结到电路载体。此处，可以看出，凹面或凸面变形在再加热所制造的不对称电路载体过程中并且在半导体组件粘结到衬底板之后减少，以满足需求的方式以新应力平衡呈现温度稳定的最终形状。温度稳定的最终形状可以是规定的最大曲率。例如，规定最大曲率是100μm。另外，温度稳定的最终形状可以是完全平的半导体模块。

本发明此外是基于具体说明一种半导体模块的想法，其中所述半导体模块优选使用先前提及的根据本发明的方法制造。所述半导体模块包含电路载体和粘结到所述电路载体的至少一个半导体组件。所述电路载体优选是根据本发明的电路载体或通过先前提及的根据本发明的方法制造的电路载体。

所述半导体组件可以是二极管或IGBT(具有绝缘栅电极的双极晶体管)或MOSFET晶体管。优选地，半导体组件是功率半导体。

按照根据本发明的半导体模块的一优选实施例，所述电路载体的所述第二层嵌入于铜层或铜合金层中，其中所述半导体组件构建在所述第二层上方。在设计半导体模块中的这种类型的第二层的情况下，第二层的面积大体上小于至少一个铜层或至少一个铜合金层的面积。优选地，第二层的面积不小于半导体组件的面积的80％。在这种情况下，“在……上方”是半导体组件在第二层的垂直延伸上的位置。另一层也可以位于第二层与半导体组件之间。

优选地，第二层具有与配置于其上方的半导体组件相同的边长比。所实现的第二层的面积相较于铜层或铜合金层的面积的减小在低膨胀性半导体组件的区域中以集中并且局部方式减少了膨胀失调。在电路载体中，形成不具有第二层或换句话说不含第二层的部分。在这个部分中，仅存在铜或铜合金。在半导体模块的这种实施例中，存在尤其高的z热导率。z热导率应理解成意谓始于半导体组件的在位于其下方的电路载体的各层的方向上的热导率。

半导体组件可以与第二层同时构建。

在本发明的另一实施例中，所述第二层可以嵌入于铜层或铜合金层中，其中所述第二层以框架状方式构建并且对铜层部分或铜合金层部分形成框架，其中所述半导体组件构建在所述铜层部分或铜合金层部分上方。在这种情况下，“在……上方”是半导体组件在第二层的垂直延伸上的位置。另一层也可以位于第二层与半导体组件之间。

所述铜层部分或铜合金层部分的边缘长度至多有可能是所述半导体组件的边缘长度的150％。框架样结构的所述第二层的宽度优选是所述半导体组件的最短边缘长度的10％-100％。来自低膨胀性材料的第二层的框架状结构实现了半导体模块内的膨胀减小。相比之下，环绕的铜合金层部分或铜层部分基于铜材料或铜合金材料而实现了最大z热导率。

在本发明的另一实施例中，优选形成于至少两个铜层和/或铜合金层之间的第二层的面积大小限于适合于在半导体组件与电路载体之间分布机械剪切应力的形状。半导体组件与电路载体之间的剪切应力常常沿着半导体组件的对角线尤其大。剪切应力还可以延伸超出对角线。剪切应力分布与半导体组件的几何中心大体上点对称。

由低膨胀性材料制成的第二层的最小化面积因此是与在半导体组件的坐标轴的区域中相比进一步在半导体组件的对角线上成比例地延伸的面积。换句话说，第二层具有一表面形式，以使得程度在半导体组件的对角线的区域中大于在半导体组件的坐标轴的区域中。所形成的第二层的表面形式类似于四叶草。嵌入到第二层中的铜层部分或铜合金层部分可以构建于第二层的面积的中心中。这种半导体模块设计通过不需要低膨胀性材料并且由于使用铜或铜合金而改进热导率。

在下文中基于例示性实施例用其它细节并且参考所附示意图更详细地解释本发明。在图中：

图1a展示电路载体的个别层的配置；

图1b展示呈粘结状态的根据图1a的电路载体；

图2展示根据第一例示性实施例的半导体模块；

图3展示根据第二例示性实施例的半导体模块；

图4展示根据第三例示性实施例的半导体模块；

图5展示根据第四例示性实施例的半导体模块；

图6展示根据第五例示性实施例的半导体模块；并且

图7展示根据第六例示性实施例的半导体模块。

在下文中，相同元件符号用于相同部件和具有相同作用的部件。

待制造的电路载体10(参看图1b)的个别层图示于图1a中。因此，待制造的电路载体10包含由铜制成的第一层20、由第二材料M2制成的第二层30和第二铜层25。

材料M2是具有低于铜的膨胀系数的第二膨胀系数的低膨胀性材料。第二材料M2可以是镍合金、特别是因瓦合金(Fe₆₅Ni₃₅)或因瓦合金36(Fe₆₄Ni₃₆)或可伐合金(Fe₅₄Ni₂₉Co₁₇)，和/或钨(W)，和/或铁-镍-钴合金(FeNiCo合金)。

在本发明例示性实施例中，材料M2是钼。

由粘结材料VM制成的第一粘结层40形成于第一铜层20与第二层30之间。由粘结材料VM制成的第二粘结层41形成于第二层30与第二铜层25之间。粘结层40和41的粘结材料VM在层20、25和30之间产生能承受粘结温度以上的温度的粘结。粘结层优选具有扩散材料、特别是银和/或银合金和/或金和/或金合金和/或铜和/或铜合金。

粘结层优选被形成为烧结层、特别是烧结糊状物。优选具有所列扩散金属之一的这种烧结糊状物可以例如通过印刷方法施加。

优选地，层20、25、30、40和41在150℃到300℃的粘结温度下通过低温烧结方法彼此粘结。粘结温度特别优选是250℃。用于通过粘结层40和41粘结层20、25和30的粘结温度大体上对应于在所制造的电路载体10粘结到待施加的半导体组件过程中的安装温度。

第一铜层20与第二层30和与第二铜层25的粘结优选通过压力负荷，特别是在5MPa到30MPa、特别是25MPa的压力下进行。

所制造的电路载体10可以见于图1b中。粘结层40和41可以见于其中。粘结层40和41有可能被形成为第一铜层20、第二铜层25和第二层30的边界层。

如图1a和1b中可以看出，第一铜层20的层厚度d1、第二层30的d2和第二铜层25的d3相同。通过图1b中绘制的对称轴S变得显而易见：电路载体10的结构是个别层20、25和30以及粘结层40和41的对称结构。对称轴S将电路载体10的总厚度D对半分。总厚度D通过将层厚度d1、d2和d3以及粘结层40、41的层厚度相加而形成。电路载体10的对称结构展示在对称轴S上方和下方。

在一优选实施例中，第一铜层20的层厚度d1是0.5mm到3.0mm，第二层30的层厚度d2是0.1mm到1.0mm，并且第二铜层25的层厚度d3是0.5mm到3.0mm。第一粘结层和第二粘结层的厚度优选是1μm到50μm。

半导体模块100图示于图2中。半导体模块100包含半导体组件90和电路载体10。半导体组件90可以例如是二极管或IGBT或MOSFET晶体管。半导体组件90通过接触层50粘结到电路载体10。接触层50可以例如是焊料层或导电粘合剂层或烧结层。

所图示的电路载体10由第一铜层20和由第二材料M2制成的第二层30组成。第二材料M2是钼。第一层20通过由粘结材料VM组成的粘结层40粘结到第二层30。

半导体组件90通过接触层50施加到电路载体10的面向半导体组件90的侧面15上。待粘结到半导体组件90的电路载体10的表面15是第一铜层20的第一侧面15，其中铜层20的第一侧面15背对第二层30形成。

所指示的对称轴S显示，在根据图2的实施例中，存在层20、30和40的不对称配置。第一铜层20的层厚度d1大于第二层30的层厚度d2。

根据第二例示性实施例的半导体模块100图示于图3中。图3的电路载体10是图1b中所图示的电路载体10，也就是说具有对称配置的电路载体10。此外，在这个实施例中，半导体组件90通过接触层50施加于第一铜层20的第一侧面15上。

关于根据本发明的半导体模块100的电路载体10的另一例示性实施例图示于图4中。因此，由第二材料M2、特别是由钼制成的第二层30嵌入到第二铜层25中。第二层30的宽度b2和第二层30的厚度d2都小于第二铜层25的宽度b3和第二铜层25的厚度d3。半导体组件90安装在电路载体10上在第二层30上方。第二层的宽度b2在这种情况下略小于半导体组件90的宽度bHL。

电路载体10包含第一铜层20，其在某些部分中配置在第二铜层25上方和第二层30上方。为了将第一铜层20粘结到第二铜层30，由粘结材料VM制成的粘结层40形成于第一铜层20与由第二材料M2制成的第二层30之间。

因为第二层30的层厚度d2小于第二铜层25的层厚度d3，所以第一粘结层40可以例如通过刮刀引入到由于不同层厚度d2和d3形成的凹部中。优选地，第一铜层20是铜导电通路。

根据本发明的制造电路载体10或半导体模块100的方法首先规定，第二层30例如通过低温烧结方法粘结到第一铜层20。由于电路载体10的结构不对称，因此在将电路载体10冷却到室温后首先发生变形。如果半导体元件90接着在第二工作步骤中特别是通过烧结、扩散焊接或粘合剂粘结安装在电路载体10上，那么发生机械应力均衡化，这继而产生扁平的导电通路形状。

这种类型的应力均衡化粘结还可以在一个方法步骤中发生。为这个目的，第一铜层20、特别是铜导电通路安置到第二层30上，所述第二层嵌入到第二铜层25中，并且继而半导体组件90安置于所述第二层上。粘结层40位于第一铜层20与由第二材料M2制成的第二层30之间，并且接触层50位于半导体组件90与第一铜层20之间。优选地，接触层50和第一粘结层40都是银烧结层，以便所有层和半导体组件90可以在单一方法步骤中彼此粘结。

半导体模块100的相较于图4的一类似实施例图示于图5中。在这种情况下，此外，第二层30嵌入到第二铜层25中。第一铜层20形成于半导体组件90与第二层30之间。此外，形成第三铜层26。第二铜层25和第二层30通过由粘结材料VM制成的第二粘结层41粘结到第三铜层26。

总体上，由低膨胀性材料、例如钼制成的第二层30的面积大体上小于第二铜层25和第三铜层26的面积。然而，第二层30的面积的减小不少于半导体组件90的面积的80％。在根据图5所图示的实例中，第二层30的如第二层的宽度b2所指示的面积大于半导体组件90的面积。第二层30的面积优选具有与半导体组件90相同的边长比。由低膨胀性材料制成的第二层30的面积相较于第二铜层25和第三铜层26的面积的减小在低膨胀性半导体组件90的区域中以集中并且局部方式减少了膨胀失调。

第一铜层20完全覆盖第二层30。在压制粘结技术的情况下，可以由于所施加的安装压力而形成轮廓跟踪第一铜层20。在这种情况下，可以形成携有半导体组件90的平台。

根据本发明的具有关于电路载体10的另一实施例的另一半导体组件100图示于图6中。在这个例示性实施例中，电路载体10的第二层30被形成为矩形框架。由低膨胀性材料制成并且被形成为矩形框架的第二层30嵌入到第二铜层25中。第二层30通过由粘结材料VM制成的第一粘结层40粘结到第一铜层20。第一铜层20也被形成为矩形框架。第二层30对铜层部分29形成框架，其中半导体组件90形成于铜层部分29上方。铜层部分29的边缘长度应至多是半导体组件90的边缘长度的150％。框架状结构的第二层30的宽度b2是半导体组件90的最小边缘长度的至少10％并且至多100％。

电路载体10此外具有第三铜层26。这个第三铜层26通过第二粘结层41粘结到第二层30和第二铜层25。

第二层30的框架状设计实现了膨胀减小，其中铜层部分29由于铜材料而实现了最大z热导率，半导体组件90通过接触层50施加于所述铜层部分上。始于半导体组件90的在第三铜层26的方向上的热导率被定义为z热导率。轮廓跟踪铜层可以基于压制粘结技术、例如基于烧结方法，由于安装压力而形成。由第一铜层20覆盖的第二层30在这种情况下形成在铜层部分29的方向上降低的平的平台，所述平台携有半导体组件90。

图7的半导体模块100的电路载体10同样具有第一铜层20、第二铜层25和第三铜层26。第二层30嵌入到第二铜层25中。第一铜层20具有正方形或矩形结构并且覆盖第二层30。第一铜层20通过由粘结材料VM制成并且具有框架状结构的第一粘结层40粘结到第二层30。第二铜层25继而使用第二粘结层41粘结到第三铜层26。

由低膨胀性材料M2制成的第二层30的程度或面积大小在这个例示性实施例中限于适合于在半导体组件90与电路载体10之间分布机械剪切应力的形状。剪切应力在半导体组件90与电路载体10之间沿着(和超出)半导体组件90的对角线特别大。剪切应力分布与半导体组件90的中心点M大体上点对称。

在这种情况下关于第二层30的面积的最小可能设计因此产生在某种程度上延伸超出半导体组件90的对角线的面积。第二层30的面积与在半导体组件90的坐标轴的区域中相比进一步延伸超出对角线。所得表面形式(其将在平面视图中可见于第二层30上)类似于四叶草。为了改进热导率，铜层部分29可以形成于第二层30中在半导体组件90的中心点M的区域中。

元件符号

10 电路载体

15 第一铜层的第一侧面

20 第一铜层

25 第二铜层

26 第三铜层

29 铜层部分

30 第二层

40 第一粘结层

41 第二粘结层

50 接触层

90 半导体组件

100 半导体模块

b1 第一铜层宽度

b2 第二层宽度

b3 第二铜层宽度

bHL 半导体组件宽度

d1 第一铜层厚度

d2 第二层厚度

d3 第二铜层厚度

D 总厚度

S 对称轴

M 半导体组件中心点

M2 第二材料

VM 粘结材料

Claims

1.一种用于制造用于半导体组件(90)的电路载体(10)、特别是引线框架或导电通路的方法，

其特征在于

具有第一膨胀系数的至少一个第一铜层(20)或一个第一铜合金层和具有小于所述第一膨胀系数的第二膨胀系数的由低膨胀性的第二材料(M2)制成的至少一个第二层(30)，

在150℃到300℃的粘结温度下，特别是通过低温烧结方法彼此粘结。

2.根据权利要求2所述的方法，

其特征在于

由粘结材料(VM)制成的至少一个第一粘结层(40)形成于所述第一铜层(20)或所述第一铜合金层与所述第二层(30)之间，并且所述粘结材料(VM)产生能承受高于所述粘结温度的温度的粘结并且优选地具有扩散金属、特别是银(Ag)和/或银合金和/或金(Au)和/或金合金和/或铜(Cu)和/或铜合金。

3.根据权利要求1或2所述的方法，

其特征在于

所述粘结温度是200℃到280℃、特别是220℃到270℃、特别是240℃到260℃、特别是250℃，其中所述粘结温度优选基本上对应于在制造的所述电路载体(10)粘结到至少一个半导体组件(90)期间的安装温度。

4.根据前述权利要求中任一权利要求所述的方法，

其特征在于

所述第二材料(M2)具有镍合金、特别是因瓦合金(Invar)(Fe₆₅Ni₃₅)或因瓦合金36(Fe₆₄Ni₃₆)或可伐合金(Kovar)(Fe₅₄Ni₂₉Co₁₇)，和/或钨(W)，和/或铁-镍-钴合金(FeNiCo合金)，特别优选钼(Mo)。

5.根据前述权利要求中任一权利要求所述的方法，

其特征在于

一/所述铜层(20)或一/所述铜合金层与所述第二层(30)和任选地所述粘结层(40，41)的所述粘结通过施加压力，特别是使用5MPa到30MPa、特别是10MPa到28MPa、特别是25MPa的压力进行。

6.一种用于半导体组件(90)的电路载体(10)、特别是引线框架或导电通路，其特别是按照根据权利要求1到5中任一权利要求所述的方法制造并且包含：

-具有第一膨胀系数的至少一个第一铜层(20)或第一铜合金层，和

-具有小于所述第一膨胀系数的第二膨胀系数的由低膨胀性的第二材料(M2)制成的至少一个第二层(30)，其中所述第二材料(M2)具有镍合金、特别是因瓦合金(Fe₆₅Ni₃₅)或因瓦合金36(Fe₆₄Ni₃₆)或可伐合金(Fe₅₄Ni₂₉Co₁₇)，和/或钨(W)，和/或铁-镍-钴合金(FeNiCo合金)，特别优选钼(Mo)。

7.根据权利要求6所述的电路载体(10)，

其特征在于

至少一个第一粘结层(40)形成于所述第一铜层(20)或所述第一铜合金层与所述第二层(30)之间，所述第一粘结层包含扩散金属、特别是银(Ag)和/或银合金和/或金(Au)和/或金合金和/或铜(Cu)和/或铜合金。

8.根据权利要求7所述的电路载体(10)，

其特征在于

至少所述第一粘结层(40)被形成为所述第一铜层(20)或所述第一铜合金层和/或至少所述第二层(30)的边界层。

9.根据权利要求6到8中任一权利要求所述的电路载体(10)，

其特征为

至少一个第二铜层(25)或第二铜合金层，其优选通过由一/所述粘结材料(VM)组成的第二粘结层(42)粘结到由低膨胀性的所述第二材料(M2)组成的所述第二层(30)。

10.根据权利要求6到9中任一权利要求所述的电路载体(20)，

其特征在于

所述第二层(30)嵌入于铜层(20，25，26)或铜合金层中。

11.根据权利要求6到10中任一权利要求所述的电路载体(10)，

其特征在于

所述第二层(30)以框架样和/或栅格样和/或导线样方式形成。

12.一种用于制造半导体模块(100)的方法，

所述半导体模块包含特别是根据权利要求6到11中任一权利要求所述的电路载体(10)或通过根据权利要求1到5中任一权利要求所述的方法制造的电路载体(10)，和粘结到所述电路载体(10)的至少一个半导体组件(90)，

其特征在于

所述半导体组件(90)在150℃到300℃的安装温度下通过接触层(50)粘结到所述电路载体(10)，其中所述安装温度大体上对应于在所述电路载体(10)的所述层(20，25，26，30，40，41)粘结期间的粘结温度。

13.根据权利要求12所述的方法，

其特征在于

所述电路载体(10)的所述层(20，25，26，30，40，41)的粘结和所述电路载体(10)与所述半导体组件(90)的粘结同时进行。

14.根据权利要求12或13所述的方法，

其特征在于

所述安装温度是200℃到280℃、特别是220℃到270℃、特别是240℃到260℃、特别是250℃。

15.一种特别是根据权利要求12到14中任一权利要求制造的半导体模块(100)，其包含

根据权利要求6到11中任一权利要求所述的电路载体(10)或通过根据权利要求1到5中任一权利要求所述的方法制造的电路载体(10)，和

粘结到所述电路载体(10)的至少一个半导体组件(90)、特别是二极管或IGBT或MOSFET晶体管。

16.根据权利要求15所述的半导体模块(100)，

其特征在于

第二层(30)嵌入于铜层(20，25，26)或铜合金层中，其中所述半导体组件(90)优选构建在所述第二层(30)上方。

17.根据权利要求15所述的半导体模块(100)，

其特征在于

第二层(30)嵌入于铜层(20，25，26)或铜合金层中，其中所述第二层(30)以框架样方式构建并且对铜层部分(29)或铜合金层部分形成框架，其中所述半导体组件(90)优选构建在所述铜层部分(29)或铜合金层部分上方。

18.根据权利要求17所述的半导体模块(100)，

其特征在于

所述铜层部分(29)或所述铜合金层部分的边缘长度至多是所述半导体组件(90)的边缘长度的150％，并且优选地，框架样结构的所述第二层(30)的宽度(b2)是所述半导体组件(90)的最短边缘长度的10％-100％。