CN108630701A - 存储结构、其操作方法、和其制造方法 - Google Patents

Abstract

一种存储结构，包括多个堆叠、多个存储层、多个通道层、多个介电层、和多个第一导线。该些堆叠各包括一组彼此交替的导电条和绝缘条。存储层共形地设置在堆叠上。通道层共形地设置在存储层上。介电层至少设置在通道层位于该些堆叠的第一侧的部分和通道层位于该些堆叠的第二侧的多个部分上。第一导线沿着堆叠的侧壁设置。第一导线由介电层与通道层隔绝。设置在一堆叠的第一侧的一第一导线，与设置在相同堆叠的第二侧的一第一导线隔绝，并与设置在一相邻堆叠的第二侧的一第一导线隔绝。

Description

存储结构、其操作方法、和其制造方法

技术领域

本发明是关于一种半导体结构、其操作方法、和其制造方法。本发明特别是关于一种存储结构、其操作方法、和其制造方法。

背景技术

为了减少体积、降低重量、增加功率密度、和改善可携带性等理由，研究者与工程师们尽其努力地增加半导体装置的密度。其中一种方法是使用3D结构取代传统的2D结构。另一种方法是减少装置中的元件和间隔的尺寸。这二种方法都有其技术瓶颈需要突破。

发明内容

本发明是关于存储结构、以及其操作方法和制造方法，通过其可提供具有实体上二位存储结构的存储装置。

根据一些实施例，一种存储结构，包括一基板、多个堆叠、多个存储层、多个通道层、多个介电层、和多个第一导线。堆叠设置在基板上。该些堆叠各具有一第一侧和一第二侧。该些堆叠各包括一组彼此交替的多个导电条和多个绝缘条。存储层共形地设置在堆叠上。通道层共形地设置在存储层上。介电层至少设置在通道层位于该些堆叠的该些第一侧的多个部分和通道层位于该些堆叠的该些第二侧的多个部分上。第一导线沿着堆叠的侧壁设置。第一导线由介电层与通道层隔绝。第一导线包括设置在该些堆叠的该些第一侧的一第一组第一导线和设置在该些堆叠的该些第二侧的一第二组第一导线，设置在该些堆叠中的一堆叠的第一侧的第一组第一导线中的一第一导线，与设置在相同堆叠的第二侧的第二组第一导线中的一第一导线隔绝，并与设置在该些堆叠中的一相邻堆叠的第二侧的第二组第一导线中的一第一导线隔绝。

根据一些实施例，一种存储结构(例如上述的存储结构)的操作方法，包括通过选择对应的一或二个串列选择线、对应的一位线、和对应的一字线，选择一存储单元。

根据一些实施例，一种存储结构的制造方法包括下列步骤。提供一基板。形成多个堆叠在基板上。该些堆叠各具有一第一侧和一第二侧。该些堆叠各包括一组彼此交替的多个导电条和多个绝缘条。形成多个存储层共形地位在堆叠上。形成多个通道层共形地位在存储层上。形成多个介电层在至少通道层位于该些堆叠的该些第一侧的多个部分和通道层位于该些堆叠的该些第二侧的多个部分上。形成多个第一导线沿着堆叠的侧壁。第一导线由介电层与通道层隔绝。第一导线包括形成在该些堆叠的该些第一侧的一第一组第一导线和形成在该些堆叠的该些第二侧的一第二组第一导线，形成在该些堆叠中的一堆叠的第一侧的第一组第一导线中的一第一导线，与形成在相同堆叠的第二侧的第二组第一导线中的一第一导线隔绝，并与形成在该些堆叠中的一相邻堆叠的第二侧的第二组第一导线中的一第一导线隔绝。

为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附附图，作详细说明如下：

附图说明

图1绘示根据实施例的一种存储结构。

图2绘示该种存储结构的操作方法。

图3绘示根据实施例的另一种存储结构。

图4绘示该另一种存储结构的操作方法。

图5A～图19C绘示根据实施例的一种存储结构的制造方法。

【符号说明】

100、200：存储结构

102：基板

104、204：埋层

106：源极线

108：堆叠

110、110(S)：导电条

112：绝缘条

114：上部结构

116：第一绝缘层

118：第二绝缘层

120、220：存储层

122、222：通道层

124：绝缘材料

126：气隙

128：介电层

130：第一导线

132、132(S)：第一导线

134、134(S)：第一导线

136：层间介电材料

138、138(S)：第二导线

140、240：接触元件

142、142(S)：存储单元

308：初始堆叠

310：导电层

312：绝缘层

316：绝缘层

318：绝缘层

320：初始存储层

321：通道衬层

322：初始通道层

323：第一绝缘材料

325：第二绝缘材料

352：第一孔洞

354：第二孔洞

356：第三绝缘材料

358：绝缘材料

360：切割道

S1：第一侧

S2：第二侧

具体实施方式

以下将配合所附附图对于各种不同的实施例进行更详细的说明。所附附图只用于描述目的，而不用于限制目的。为了清楚起见，在一些附图中可能夸大一些元件。例如，在一组附图中，一元件可能只在其中一个附图中被夸大显示。此外，可能从附图中省略一些元件和/或元件符号。可以预期的是，一实施例中的元件和特征，可以有利地纳入于另一实施例中，而未再进一步地阐述。

根据实施例的一存储结构包括一基板、多个堆叠、多个存储层、多个通道层、多个介电层、和多个第一导线。堆叠设置在基板上。该些堆叠各具有一第一侧和一第二侧。该些堆叠各包括一组彼此交替的多个导电条和多个绝缘条。存储层共形地设置在堆叠上。通道层共形地设置在存储层上。介电层至少设置在通道层位于该些堆叠的该些第一侧的多个部分和通道层位于该些堆叠的该些第二侧的多个部分上。第一导线沿着堆叠的侧壁设置。第一导线由介电层与通道层隔绝。第一导线包括设置在该些堆叠的该些第一侧的一第一组第一导线和设置在该些堆叠的该些第二侧的一第二组第一导线，设置在该些堆叠中的一堆叠的第一侧的第一组第一导线中的一第一导线，与设置在相同堆叠的第二侧的第二组第一导线中的一第一导线隔绝，并与设置在该些堆叠中的一相邻堆叠的第二侧的第二组第一导线中的一第一导线隔绝。

请参照图1，其绘示根据实施例的存储结构100。存储结构100被绘示成具有配置成I形串列的存储单元的三维(3D)垂直通道与非门(NAND)存储结构。

存储结构100包括一基板102。基板102可包括形成在其中和/或其上的结构和元件等等。存储结构100可选择性地包括一埋层104，设置在基板102上。例如，在基板102提供空穴抹除功能的一些实施例中，存储结构100可包括一薄的埋层104，或甚至没有埋层。存储结构100可包括一源极线106，设置在埋层104上。在一些实施例中，源极线106提供能带间热空穴抹除功能。

存储结构100包括多个堆叠108，设置在基板102上。如图1所示，在具有配置成I形串列的存储单元的3D垂直通道NAND存储结构中，堆叠108可设置在源极线106上。堆叠108及其组成元件(例如导电条110)在一第一方向上延伸，例如一X方向。堆叠108各具有一第一侧S1和一第二侧S2。堆叠108各包括一组彼此交替的多个导电条110和多个绝缘条112。堆叠108可各还包括一上部结构114，设置在该组导电条110和绝缘条112上。根据一些实施例，上部结构114可包括一第一绝缘层116和一第二绝缘层118。第一绝缘层116设置在该组导电条110和绝缘条112上。第二绝缘层118设置在第一绝缘层116上。

存储结构100包括多个存储层120，共形地设置在堆叠108上。根据一些实施例，存储层120可具有阻障层-捕捉层-隧穿层结构，其中阻障层最靠近堆叠108，而隧穿层离堆叠108最远。存储结构100包括多个通道层122，共形地设置在存储层120上。沿着X方向，在该些堆叠108的各个上可设置有多于一个的通道层122。在一Y方向中，设置在相邻堆叠108上的通道层122可彼此连接，如图1所示。

存储结构100可包括一绝缘材料124，设置在堆叠108之间，对应至该些组导电条110和绝缘条112。在一些实施例中，气隙126存在于绝缘材料124中。气隙126有利于降低二个相邻通道层122的耦合率(coupling rate)。

存储结构100包括多个介电层128，至少设置在通道层122位于堆叠108的第一侧S1的多个部分和通道层122位于堆叠108的第二侧S2的多个部分上。在存储结构100中，如图1所示，位于堆叠108的第一侧S1的该些部分和通道层122位于堆叠108的第二侧S2的该些部分对应至堆叠108的上部结构114。在一些实施例中，介电层128包括一氧化物材料。在一些实施例中，介电层128包括一高介电系数材料。

存储结构100包括多个第一导线130，沿着堆叠108的侧壁设置。也就是，第一导线130可实质上在所述第一方向(X方向)上延伸。第一导线130由介电层128与通道层122隔绝。如图1所示，介电层128和第一导线130可位于绝缘材料124上。由于绝缘材料124可对应至该些组导电条110和绝缘条112而设置，第一导线130可设置在高于该些组导电条110和绝缘条112的高度。第一导线130包括设置在堆叠108的第一侧S1的一第一组第一导线(132)和设置在堆叠108的第二侧S2的一第二组第一导线(134)。在叙述于此的实施例中，设置在一堆叠108的第一侧S1的该第一组第一导线中的一第一导线132，与设置在相同堆叠108的第二侧S2的该第二组第一导线中的一第一导线134隔绝，并与设置在一相邻堆叠108的第二侧S2的该第二组第一导线中的一第一导线134隔绝。如图1所示，该些第一导线130可具有多个L形剖面。此外，第一组第一导线(132)的该些L形剖面与第二组第一导线(134)的该些L形剖面可呈镜像对称。在一些实施例中，第一导线130包括一基于多晶硅的材料，例如一掺杂多晶硅材料。在一些实施例中，第一导线130包括一金属材料。

存储结构100可包括多个第二导线138，设置在第一导线130上方。更具体地说，存储结构100可包括一层间介电材料136，其覆盖以上所述的元件。层间介电材料136形成提供平坦上表面的一个层，第二导线138设置在该表面上。第二导线138在不同于所述第一方向的一第二方向上延伸，例如Y方向。存储结构100可包括多个接触元件140，将第二导线138连接到通道层122。

请参照图2，其绘示存储结构100的一种操作方法。一种存储结构的操作方法，包括通过选择串列选择线中对应的一或二个串列选择线、位线中对应的一位线、和字线中对应的一字线，选择存储单元中的一存储单元。根据一些实施例，在存储结构100中，第一导线130为串列选择线，第二导线138为位线，导电条110为字线。此外，多个存储单元142能够被定义在导电条110(字线)与通道层122的交点。在存储结构100的操作例如编程、读取、或抹除等之中，要进行操作的一存储单元142(S)是通过选择对应的串列选择线(第一导线132(S))、对应的位线(第二导线138(S))、和对应的字线(导电条110(S))而被选择。在这样的情况下，被选择的串列选择线(132(S))导通(turned on)，从而电流能够从位线(138(S))通过对应的通道层122到达底下的源极线106。在图2中，第二导线132(S)为对应的串列选择线。然而在一些其他的实施例中，一第二导线134可为对应的串列选择线。

请参照图3，其绘示根据另一实施例的存储结构200。存储结构200被绘示成具有配置成U形串列的存储单元的3D垂直通道NAND存储结构。不同于存储结构100，存储结构200中的堆叠108可直接设置在埋层204上，而存储单元142的串列通过接触元件240连接到源极线(未绘示)。如图2所示，在Y方向中，设置在相邻堆叠108上的通道层222彼此连接。在一些实施例中，于Y方向中，设置在相邻堆叠108上的存储层220可彼此连接。

请参照图4，其绘示存储结构200的一种操作方法。与前述内容类似，在存储结构200中，第一导线130可为串列选择线，第二导线138可为位线，导电条110可为字线。此外，多个存储单元142能够被定义在导电条110(字线)与通道层122的交点。在存储结构200的操作之中，要进行操作的一存储单元142(S)是通过选择对应的串列选择线(第一导线132(S)和134(S))、对应的位线(138(S))、和对应的字线(110(S))而被选择。在这样的情况下，被选择的串列选择线(132(S)和134(S))导通，从而电流能够从位线(138(S))通过对应的通道层122到达接触元件240并从而到达源极线。

以下将说明绘示根据实施例的一种存储结构的制造方法。这样的方法包括下列步骤。首先，提供一基板。形成多个堆叠在基板上。该些堆叠各具有一第一侧和一第二侧。该些堆叠各包括一组彼此交替的多个导电条和多个绝缘条。形成多个存储层共形地位在堆叠上。形成多个通道层共形地位在存储层上。形成多个介电层在至少通道层位于该些堆叠的该些第一侧的多个部分和通道层位于该些堆叠的该些第二侧的多个部分上。形成多个第一导线沿着堆叠的侧壁。第一导线由介电层与通道层隔绝。第一导线包括形成在该些堆叠的该些第一侧的一第一组第一导线和形成在该些堆叠的该些第二侧的一第二组第一导线，形成在该些堆叠中的一堆叠的第一侧的第一组第一导线中的一第一导线，与形成在相同堆叠的第二侧的第二组第一导线中的一第一导线隔绝，并与形成在该些堆叠中的一相邻堆叠的第二侧的第二组第一导线中的一第一导线隔绝。

请参照图5A～图19C，其绘示这样的一方法。在此，为了易于理解，该方法被绘示成用于形成存储结构100。以「B」和「C」所指示的附图分别是取自由「A」所指示的附图中的1-1’线和2-2’线的剖面图。

请参照图5A～图5B，提供一基板102。基板102可包括形成在其中和/或其上的结构和元件等等。例如，基板102可包括一p型阱(未绘示)，对应至将在接下来的步骤中形成的堆叠108的位置。在一些实施例中，如图5B所示，形成一埋层104在基板102上。埋层104可由氧化物形成。形成一源极线106在埋层104上。源极线106可由重掺杂n型多晶硅形成。形成用于形成所述堆叠108的一初始堆叠308在基板102上。如图5B所示，初始堆叠308可形成在源极线106上。初始堆叠308包括一组彼此交替的多个导电层310和多个绝缘层312。初始堆叠308可包括另一绝缘层316，形成在该组交替的导电层310和绝缘层312上。初始堆叠308可选择性地包括一绝缘层318，形成在绝缘层316上。导电层310可由掺杂多晶硅形成。绝缘层312可由氧化物形成。绝缘层316可由氧化物形成。绝缘层318可由氮化硅(SiN)形成。这样的一SiN层能够补偿膜应力，并避免具有高深宽比的堆叠倒塌或弯曲。

请参照图6A～图6B，通过使用一图案化工艺分离初始堆叠308，多个堆叠108形成在基板102上。该图案化工艺能够停止于源极线106。堆叠108和其组成元件(例如导电条110)在一第一方向上延伸，例如一X方向。堆叠108各具有一第一侧S1和一第二侧S2。堆叠108各包括一组彼此交替的多个导电条110和多个绝缘条112。堆叠108可各还包括一上部结构114，形成在该组导电条110和绝缘条112上。上部结构114可包括一第一绝缘层116和一第二绝缘层118。第一绝缘层116形成在该组导电条110和绝缘条112上。第二绝缘层118形成在第一绝缘层116上。

请参照图7A～图7B，形成一初始存储层320。初始存储层320共形地覆盖堆叠108。初始存储层320可具有阻障层-捕捉层-隧穿层结构，其中阻障层最靠近堆叠108，而隧穿层离堆叠108最远。初始存储层320可形成为ONO(氧化物-氮化物-氧化物)多层结构、ONONO(氧化物-氮化物-氧化物-氮化物-氧化物)多层结构、或ONONONO(氧化物-氮化物-氧化物-氮化物-氧化物-氮化物-氧化物)多层结构等等。形成一通道衬层321在初始存储层320上。通道衬层321共形地覆盖初始存储层320。通道衬层321可由相同于用在通道层的材料形成，例如一未掺杂或轻掺杂的多晶硅材料或一硅锗材料。

请参照图8A～图8B，通过一非等向性刻蚀工艺，移除通道衬层321和初始存储层320形成在源极线106暴露的表面上的部分。如此一来，便形成多个存储层120共形地位在堆叠108上。接着，共形地形成一用于通道层的材料，例如是通过沉积，从而形成一初始通道层322。初始通道层322包括通道衬层321的剩余部分和在这个步骤中该用于通道层的材料。

请参照图9A～图9B，以非共形方式，形成一第一绝缘材料323在图8A～图8B的结构上。因此，该第一绝缘材料323填充到堆叠108之间的间隔中。第一绝缘材料323可为氧化物。气隙126可存在于第一绝缘材料323中。第一绝缘材料323中的气隙126并不延伸到上部结构114的高度。

请参照图10A～图10C，形成多个第一孔洞352在第一绝缘材料323中，例如是通过刻蚀。椭圆形的第一孔洞352沿着不同于堆叠108的延伸方向的方向排列，例如沿着一Y方向。第一孔洞352被第一绝缘材料323环绕，并贯穿第一绝缘材料323。在形成第一孔洞352时，部分的初始通道层322被移除。因此，初始通道层322并未存在于第一孔洞352中。在一些实施例中，如图10C所示，部分的存储层120也可能被移除。在一些其他的实施例中，存储层120可能并未由第一孔洞352的形成步骤移除。

请参照图11A～图11C，以非共形方式，形成一第二绝缘材料325在图10A～图10C的结构上。因此，该第二绝缘材料325填充到第一孔洞352中，并形成沿着Y方向的椭圆岛屿列。第二绝缘材料325可为氧化物。气隙126可存在于第二绝缘材料325中。与前述内容类似，第二绝缘材料325中的气隙126并不延伸到上部结构114的高度。如果需要的话，可进行一平坦化工艺，例如一化学机械平坦化(chemical-mechanical planarization，简称CMP)工艺。

请参照图12A～图12C，形成多个第二孔洞354，例如是通过一光刻图案化工艺。在这个步骤中，移除部分的初始通道层322，其是对应到由第一孔洞352的形成步骤移除的部分的位置。因此，初始通道层322在堆叠108(X方向)的延伸方向上分离，从而形成多个通道层122共形地位在存储层120上。接着，如图13A～图13C所示，填充一第三绝缘材料356到第二孔洞354中。第三绝缘材料356可为氮化硅(SiN)或氧化物。如果需要的话，可进行一平坦化工艺，例如一CMP工艺。

请参照图14A～图14C，进行一选择性移除工艺，例如对于多晶硅或通道层的材料具有高选择性的一刻蚀工艺。通过这个步骤，第一绝缘材料323和第二绝缘材料325都只剩余在堆叠108之间。第一绝缘材料323与第二绝缘材料325堆叠108的延伸方向(X方向)上彼此相邻。第一绝缘材料323和第二绝缘材料325的剩余部分的组合，相当于图1中形成在堆叠108之间并对应至该些组导电条110和绝缘条112的绝缘材料124。气隙126并未被这个步骤暴露出来。

请参照图15A～图15C，形成多个介电层128在至少通道层122位于堆叠108的第一侧S1的多个部分和通道层122位于堆叠108的第二侧S2的多个部分上。例如，介电层128可包括一氧化物材料，并通过氧化通道层122暴露的部分而形成，或通过沉积该氧化物材料到该些部分上而形成。因此，所形成的介电层128位于高于第一绝缘材料323和第二绝缘材料325的高度。在一些实施例中，通过氧化形成的介电层128可约为厚。在一些实施例中，取代所述氧化物材料，介电层128可包括一高介电系数材料。

请参照图16A～图16C，形成多个第一导线130沿着堆叠108的侧壁。例如，可形成用于形成第一导线130的一导电材料在由第一绝缘材料323和第二绝缘材料325暴露出的通道层122上，例如是以共形方式。可填充一绝缘材料358(未示于图16A)到剩余的空间中。接着，形成切割道360在堆叠108之间，例如是通过一刻蚀工艺。如此一来，便分离堆叠108之间的所述导电材料，从而形成第一导线130。这样的工艺为自对准工艺。由这些步骤形成的第一导线130位于第一绝缘材料323和第二绝缘材料3254上。第一导线130由介电层128与通道层122隔绝。如图1所示，第一导线130第一导线130包括形成在堆叠108的第一侧S1的一第一组第一导线(132)和形成在堆叠108的第二侧S2的一第二组第一导线(134)，形成在一堆叠108的第一侧S1的该第一组第一导线中的一第一导线132，与形成在相同堆叠108的第二侧S2的该第二组第一导线中的一第一导线134隔绝，并与形成在一相邻堆叠108的第二侧S2的该第二组第一导线中的一第一导线134隔绝。如果需要的话，可进行一切割工艺，以在堆叠108的末端部分分离对应至相同堆叠108的第一导线132和第一导线134。

请参照图17A～图17C，形成一层间介电材料136在图16A～图16C的结构上，例如是通过沉积。层间介电材料136可为氧化物。在一些实施例中，层间介电材料136相同于绝缘材料358。如果需要的话，可进行一平坦化工艺，例如一CMP工艺。

请参照图18A～图18C，形成多个接触元件140穿过层间介电材料136，例如是通过一光刻图案化工艺，像是一刻蚀工艺。接触元件140用于把将在接下来的步骤中形成的第二导线138连接到通道层122。在一些实施例中，形成用于第一导线134的接触元件(未绘示)在堆叠108的末端部分，例如是通过相同于形成接触元件140的该工艺。

请参照图19A～图19C，形成多个第二导线138在第一导线130上方。如图19B所示，第二导线138可形成在层间介电材料136上，并通过接触元件140连接到通道层122。第二导线138在不同于所述第一方向的一第二方向上延伸，例如Y方向。

根据实施例的存储结构，具有在其中二个串列选择线(132和134)对应到一个字线堆叠(108)的构造型态。因此，一个通道层(122)能够被分成分别由二个串列选择线控制的二个部分。从而，提供一实体上二位的结构。通过这样的构造型态，能够将位线(138)的密度降低到传统存储结构的一半。此外，由于串列选择线(130)不是形成在堆叠(108)中，它们能够由一金属材料形成，伴随着由一高介电系数材料形成的栅极介电层(128)。从而能够降低串列选择线的电阻，并改善其可控制性。

可以理解的是，虽然前述的实施例是关于具有配置成I形和U形串列的存储单元的3D垂直通道NAND存储结构，所提供的在其中二个串列选择线对应到一个堆叠的构造型态以及其操作和制造方法，在可能的情况下，能够应用到其他类型的存储结构。

综上所述，虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更改与修饰。因此，本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种存储结构，其特征在于，包括：

一基板；

多个堆叠，设置在该基板上，其中该些堆叠各具有一第一侧和一第二侧，且该些堆叠各包括一组彼此交替的多个导电条和多个绝缘条；

多个存储层，共形地设置在该些堆叠上；

多个通道层，共形地设置在该些存储层上；

多个介电层，至少设置在该些通道层位于该些堆叠的该些第一侧的多个部分和该些通道层位于该些堆叠的该些第二侧的多个部分上；以及

多个第一导线，沿着该些堆叠的侧壁设置，其中该些第一导线由该些介电层与该些通道层隔绝；

其中该些第一导线包括设置在该些堆叠的该些第一侧的一第一组第一导线和设置在该些堆叠的该些第二侧的一第二组第一导线，设置在该些堆叠中的一堆叠的该第一侧的该第一组第一导线中的一第一导线，与设置在相同堆叠的该第二侧的该第二组第一导线中的一第一导线隔绝，并与设置在该些堆叠中的一相邻堆叠的该第二侧的该第二组第一导线中的一第一导线隔绝。

2.根据权利要求1所述的存储结构，其中该些堆叠各还包括一上部结构，设置在该组交替的该些导电条和该些绝缘条上，该上部结构包括：

一第一绝缘层，设置在该组交替的该些导电条和该些绝缘条上；以及

一第二绝缘层，设置在该第一绝缘层上。

3.根据权利要求1所述的存储结构，其中该些介电层包括一氧化物材料和一高介电系数材料之中至少一者，其中该些第一导线包括一基于多晶硅的材料和一金属材料之中至少一者。

4.根据权利要求1所述的存储结构，其中该些第一导线具有多个L形剖面，其中该第一组第一导线的该些L形剖面与该第二组第一导线的该些L形剖面呈镜像对称。

5.根据权利要求1所述的存储结构，其中该些第一导线设置在高于该些组交替的该些导电条和该些绝缘条的高度。

6.根据权利要求1所述的存储结构，其特征在于，还包括：

多个第二导线，设置在该些第一导线上方；

其中该些堆叠的该些导电条在一第一方向上延伸，该些第一导线在该第一方向上延伸，该些第二导线在不同于该第一方向的一第二方向上延伸。

7.根据权利要求6所述的存储结构，其中该些第一导线为串列选择线，该些第二导线为位线，该些导电条为字线。

8.根据权利要求7所述的存储结构，其中多个存储单元是定义在该些导电条与该些通道层的交点。

9.一种根据权利要求8所述的存储结构的操作方法，其特征在于，包括：

通过选择该些串列选择线中对应的一或二个串列选择线、该些位线中对应的一位线、和该些字线中对应的一字线，选择该些存储单元中的一存储单元。

10.一种存储结构的制造方法，其特征在于，包括：

提供一基板；

形成多个堆叠在该基板上，其中该些堆叠各具有一第一侧和一第二侧，且该些堆叠各包括一组彼此交替的多个导电条和多个绝缘条；

形成多个存储层共形地位在该些堆叠上；

形成多个通道层共形地位在该些存储层上；

形成多个介电层在至少该些通道层位于该些堆叠的该些第一侧的多个部分和该些通道层位于该些堆叠的该些第二侧的多个部分上；以及

形成多个第一导线沿着该些堆叠的侧壁，其中该些第一导线由该些介电层与该些通道层隔绝；

其中该些第一导线包括形成在该些堆叠的该些第一侧的一第一组第一导线和形成在该些堆叠的该些第二侧的一第二组第一导线，形成在该些堆叠中的一堆叠的该第一侧的该第一组第一导线中的一第一导线，与形成在相同堆叠的该第二侧的该第二组第一导线中的一第一导线隔绝，并与形成在该些堆叠中的一相邻堆叠的该第二侧的该第二组第一导线中的一第一导线隔绝。