[go: up one dir, main page]

CN108630700A - 闪存器件及其制造方法 - Google Patents

闪存器件及其制造方法 Download PDF

Info

Publication number
CN108630700A
CN108630700A CN201710172130.7A CN201710172130A CN108630700A CN 108630700 A CN108630700 A CN 108630700A CN 201710172130 A CN201710172130 A CN 201710172130A CN 108630700 A CN108630700 A CN 108630700A
Authority
CN
China
Prior art keywords
layer
flash memory
substrate
charge storage
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710172130.7A
Other languages
English (en)
Inventor
禹国宾
徐小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710172130.7A priority Critical patent/CN108630700A/zh
Priority to US15/926,791 priority patent/US10229926B2/en
Publication of CN108630700A publication Critical patent/CN108630700A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种闪存器件及其制造方法，涉及半导体技术领域。其中，所述方法包括：提供衬底结构，所述衬底结构包括衬底、在所述衬底上的绝缘层和在所述绝缘层上的至少一个叠层结构，所述叠层结构由下向上依次包括电荷存储层、隧穿介质层、电荷捕获层、阻挡介质层和栅极层；执行选择性氮化处理，以在所述电荷存储层和所述栅极层暴露的表面形成氮化物层；在所述叠层结构的侧面形成隔离区。本发明实施例能够改善闪存器件的阈值电压不期望增大的问题。

Description

闪存器件及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种闪存器件及其制造方法。
背景技术
闪存器件主要包括两种，一种是NOR闪存存储器(NOR flash memory)，另一种是NAND闪存存储器。与NAND闪存存储器相比，NOR闪存存储器在读取数据的性能方面更优，并且支持芯片内执行(eXecute-In-Place，XIP)来直接运行程序，故NOR闪存存储器被广泛用在嵌入式系统中来存储和读取程序。
然而，发明人发现，随着闪存器件的密度的增加，闪存器件的阈值电压会不期望地增大，从而影响器件的性能。
发明内容
本发明的一个目的在于提供一种闪存器件的制造方法，能够改善闪存器件的阈值电压不期望增大的问题。
根据本发明的一方面，提供了一种闪存器件的制造方法，包括：提供衬底结构，所述衬底结构包括衬底、在所述衬底上的绝缘层和在所述绝缘层上的至少一个叠层结构，所述叠层结构由下向上依次包括电荷存储层、隧穿介质层、电荷捕获层、阻挡介质层和栅极层；执行选择性氮化处理，以在所述电荷存储层和所述栅极层暴露的表面形成氮化物层；在所述叠层结构的侧面形成隔离区。
在一个实施例中，所述选择性氮化处理中氮的能量为1.5eV-3.0eV。
在一个实施例中，所述选择性氮化处理中氮的能量为1.5eV-2.0eV。
在一个实施例中，所述选择性氮化处理中氮的剂量为1×1015-1×1016 atoms/cm2。
在一个实施例中，所述选择性氮化处理的压强为0.1torr-10torr。
在一个实施例中，所述在所述叠层结构的侧面形成隔离区包括：在所述叠层结构的侧面上形成修复氧化层；在所述修复氧化层之上形成隔离材料层。
在一个实施例中，在所述修复氧化层之上形成隔离材料层之前，还包括：在所述修复氧化层的表面上沉积阻挡氧化层，所述隔离材料层形成在所述阻挡氧化层上。
在一个实施例中，通过快速热氧化的方式形成所述修复氧化层；通过快速热氧化、炉管氧化、化学气相沉积或原子层沉积的方式形成所述隔离材料层。
在一个实施例中，所述提供衬底结构的步骤包括：提供表面具有绝缘层的衬底；在所述绝缘层上形成叠层，所述叠层由下向上依次包括电荷存储材料层、隧穿介质材料层、电荷捕获材料层、阻挡介质材料层和栅极材料层；对所述叠层进行图案化，从而形成所述叠层结构。
在一个实施例中，所述隧穿介质层包括硅的氧化物；所述电荷捕获层包括硅的氮化物；或所述阻挡介质层包括硅的氧化物；或所述电荷存储层和所述栅极层包括多晶硅。
根据本发明的另一方面，提供了一种闪存器件，包括：衬底；在所述衬底上的绝缘层；在所述绝缘层上的至少一个叠层结构，所述叠层结构由下向上依次包括电荷存储层、隧穿介质层、电荷捕获层、阻挡介质层和栅极层；以及在所述叠层结构的侧面的隔离区，其中所述隔离区与所述电荷存储层之间、以及所述隔离区与所述栅极层之间具有氮化物层。
在一个实施例中，所述隔离区包括：在所述叠层结构的侧面上的修复氧化层；以及在所述修复氧化层之上的隔离材料层。
在一个实施例中，所述隔离区还包括：在所述修复氧化层与所述隔离材料层之间的阻挡氧化层。
在一个实施例中，所述隧穿介质层包括硅的氧化物；所述电荷捕获层包括硅的氮化物；或所述阻挡介质层包括硅的氧化物；或所述电荷存储层和所述栅极层包括多晶硅。
本发明实施例中，在形成隔离区之前进行选择性氮化处理，在电荷存储层和栅极层暴露的表面形成氮化物层，从而在形成隔离区时电荷存储层和栅极层暴露的表面不会被再次氧化，从而使得隧穿介质层和阻挡介质层两端的厚度不会增大，使得闪存器件的阈值电压更稳定，提高了器件性能。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本发明的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：
图1是根据本发明一个实施例的闪存器件的制造方法的流程示意图；
图2A-图2E是根据本发明实施例的闪存器件的制造方法的各个阶段的示意图；
图3示出了不进行选择性氮化处理的闪存器件的一个例子的示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
本发明的发明人针对闪存器件的阈值电压不期望地增大的问题进行了深入研究，发现：在形成用于隔离不同闪存器件的隔离区时，闪存器件中的介质层，例如氧化物层-氮化物层-氧化物层(ONO)结构中的氧化物层会再生长，例如，氧化物层上的栅极层会被氧化，从而使得氧化物层的两端的厚度会比中间的厚度大，增大了器件的阈值电压，进而影响了器件的性能。据此，发明人提出了如下解决方案。
图1是根据本发明一个实施例的闪存器件的制造方法的流程示意图。如图1所示，该实施例的方法包括：
步骤102，提供衬底结构，该衬底结构包括衬底、在衬底上的绝缘层和在绝缘层上的至少一个叠层结构，该叠层结构由下向上依次包括电荷存储层、隧穿介质层、电荷捕获层、阻挡介质层和栅极层。
步骤104，执行选择性氮化处理，以在电荷存储层和栅极层暴露的表面形成氮化物层。
步骤106，在叠层结构的侧面形成隔离区。
本实施例中，在形成隔离区之前进行选择性氮化处理，在电荷存储层和栅极层暴露的表面形成氮化物层，从而在形成隔离区时电荷存储层和栅极层暴露的表面不会被再次氧化，从而使得隧穿介质层和阻挡介质层两端的厚度不会增大，使得闪存器件的阈值电压更稳定，提高了器件性能。
下面结合图2A-图2E对根据本发明实施例的闪存器件的制造方法进行详细说明。
如图2A所示，提供表面具有绝缘层202的衬底201。
衬底201例如为硅衬底等其他半导体衬底，绝缘层202例如可以是硅的氧化物层等。
如图2B所示，在绝缘层202上形成叠层203，该叠层203由下向上依次包括电荷存储材料层213、隧穿介质材料层223、电荷捕获材料层233、阻挡介质材料层243和栅极材料层253。
例如，电荷存储材料层214可以包括多晶硅，隧穿介质材料层224可以包括硅的氧化物，电荷捕获材料层234可以包括硅的氮化物，阻挡介质材料层244可以包括硅的氧化物，栅极材料层254可以包括多晶硅。然而，应理解，本发明并不限于此。
如图2C所示，对叠层203进行图案化，从而形成一个或多叠层结构204，该叠层结构204由下向上依次包括电荷存储层214、隧穿介质层224、电荷捕获层234、阻挡介质层244和栅极层254。
例如，可以在叠层203上形成图案化的掩模层，然后以图案化的掩模层为掩模对叠层203进行刻蚀，从而形成叠层结构204。隧穿介质层224可以包括硅的氧化物，电荷捕获层234可以包括硅的氮化物，阻挡介质层244可以包括硅的氧化物，电荷存储层214和栅极层254可以包括多晶硅。
如图2D所示，执行选择性氮化处理，以在电荷存储层214和栅极层254暴露的表面形成氮化物层205，而不在隧穿介质层224、电荷捕获层234、阻挡介质层244的表面形成氮化物层205。
优选地，选择性氮化处理中氮的能量可以为1.5eV-3.0eV，例如1.8eV、2.0eV、2.5eV、2.8eV等。更优选地，选择性氮化处理中氮的能量为1.5eV-2.0eV，例如1.6eV、1.7eV等。通过选择氮的能量，可以尽量只在电荷存储层214和栅极层254暴露的表面形成氮化物层205，而不在隧穿介质层224、电荷捕获层234、阻挡介质层244的表面形成氮化物层205。
例如，电荷存储层214和栅极层254的材料为多晶硅，隧穿介质层224和阻挡介质层244的材料为二氧化硅，多晶硅与氮反应的键能小于二氧化硅与氮反应的键能。如此，可以控制氮的能量小于一定值，例如2.5eV，以使得仅对电荷存储层214和栅极层254暴露的表面进行氮化处理。
为了更好地满足选择性氮化处理的要求，优选地，选择性氮化处理的压强可以为0.1torr-10torr，例如2torr、4torr、6torr、9torr等。在选择性氮化处理中氮的能量为1.5eV-3.0eV、压强为0.1torr-10torr的情况下，选择性氮化处理的效果更好，也即，可以更好地确保氮化物层206仅形成在电荷存储层214和栅极层254暴露的表面。
发明人发现，综合考虑选择性氮化处理中氮的能量、压强以及氮的剂量可以获得更好的选择性效果。在一个实施例中，选择性氮化处理中氮的剂量可以优选为1×1015-1×1016atoms/cm2，例如1.3×1015atoms/cm2、1.5×1015atoms/cm2、1.8×1015atoms/cm2等。
如图2E所示，在叠层结构的侧面形成隔离区206。
在一个实现方式中，可以通过如下方式形成隔离区206：
首先，在叠层结构204的侧面上形成修复氧化层(图中未示出)，用以修复形成叠层结构的刻蚀工艺对叠层结构造成的损伤。优选地，可以通过快速热氧化(RTO)的方式形成上述修复氧化层。
然后，在修复氧化层之上形成隔离材料层。例如，可以通过RTO、炉管氧化(furnaceoxide)、化学气相沉积(CVD)或原子层沉积(ALD)的方式形成隔离材料层，隔离材料层例如为硅的氧化物层。优选地，形成隔离材料层的温度范围可以为600-1000℃，例如800℃、900℃等。
优选地，在修复氧化层之上形成隔离材料层之前，还可以在修复氧化层的表面上沉积阻挡氧化层，以减少修复氧化层的扩散。在这种情况下，隔离材料层形成在阻挡氧化层上。
之后，可以进行标准的闪存器件的工艺流程，由于这部分内容并非本发明的重点，在此不再做详细介绍。
图3示出了不进行选择性氮化处理的闪存器件的一个例子的示意图。如图3所示，在形成隔离区206时，例如通过氧化的方式形成氧化物作为隔离区206时，电荷存储层214和栅极层254会被氧化，从而使得隧穿介质层224和阻挡介质层244两端的厚度增大，也即产生微笑效应(smiling effect)，从而使得闪存器件的阈值电压增大，影响了器件性能。
如上介绍的根据本发明实施例的闪存器件的制造方法中，由于引入了选择性氮化处理，使得隧穿介质层224和阻挡介质层244两端的厚度不会增大，从而使得闪存器件的阈值电压更稳定，提高了器件性能。
本发明提供的闪存器件的制造方法适于但不限于NAND闪存器件以及NOR闪存器件。
本发明还提供了一种闪存器件，参见图2E，闪存器件包括：
衬底201；
在衬底201上的绝缘层202；
在绝缘层202上的至少一个叠层结构204，叠层结构204由下向上依次包括电荷存储层214、隧穿介质层224、电荷捕获层234、阻挡介质层244和栅极层254；以及
在叠层结构204的侧面的隔离区206，其中隔离区206与电荷存储层214之间、以及隔离区206与栅极层254之间具有氮化物层205。
优选地，隔离区206可以包括在叠层结构204的侧面上的修复氧化层(图中未示出)以及在修复氧化层之上的隔离材料层(图中未示出)。更优选地，隔离区206还包括在修复氧化层与隔离材料层之间的阻挡氧化层。
优选地，隧穿介质层224可以包括硅的氧化物，电荷捕获层234可以包括硅的氮化物，阻挡介质层244可以包括硅的氧化物，电荷存储层214和栅极层254可以包括多晶硅。
下面介绍闪存器件的工作原理：
在进行编程操作时，可以在栅极层254上施加某一电压时，电荷存储层214中的电子穿过隧穿介质层224进入电荷捕获层234，阻挡介质层244可以阻挡电荷捕获层234中的电子进入栅极层254。
在进行擦除操作时，可以在栅极层254上施加另一电压(与编程操作的电压的正负相反)，电荷捕获层234中的电子穿过隧穿介质层224进入电荷存储层214。
至此，已经详细描述了根据本发明实施例的闪存器件及其制造方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本发明的精神和范围。

Claims (14)

1.一种闪存器件的制造方法，其特征在于，包括：
提供衬底结构，所述衬底结构包括衬底、在所述衬底上的绝缘层和在所述绝缘层上的至少一个叠层结构，所述叠层结构由下向上依次包括电荷存储层、隧穿介质层、电荷捕获层、阻挡介质层和栅极层；
执行选择性氮化处理，以在所述电荷存储层和所述栅极层暴露的表面形成氮化物层；
在所述叠层结构的侧面形成隔离区。
2.根据权利要求1所述的方法，其特征在于，所述选择性氮化处理中氮的能量为1.5eV-3.0eV。
3.根据权利要求2所述的方法，其特征在于，所述选择性氮化处理中氮的能量为1.5eV-2.0eV。
4.根据权利要求1所述的方法，其特征在于，所述选择性氮化处理中氮的剂量为1×1015-1×1016atoms/cm2。
5.根据权利要求1-4任意一项所述的方法，其特征在于，所述选择性氮化处理的压强为0.1torr-10torr。
6.根据权利要求1所述的方法，其特征在于，所述在所述叠层结构的侧面形成隔离区包括：
在所述叠层结构的侧面上形成修复氧化层；
在所述修复氧化层之上形成隔离材料层。
7.根据权利要求6所述的方法，其特征在于，在所述修复氧化层之上形成隔离材料层之前，还包括：
在所述修复氧化层的表面上沉积阻挡氧化层，所述隔离材料层形成在所述阻挡氧化层上。
8.根据权利要求6所述的方法，其特征在于，
通过快速热氧化的方式形成所述修复氧化层；
通过快速热氧化、炉管氧化、化学气相沉积或原子层沉积的方式形成所述隔离材料层。
9.根据权利要求1所述的方法，其特征在于，所述提供衬底结构的步骤包括：
提供表面具有绝缘层的衬底；
在所述绝缘层上形成叠层，所述叠层由下向上依次包括电荷存储材料层、隧穿介质材料层、电荷捕获材料层、阻挡介质材料层和栅极材料层；
对所述叠层进行图案化，从而形成所述叠层结构。
10.根据权利要求1所述的方法，其特征在于，
所述隧穿介质层包括硅的氧化物；
所述电荷捕获层包括硅的氮化物；或
所述阻挡介质层包括硅的氧化物；或
所述电荷存储层和所述栅极层包括多晶硅。
11.一种闪存器件，其特征在于，包括：
衬底；
在所述衬底上的绝缘层；
在所述绝缘层上的至少一个叠层结构，所述叠层结构由下向上依次包括电荷存储层、隧穿介质层、电荷捕获层、阻挡介质层和栅极层；以及
在所述叠层结构的侧面的隔离区，其中所述隔离区与所述电荷存储层之间、以及所述隔离区与所述栅极层之间具有氮化物层。
12.根据权利要求11所述的闪存器件，其特征在于，所述隔离区包括：
在所述叠层结构的侧面上的修复氧化层；以及
在所述修复氧化层之上的隔离材料层。
13.根据权利要求12所述的闪存器件，其特征在于，所述隔离区还包括：
在所述修复氧化层与所述隔离材料层之间的阻挡氧化层。
14.根据权利要求11所述的闪存器件，其特征在于，
所述隧穿介质层包括硅的氧化物；
所述电荷捕获层包括硅的氮化物；或
所述阻挡介质层包括硅的氧化物；或
所述电荷存储层和所述栅极层包括多晶硅。
CN201710172130.7A 2017-03-22 2017-03-22 闪存器件及其制造方法 Pending CN108630700A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710172130.7A CN108630700A (zh) 2017-03-22 2017-03-22 闪存器件及其制造方法
US15/926,791 US10229926B2 (en) 2017-03-22 2018-03-20 Flash memory device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710172130.7A CN108630700A (zh) 2017-03-22 2017-03-22 闪存器件及其制造方法

Publications (1)

Publication Number Publication Date
CN108630700A true CN108630700A (zh) 2018-10-09

Family

ID=63582931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710172130.7A Pending CN108630700A (zh) 2017-03-22 2017-03-22 闪存器件及其制造方法

Country Status (2)

Country Link
US (1) US10229926B2 (zh)
CN (1) CN108630700A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047839A (zh) * 2019-03-29 2019-07-23 长江存储科技有限责任公司 3d nand闪存及制备方法
CN110137176A (zh) * 2019-03-29 2019-08-16 长江存储科技有限责任公司 3d nand闪存及制备方法
CN116782658A (zh) * 2022-03-07 2023-09-19 长鑫存储技术有限公司 半导体结构及其形成方法
WO2024093374A1 (zh) * 2022-11-03 2024-05-10 上海华虹宏力半导体制造有限公司 Sonos结构及其编程方法、形成方法、存储器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679166A (zh) * 2002-09-04 2005-10-05 因芬尼昂技术股份公司 快闪存储单元及造成分离侧壁氧化的方法
CN1713371A (zh) * 2004-06-14 2005-12-28 海力士半导体有限公司 制造闪存器件的方法
CN1805146A (zh) * 2005-12-06 2006-07-19 北京大学 一种快闪存储器结构及其制备方法
CN1832115A (zh) * 2005-03-10 2006-09-13 海力士半导体有限公司 闪存器件的栅极形成方法
CN101290880A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 修复多晶硅栅极侧壁刻蚀损伤的方法及栅极的制造方法
US7859066B2 (en) * 2007-06-20 2010-12-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
CN103165612A (zh) * 2011-12-09 2013-06-19 中国科学院微电子研究所 一种闪存存储器及其制作方法
CN103794504A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 快闪存储器及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566929B2 (en) * 2002-07-05 2009-07-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices having floating gate electrodes with nitrogen-doped layers on portions thereof
US7015534B2 (en) * 2003-10-14 2006-03-21 Texas Instruments Incorporated Encapsulated MOS transistor gate structures and methods for making the same
US20050110057A1 (en) * 2003-11-21 2005-05-26 Taiwan Semiconductor Manufacturing Co. Endurance improvement by sidewall nitridation of poly floating gate for nonvolatile memory devices using substrate or drain-side erase scheme
US20050258491A1 (en) * 2004-05-14 2005-11-24 International Business Machines Corporation Threshold and flatband voltage stabilization layer for field effect transistors with high permittivity gate oxides
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US7598545B2 (en) * 2005-04-21 2009-10-06 International Business Machines Corporation Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled CMOS devices
JP4834517B2 (ja) * 2006-11-09 2011-12-14 株式会社東芝 半導体装置
US7611979B2 (en) * 2007-02-12 2009-11-03 International Business Machines Corporation Metal gates with low charge trapping and enhanced dielectric reliability characteristics for high-k gate dielectric stacks
JP2008211022A (ja) * 2007-02-27 2008-09-11 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7642616B2 (en) * 2007-05-17 2010-01-05 Micron Technology, Inc. Tunnel and gate oxide comprising nitrogen for use with a semiconductor device and a process for forming the device
JP5044443B2 (ja) * 2008-02-21 2012-10-10 株式会社東芝 半導体装置およびその製造方法
JP5361328B2 (ja) * 2008-10-27 2013-12-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR101551901B1 (ko) * 2008-12-31 2015-09-09 삼성전자주식회사 반도체 기억 소자 및 그 형성 방법
US8288293B2 (en) * 2009-04-20 2012-10-16 Sandisk Technologies Inc. Integrated circuit fabrication using sidewall nitridation processes
TWI555066B (zh) * 2015-05-14 2016-10-21 力晶科技股份有限公司 半導體元件的製作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679166A (zh) * 2002-09-04 2005-10-05 因芬尼昂技术股份公司 快闪存储单元及造成分离侧壁氧化的方法
CN1713371A (zh) * 2004-06-14 2005-12-28 海力士半导体有限公司 制造闪存器件的方法
CN1832115A (zh) * 2005-03-10 2006-09-13 海力士半导体有限公司 闪存器件的栅极形成方法
CN1805146A (zh) * 2005-12-06 2006-07-19 北京大学 一种快闪存储器结构及其制备方法
CN101290880A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 修复多晶硅栅极侧壁刻蚀损伤的方法及栅极的制造方法
US7859066B2 (en) * 2007-06-20 2010-12-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
CN103165612A (zh) * 2011-12-09 2013-06-19 中国科学院微电子研究所 一种闪存存储器及其制作方法
CN103794504A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 快闪存储器及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047839A (zh) * 2019-03-29 2019-07-23 长江存储科技有限责任公司 3d nand闪存及制备方法
CN110137176A (zh) * 2019-03-29 2019-08-16 长江存储科技有限责任公司 3d nand闪存及制备方法
CN116782658A (zh) * 2022-03-07 2023-09-19 长鑫存储技术有限公司 半导体结构及其形成方法
CN116782658B (zh) * 2022-03-07 2024-06-07 长鑫存储技术有限公司 半导体结构及其形成方法
WO2024093374A1 (zh) * 2022-11-03 2024-05-10 上海华虹宏力半导体制造有限公司 Sonos结构及其编程方法、形成方法、存储器

Also Published As

Publication number Publication date
US20180277557A1 (en) 2018-09-27
US10229926B2 (en) 2019-03-12

Similar Documents

Publication Publication Date Title
TWI581432B (zh) 包含具有分離的氮化物記憶體層的ｓｏｎｏｓ堆疊的記憶體元件及相關的製造製程
CN101373711B (zh) 非易失性存储器的制造方法
CN101335208B (zh) 制造具有电荷俘获层的非易失性存储器元件的方法
KR100890040B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
JP2013214552A (ja) 半導体装置とその製造方法
KR20100106789A (ko) 무기계 실리콘 전구체를 이용한 실리콘 산화막의 형성 방법및 이를 이용한 반도체 장치의 제조 방법
JP2009267366A (ja) 半導体記憶装置及びその製造方法
CN108630700A (zh) 闪存器件及其制造方法
CN101409309B (zh) 快闪存储器件及其制造方法
JP2009231373A (ja) 不揮発性半導体記憶装置
CN101364615A (zh) 非易失性存储器与非易失性存储器的形成方法
TWI233650B (en) Method of manufacturing semiconductor device
US7824992B2 (en) Method of fabricating non-volatile memory device
CN108109900B (zh) 半导体装置及其制造方法
KR100880230B1 (ko) 반도체 소자 및 그의 제조 방법
CN105612604B (zh) 薄膜循环蒸镀方法、半导体制造方法及半导体元件
US20080093657A1 (en) Nonvolatile memory devices and methods of fabricating the same
JP5355063B2 (ja) 半導体装置及びその製造方法
US20050064109A1 (en) Method of forming an ultrathin nitride/oxide stack as a gate dielectric
KR100753079B1 (ko) 비휘발성 메모리 소자의 형성 방법
KR100933840B1 (ko) 플래시 메모리 소자의 제조 방법
TW201327689A (zh) 可提升可靠度的半導體元件的製造方法
CN107403729A (zh) 一种半导体器件及其制造方法
CN104733297B (zh) 快闪存储器绝缘介质层的制作方法和快闪存储器结构
KR100998946B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181009