[go: up one dir, main page]

CN108598167B - 一种具有多种部分埋层的绝缘层上硅ldmos晶体管 - Google Patents

一种具有多种部分埋层的绝缘层上硅ldmos晶体管 Download PDF

Info

Publication number
CN108598167B
CN108598167B CN201810410509.1A CN201810410509A CN108598167B CN 108598167 B CN108598167 B CN 108598167B CN 201810410509 A CN201810410509 A CN 201810410509A CN 108598167 B CN108598167 B CN 108598167B
Authority
CN
China
Prior art keywords
layer
silicon
buried
oxide layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810410509.1A
Other languages
English (en)
Other versions
CN108598167A (zh
Inventor
胡月
龚燕飞
刘志凤
王高峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201810410509.1A priority Critical patent/CN108598167B/zh
Publication of CN108598167A publication Critical patent/CN108598167A/zh
Application granted granted Critical
Publication of CN108598167B publication Critical patent/CN108598167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/657—Lateral DMOS [LDMOS] FETs having substrates comprising insulating layers, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种具有多种部分埋层的绝缘层上硅LDMOS晶体管。本发明衬底层上为全埋氧层；全埋氧层上为硅膜层；源区和硅体位于硅膜层一侧，且源区位于硅膜层顶部；漂移区、漏区、部分埋氧层、部分P型硅埋层和部分N型硅埋层位于硅膜层另一侧，且漏区位于硅膜层顶部；漏区、部分埋氧层、部分P型硅埋层和部分N型硅埋层之间的区域为漂移区；部分P型硅埋层位于部分埋氧层上面，部分埋氧层长度大于部分P型硅埋层长度；沟道由源区和漂移区之间的硅体提供；器件顶层包括栅氧化层、扩展氧化层、源电极、栅电极和漏电极；栅氧化层位于沟道上面；扩展氧化层位于漂移区上面；栅氧化层被栅电极全部覆盖。本发明的击穿电压和导通电阻性能更加优越。

Description

一种具有多种部分埋层的绝缘层上硅LDMOS晶体管
技术领域
本发明属于半导体高压功率集成电路用器件领域，具体涉及一种基于绝缘层上硅(Silicon-On-Insulator,SOI)衬底，且同时具有部分P型硅埋层(Partial Buried PLayer，PBPL)、部分N型硅埋层(Partial Buried N Layer，PBNL)和部分埋氧层(PartialBuried Oxide Layer,PBOX)的横向双扩散金属氧化物半导体(Lateral Double-diffusedMetal-Oxide-Semiconductor，LDMOS)晶体管，即具有多种部分埋层的绝缘层上硅LDMOS晶体管(Hybrid Multiple Partial Buried Layers SOI LDMOS)，英文缩写HMPBLSOI LDMOS。
背景技术
随着半导体工艺技术和功率集成电路的发展，社会对高压大功率半导体器件的需求越来越大，对其性能的要求也越来越高，因此，提高其相关高压大功率器件的性能非常重要。而LDMOS与传统MOS器件相比具有很多的优点，比如：增益大、工作效率高、线性度好、开关转换特性好以及导热性能良好。此外，绝缘层上硅(SOI)技术与传统的结隔离技术相比，它具有理想隔离和低泄漏电流的巨大优势，这对于高压开关性能的影响很大。因而在SOI的技术基础上对LDMOS进行改进，其器件的击穿电压和导通电阻等性能将更加优越，对改善高压大功率器件性能和促进半导体功率集成电路的发展具有积极作用。
发明内容
本发明的目的是为高压大功率器件以及大规模集成电路的发展提供一种具有高击穿电压、低导通电阻以及高驱动能力的绝缘层上硅LDMOS晶体管。
本发明包括衬底层、全埋氧层、硅膜层和器件顶层；所述的衬底层设置在底部，掺杂类型为P型，掺杂硅材料；衬底层上面为全埋氧层，全埋氧层采用二氧化硅；全埋氧层上面为硅膜层；所述的硅膜层包括源区、硅体、漂移区、漏区、部分埋氧层、部分P型硅埋层和部分N型硅埋层；部分埋氧层采用二氧化硅材料，源区、硅体、漂移区、漏区、部分P型硅埋层和部分N型硅埋层都为硅材料；硅体包围源区，源区和硅体位于硅膜层一侧，且源区位于硅膜层顶部；漂移区、漏区、部分埋氧层、部分P型硅埋层和部分N型硅埋层位于硅膜层另一侧，且漏区位于硅膜层顶部；漏区、部分埋氧层、部分P型硅埋层和部分N型硅埋层之间的区域为漂移区；部分埋氧层和部分N型硅埋层位于全埋氧层上面，且部分埋氧层比部分N型硅埋层靠近硅体设置；部分N型硅埋层远离硅体的界面与漂移区的同侧界面对齐；部分P型硅埋层位于部分埋氧层上面，部分埋氧层长度大于部分P型硅埋层长度；沟道由源区和漂移区之间的硅体提供；部分埋氧层和部分P型硅埋层靠近硅体的界面与漂移区的同侧界面对齐；部分N型硅埋层掺杂浓度大于漂移区掺杂浓度。源区和漏区的掺杂类型为N型；硅体掺杂类型为P型；漂移区掺杂类型为N型。所述的器件顶层包括栅氧化层、扩展氧化层、源电极、栅电极和漏电极；栅氧化层位于沟道上面，采用二氧化硅；扩展氧化层位于漂移区上面，采用二氧化硅；栅氧化层被栅电极全部覆盖；源电极位于源区上面，漏电极位于漏区上面。
所述的衬底和源电极都接地。
所述的衬底层长40μm，掺杂浓度为4×1014cm-3；全埋氧层厚度为2μm；硅膜层厚度为2μm；源区和漏区的长度均为5μm，掺杂浓度为1×1020cm-3；硅体掺杂浓度为1×1017cm-3；漂移区靠近硅体的界面与漏区靠近硅体的界面之间的距离为28μm；沟道长为2μm；栅氧化层厚40nm；扩展氧化层厚80nm；硅体的长度为7μm；部分埋氧层厚度为0.6μm，长度为15μm；部分P型硅埋层的厚度、长度和浓度分别为0.4μm、7μm和1×1015cm-3；部分N型硅埋层的厚度、长度和浓度分别为0.2μm、16μm和1×1017cm-3；漂移区掺杂浓度为9×1015cm-3。
所述源区和漏区的厚度均为0.2μm，栅氧化层长2μm，扩展氧化层长29μm。
本发明具有的有益效果是：
1、部分埋氧层减小了有效漂移区面积，P型硅埋层会辅助耗尽漂移区，并且N型硅埋层和漂移区之间会有性能交换折中。这三者导致了漂移区浓度增大，于是电流增大，降低了器件的导通电阻(On-resistance，Ron)。
2、多种部分埋层可以引入更多更高的电场尖峰，从而改善了电场分布，提高了横向击穿电压。同时，在全埋氧层中可以引入更高的电场，于是提高了纵向击穿电压。因此，提高了器件的击穿电压(Breakdown Voltage，BV)。
3、本发明是对高压SOI LDMOS进一步的性能优化，为高压集成电路设计提供了一个新的选择。这对于高压大功率器件以及相关高压集成电路的发展具有良好的促进作用。本发明在源漏区、沟道区、漂移区和衬底的长度、材料、掺杂类型和掺杂浓度都相同，硅膜层厚度相同，埋氧层厚度相同，所有的绝缘氧化物材料参数都一致的条件下，与双阶梯型埋氧层LDMOS(Buried Oxide Double Step LDMOS)、具有N型硅埋层的绝缘层上硅LDMOS(BuriedN-type Layer Silicon-on-Insulator LDMOS)以及具有混合部分P/N硅埋层的绝缘层上硅LDMOS进行了比较，其器件的击穿电压和导通电阻等性能更加优越。
附图说明
为了便于叙述，将具有N型硅埋层的绝缘层上硅LDMOS晶体管、双阶梯型埋氧层LDMOS晶体管、具有混合部分P/N硅埋层的绝缘层上硅LDMOS晶体管以及本发明具有多种部分埋层的绝缘层上硅的LDMOS晶体管分别简记为：BNLSOI、BODS SOI、Type-A SOI和HMPBLSOI。
图1为本发明的结构图；
图2-1为本发明实施例1及另外三种结构的电场强度由原点O起随纵向位置变化的曲线图；
图2-2为图2-1中正方形虚线框处的局部放大图；
图3为本发明实施例1及另外三种结构的电压由原点O起随纵向位置变化的曲线图；
图4-1为本发明实施例1及另外三种结构的硅膜上表面电场随横向位置变化的曲线图；
图4-2为图4-1中正方形虚线框处的局部放大图；
图5为本发明实施例1及另外三种结构的硅膜层上表面电势随横向位置变化的曲线图；
图6为本发明实施例2中改变部分埋氧层的长度和漂移区掺杂浓度对器件击穿电压的影响示意图；
图7为本发明实施例3中改变部分埋氧层的厚度和漂移区掺杂浓度对器件击穿电压的影响示意图；
图8为本发明实施例4中改变P型硅埋层掺杂浓度对器件击穿电压的影响示意图；
图9为本发明实施例5中改变部分P型硅埋层的长度和漂移区掺杂浓度对器件击穿电压的影响示意图；
图10为本发明实施例6中改变部分P型硅埋层的厚度和漂移区掺杂浓度对器件击穿电压的影响示意图；
图11本发明实施例7中改变部分P型硅埋层的长度和掺杂浓度对器件击穿电压的影响示意图；
图12为本发明实施例8中改变部分N型硅埋层的厚度和漂移区掺杂浓度对器件击穿电压的影响示意图；
图13为本发明实施例9中改变部分N型硅埋层的长度和漂移区掺杂浓度对器件击穿电压的影响示意图；
图14为本发明实施例10中改变部分N型硅埋层的掺杂浓度和漂移区掺杂浓度对器件击穿电压的影响示意图；
图15为本发明实施例11及另外三种结构的击穿电压与导通电阻的关系图。
具体实施方式
以下结合附图和实施例对本发明作进一步说明。
如图1所示，一种具有多种部分埋层的绝缘层上硅LDMOS晶体管(HMPBL SOI)，包括衬底层14、全埋氧层8、硅膜层和器件顶层；衬底层14设置在底部，掺杂类型为P型，掺杂浓度为4×1014cm-3的硅材料，衬底层长40μm；衬底层14上面为全埋氧层8，全埋氧层8采用厚度为2μm的二氧化硅；全埋氧层8上面为硅膜层，厚度为2μm；硅膜层包括源区1、硅体2、漂移区3、漏区4、部分埋氧层5、部分P型硅埋层6和部分N型硅埋层7；部分埋氧层5采用二氧化硅材料，源区1、硅体2、漂移区3、漏区4、部分P型硅埋层6和部分N型硅埋层7都为硅材料；硅体2包围源区1，源区1和硅体2位于硅膜层一侧，且源区1位于硅膜层顶部；漂移区3、漏区4、部分埋氧层5、部分P型硅埋层6和部分N型硅埋层7位于硅膜层另一侧，且漏区4位于硅膜层顶部；漏区4、部分埋氧层5、部分P型硅埋层6和部分N型硅埋层7之间的区域为漂移区3；部分埋氧层5和部分N型硅埋层7位于全埋氧层8上面，且部分埋氧层5比部分N型硅埋层7靠近硅体2设置；部分N型硅埋层7远离硅体2的界面与漂移区3的同侧界面对齐；部分P型硅埋层6位于部分埋氧层5上面，部分埋氧层5长度大于部分P型硅埋层6长度；部分埋氧层5和部分P型硅埋层6靠近硅体2的界面与漂移区3的同侧界面对齐；部分N型硅埋层7掺杂浓度大于漂移区掺杂浓度。沟道由源区和漂移区之间的硅体2提供，沟道长为2μm。源区1和漏区4的长度均为5μm(本实施例中厚度均为0.2μm)，掺杂类型为N型，掺杂浓度为1×1020cm-3；硅体2掺杂类型为P型，掺杂浓度为1×1017cm-3；漂移区3靠近硅体2的界面与漏区4靠近硅体2的界面之间的距离为28μm，掺杂类型为N型。器件顶层包括栅氧化层9、扩展氧化层10、源电极11、栅电极12和漏电极13；栅氧化层9位于沟道上面，采用厚40nm(本实施例中长2μm)的二氧化硅；扩展氧化层10位于漂移区上面，采用厚80nm(本实施例中长29μm)的二氧化硅；栅氧化层9被栅电极12全部覆盖；源电极11位于源区1上面，漏电极13位于漏区4上面。本发明具有多种部分埋层的绝缘层上硅的LDMOS晶体管(HMPBLSOI)性能是基于三维的Sentaurus TCAD软件模拟研究得到的，并且模拟仿真研究中衬底14和源电极11都接地。
设长度方向为横向位置X，厚度方向为纵向位置Y，硅体2的外侧纵向界面最顶部点为原点O，下面对各个实施例进行具体阐述。
实施例1：HMPBL SOI的硅体2的长度为7μm；部分埋氧层5厚度为0.6μm，长度为15μm；部分P型硅埋层6的厚度、长度和浓度分别为0.4μm、7μm和1×1015cm-3；部分N型硅埋层7的厚度、长度和浓度分别为0.2μm、16μm和1×1017cm-3；漂移区掺杂浓度为9×1015cm-3；
具有多种部分埋层的绝缘层上硅的LDMOS晶体管(HMPBL SOI)，电场强度(由原点O起)随纵向位置变化的曲线图如图2-1和2-2所示，可见，相比Type-A SOI、BODS SOI和BNLSOI，在全埋氧层中引入了更高的电场，从而达到更高的击穿电压，并且，由于部分埋氧层5的引入，达到了比Type-A SOI更高的电场强度。
如图3所示，HMPBL SOI的全埋氧层承担了400V的电压VI，比Type-ASOI、BODS SOI和BNL SOI的全埋氧层所承担的电压分别多50V、150V和200V，因此，在四种结构中，HMPBLSOI的击穿电压最大；硅膜层承担了电压VS。
如图4-1和4-2所示，HMPBL SOI的上表面(过原点O的面)电场会产生三个“凸起”，这三个“凸起”拉低了源、漏电极处的电场强度，降低表面场(REducedSURface Field，RESURF)效应也更强，从而提高器件击穿电压。三个“凸起”产生的原因如下：(1)在部分P型硅埋层与漂移区的纵向界面处D1(即横向位置为14μm处的纵向界面)两侧区域掺杂类型不同导致；(2)部分埋氧层5与漂移区的纵向界面处D2(即横向位置为22μm处的纵向界面)两侧区域介电常数不同导致；(3)部分N型硅埋区与漂移区的纵向界面处D3(即横向位置为24μm处的纵向界面)两侧区域掺杂存在浓度差导致。而BNL SOI的上表面电场没有凸起，BODSSOI的上表面电场只有一个凸起(纵向界面处B)，Type-A SOI的上表面电场只有两个凸起(纵向界面处C1和C2)。
如图5所示，在硅膜层上表面，HMPBL SOI与另外三种结构相比，电势分布具有更好的线性度，因此，HMPBL SOI的RESURF效应也更强，从而达到更高的击穿电压。
实施例2：只改变部分埋氧层5远离硅体2那个界面的横向位置(记为xPBOX，即保持部分埋氧层5靠近硅体2那个界面的横向位置不变，并改变部分埋氧层5的长度)以及漂移区掺杂浓度，其余参数与实施例1的参数相同；
如图6所示，当xPBOX不变时，随着漂移区掺杂浓度的增加，击穿电压都是先增大后减小；随着xPBOX的增加，各xPBOX对应的击穿电压随漂移区掺杂浓度变化曲线的峰值先增大后减小，最佳的部分埋氧层长度是15μm，即xPBOX＝22μm。
实施例3：只改变部分埋氧层的厚度(记为tPBOX)以及漂移区掺杂浓度，其余参数与实施例1的参数相同；
如图7所示，当tPBOX不变时，随着漂移区掺杂浓度的增加，击穿电压都是先增大后减小；随着tPBOX的增加，各xPBOX对应的击穿电压随漂移区掺杂浓度变化曲线的峰值先增大后减小，最佳的部分埋氧层的厚度是0.6μm。
实施例4：漂移区掺杂浓度(记为Ndr)为9×1015cm-3，只改变部分P型硅埋层的掺杂浓度，其余参数与实施例1的参数相同；
如图8所示，图中，tPBPL为部分P型硅埋层的厚度，xBP为部分P型硅埋层远离硅体2那个界面的横向位置；当部分P型硅埋层的掺杂浓度小于1×1015cm-3时，随着掺杂浓度的增加，击穿电压增大；当部分P型硅埋层的掺杂浓度大于4×1015cm-3时，随着掺杂浓度的增加，击穿电压减小；当部分P型硅埋层的掺杂浓度位于1×1015cm-3和4×1015cm-3之间时，随着掺杂浓度的增加，击穿电压保持不变。这是因为当部分P型硅埋层的掺杂浓度小于1×1015cm-3时，漂移区不能完全耗尽，而当部分P型硅埋层的掺杂浓度大于4×1015cm-3时，部分P型硅埋层不能完全耗尽，当部分P型硅埋层的掺杂浓度位于1×1015cm-3和4×1015cm-3之间时，RESURF条件得到满足，所以在不变的漂移区掺杂浓度下，击穿电压保持不变。
实施例5：只改变部分P型硅埋层远离硅体2那个界面的横向位置(记为xBP，即保持部分P型硅埋层靠近硅体2那个界面的横向位置不变，并改变部分P型硅埋层的长度)和漂移区掺杂浓度，其余参数与实施例1的参数相同；
如图9所示，NPBPL为部分P型硅埋层的掺杂浓度；当xBP不变时，随着漂移区掺杂浓度的增加，击穿电压都是先增大后减小；随着xBP的增加，各xBP对应的击穿电压随漂移区掺杂浓度变化曲线的峰值先增大后减小，最佳的部分埋氧层长度是7μm，即xBP＝14μm。
实施例6：只改变部分P型硅埋层的厚度(记为tPBPL)和漂移区掺杂浓度，其余参数与实施例1的参数相同；
如图10所示，当tPBPL不变时，随着漂移区掺杂浓度的增加，击穿电压都是先增大后减小；随着tPBPL的增加，各tPBPL对应的击穿电压随漂移区掺杂浓度变化曲线的峰值先增大后减小，最佳的部分埋氧层厚度是0.4μm。
实施例7：漂移区掺杂浓度(记为Ndr)为9×1015cm-3，只改变xBP和部分P型硅埋层的掺杂浓度(记为NPBPL)，其余参数与实施例1的参数相同；
如图11所示，当NPBPL不变时，随着xBP的增加，击穿电压都是先增大后减小；随着NPBPL的增加，各NPBPL对应的击穿电压随xBP变化曲线的峰值先增大后减小；并且，当NPBPL为5×1015cm-3、1×1016cm-3时，随着xBP的改变，击穿电压总能达到400V。但是当NPBPL大于1×1016cm-3时，例如3×1016cm-3，击穿电压降低，这是因为过大的NPBPL破坏了RESURF，xBP的改变不再影响击穿电压的变化。
实施例8：只改变部分N型硅埋层的厚度和漂移区掺杂浓度，其余参数与实施例1的参数相同；
实施例9：只改变部分N型硅埋层的长度和漂移区掺杂浓度，其余参数与实施例1的参数相同；
实施例10：只改变部分N型硅埋层的掺杂浓度和漂移区掺杂浓度，其余参数与实施例1的参数相同；
实施例8、9和10分别如图12、13和14所示，图12中，LPBNL为部分N型硅埋层的长度，NPBNL部分N型硅埋层的掺杂浓度；图13中，tPBNL为部分N型硅埋层的厚度；可见，随着部分N型硅埋层的长度、厚度和掺杂浓度任一参数的增大，击穿电压总会先增大后减小；但是，当漂移区浓度过大时，击穿电压会大幅下降，并且曲线变成一条直线。这是因为过大的漂移区浓度会破坏RESURF效应的条件，而且此时部分N型硅埋层对击穿电压不再具有调节能力。
实例11：所有参数与实施例1的参数相同，比较四种结构的击穿电压和导通电阻的关系。
如图15所示，可见，HMPBL SOI能达到的最大击穿电压(430V)，比Type-A SOI，BODSSOI和BNL SOI分别高出11％，55.2％和86％，其器件品质因数(Figure-of-merit)最高。

Claims (4)

1.一种具有多种部分埋层的绝缘层上硅LDMOS晶体管，包括衬底层、全埋氧层、硅膜层和器件顶层，其特征在于：所述的衬底层设置在底部，衬底层采用掺杂类型为P型掺杂的硅材料；衬底层上面为全埋氧层，全埋氧层采用二氧化硅；全埋氧层上面为硅膜层；所述的硅膜层包括源区、硅体、漂移区、漏区、部分埋氧层、部分P型硅埋层和部分N型硅埋层；部分埋氧层采用二氧化硅材料，源区、硅体、漂移区、漏区、部分P型硅埋层和部分N型硅埋层都为硅材料；硅体包围源区，源区和硅体位于硅膜层一侧，且源区位于硅膜层顶部；漂移区、漏区、部分埋氧层、部分P型硅埋层和部分N型硅埋层位于硅膜层另一侧，且漏区位于硅膜层顶部；漏区、部分埋氧层、部分P型硅埋层和部分N型硅埋层之间的区域为漂移区；部分埋氧层和部分N型硅埋层位于全埋氧层上面，且部分埋氧层比部分N型硅埋层靠近硅体设置；部分N型硅埋层远离硅体的界面与漂移区的同侧界面对齐；部分P型硅埋层位于部分埋氧层上面，部分埋氧层长度大于部分P型硅埋层长度；沟道由源区和漂移区之间的硅体提供；部分埋氧层和部分P型硅埋层靠近硅体的界面与漂移区的同侧界面对齐；部分N型硅埋层掺杂浓度大于漂移区掺杂浓度；源区和漏区的掺杂类型为N型；硅体掺杂类型为P型；漂移区掺杂类型为N型；所述的器件顶层包括栅氧化层、扩展氧化层、源电极、栅电极和漏电极；栅氧化层位于沟道上面，采用二氧化硅；扩展氧化层位于漂移区上面，采用二氧化硅；栅氧化层被栅电极全部覆盖；源电极位于源区上面，漏电极位于漏区上面。
2.根据权利要求1所述的一种具有多种部分埋层的绝缘层上硅LDMOS晶体管，其特征在于：所述的衬底和源电极都接地。
3.根据权利要求1或2所述的一种具有多种部分埋层的绝缘层上硅LDMOS晶体管，其特征在于：所述的衬底层长40μm，掺杂浓度为4×1014cm-3；全埋氧层厚度为2μm；硅膜层厚度为2μm；源区和漏区的长度均为5μm，掺杂浓度为1×1020cm-3；硅体掺杂浓度为1×1017cm-3；漂移区靠近硅体的界面与漏区靠近硅体的界面之间的距离为28μm；沟道长为2μm；栅氧化层厚40nm；扩展氧化层厚80nm；硅体的长度为7μm；部分埋氧层厚度为0.6μm，长度为15μm；部分P型硅埋层的厚度、长度和掺杂浓度分别为0.4μm、7μm和1×1015cm-3；部分N型硅埋层的厚度、长度和掺杂浓度分别为0.2μm、16μm和1×1017cm-3；漂移区掺杂浓度为9×1015cm-3。
4.根据权利要求3所述的一种具有多种部分埋层的绝缘层上硅LDMOS晶体管，其特征在于：所述源区和漏区的厚度均为0.2μm，栅氧化层长2μm，扩展氧化层长29μm。
CN201810410509.1A 2018-05-02 2018-05-02 一种具有多种部分埋层的绝缘层上硅ldmos晶体管 Active CN108598167B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810410509.1A CN108598167B (zh) 2018-05-02 2018-05-02 一种具有多种部分埋层的绝缘层上硅ldmos晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810410509.1A CN108598167B (zh) 2018-05-02 2018-05-02 一种具有多种部分埋层的绝缘层上硅ldmos晶体管

Publications (2)

Publication Number Publication Date
CN108598167A CN108598167A (zh) 2018-09-28
CN108598167B true CN108598167B (zh) 2021-02-09

Family

ID=63620489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810410509.1A Active CN108598167B (zh) 2018-05-02 2018-05-02 一种具有多种部分埋层的绝缘层上硅ldmos晶体管

Country Status (1)

Country Link
CN (1) CN108598167B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713193B (zh) * 2020-12-30 2023-05-02 杭州电子科技大学温州研究院有限公司 一种具有凸型扩展埋氧区的沟槽ldmos晶体管
CN114361037A (zh) * 2021-12-29 2022-04-15 广东省大湾区集成电路与系统应用研究院 Ldmos器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488524A (zh) * 2009-02-27 2009-07-22 东南大学 高压n型绝缘体上硅的金属氧化物半导体管
CN101599507A (zh) * 2009-06-10 2009-12-09 苏州博创集成电路设计有限公司 N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管
CN105097936A (zh) * 2015-07-06 2015-11-25 深港产学研基地 一种绝缘层上硅ldmos功率器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6591312B2 (ja) * 2016-02-25 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488524A (zh) * 2009-02-27 2009-07-22 东南大学 高压n型绝缘体上硅的金属氧化物半导体管
CN101599507A (zh) * 2009-06-10 2009-12-09 苏州博创集成电路设计有限公司 N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管
CN105097936A (zh) * 2015-07-06 2015-11-25 深港产学研基地 一种绝缘层上硅ldmos功率器件

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A novel high breakdown voltage LDMOS by protruded silicon dioxide at the drift region;Meysam Zareiee et al;《Journal of computational electronics》;20160104;全文 *
A novel partial SOI EDMOS (>800 V) with a buried N-type layer on the double step buried oxide;Qian Wang et al;《Superlattices and Microstructures》;20141203;全文 *
部分ＰＮ埋层的高压ＳＯＩ ＬＤＭＯＳ研究;刘华振等;《杭州电子科技大学学报》;20180131;第38卷(第1期);全文 *

Also Published As

Publication number Publication date
CN108598167A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
CN1661812A (zh) 具有隔离结构的高电压ldmos晶体管
CN106129116B (zh) 一种具有变k介质折叠横向双扩散金属氧化物半导体场效应管
CN114843332A (zh) 低功耗高可靠性半包沟槽栅mosfet器件及制备方法
CN116469924A (zh) 漂移区电场优化的屏蔽栅mosfet
CN115763565A (zh) 一种具有高k介质的屏蔽栅沟槽型MOSFET结构
CN103606562B (zh) 一种具有n型硅埋层的部分绝缘层上硅ldmos晶体管
KR20120066150A (ko) 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터
CN108598167B (zh) 一种具有多种部分埋层的绝缘层上硅ldmos晶体管
CN117059667A (zh) 一种双沟道soi-ldmos晶体管
CN103325835A (zh) 一种具有结型场板的soi功率ldmos器件
CN105097936A (zh) 一种绝缘层上硅ldmos功率器件
CN104916674B (zh) 一种电流增强型横向绝缘栅双极型晶体管
CN116598361A (zh) 一种具有超结分裂栅的ldmos器件
WO2015145913A1 (ja) 半導体装置
KR20000059529A (ko) 고전압 소자 및 그 제조방법
CN114171582B (zh) 一种具有三角形埋层的绝缘层上硅ldmos晶体管
CN108321192B (zh) 一种双向沟槽栅电荷存储型igbt及其制作方法
CN110212017A (zh) 一种具有阻性场板的超结带槽横向耐压区
Ma et al. Low on-resistance SOI-LDMOS with mobility-enhancing auxiliary cell
JP7515719B2 (ja) 炭化珪素半導体装置
CN108666365A (zh) 一种带有双栅的变k槽型ldmos
CN111933687B (zh) 具有高安全工作区的横向功率器件
CN110504321B (zh) 一种具有pn柱的绝缘层上硅ldmos晶体管
CN115050815A (zh) 一种自保护的半导体结构及制造方法
CN104966734A (zh) 用于高频电路设计的ldmos晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant