CN108573976B - 三维存储器元件及其制造方法 - Google Patents
三维存储器元件及其制造方法 Download PDFInfo
- Publication number
- CN108573976B CN108573976B CN201710145660.2A CN201710145660A CN108573976B CN 108573976 B CN108573976 B CN 108573976B CN 201710145660 A CN201710145660 A CN 201710145660A CN 108573976 B CN108573976 B CN 108573976B
- Authority
- CN
- China
- Prior art keywords
- layer
- layers
- opening
- charge storage
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 284
- 238000003860 storage Methods 0.000 claims abstract description 50
- 239000011241 protective layer Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 46
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 18
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 6
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims 1
- 235000011114 ammonium hydroxide Nutrition 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 39
- 239000002184 metal Substances 0.000 description 39
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 239000000463 material Substances 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000004020 conductor Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 239000002131 composite material Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 229910005096 Si3H8 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 125000006850 spacer group Chemical class 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提出一种三维存储器元件的制造方法。该制造方法包括：于基底上形成交替堆叠的多个绝缘层与多个牺牲层；形成穿过绝缘层与牺牲层的至少一第一开口；于第一开口的侧壁所裸露出的牺牲层的表面上形成多个保护层；于第一开口的侧壁上形成电荷储存层，所述电荷储存层覆盖保护层；于电荷储存层上形成通道层；以多个栅极层替换牺牲层与保护层。本发明另提出一种三维存储器元件。
Description
技术领域
本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种三维存储器元件及其制造方法。
背景技术
非挥发性存储器元件(如，闪存)由于具有使存入的数据在断电后也不会消失的优点，因此成为个人计算机和其他电子设备所广泛采用的一种存储器元件。
目前业界较常使用的闪存阵列包括或非门(NOR)闪存与与非门(NAND)闪存。由于NAND闪存的结构是使各存储单元串接在一起，其积集度与面积利用率较NOR闪存要好，已经广泛地应用在多种电子产品中。此外，为了进一步地提升存储器元件的积集度，发展出一种三维NAND闪存。然而，仍存在许多与三维NAND闪存相关的挑战。
发明内容
本发明提供一种三维存储器元件的制造方法，可于氮化硅牺牲层移除期间避免电荷储存层受到含磷酸的刻蚀溶液的破坏，因此改良所形成的三维存储器元件的效能。
本发明提供一种三维存储器元件的制造方法，其包括以下步骤。于基底上形成交替堆叠的多个绝缘层与多个牺牲层。形成穿过所述绝缘层与所述牺牲层的至少一第一开口。于所述第一开口的侧壁所裸露出的所述牺牲层的表面上形成多个保护层。于所述第一开口的侧壁上形成电荷储存层，所述电荷储存层覆盖所述保护层。于所述电荷储存层上形成通道层。以多个栅极层替换所述牺牲层与所述保护层。
在本发明的一实施例中，所述保护层为硅层。
在本发明的一实施例中，形成所述保护层的步骤包括进行选择性化学气相沉积工艺。
在本发明的一实施例中，在所述选择性化学气相沉积工艺中，反应温度在约300℃至520℃的范围内，且反应气体包括硅烷。
在本发明的一实施例中，所述保护层中每一层的最大厚度在约10埃至200埃的范围内。
在本发明的一实施例中，所述保护层中每一层具有弧状表面。
在本发明的一实施例中，形成所述通道层的步骤之后，还包括：于所述第一开口的下部形成一隔离层；以及于所述第一开口的上部形成一导体插塞，所述导体插塞与所述通道层接触。
在本发明的一实施例中，以所述栅极层替换所述牺牲层与所述保护层的步骤包括以下步骤。形成穿过所述绝缘层与所述牺牲层的至少一第二开口。移除所述第二开口所裸露出的所述牺牲层与所述保护层，以形成裸露出部分所述电荷储存层的多个水平开口。于所述水平开口中填入所述栅极层。
在本发明的一实施例中，所述牺牲层为氮化硅层，且所述保护层为硅层。
在本发明的一实施例中，移除所述牺牲层与所述保护层的步骤包括：以含磷酸的刻蚀溶液移除所述牺牲层；以及以含氨水的刻蚀溶液移除所述保护层。
在本发明的一实施例中，所述栅极层中的每一层包括金属阻障层以及金属层。
在本发明的一实施例中，所述栅极层中的每一层还包括金属绝缘层，所述金属绝缘层形成于所述金属阻障层与所述电荷储存层之间。
本发明另提供一种三维存储器元件，其包括堆叠结构、电荷储存层以及通道层。所述堆叠结构配置于基底上且具有穿过所述堆叠结构的至少一开口，其中所述堆叠结构包括交替堆叠的多个绝缘层与多个栅极层，且所述开口所裸露出的所述栅极层相对于所述开口所裸露出的所述绝缘层为凸起的。所述电荷储存层配置于所述开口的侧壁上。所述通道层配置于所述电荷储存层上。
在本发明的一实施例中，所述开口所裸露出的所述栅极层的端部相对于所述绝缘层的端部突起约10埃至200埃。
在本发明的一实施例中，所述栅极层的端部具有弧状表面。
在本发明的一实施例中，所述绝缘层的端部具有实质上平坦表面。
在本发明的一实施例中，所述电荷储存层以及所述通道层均具有波浪状剖面。
在本发明的一实施例中，所述电荷储存层包括氧化物-氮化物-氧化物复合层。
在本发明的一实施例中，所述栅极层中的每一层包括金属阻障层以及金属层。
在本发明的一实施例中，所述栅极层中的每一层还包括金属绝缘层，所述金属绝缘层位于所述金属阻障层与所述电荷储存层之间。
基于所述，在本发明的方法中，于电荷储存层与牺牲层之间形成硅保护层。于移除氮化硅牺牲层期间，此硅保护层可用以保护电荷储存层免于受到含磷酸的刻蚀溶液的破坏。因此，所形成的三维存储器元件具有改良的效能。
为让本发明的所述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至1H是依照本发明一实施例所绘示的一种三维存储器元件的制造方法的剖面示意图。
【符号说明】
100：基底
101、127：堆叠结构
102、117、128：绝缘层
104：牺牲层
106、118：开口
108：保护层
109、111：氧化硅层
110：氮化硅层
112：电荷储存层
114：通道层
115：隔离层
116：导体插塞
120：水平开口
121：金属绝缘层
122、130：金属阻障层
124、132：金属层
126：栅极层
D：距离
E1、E2：端部
R：凹部
具体实施方式
图1A至1H是依照本发明一实施例所绘示的一种三维存储器元件的制造方法的剖面示意图。
请参照图1A，于基底100上形成堆叠结构101。基底100可为半导体基底，例如含硅基底。在一实施例中，依据设计需求，可于基底100中形成掺杂区。此外，堆叠结构101包括交替堆叠的多个绝缘层102与多个牺牲层104。在一实施例中，绝缘层102的材料包括氧化硅，牺牲层104的材料包括氮化硅，且其形成方法包括进行多次化学气相沉积(CVD)工艺。
接着，进行图案化工艺，移除部分堆叠结构101，以形成穿过绝缘层102与牺牲层104的一或多个开口106。在一实施例中，在所述图案化工艺期间，也会同时移除掉部分基底100，使得开口106延伸至基底100中。在一实施例中，开口106可具有大致垂直或略微倾斜的侧壁，如图1A所示。请参照图1B，于开口106的侧壁所裸露出的牺牲层104的表面上形成多个保护层108。在一实施例中，形成保护层108的步骤包括进行选择性化学气相沉积(selective CVD)工艺。在一实施例中，当保护层108为硅层时，选择性化学气相沉积工艺的反应温度在约300℃至520℃的范围内，且反应气体包括硅烷。上述反应温度可为(例如但不限于)约300℃、325℃、350℃、375℃、400℃、425℃、450℃、475℃、500℃、520℃，包括任意两个前述数值之间的任何范围。上述反应气体包括SiH4、Si2H6、Si3H8或其组合。当适当地选用上述反应温度以及反应气体时，保护层108(例如硅层)选择性地仅形成于牺牲层104(例如氮化硅层)上，而不会形成于绝缘层102(例如氧化硅层)上。在一实施例中，保护层108一开始形成为非晶硅层，而在后续的工艺步骤中转化为多晶硅层，例如在形成电荷储存层112的步骤中转化为多晶硅层。在另一实施例中，保护层108一开始就形成为多晶硅层。
在一实施例中，保护层108中每一层具有弧状表面。更具体地说，保护层108中每一层的厚度并非均一，而是在1埃至200埃的范围内变化。在一实施例中，保护层108中每一层的最大厚度T落在约10埃至200埃的范围内。上述最大厚度T可为(例如但不限于)约10埃、20埃、30埃、40埃、50埃、60埃、70埃、80埃、90埃、100埃、150埃、200埃，包括任意两个前述数值之间的任何范围。在一实施例中，由于保护层108的配置，图1B的开口106的侧壁形成为具有分开的多个凹部R，且保护层108分别嵌入凹部R中。
请参照图1C，于开口106的侧壁上形成电荷储存层112，且电荷储存层112覆盖保护层108以及绝缘层102。在一实施例中，电荷储存层112为氧化物-氮化物-氧化物(ONO)复合层，其包括氧化硅层109、氮化硅层110以及氧化硅层111。在一实施例中，形成电荷储存层112的方法包括进行多次化学气相沉积工艺以形成ONO复合材料层，接着，进行非等向性刻蚀工艺，以移除部分ONO复合材料层。更具体地说，电荷储存层112以间隙壁的形式形成于开口106的侧壁上，而裸露出开口106的底面。
接着，于电荷储存层112上形成通道层114。在一实施例中，通道层114的材料包括多晶硅，且其形成方法包括进行化学气相沉积工艺以于堆叠结构101的表面与开口106的表面上形成通道材料层，再移除开口106外的通道材料层。更具体地说，通道层114覆盖开口106的侧面上的电荷储存层112，并与开口106的底面所裸露出的基底100接触。
请参照图1D，于开口106的下部形成隔离层115。在一实施例中，隔离层115的材料包括氧化硅或旋涂式介电材料(spin-on-dielectric，简称SOD)，且其形成方法包括进行化学气相沉积工艺或旋涂法以形成填满开口106的隔离材料层，再对隔离材料层进行回刻蚀工艺。
之后，于开口106的上部形成导体插塞116，且导体插塞116与通道层114接触。在一实施例中，导体插塞116的材料包括多晶硅，且其形成方法包括进行化学气相沉积工艺以形成填满开口106的导体材料层，再移除开口106外的导体材料层。
接下来，于堆叠结构101上形成绝缘层117，且绝缘层117覆盖导体插塞116以及堆叠结构101。在一实施例中，绝缘层117的材料包括氧化硅，且其形成方法包括进行化学气相沉积工艺。
请参照图1E至图1G，以多个栅极层126替换牺牲层104与保护层108。在一实施例中，如图1E所示，进行图案化工艺，移除部分绝缘层117以及部分堆叠结构101，以形成穿过绝缘层117、绝缘层102与牺牲层104的一或多个开口118。在一实施例中，在所述图案化工艺期间，也会同时移除掉部分基底100，使得开口118延伸至基底100中。在一实施例中，开口118可具有大致垂直或略微倾斜的侧壁，如图1E所示。在一实施例中，开口118的底部低于开口106的底部。
接着，如图1F所示，移除开口118所裸露出的牺牲层104与保护层108，以形成裸露出部分电荷储存层112的多个水平开口120。在一实施例中，以保护层108作为刻蚀中止层，使用含磷酸(H3PO4)的刻蚀溶液移除牺牲层104。在一实施例中，于移除牺牲层104之后，以含氨水(NH4OH)的刻蚀溶液移除保护层108。
特别要说明的是，在现有的方法中，由于含磷酸的刻蚀溶液对氮化硅/氧化硅的刻蚀选择率不够高，因此在移除氮化硅牺牲层的过程中，常会损伤到与氮化硅牺牲层相邻的ONO电荷储存层，进而造成储存效能的降低以及元件的失效。然而，在本发明中，于ONO电荷储存层与氮化硅牺牲层之间形成硅保护层，可避免电荷储存层受到含磷酸的刻蚀溶液的破坏。更具体地说，由于氮化硅/硅的刻蚀选择率相当高，因此于移除氮化硅牺牲层104期间，本发明的硅保护层108可用以保护电荷储存层112的氧化硅层109及/或氮化硅层110免于受到含磷酸的刻蚀溶液的破坏。
然后，如图1G所示，于水平开口120中填入栅极层126。在一实施例中，栅极层126中的每一层包括金属阻障层122以及金属层124。在一实施例中，金属阻障层122的材料包括钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)或其组合，且其形成方法包括进行化学气相沉积工艺。在一实施例中，金属层124的材料包括钨(W)，且其形成方法包括进行化学气相沉积工艺。在一实施例中，栅极层126中的每一层还包括金属绝缘层121，且金属绝缘层121形成于金属阻障层122与电荷储存层112之间。在一实施例中，金属绝缘层121的材料包括介电常数大于8或甚至大于10的金属氧化物，如氧化铝(Al2O3)，且其形成方法包括进行化学气相沉积工艺或原子层沉积(ALD)工艺。在一实施例中，上述金属绝缘层121、金属阻障层122以及金属层124不仅填入各水平开口120，更形成于各开口118的表面上，如图1G所示。
请参照图1H，移除开口118中的金属绝缘层121、金属阻障层122以及金属层124。接着，于开口118中依序填入绝缘层128、金属阻障层130以及金属层132。在一实施例中，绝缘层128的材料包括氧化硅，金属阻障层130的材料包括氮化钛，且金属层132的材料包括钨。在一实施例中，于所述移除步骤期间，也会移除掉与开口118相邻的水平开口120中的部分金属绝缘层121、部分金属阻障层122以及部分金属层124，且此空间被后续的绝缘层128所填满。至此，完成本发明的三维存储器元件的制作。
以下，将参照图1H说明本发明的三维存储器元件的结构。本发明的三维存储器元件包括堆叠结构127、电荷储存层112以及通道层114。堆叠结构127配置于基底100上且具有穿过堆叠结构127的至少一开口106。堆叠结构127包括交替堆叠的多个绝缘层102与多个栅极层126，且开口106所裸露出的栅极层126相对于开口106所裸露出的绝缘层102为凸起的。在一实施例中，开口106所裸露出的栅极层126的端部E1相对于绝缘层102的端部E2突起约10埃至200埃。更具体地说，在一实施例中，栅极层126的端部E1具有弧状表面，且绝缘层102的端部E2具有实质上平坦表面，且栅极层126的端部E1突出绝缘层102的端部E2的距离D在约10埃至200埃的范围内。上述距离D可为(例如但不限于)约10埃、20埃、30埃、40埃、50埃、60埃、70埃、80埃、90埃、100埃、150埃、200埃，包括任意两个前述数值之间的任何范围。
从另一角度来看，开口106的侧壁具有分开的多个凹部R，且栅极层126的端部E1嵌入凹部R中。在一实施例中，栅极层126包括可选的金属绝缘层121、金属阻障层122以及金属层124，且部分金属绝缘层121、部分金属阻障层122以及部分金属层124位于开口106的侧壁的凹部R中。
电荷储存层112配置于开口106的侧壁上。在一实施例中，电荷储存层112包括ONO复合层。通道层114配置于电荷储存层112上。在一实施例中，通道层114包括多晶硅。在一实施例中，由于堆叠结构127中的栅极层126相对于绝缘层102为凸起的，与堆叠结构127相邻的电荷储存层112以及通道层114均具有波浪状剖面(wave-like profile)。在另一实施例中，电荷储存层112的邻近堆叠结构127的侧面具有波浪状剖面，而远离堆叠结构127的侧面具有大致上平坦剖面。在一实施例中，电荷储存层112配置于开口106的侧壁上但裸露出开口106的底面，而通道层114配置于开口106的侧壁与底面上且与基底100接触。
在一实施例中，本发明的三维存储器元件还包括隔离层115以及导体插塞116。隔离层115位于开口106的下部，且通道层114环绕隔离层115。导体插塞116位于开口106的上部且与通道层114接触。
综上所述，在本发明的方法中，于ONO电荷储存层与氮化硅牺牲层之间形成硅保护层，可避免电荷储存层受到含磷酸的刻蚀溶液的破坏。更具体地说，由于氮化硅/硅的刻蚀选择率相当高，因此于移除氮化硅牺牲层期间，本发明的硅保护层可用以保护电荷储存层免于受到含磷酸的刻蚀溶液的破坏。因此，所形成的三维存储器元件具有改良的效能。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作部分的更改与修饰，故本发明的保护范围当视权利要求所界定者为准。
Claims (10)
1.一种三维存储器元件的制造方法，其特征在于，包括：
于一基底上形成交替堆叠的多个绝缘层与多个牺牲层；
形成穿过该些绝缘层与该些牺牲层的至少一第一开口；
于该至少一第一开口中的每个第一开口的侧壁所裸露出的该些牺牲层的表面上形成多个保护层；
于该第一开口的侧壁上形成一电荷储存层，该电荷储存层覆盖该些保护层；
于该电荷储存层上形成一通道层；以及
以多个栅极层替换该些牺牲层与该些保护层，其中包括：采用含磷酸的刻蚀溶液移除所述牺牲层，所述保护层用以保护所述电荷储存层免于受到含磷酸的刻蚀溶液的破坏，采用不含磷酸的刻蚀溶液移除所述保护层从而形成多个水平开口，于这些水平开口中填入该些栅极层；
其中，保护层选择性地仅形成于牺牲层上，而不会形成于绝缘层上。
2.根据权利要求1所述的三维存储器元件的制造方法，其中该些保护层为硅层。
3.根据权利要求1所述的三维存储器元件的制造方法，其中形成该些保护层的步骤包括进行一选择性化学气相沉积工艺。
4.根据权利要求1所述的三维存储器元件的制造方法，其中该些保护层中每一层的最大厚度在10埃至200埃的范围内。
5.根据权利要求1所述的三维存储器元件的制造方法，其中以该些栅极层替换该些牺牲层与该些保护层的步骤还包括：形成穿过该些绝缘层与该些牺牲层的至少一第二开口。
6.根据权利要求5所述的三维存储器元件的制造方法，其中采用不含磷酸的刻蚀溶液移除所述保护层的步骤包括：以含氨水的刻蚀溶液移除该些保护层。
7.一种三维存储器元件，基于权利要求1-6中任一项所述的方法制造得到，其特征在于，包括：
一堆叠结构，配置于一基底上且具有穿过该堆叠结构的至少一开口，其中该堆叠结构包括交替堆叠的多个绝缘层与多个栅极层，且该开口所裸露出的该些栅极层相对于该开口所裸露出的该些绝缘层为凸起的；
一电荷储存层，配置于该开口的侧壁上；以及
一通道层，配置于该电荷储存层上。
8.根据权利要求7所述的三维存储器元件，其中该开口所裸露出的该些栅极层的端部相对于该些绝缘层的端部突起10埃至200埃。
9.根据权利要求7所述的三维存储器元件，其中该些栅极层的端部具有弧状表面，且该些绝缘层的端部具有平坦表面。
10.根据权利要求7所述的三维存储器元件，其中该电荷储存层以及该通道层均具有波浪状剖面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710145660.2A CN108573976B (zh) | 2017-03-13 | 2017-03-13 | 三维存储器元件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710145660.2A CN108573976B (zh) | 2017-03-13 | 2017-03-13 | 三维存储器元件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108573976A CN108573976A (zh) | 2018-09-25 |
| CN108573976B true CN108573976B (zh) | 2021-10-15 |
Family
ID=63578291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710145660.2A Active CN108573976B (zh) | 2017-03-13 | 2017-03-13 | 三维存储器元件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108573976B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105845689A (zh) * | 2015-02-02 | 2016-08-10 | 三星电子株式会社 | 具有电荷存储层的竖直存储器装置及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101585616B1 (ko) * | 2009-12-16 | 2016-01-15 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR101075494B1 (ko) * | 2009-12-18 | 2011-10-21 | 주식회사 하이닉스반도체 | 수직채널형 비휘발성 메모리 소자 및 그 제조 방법 |
| US9437543B2 (en) * | 2015-01-22 | 2016-09-06 | Sandisk Technologies Llc | Composite contact via structure containing an upper portion which fills a cavity within a lower portion |
-
2017
- 2017-03-13 CN CN201710145660.2A patent/CN108573976B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105845689A (zh) * | 2015-02-02 | 2016-08-10 | 三星电子株式会社 | 具有电荷存储层的竖直存储器装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108573976A (zh) | 2018-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10672711B2 (en) | Word line contact structure for three-dimensional memory devices and fabrication methods thereof | |
| US9543308B2 (en) | Semiconductor device | |
| KR101815527B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101692403B1 (ko) | 반도체 소자 제조 방법 | |
| US8697579B2 (en) | Method of forming an isolation structure and method of forming a semiconductor device | |
| KR101813513B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| US9543313B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| US8283248B2 (en) | Methods of manufacturing semiconductor devices | |
| US12328877B2 (en) | Vertical semiconductor device and method for fabricating the vertical semiconductor device | |
| US20150137210A1 (en) | Vertical memory devices and methods of manufacturing the same | |
| US8921922B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| KR20120031667A (ko) | 반도체 소자 및 반도체 소자 제조 방법 | |
| CN107611129A (zh) | 三维非易失性存储器及其制造方法 | |
| US10312253B2 (en) | Three-dimensional memory device and method of forming the same | |
| TWI574386B (zh) | 半導體結構之形成方法 | |
| CN110690221B (zh) | 一种沟道结构的制备方法及存储结构 | |
| US20120125879A1 (en) | Method for fabricating capacitor | |
| US12183803B2 (en) | Gate structures and semiconductor devices including the same | |
| TWI615949B (zh) | 三維記憶體元件及其製造方法 | |
| US20130049087A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN110071113B (zh) | 三维非易失性存储器及其制造方法 | |
| CN108573976B (zh) | 三维存储器元件及其制造方法 | |
| CN110277389B (zh) | 具有导电线的半导体结构以及停止层的制作方法 | |
| US9466605B2 (en) | Manufacturing method of non-volatile memory | |
| US20240172421A1 (en) | Semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |