CN108511397A - 半导体装置及其制造方法 - Google Patents

Abstract

一种半导体装置包含至少一个基底元件、至少一个钝化层、至少一个电路层和至少一个光吸收层。所述基底元件包含至少一个导电垫。所述钝化层位于所述基底元件上。所述电路层电连接到所述导电垫，且位在所述钝化层中。所述光吸收层位于所述电路层上。

Description

半导体装置及其制造方法

技术领域

本发明涉及一种半导体装置以及一种制造方法，且更明确地说，涉及一种包含至少一个光吸收层的半导体装置，以及一种用于制造所述半导体装置的方法。

背景技术

半导体封装可包含导电通孔(conductive via)，用于所述半导体封装的不同层之间的电连接。所述导电通孔的形成工艺可包含：形成电介质层(dielectric layer)以覆盖基底材料的表面；在所述电介质层中形成孔，以暴露所述基底材料的一部分；以及将导电材料安置在所述孔中。所述电介质层通常是光可成像材料(photoimageable material)，例如聚合物。然而，在所述工艺期间，节结(nodules)(例如电介质层的突起)可能形成于邻近所述孔的侧壁的两端，这可导致导电通孔的缺陷(defects)。

发明内容

在一些实施例中，根据一方面，一种半导体装置包含至少一个基底元件、至少一个钝化层、至少一个电路层以及至少一个光吸收层。所述基底元件包含至少一个导电垫。所述钝化层位于所述基底元件上。所述电路层电连接到所述导电垫，且位在所述钝化层中。所述光吸收层位于所述电路层上。

在一些实施例中，根据另一方面，一种制造半导体装置的方法包含：形成至少一个钝化层在基底元件上；形成至少一个第一导电层在所述钝化层中，以电连接所述基底元件；形成至少一个光吸收层在所述第一导电层上；以及形成至少一个第二导电层以电连接所述第一导电层。

附图说明

当结合附图阅读时，从以下详细描述最好地理解本发明的一些实施例的方面。应注意，各种结构可能未按比例绘制，且出于论述的清楚起见，各种结构的尺寸可任意增大或减小。

图1说明根据本发明的一些实施例的半导体装置的实例的截面视图。

图1A说明图1中的区域A的放大视图。

图2说明图1的第一光吸收层的顶部表面的扫描电子显微镜(scanning electronmicroscope,SEM)图像。

图3说明根据本发明的一些实施例的半导体装置的实例的截面视图。

图4说明根据本发明的一些实施例的半导体装置的实例的截面视图。

图5说明根据本发明的一些实施例的半导体装置的实例的截面视图。

图6说明根据本发明的一些实施例的半导体装置的实例的截面视图。

图7说明根据本发明的一些实施例的半导体装置的实例的截面视图。

图8说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图9说明根据本发明的一些实施例的图8中描绘的基底元件和第一钝化层的立体示意图。

图10说明根据本发明的一些实施例的基底元件和第一钝化层的立体示意图。

图11说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图12说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图13说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图14说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图15说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图16说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图17说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图18说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图19说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图20说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图21说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图22说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图23说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图24说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图25说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图26说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图27说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图28说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图29说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图30说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

图31说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的一或多个阶段。

具体实施方式

贯穿图式和详细描述使用共同参考数字来指示相同或类似组件。本发明的实施例将容易从结合附图进行的以下详细描述理解。

以下揭示内容提供用于实施所提供的标的物(subject matter)的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来阐释本发明的某些方面。当然，这些组件以及布置仅为实例且无意进行限制。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征和第二特征直接接触地形成或安置的实施例，并且还可包含额外特征可在第一特征与第二特征之间形成或安置使得第一特征和第二特征可不直接接触的实施例。此外，本发明可在各种实例中重复参考数字和/或字母。此重复是出于简单和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。

本发明的至少一些实施例揭示一种半导体装置，其包含位于电路层上的至少一个光吸收层；以及用于制造所述半导体装置的技术。

根据一些实施例，一种用于制造导电通孔结构(conductive via structure)的方法可包含以下步骤。提供衬底。所述衬底包含基底材料，例如第一电路层。形成电介质层(dielectric layer)(或钝化层(passivation layer))以覆盖所述基底材料的表面。在所述电介质层形成孔来暴露所述基底材料的一部分。所述电介质层可为“正”作用光可成像材料(“positive”acting photoimageable material)，或“负”作用光可成像材料(“negative”acting photoimageable material)。对于“正”作用光可成像材料，所述光可成像材料的未被掩模(mask)覆盖的部分经受辐射，且可溶于显影剂(developer)，而所述材料的被掩模覆盖的另一部分保持不溶于显影剂。因此，通过辐射和显影剂的施加来形成经图案化的电介质层(例如包含孔)。对于“负”作用光可成像材料，所述光可成像材料的未被掩模覆盖的部分经受辐射，且不溶于显影剂，而所述材料的被掩模覆盖的另一部分可溶于显影剂。因此，通过辐射和显影剂的施加来形成经图案化的电介质层(例如包含孔)。

在一些实施例中，掩模的通孔位在对应于将形成的孔的位置上方，且“正”作用光可成像材料暴露于辐射源。在辐射之后，所述光可成像材料的未被掩模覆盖的部分吸收所述辐射，且溶解于显影剂中。因此，形成所述孔来暴露基底材料的一部分。接着，将导电材料的一部分安置在所述孔中，以形成导电通孔结构。导电材料的另一部分位于电介质层上，从而形成第二电路层。因此，第一电路层通过导电通孔结构电连接到第二电路层。

由于光可成像材料是“正”作用的，因此电介质层下方的基底材料所反射的光束可能导致不必要的节结(nodules)。举例来说，光束的一部分可由基底材料反射，且接着其光径(light paths)转为向上，且因此影响沿原始路径(例如向下路径)的光束，从而邻近于所述孔的上部端产生电介质层的节结，和/或在所述孔的下部端产生节结。归因于节结的存在，导电材料可能无法充分地形成于电介质层的孔内部，因此导致导电通孔结构的缺陷或(defects)甚至失效(failure)。在一些实施例中，孔的直径越小，节结的效应越明显。

本发明的至少一些实施例至少解决了上述问题，且揭示一种包含光吸收层(lightabsorbing layer)的半导体装置，以及用于制造所述半导体装置的技术。在本发明的一或多个实施例中，可充分减少或避免所述电介质层的节结，这改进了导电通孔结构的良品率以及半导体装置的良品率。

图1说明根据本发明的一些实施例的半导体装置1的实例的截面视图。图1A说明图1中的区域A的放大视图。半导体装置1包含至少一个基底元件(base element)10、至少一个钝化层(passivation layer)(例如包含第一钝化层14、第二钝化层16和第三钝化层18)、至少一个电路层(circuit layer)(例如包含第一电路层2和第二电路层3)、至少一个光吸收层(例如包含第一光吸收层28和第二光吸收层38)、多个凸块衬垫(bump pads)4以及多个外部连接件(external connectors)5。

基底元件10可为衬底(substrate)或半导体晶片(semiconductor wafer)，且包含第一表面101以及邻近于第一表面101的至少一个导电垫(conductive pad)12。基底元件10的材料可包含(例如)半导体材料(例如硅)、玻璃、陶瓷、有机材料、金属(例如铜(Cu)、镍(Ni)、银与锡的组合(Ag/Sn)以及钯(Pd))，或其两个或多个的组合。

第一钝化层14位于基底元件10的第一表面101上并覆盖所述第一表面101。第一钝化层14可包含光阻层(photoresist layer)、经固化光敏材料(cured photo sensitivematerial)、经固化光可成像电介质材料(cured photoimageable dielectric(PID)material)，例如包含光引发剂(photoinitiators)的环氧树脂或聚酰亚胺(PI)，或其两个或多个的组合，或由上述材料形成。第一钝化层14可以膜形式(film form)或以液体形式(liquid form)提供。举例来说，第一钝化层14可由“正”作用材料或“负”作用光可成像材料(例如环氧树脂或丙烯酸树脂)形成。此“正”作用材料是其中所述树脂的暴露于辐射源(例如紫外线(UV)源)的部分变为可溶于显影剂(例如有机溶剂)的树脂类型。所述树脂的未暴露的部分不可溶于显影剂。第一钝化层14具有第一表面141以及与第一表面141相对的第二表面142，且界定至少一个第一开口143。在一些实施例中，第一钝化层14的第二表面142接触基底元件10的第一表面101。第一开口143贯穿第一钝化层14，以便暴露基底元件10的导电垫12。

第一电路层2位于在第一钝化层14的第一开口143中的基底元件10的导电垫12上，以及第一钝化层14上。在一些实施例中，第一电路层2的一部分位在第一钝化层14的第一开口143中，以便形成第一导电通孔21，且第一电路层2的另一部分位于第一钝化层14的第一表面141上，以便形成第一经图案化层23，其可包含至少一个迹线(trace)和/或至少一个垫(pad)。第一导电通孔21电连接到并接触基底元件10的导电垫12。第一导电通孔21位在第一钝化层14中。第一导电通孔21和第一经图案化层23可一体且同时形成。第一经图案化层23通过第一导电通孔21电连接到基底元件10的导电垫12。第一电路层2的线宽/线距(linewidth/line space,L/S)的比率可小于例如约7μm/7μm、约5μm/5μm，或约2μm/2μm。

如图1中所示，第一电路层2包含第一晶种层20和第一金属层26。第一晶种层20位于在第一开口143中的基底元件10的导电垫12上，以及第一钝化层14上。第一金属层26位于第一晶种层20上。在一些实施例中，第一晶种层20可为双层结构，且可包含下部层22和上部层24。下部层22的材料可为钛(Ti)，上部层24的材料可为铜(Cu)，且第一金属层26的材料可为铜(Cu)。应注意，第一导电通孔21可包含第一晶种层20和第一金属层26，且第一经图案化层23亦可包含第一晶种层20和第一金属层26。另外，下部层22具有侧表面221，且上部层24具有侧表面241。下部层22的侧表面221可不与上部层24的侧表面241共面。

至少一个光吸收层(例如包含第一光吸收层28和第二光吸收层38)位于至少一个电路层(例如包含第一电路层2和第二电路层3)上。如图1中所示，第一光吸收层28位于第一电路层2上。在一些实施例中，第一光吸收层28可为黑色或棕色层，其可吸收辐射源(例如UV源)所发出且到达第一光吸收层28的大多数或所有光束。也就是说，第一光吸收层28很少或不反射光束。在一些实施例中，第一光吸收层28可为氧化物层(例如氧化铜)，其为第一电路层2的氧化部分(oxidized portion)。因此，第一光吸收层28位于第一电路层2的第一金属层26的顶部表面261和侧表面262上。应理解，第一光吸收层28可包括作为第一电路层2的一部分，或者，第一光吸收层28可为附着或形成于第一电路层2上的额外层(additionallayer)。

第一光吸收层28延伸到第一晶种层20的侧表面的至少一部分。在一些实施例中，第一光吸收层28可覆盖第一晶种层20的整个侧表面。然而，在图1中所示的实施例中，第一光吸收层28延伸到并覆盖第一晶种层20的上部层24的侧表面241。第一晶种层20的下部层22的侧表面221从第一光吸收层28暴露。也就是说，在一些实施例中，第一光吸收层28并不延伸到或覆盖第一晶种层20的下部层22的侧表面221。如图1中所示，第一金属层26的侧表面262大体上与第一晶种层20的上部层24的侧表面241共面，其两者与第一晶种层20的下部层22的侧表面221不共面。第一光吸收层28的侧表面282大体上与第一晶种层20的下部层22的侧表面221共面。第一光吸收层28可接触第一晶种层20的下部层22的顶部表面的至少一部分。

在一些实施例中，第一钝化层14的第一表面141的表面粗糙度可较小，且第一粉层26的顶部表面261的表面粗糙度也可较小。在无第一光吸收层28的情况下，第二钝化层16可容易地从第一金属层26和第一钝化层14剥离(peeled off)(亦称作分层(delamination))。在一些实施例中，为了避免分层，光吸收层的表面粗糙度大于钝化层的表面粗糙度。在图1中所示的实施例中，第一光吸收层28的表面粗糙度大于第一钝化层14的第一表面141的表面粗糙度，以便增强第二钝化层16与第一光吸收层28(和第一电路层2)之间的接合力或附着力，并且因此减少第二钝化层16与第一光吸收层28(和第一电路层2)之间分层的风险，这改进了半导体装置1的良品率。另外，在一些实施例中，第一光吸收层28具有暗或黑色色彩，而第一钝化层14和第二钝化层16是基本透明的。可通过透明钝化层14和16观察第一光吸收层28，以进行定位和缺陷检测。

如图1中所示，第一光吸收层28可界定至少一个第一通孔281，且第一通孔281贯穿第一光吸收层28，以便暴露第一电路层2的第一区2a。也就是说，第一电路层2的第一区2a未被第一光吸收层28覆盖。另外，第一电路层2进一步包含被第一光吸收层28覆盖的第二区2b。第一光吸收层28的第一通孔281可例如通过蚀刻来形成。第一电路层2的第一区2a的表面粗糙度可大于第一电路层2的第二区2b的表面粗糙度。

第二钝化层16位于第一钝化层14的第一表面141和第一光吸收层28(和第一电路层2)上，并覆盖所述第一表面141和所述第一光吸收层28。第二钝化层16可包含光阻层、经固化光敏材料、经固化光可成像电介质(PID)材料，例如包含光引发剂的环氧树脂或聚酰亚胺(PI)，或其两个或多个的组合，或由上述材料形成。第二钝化层16可以膜形式或以液体形式提供。举例来说，第二钝化层16可由“正”作用材料或“负”作用光可成像材料(例如环氧树脂或丙烯酸树脂)形成。第二钝化层16的材料可与第一钝化层14的材料相同或不同。第二钝化层16具有第一表面161和与第一表面161相对的第二表面162，且界定至少一个第二开口163。在一些实施例中，第二钝化层16的第二表面162直接接触第一钝化层14的第一表面141，以便增强其间的粘合力。另外，第二钝化层16的第二开口163贯穿第二钝化层16，且对应于第一光吸收层28的第一通孔281，以便暴露第一电路层2的第一区2a。

在一些实施例中，在制造工艺期间，第一光吸收层28可吸收到达第一光吸收层28的大多数或所有光束。因此，照在第二钝化层16上的原始光束不受第一光吸收层28所反射的光束影响。不形成节结。因此，即使在第二开口163的直径极小时，也可精确地形成第二钝化层16的第二开口163而无缺陷。

第二电路层3位于在第二钝化层16的第二开口163的第一电路层2的第一区2a上，以及第一光吸收层28的第一通孔281中，且在第二钝化层16上。在一些实施例中，第二电路层3的一部分位在第二钝化层16的第二开口163中，以便形成第二导电通孔31，且第二电路层3的另一部分位于第二钝化层16的第一表面161上，以便形成第二经图案化层33，其可包含至少一个迹线和/或至少一个垫。第二导电通孔31电连接到并接触第一电路层2(例如第一电路层2的第一经图案化层23)的第一区2a，且第二导电通孔31位在第二钝化层16中。第二导电通孔31和第二经图案化层33可一体且同时形成。第二经图案化层33通过第二导电通孔31电连接到第一电路层2(例如第一电路层2的第一经图案化层23)的第一区2a。第二电路层3的线宽/线距(L/S)的比率可小于例如约7μm/7μm、约5μm/5μm，或约2μm/2μm。

如图1中所示，第二电路层3包含第二晶种层30和第二金属层36。第二晶种层30位于在第二钝化层16上的第二开口163中的第一电路层2的第一区2a上，，且第二金属层36位于第二晶种层30上。在一些实施例中，第二晶种层30可为双层结构，且可包含下部层32和上部层34。下部层32的材料可为钛(Ti)，上部层34的材料可为铜(Cu)，且第二金属层36的材料可为铜(Cu)。应注意，第二导电通孔31可包含第二晶种层30和第二金属层36，且第二经图案化层33亦可包含第二晶种层30和第二金属层36。另外，下部层32具有侧表面321，且上部层34具有侧表面341。下部层32的侧表面321可不与上部层34的侧表面341共面。

如图1中所示，第二光吸收层38位于第二电路层3上。在一些实施例中，第二光吸收层38为黑色或棕色层，其可吸收辐射源(例如UV源)所发出且到达第二光吸收层38的大多数或所有光束。在一些实施例中，第二光吸收层38是氧化物层，其为第二电路层3的氧化部分。因此，第二光吸收层38位于第二电路层3的第二金属层36的顶部表面361和侧表面362上。应理解，第二光吸收层38可包括作为第二电路层3的一部分，或第二光吸收层38可为附着或形成于第二电路层3上的额外层。应注意，第二光吸收层38的材料可与第一光吸收层28的材料相同或不同。

第二光吸收层38延伸到第二晶种层30的侧表面的至少一部分。在一些实施例中，第二光吸收层38可覆盖第二晶种层30的整个侧表面。然而，在图1中所示的实施例中，第二光吸收层38延伸到并覆盖第二晶种层30的上部层34的侧表面341。第二晶种层30的下部层32的侧表面321从第二光吸收层38暴露。也就是说，在一些实施例中，第二光吸收层38并不延伸到或覆盖第二晶种层30的下部层32的侧表面321。如图1中所示，第二金属层36的侧表面362大体上与第二晶种层30的上部层34的侧表面341共面，其两者与第二晶种层30的下部层32的侧表面321不共面。第二光吸收层38的侧表面382大体上与第二晶种层30的下部层32的侧表面321共面。第二光吸收层38可接触第二晶种层30的下部层32的顶部表面的一部分。

在一些实施例中，第二光吸收层38的表面粗糙度可大于第二钝化层16的第一表面161的表面粗糙度,以便增加第三钝化层18与第二光吸收层38(和第二电路层3)之间的接合力或附着力，且降低第三钝化层18与第二光吸收层38(和第二电路层3)之间的分层风险，这改进了半导体装置1的良品率。另外，在一些实施例中，第二光吸收层38具有暗或黑色色彩，而第二钝化层16和第三钝化层18是基本透明的。可通过透明钝化层16和18观察第二光吸收层38，以进行定位和缺陷检测。

如图1中所示，第二光吸收层38可界定至少一个第二通孔381。第二通孔381贯穿第二光吸收层38，以便暴露第二电路层3的区3a。

第三钝化层18位于第二钝化层16的第一表面161以及第二光吸收层38上，并覆盖所述第一表面161和所述第二光吸收层38。第三钝化层18可包含光阻层、经固化光敏材料、经固化光可成像电介质(PID)材料，例如包含光引发剂的环氧树脂或聚酰亚胺(PI)，或其两个或多个的组合，或由上述材料形成。第三钝化层18可以膜形式或以液体形式提供。举例来说，第三钝化层18可由“正”作用材料或“负”作用光可成像材料(例如环氧树脂或丙烯酸树脂)形成。

第三钝化层18的材料可与第二钝化层16的材料相同或不同。第三钝化层18具有第一表面181和与第一表面181相对的第二表面182，且界定至少一个第三开口183。在一些实施例中，第三钝化层18的第二表面182直接接触第二钝化层16的第一表面161，以便增强其间的粘合力。另外，第三钝化层18的第三开口183贯穿第三钝化层18，且对应于第二光吸收层38的第二通孔381，以便暴露第二电路层3的区3a。

在一些实施例中，在制造工艺期间，第二光吸收层38可吸收到达第二光吸收层38的大多数或所有光束。因此，照在第三钝化层18上的原始光束不受第二光吸收层38所反射的光束影响。不形成节结。因此，即使在第三开口183的直径极小时，也可精确地形成第三钝化层18的第三开口183而无缺陷。

凸块衬垫4中的每一者位在由第三钝化层18以及第二光吸收层38的第二通孔381界定的相应第三开口183中，以及第二电路层3的区3a上。凸块衬垫4可从第三钝化层18的第一表面181突出。凸块衬垫4可包含多个金属层。如图1中所示，凸块衬垫40包含第三晶种层42、第三金属层44、第四金属层46和第五金属层48。第三晶种层42的材料可包含(例如)钛-铜(Ti-Cu)合金。第三金属层44的材料可包含(例如)铜(Cu)。第四金属层46的材料可包含(例如)镍(Ni)。第五金属层48的材料可包含(例如)金(Au)。其它材料可另外或替代地用于所述金属层。第三金属层44、第四金属层46和第五金属层48可通过例如溅镀和电镀形成，且因此，可具有低厚度。在一或多个实施例中，第五金属层48的材料可包含(例如)锡(Sn)，且凸块衬垫4可进一步包含锡层上的银层。第三钝化层18的第三开口183中的凸块衬垫4的底部部分(包含第三晶种层42和第三金属层44)可接触并电连接到第二电路层3的区3a。

外部连接件5(例如焊料球)中的每一者位于相应凸块衬垫4的第五金属层48上，以用于外部连接。在一些实施例中，外部连接件5可大体上为半球形状。在一些实施例中，外部连接件5的高度可减小，以在例如栅格阵列封装(LGA)中使用。

根据本发明的至少一些实施例，如图1中所说明的实施例中示出，由于第一电路层2的第一金属层26的至少一部分被第一光吸收层28覆盖，因此第一光吸收层28不反射光束或反射少量光束。因此，可减少或避免第一电路层2的第一金属层26所反射的光束。因此，可减少或避免第二开口163中的第二钝化层16的节结，且可使第二导电通孔31的良品率改进例如大于约30％、大于约40％、大于约50％、大于约60％，或大于约70％。

图2说明图1的第一光吸收层28的顶部表面的扫描电子显微镜(SEM)图像。第一光吸收层28在其顶部表面上具有毛状体形状微观结构(trichome shape microstructure)。因此，第一光吸收层28的顶部表面可具有例如约100nm到约400μm、约200nm到约500nm，或约100nm到约500nm的表面粗糙度(Ra)。比较起来，第一钝化层14的第一表面141可具有例如约1nm到约100nm、约2nm到约50nm、约5nm到约30nm，或约8nm到约26nm的表面粗糙度(Ra)。因此，第一光吸收层28的表面粗糙度大于第一钝化层14的表面粗糙度。类似地，第二光吸收层38的表面粗糙度大于第二钝化层16的表面粗糙度。

图3说明根据本发明的一些实施例的半导体装置1a的实例的截面视图。图3的半导体装置1a类似于如图1中所示的半导体装置1，不同之处在于第二电路层3和第三钝化层18被省略。凸块衬垫4中的每一者位于在第二钝化层16的第二开口163以及第一光吸收层28的第一通孔281中的第一电路层2的第一区2a上。凸块衬垫4可从第二钝化层16的第一表面161突出。

图4说明根据本发明的一些实施例的半导体装置1b的实例的截面视图。图4的半导体装置1b类似于如图1中所示的半导体装置1，不同之处在于基底元件10a、第一晶种层20a和第二晶种层30a的结构。如图4中所示，基底元件10a是半导体裸片。半导体装置1b进一步包含封装体(encapsulant)11，其覆盖基底元件10a和第一钝化层14。在一些实施例中，基底元件10a的第一表面101a与封装体11的第一表面111大体上共面，其两者与第一钝化层14的第二表面142接触。

第一晶种层20a是单层结构，且可包含例如钛-铜(Ti-Cu)合金。第一光吸收层28并不延伸到或覆盖第一晶种层20a的侧表面201a。第一光吸收层28可接触第一晶种层20a的顶部表面的至少一部分。第一光吸收层28的侧表面282可与第一晶种层20a的侧表面201a大体上共面。类似地，第二晶种层30a是单层结构，且可包含例如钛-铜(Ti-Cu)合金。第二光吸收层38并不延伸到或覆盖第二晶种层30a的侧表面301a。第二光吸收层38可接触第二晶种层30a的顶部表面的一部分，且第二光吸收层38的侧表面382可与第二晶种层30a的侧表面301a大体上共面。

图5说明根据本发明的一些实施例的半导体装置1c的实例的截面视图。图5的半导体装置1c类似于如图1中所示的半导体装置1，不同之处在于半导体装置1c进一步包含第三电路层6和第四钝化层19。第三电路层6位在第三钝化层18第三开口183中，以及第三钝化层18上，以便电连接第二电路层3。第四钝化层19位于第三钝化层18和第三电路层6上并覆盖所述第三钝化层18和所述第三电路层6。凸块衬垫4中的每一者位在由第四钝化层19界定的相应第四开口193中以及第三电路层6上。

图6说明根据本发明的一些实施例的半导体装置1d的实例的截面视图。图6的半导体装置1d类似于如图1中所示的半导体装置1，不同之处在于第三钝化层18被省略。

图7说明根据本发明的一些实施例的半导体装置1e的实例的截面视图。图7的半导体装置1e类似于如图1中所示的半导体装置1，不同之处在于外部连接件5a的高度可减小以在例如栅格阵列封装(LGA)中使用。

图8到图31说明根据本发明的一些实施例的用于制造半导体装置的方法的实例的各个阶段。在所说明的实施例中，所述方法用以制造半导体装置，例如图1和图1A中所示的半导体装置1。参看图8，提供至少一个基底元件10。基底元件10可为衬底或半导体晶片，且包含第一表面101以及邻近于第一表面101的至少一个导电垫12。基底元件10的材料可包含(例如)半导体材料(例如硅)、玻璃、陶瓷、有机材料、金属(例如Cu、Ni、Ag-与Sn的组合、以及Pd)，或其两个或多个的组合。

接着，例如通过涂覆(coating)来在基底元件10上形成至少一个钝化层(例如第一钝化层14)。在一些实施例中，第一钝化层14形成于基底元件10的第一表面101上并覆盖所述第一表面101。第一钝化层14可包含光阻层、经固化光敏材料、经固化光可成像电介质(PID)材料，例如包含光引发剂的环氧树脂或聚酰亚胺(PI)，或其两个或多个的组合，或由上述材料形成。第一钝化层14可以膜形式或以液体形式提供。举例来说，第一钝化层14可由“正”作用材料或“负”作用光可成像材料(例如环氧树脂或丙烯酸树脂)形成。第一钝化层14具有第一表面141以及与第一表面141相对的第二表面142。在一些实施例中，第一钝化层14的第二表面142接触基底元件10的第一表面101。

接着，在第一钝化层14中形成至少一个第一开口143。第一开口143贯穿第一钝化层14，以便暴露基底元件10的一部分(例如导电垫12)。

图9说明根据本发明的一些实施例的图8中描绘的基底元件10和第一钝化层14的示意性透视图。基底元件10的形状可为例如矩形或正方形。

图10说明根据本发明的一些实施例的基底元件10a和第一钝化层14a的示意性透视图。基底元件10a的形状可为例如圆形或椭圆形。

参看图11，至少一个第一导电层(例如晶种层20b)形成于钝化层(例如第一钝化层14)中，以电连接基底元件10。在一些实施例中，第一导电层可为晶种层20b。例如通过物理气相沉积(physical vapor deposition,PVD)，将晶种层20b形成于在第一钝化层14的第一开口143中的基底元件10的导电垫12上，以便电连接基底元件10。另外，晶种层20b还形成于第一钝化层14的第一表面141上。在一些实施例中，晶种层20b可为双层结构，且可包含下部层22和顶部层24a。下部层22的材料可为钛(Ti)，且顶部层24a的材料可为铜(Cu)。

参看图12，光吸收层25形成于第一导电层(例如晶种层20b)的顶部层24a上。在一些实施例中，光吸收层25为黑色或棕色层，其可吸收辐射源(例如UV源)所发出且到达光吸收层25的大多数或所有光束。也就是说，光吸收层25反射很少或不反射光束。在一些实施例中，使晶种层20b的顶部层24a的顶部部分氧化，从而形成光吸收层25。此类氧化工艺可通过例如将化学反应混合物(例如氢氯酸(HCl)与硫酸(H₂SO₄)的混合物)施加到晶种层20b的顶部层24a的顶部表面来执行，其可为黑色或棕色氧化物预处理。因此，光吸收层25是氧化物层(例如氧化铜)。另外，晶种层20b的顶部层24a的底部部分不氧化，且变为具有与顶部层24a相同的材料(例如铜)的上部层24。因此，光吸收层25位于上部层24上。应理解，光吸收层25可包含作为第一导电层(例如晶种层20b)的一部分，或光吸收层25可为附着或形成于第一导电层(例如晶种层20b)上的额外层。

参看图13，例如通过涂覆将第一光阻层70施加在光吸收层25上。第一光阻层70可由例如“正”作用材料形成。在第一光阻层70上方施加第一光掩模72。第一光掩模72界定至少一个通孔721，其贯穿第一光掩模72。从辐射源(例如UV源)发出的光束74通过第一光掩模72的通孔721施加到第一光阻层70。也就是说，第一光阻层70的对应于第一光掩模72的通孔721(例如在其之下)的部分由光束74辐射，且是变为可溶于显影剂(例如有机溶剂)的暴露部分。第一光阻层70的对应于第一光掩模72的固体部分(例如在其下方)的另一部分不由光束74辐射，且是不可溶于显影剂的未暴露部分。

在此类暴露工艺期间，位于第一光阻层70之下的光吸收层25为黑色或棕色层，其可吸收到达光吸收层25的大多数或所有光束。也就是说，很少或无光束74通过光吸收层25反射回到第一光阻层70。因此，辐射在第一光阻层70上的沿原始向下路径的光束74不受反射光束影响。因此，即使在暴露部分的大小极小时，也可精确地形成第一光阻层70的暴露部分而无缺陷。

参看图14，去除第一光掩模72。通过将显影剂施加到第一光阻层70以便溶解和去除第一光阻层70的暴露部分来进行显影工艺。因此，形成贯穿第一光阻层70的至少一个通孔701。第一光阻层70的通孔701的大小和位置对应于第一光掩模72(图13)的通孔721的大小和位置。第一光阻层70的通孔701与第一钝化层14的第一开口143连通，使得光吸收层25的一部分从第一光阻层70的通孔701暴露。应注意，由于第一光阻层70的暴露部分可精确地形成而无缺陷，因此不存在形成于第一光阻层70的通孔701中的节结。因此，可精确地形成第一光阻层70的通孔701而无缺陷。

参看图15，对光吸收层25执行表面闪光蚀刻工艺(surface flashing etchingprocess)，其中第一光阻层70充当掩模。在光吸收层25上，在对应于第一光阻层70的通孔701的位置处形成通孔251，且其贯穿光吸收层25。上部层24的顶部表面的一部分在通孔251中暴露。同时，光吸收层25的通孔251中的晶种层20b变为第一晶种层20，其为包含下部层22和上部层24的双层结构。

参看图16，至少一个第二导电层(例如第一金属层26)形成于在光吸收层25的通孔251和第一光阻层70的通孔701中的第一晶种层20的上部层24上，以便电连接第一导电层(例如第一晶种层20)。第一金属层26的材料可为铜(Cu)。

参看图17，接着例如通过剥除来去除第一光阻层70。接着，对晶种层20b执行局部闪光蚀刻工艺(包含光吸收层25、上部层24和下部层22)，其中第一金属层26充当掩模。同时可形成第一电路层2。第一电路层2位于在第一钝化层14的第一开口143中的基底元件10的导电垫12上，以及第一钝化层14上。在一些实施例中，第一电路层2的一部分位在第一钝化层14的第一开口143中，以便形成第一导电通孔21，且第一电路层2的另一部分位于第一钝化层14的第一表面141上，以便形成第一经图案化层23，其可包含至少一个迹线和/或至少一个垫。第一导电通孔21电连接到并接触基底元件10的导电垫12，且第一导电通孔21位在第一钝化层14中。第一导电通孔21和第一经图案化层23可一体且同时形成，且第一经图案化层23通过第一导电通孔21电连接到基底元件10的导电垫12。

如图17中所示，第一电路层2包含第一晶种层20和第一金属层26。第一晶种层20位于在第一开口143中的基底元件10的导电垫12上，和第一钝化层14上，且第一金属层26位于第一晶种层20上。应注意，第一导电通孔21可包含第一晶种层20和第一金属层26，且第一经图案化层23亦可包含第一晶种层20和第一金属层26。另外，下部层22的侧表面221、上部层24的侧表面241a以及第一金属层26的侧表面262a彼此大体上共面。

参看图18，第一光吸收层28形成于第一电路层2上。在一些实施例中，第一光吸收层28为黑色或棕色层，其可吸收辐射源(例如UV源)所发出且到达第一光吸收层28的大多数或所有光束。在一些实施例中，使第一金属层26的顶部表面和侧表面262a氧化，从而形成第一光吸收层28。此类氧化工藝可例如通过施加化学反应混合物(例如氢氯酸(HCl)和硫酸(H₂SO₄)的混合物)来执行，其为黑色或棕色氧化物预处理。因此，第一光吸收层28是氧化物层(例如氧化铜)。在氧化工艺之后，第一光吸收层28位于第一电路层2的第一金属层26的顶部表面261和侧表面262上。应理解，第一光吸收层28可包括作为第一电路层2的一部分，或第一光吸收层28可为附着或形成于第一电路层2上的额外层。

如图18中所示，上部层24的侧表面241a同时可氧化。因此，在氧化工艺之后，第一光吸收层28延伸到并覆盖第一晶种层20的上部层24的侧表面241。另外，下部层22不氧化，使得下部层22的侧表面221从第一光吸收层28暴露。也就是说，第一光吸收层28并不延伸到或覆盖下部层22的侧表面221。如图18中所示，第一金属层26的侧表面262与上部层24的侧表面241大体上共面，其两者与下部层22的侧表面221不共面。第一光吸收层28的侧表面282与下部层22的侧表面221大体上共面。第一光吸收层28可接触下部层22的顶部表面的一部分。应注意，第一光吸收层28的表面粗糙度可大于第一钝化层14的第一表面141的表面粗糙度。另外，在一些实施例中，第一光吸收层28具有暗或黑色色彩，而第一钝化层14是基本透明的。因此，可通过透明钝化层14观察第一光吸收层28，以进行定位和缺陷检测。

参看图19，第二钝化层16形成于第一钝化层14的第一表面141以及第一光吸收层28(和第一电路层2)上。第二钝化层16可包含光阻层、经固化光敏材料、经固化光可成像电介质(PID)材料，例如包含光引发剂的环氧树脂或聚酰亚胺(PI)，或其两个或多个的组合，或由上述材料形成。第二钝化层16可以膜形式或以液体形式提供。举例来说，第二钝化层16可由“正”作用材料或“负”作用光可成像材料(例如环氧树脂或丙烯酸树脂)形成。第二钝化层16的材料可与第一钝化层14的材料相同或不同。第二钝化层16具有第一表面161和与第一表面161相对的第二表面162。在一些实施例中，第二钝化层16的第二表面162直接接触第一钝化层14的第一表面141，以便增强其间的粘合力。

如上所陈述，第一光吸收层28的表面粗糙度大于第一钝化层14的第一表面141的表面粗糙度，以便增加第二钝化层16与第一光吸收层28(和第一电路层2)之间的接合力或附着力，且降低第二钝化层16与第一光吸收层28(和第一电路层2)之间的分层风险，这改进了半导体装置1的良品率。

在第二钝化层16上方提供第二光掩模76。第二光掩模76界定至少一个通孔761，其贯穿第二光掩模76。从辐射源(例如UV源)发出的光束78通过第二光掩模76的通孔761施加到第二钝化层16。也就是说，第二钝化层16的对应于第二光掩模76的通孔761(例如在其之下)的部分由光束78辐射，且是变为可溶于显影剂(例如有机溶剂)的暴露部分。第二钝化层16的对应于第二光掩模76的固体部分(例如在其下方)的另一部分不由光束78辐射，且是变为不可溶于显影剂的未暴露部分。

在此类暴露工艺期间，第一光吸收层28是黑色或棕色层，且可吸收到达第一光吸收层28的大多数或所有光束。也就是说，很少或无光束78通过第一光吸收层28反射回到第二钝化层16。因此，辐射在第二钝化层16上的沿原始向下路径的光束78不受反射光束影响。因此，即使在暴露部分的大小极小时，也可精确地形成第二钝化层16的暴露部分而无缺陷。

参看图20，去除第二光掩模76。通过将显影剂施加到第二钝化层16以便溶解和去除第二钝化层16的暴露部分来进行显影工艺。因此，形成贯穿第二钝化层16的至少一个第二开口163。第二钝化层16的第二开口163的大小和位置对应于第二光掩模76(图19)的通孔761的大小和位置。同时，第一光吸收层28的一部分从第二钝化层16的第二开口163暴露。应注意，由于第二钝化层16的暴露部分可精确地形成而无缺陷，因此不存在形成于第二钝化层16的第二开口163中的节结。因此，可精确地形成第二钝化层16的第二开口163而无缺陷。

对第一光吸收层28执行表面闪光蚀刻工艺，其中第二钝化层16充当掩模。去除第一光吸收层28的暴露部分，以便形成至少一个第一通孔281。第一通孔281形成于第一光吸收层28上，在对应于第二钝化层16的第二开口163的位置处，且贯穿第一光吸收层28。第一电路层2的第一区2a在第一光吸收层28的第一通孔281中暴露。也就是说，第一电路层2的第一区2a未被第一光吸收层28覆盖。另外，第一电路层2进一步包含被第一光吸收层28覆盖的第二区2b。由于第一光吸收层28的第一通孔281是通过蚀刻形成的，因此第一电路层2的第一区2a的表面粗糙度大于第一电路层2的第二区2b的表面粗糙度。

晶种层30b形成于钝化层(例如第二钝化层16)中，以电连接第一电路层2。在一些实施例中，晶种层30b形成于在第二钝化层16的第二开口163以及第一光吸收层28的第一通孔281中的第一电路层2的第二区2b上。另外，晶种层30b还形成于第二钝化层16的第一表面161上。在一些实施例中，晶种层30b可为双层结构，且可包含下部层32和顶部层34a。下部层32的材料可为钛(Ti)，且顶部层34a的材料可为铜(Cu)。

参看图21，光吸收层35形成于晶种层30b的顶部层34a上。在一些实施例中，光吸收层35为黑色或棕色层，其可吸收辐射源(例如UV源)所发出且到达光吸收层35的大多数或所有光束。也就是说，光吸收层35很少或不反射光束。在一些实施例中，使晶种层30b的顶部层34a的顶部部分氧化，从而形成光吸收层35。因此，光吸收层35是氧化物层(例如氧化铜)。另外，晶种层30b的顶部层34a的底部部分不氧化，且变为具有与顶部层34a相同的材料(例如铜)的上部层34。因此，光吸收层35位于上部层34上。应理解，光吸收层35可包括作为晶种层30b的一部分，或光吸收层35可为附着或形成于晶种层30b上的额外层。

参看图22，在光吸收层35上施加第二光阻层80。第二光阻层80可由“正”作用材料形成。接着，在第二光阻层80上方提供第三光掩模82。第三光掩模82界定至少一个通孔821，其贯穿第三光掩模82。从辐射源(例如UV源)发出的光束84通过第三光掩模82的通孔821施加到第二光阻层80。也就是说，第二光阻层80的对应于第三光掩模82的通孔821(例如在其下方)的部分不由光束84辐射，且是变为可溶于显影剂的暴露部分。第二光阻层80的对应于第三光掩模82的固体部分(例如在其下方)的另一部分不由光束84辐射，且是不可溶于显影剂的未暴露部分。

在此类暴露工艺期间，位于第二光阻层80之下的光吸收层35为黑色或棕色层，其可吸收到达光吸收层35的大多数或所有光束。也就是说，很少或无光束84通过光吸收层35反射回到第二光阻层80。因此，辐射在第二光阻层80上的沿原始向下路径的光束84不受反射光束影响。因此，即使在暴露部分的大小极小时，也可精确地形成第二光阻层80的暴露部分而无缺陷。

参看图23，去除第二光掩模82。接着，通过将显影剂施加到第二光阻层80以便溶解和去除第二光阻层80的暴露部分来进行显影工艺。因此，形成贯穿第二光阻层80的至少一个通孔801。第二光阻层80的通孔801与第二钝化层16的第二开口163连通，使得光吸收层35的一部分从第二光阻层80的通孔801暴露。应注意，由于第二光阻层80的暴露部分可精确地形成而无缺陷，因此不存在形成于第二光阻层80的通孔801中的节结。因此，可精确地形成第二光阻层80的通孔801而无缺陷。

接着，对光吸收层35执行表面闪光蚀刻工艺，其中第二光阻层80充当掩模。在光吸收层35上，在对应于第二光阻层80的通孔801的位置处形成通孔351，且其贯穿光吸收层25。上部层34的顶部表面的至少一部分在通孔351中暴露。光吸收层35的通孔351中的晶种层30b变为第二晶种层30，其为包含下部层32和上部层34的双层结构。

参看图24，第二金属层36形成于在光吸收层35的通孔351和第二光阻层80的通孔801中的第二晶种层30的上部层34上，，以便电连接第一电路层2。第二金属层36的材料可为铜(Cu)。

参看图25，接着例如通过剥除来去除第二光阻层80。接着，对晶种层30b执行局部闪光蚀刻工艺(包含光吸收层35、上部层34和下部层32)，其中第二金属层36充当掩模。同时可形成第二电路层3。第二电路层3位于在第二钝化层16的第二开口163中的第一电路层2的第一区2a上，以及第二钝化层16上。在一些实施例中，第二电路层3的一部分位在第二钝化层16的第二开口163中，以便形成第二导电通孔31。第二电路层3的另一部分位于第二钝化层16的第一表面161上，以便形成第二经图案化层33，其可包含至少一个迹线和/或至少一个垫。第二导电通孔31电连接到并接触第一电路层2的第一区2a，且第二导电通孔31位在第二钝化层16中。第二导电通孔31和第二经图案化层33可一体且同时形成。第二经图案化层33通过第二导电通孔31电连接到第一电路层2。

如图25中所示，第二电路层3包含第二晶种层30和第二金属层36。应注意，第二导电通孔31可包含第二晶种层30和第二金属层36，且第二经图案化层33还可包含第二晶种层30和第二金属层36。

第二光吸收层38形成于第二电路层3上。在一些实施例中，第二光吸收层38为黑色或棕色层，其可吸收辐射源(例如UV源)所发出且到达第二光吸收层38的大多数或所有光束。在一些实施例中，使第二金属层36的顶部表面和侧表面氧化，从而形成第二光吸收层38。因此，第二光吸收层38是氧化物层(例如氧化铜)。在氧化工藝之后，第二光吸收层38位于第二电路层3的第二金属层36的顶部表面361和侧表面362上。应理解，第二光吸收层38可包括作为第二电路层3的一部分，或第二光吸收层38可为附着或形成于第二电路层3上的额外层。

如图25中所示，上部层24的侧表面也同时可氧化。因此，在氧化工藝之后，第第二光吸收层38延伸到并覆盖第二晶种层30的上部层34的侧表面341。另外，下部层32不氧化，使得下部层32的侧表面321从第二光吸收层38暴露。也就是说，第二光吸收层38并不延伸到或覆盖下部层32的侧表面321。如图25中所示，第二金属层36的侧表面362与上部层34的侧表面341大体上共面，其两者与下部层32的侧表面321不共面。第二光吸收层38的侧表面382与下部层32的侧表面321大体上共面。

在一些实施例中，第一电路层2可被称作第一导电层，且第二电路层3可被称作第二导电层。第二导电层(例如第二电路层3)在第一光吸收层28的第一通孔281中接触第一导电层(例如第一电路层2)。

参看图26，第三钝化层18形成于第二钝化层16的第一表面161以及第二光吸收层38(和第二电路层3)上。第三钝化层18的材料可与第二钝化层16的材料相同或不同。第三钝化层18具有第一表面181和与第一表面181相对的第二表面182。

在第三钝化层18上方提供第四光掩模86。第四光掩模86界定至少一个通孔861，其贯穿第四光掩模86。从辐射源(例如UV源)发出的光束88通过第四光掩模86的通孔861施加到第三钝化层18。也就是说，第三钝化层18的对应于第四光掩模86的通孔861(例如在其下方)的部分由光束88辐射，且是变为可溶于显影剂的暴露部分。第三钝化层18的对应于第四光掩模86的固体部分(例如在其下方)的另一部分不由光束88辐射，且是不可溶于显影剂的未暴露部分。

在此类暴露工艺期间，第二光吸收层38是黑色或棕色层，且可吸收到达第二光吸收层38的大多数或所有光束。也就是说，很少或无光束88通过第二光吸收层38反射回到第三钝化层18。因此，辐射在第三钝化层18上的沿原始向下路径的光束88不受反射光束影响。因此，即使在暴露部分的大小极小时，也可精确地形成第三钝化层18的暴露部分而无缺陷。

参看图27，去除第四光掩模78。接着，通过将显影剂施加到第三钝化层18以便溶解和去除第第三钝化层18的暴露部分来进行显影工艺。因此，形成至少一个第三开口183，其贯穿第三钝化层18。应注意，由于第三钝化层18的暴露部分可精确地形成而无缺陷，因此不存在形成于第三钝化层18的第三开口183中的节结。第二光吸收层38的至少一部分从第三钝化层18的第三开口183暴露。

对第二光吸收层38执行表面闪光蚀刻工艺，其中第三钝化层18充当掩模。去除第二光吸收层38的暴露部分，以便形成至少一个第二通孔381。第二通孔381形成于第二光吸收层38上，在对应于第三钝化层18的第三开口183的位置处，且贯穿第二光吸收层38。第二电路层3的区3a在第二光吸收层38的第二通孔381中暴露。

参看图28，第三晶种层42形成于在第三钝化层18的第三开口183以及第二光吸收层38的第二通孔381中的第二电路层3的区3a上。另外，第三晶种层42还形成于第三钝化层18的第一表面181上。第三晶种层42的材料可包含(例如)钛-铜(Ti-Cu)合金。第三光阻层90形成于第三晶种层42上。第三光阻层90界定对应于第三钝化层18的第三开口183的至少一个通孔901。

参看图29，第三金属层44、第四金属层46和第五金属层48形成于第三光阻层90的通孔901中。第三金属层44的材料可包含(例如)铜。第四金属层46的材料可包含(例如)镍(Ni)。第五金属层48的材料可包含(例如)金(Au)。其它材料可另外或替代地用于所述金属层。第三金属层44、第四金属层46和第五金属层48可通过例如溅镀和电镀形成，且因此可具有较小厚度。

参看图30，接着例如通过剥除来去除第三光阻层90。对第三晶种层42执行局部闪光蚀刻工艺，其中第五金属层48充当掩模。同时可形成至少一个凸块衬垫4。凸块衬垫4位在由第三钝化层18界定的相应第三开口183以及第二光吸收层38的第二通孔381中，以及第二电路层3的区3a上。凸块衬垫4可从第三钝化层18的第一表面181突出。凸块衬垫40包含第三晶种层42、第三金属层44、第四金属层46和第五金属层48。

参看图31，至少一个外部连接件5(例如焊料球)位于相应凸块衬垫4的第五金属层48上以用于外部连接。在一些实施例中，外部连接件5可大体上为半球形状。接着，可进行分离工艺(singulation process)，从而形成如图1和图1A中所示的半导体装置1。

除非另外规定，否则例如“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧”、“较高”、“下部”、“上部”、“上面”、“下面”等空间描述相对于图中所示的定向加以指示。应理解，本文中所使用的空间描述仅是出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本发明的实施例的优点是不因此布置而有偏差。

如本文中所使用，术语“大致”、“大体上”、“大体”和“约”用于描述和解释小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形明确发生的情况以及其中事件或情形极接近于发生的情况。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同。

如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为这两个表面是共面的或大体上共面。

另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利和简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。

虽然已参考本发明的特定实施例描述并说明本发明，但这些描述和说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本发明的真实精神和范围的情况下，作出各种改变且取代等效物。所述图解可能未必按比例绘制。归因于制造工艺和容差，本发明中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本发明的其它实施例。应将本说明书和图式视为说明性的而非限制性的。可做出修改，以使具体情况、材料、物质组成、方法或工艺适应于本发明的目标、精神和范围。所有所述修改都既定在所附权利要求书的范围内。虽然本文中所揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本发明的限制。

Claims (20)

1.一种半导体装置，其包括：

至少一个基底元件，其包含至少一个导电垫；

至少一个钝化层，其位于所述基底元件上；

至少一个电路层，其电连接到所述导电垫，且位在所述钝化层中；以及

至少一个光吸收层，其位于所述电路层上。

2.根据权利要求1所述的半导体装置，其中所述钝化层是光阻层。

3.根据权利要求1所述的半导体装置，其中所述光吸收层是黑色或棕色层。

4.根据权利要求1所述的半导体装置，其中所述光吸收层是氧化物层，其为所述电路层的氧化部分。

5.根据权利要求1所述的半导体装置，其中所述至少一个钝化层包含第一钝化层，其界定至少一个第一开口以暴露所述基底元件的所述导电垫，所述至少一个电路层包含第一电路层，其位于在所述第一开口中的所述基底元件的所述导电垫上，且位在所述第一钝化层上，且所述至少一个光吸收层包含位于所述第一电路层上的第一光吸收层。

6.根据权利要求5所述的半导体装置，其中所述第一电路层包含第一晶种层和第一金属层，所述第一晶种层位于在所述第一开口中的所述基底元件的所述导电垫上，且位在所述第一钝化层上，所述第一金属层位于所述第一晶种层上，且所述第一光吸收层位于所述第一金属层的顶部表面和侧表面上。

7.根据权利要求6所述的半导体装置，其中所述第一光吸收层延伸到所述第一晶种层的侧表面的至少一部分。

8.根据权利要求6所述的半导体装置，其中所述第一晶种层包含下部层和上部层，所述第一光吸收层延伸到所述第一晶种层的所述上部层的侧表面。

9.根据权利要求8所述的半导体装置，其中所述第一晶种层的所述下部层的侧表面从所述第一光吸收层暴露。

10.根据权利要求5所述的半导体装置，其中所述第一光吸收层界定至少一个第一通孔，所述至少一个钝化层进一步包含位于所述第一钝化层上的第二钝化层，所述第二钝化层界定至少一个第二开口，其对应于所述第一光吸收层的所述第一通孔以暴露所述第一电路层的第一区，且所述至少一个电路层进一步包含第二电路层，其位在所述第二钝化层的所述第二开口中，且直接接触所述第一电路层的所述第一区。

11.根据权利要求10所述的半导体装置，其中所述第一电路层包含由所述第一光吸收层覆盖的第二区，所述第一电路层的所述第一区的表面粗糙度大于所述第一电路层的所述第二区的表面粗糙度。

12.根据权利要求1所述的半导体装置，其中所述光吸收层覆盖所述电路层的顶部表面和侧表面。

13.根据权利要求1所述的半导体装置，其中所述光吸收层在其表面上具有毛状体形状。

14.根据权利要求1所述的半导体装置，其进一步包括覆盖所述基底元件和所述钝化层的封装体。

15.一种用于制造半导体装置的方法，其包括：

(a)形成至少一个钝化层在基底元件上；

(b)形成至少一个第一导电层在所述钝化层中，以电连接到所述基底元件；

(c)形成至少一个光吸收层在所述第一导电层上；以及

(d)形成至少一个第二导电层，以电连接到所述第一导电层。

16.根据权利要求15所述的方法，其中在(b)中，所述第一导电层是第一电路层，且在(d)中，所述第二导电层是第二电路层。

17.根据权利要求15所述的方法，其中(a)包括形成第一钝化层在所述基底元件上，其中所述第一钝化层界定至少一个第一开口以暴露所述基底元件的一部分；

其中在(b)中，所述第一导电层形成于所述第一钝化层的所述第一开口中，以电连接到所述基底元件；

其中在(c)之后，所述方法进一步包括：

(c1)形成第二钝化层在所述第一钝化层和所述第一导电层上，其中所述第二钝化层界定至少一个第二开口；且

其中在(d)中，所述第二导电层形成于所述第二钝化层的所述至少一个第二开口中。

18.根据权利要求15所述的方法，其中在(b)中，所述第一导电层是第一电路层的第一晶种层，且在(d)中，所述第二导电层是所述第一电路层的第一金属层。

19.根据权利要求15所述的方法，其中(c)包括使所述第一导电层的一部分氧化，从而形成所述光吸收层。

20.根据权利要求15所述的方法，其中在(c)之后，所述方法进一步包括：

(c1)去除所述光吸收层的一部分以形成通孔，以暴露所述第一导电层的一部分；

其中在(d)中，所述第二导电层接触位在所述通孔中的所述第一导电层。