[go: up one dir, main page]

CN108400698A - 用于电子设备的电路布置 - Google Patents

用于电子设备的电路布置 Download PDF

Info

Publication number
CN108400698A
CN108400698A CN201810111295.8A CN201810111295A CN108400698A CN 108400698 A CN108400698 A CN 108400698A CN 201810111295 A CN201810111295 A CN 201810111295A CN 108400698 A CN108400698 A CN 108400698A
Authority
CN
China
Prior art keywords
circuit arrangement
semiconductor
loss
semiconductor element
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810111295.8A
Other languages
English (en)
Other versions
CN108400698B (zh
Inventor
A·阿佩斯迈尔
J·阿萨姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Audi AG
Original Assignee
Audi AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Audi AG filed Critical Audi AG
Publication of CN108400698A publication Critical patent/CN108400698A/zh
Application granted granted Critical
Publication of CN108400698B publication Critical patent/CN108400698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/30—Side-by-side or stacked arrangements
    • H10W90/00—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H10W72/5363—
    • H10W72/5473—
    • H10W90/753—
    • H10W90/754—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种用于电子设备的电路布置(2)，该电路布置具有至少两个彼此并联连接的、同类的半导体元件(10、14、16、20)，其中，至少一个第一半导体元件(10、14、16、20)具有第一特性，至少一个第二半导体元件(10、14、16、20)具有第二特性，其中，两个特性中的任意一个由至少一个损耗功率限定，其中，至少一个第一半导体元件(10、14、16、20)的至少一个损耗功率具有第一值，其中，至少一个第二半导体元件(10、14、16、20)的至少一个损耗功率具有第二值，其中，至少一个损耗功率的两个值不同。

Description

用于电子设备的电路布置
技术领域
本发明涉及一种用于电子设备的电路布置。
背景技术
电子的功率模块例如可以被设计为B6-桥或单个的半桥。该功率模块在此原则上包括多个物理上并联的半导体元件、例如IGBT或MOSFET，利用这些半导体元件提供分别需要的电流。在此这些半导体元件体由相同的类型形成以及例如形成为带有前置的硅-二极管的硅-IGBT。另选地，碳化硅-二极管可以与硅-IGBT并联。然而，该并联连接的半导体元件总是来自同一制造厂并且是相同的类型。在该功率模块中还尝试，通过所有并联连接的半导体元件尽可能对称地分配电流。该功率模块原则上在导通损耗/正向损耗和开关损耗方面进行折衷的情况下被优化。由此可以使用权衡特征曲线中的仅一个点，其中，功率模块的特性基于仅一种类型的半导体元件的设计的折衷。
发明内容
在这个背景下，本发明的目的是，对功率模块的特性进行调整。
上述目的通过具有独立权利要求1的特征的电路布置实现。由从属权利要求和说明书中得到电路布置的实施形式。
根据本发明的电子电路布置、例如功率模块被设计用于电子设备，并具有至少两个彼此并联连接的或布置的、同类的半导体元件或者说半导体组件，其中，至少一个第一半导体元件具有第一特性，至少一个第二半导体元件具有第二特性，其中，两个特性中的任意一个由至少一个损耗功率限定。至少一个第一半导体元件的至少一个损耗功率具有第一值，而至少一个第二半导体元件的至少一个损耗功率具有第二值，其中，至少一个损耗功率的两个值不同。
至少两个彼此并联连接的半导体元件被设计为同类的，这原则上意味着，所述至少两个半导体元件是相同类型的、例如半导体类型和/或包括相同的电路技术方面的机构或者说构造。但是还提出，所述至少两个同类的半导体元件即使在至少两个半导体元件存在相同的结构或者说构造时在至少一个特性方面、通常在损耗功率方面和进而在至少一个物理特性方面也彼此不同。两个同类的半导体元件通常要么是有源的半导体元件要么是无源的半导体元件。
在设计方案中，第一损耗功率被设计为或限定为导通损耗，第二损耗功率被设计为或限定为开关损耗。由此，至少两个彼此并联连接的、同类的半导体元件至少在其作为至少一个损耗功率的导通损耗和/或开关损耗方面并进而在运行参量方面不同，但是在其它情况下是同类的。
在此，至少一个第一半导体元件具有带有第一值的导通损耗，该第一值高于至少一个第二半导体元件的导通损耗的第二值，该第二半导体元件被设计为与第一半导体元件是同类的，其中，所述至少一个第一半导体元件具有带有第一值的开关损耗，该第一值低于至少一个第二半导体元件的开关损耗的第二值。
至少一个第二半导体元件相应地具有导通损耗，该导通损耗具有比至少一个第一半导体元件的导通损耗的第一值低的第二值，其中，被设计为与第一半导体元件是同类的至少一个第二半导体元件具有开关损耗，该开关损耗具有比至少一个第一半导体元件的开关损耗的第一值高的第二值。
此外还可能的是，两个同类的半导体元件直接并联/并排连接，这两个同类的半导体元件的对于至少一个特性和/或损耗功率的值彼此不同。
至少两个半导体元件例如被设计为具有集成门电极的双极型晶体管(IGBT)。
另选或补充地，至少两个半导体元件例如被设计为金属氧化物半导体场效应晶体管(MOSFET)。
因此可能的是，两个并联连接的半导体元件被设计为具有集成门电极的双极型晶体管并因此是同类的，该具有集成门电极的双极型晶体管具有至少一个不同的特性或损耗功率、即导通损耗和/或开关损耗。此外还可能的是，两个并联连接的半导体元件被设计为金属氧化物半导体场效应晶体管并因此是同类的，该金属氧化物半导体场效应晶体管具有至少一个不同的特性或损耗功率、即导通损耗和/或开关损耗。
此外还可能的是，至少两个半导体元件、即通常具有集成门电极的双极型晶体管(IGBT)或可能情况下的金属氧化物半导体场效应晶体管与作为另外的半导体元件的二极管串联连接，其中，该二极管连接在至少一个半导体元件之前或之后。根据定义的情况，至少一个半导体元件被设计为由半导体材料制成的电子组件，其中，相应的半导体元件包括至少一个电子组件、也就是说一个电子组件或多个电子组件。半导体元件通常被设计为和/或被称为最小可能的、紧凑的电子组件、例如MOSFET、IGBT、晶体管或二极管。
在设计方案中，至少两个同类的半导体元件具有硅、例如碳化硅(SiC)。在另外的设计方案中，至少两个半导体元件具有氮化镓或亚硝酸镓(Galliumnitrit)。
在设计方案中，为至少一个第一半导体元件设有第一特征曲线，该第一特征曲线例如被设计为和/或被称为权衡特征曲线以及显示和/或描述至少一个第一半导体元件的开关损耗和导通损耗的相互关系或者说开关损耗和导通损耗相互间的依赖关系。在设计方案中，为至少一个第二半导体元件设有第二特征曲线，该第二特征曲线显示和/或描述至少一个第二半导体元件的开关损耗和导通损耗的相互关系或者说开关损耗和导通损耗相互间的依赖关系。至少两个所述的且并联连接的半导体元件的两个特征曲线在导通损耗和开关损耗之间的相互关系方面相对彼此错开。
此外另选可能的是，至少两个同类的半导体元件具有相同的特征曲线，其中，在沿着该特征曲线的不同点处使所述至少两个半导体元件运行。
在设计方案中，电路布置被设计为半桥和/或用于控制车辆、例如机动车的设备。
通过设置至少两个彼此并联连接的、同类的、带有至少一个不同的损耗功率的半导体元件，可以为电子的功率模块提供一种混合的电路布置。这种电路布置或相应的功率模块在设计方案中可以用在车辆的不同部位。这例如是在用于转向或变速器控制的12伏特的电压范围中的情况。然而也可以用于高压范围、例如混合动力车辆(HEV)或插电式混合动力汽车(PHEV)中。具有在损耗功率方面彼此不同的、并联连接的半导体元件的电路布置例如可以用于动力脉冲逆变器(Traktionspulswechselrichter)中、电的空调压缩机(eKK)中或直流转换器或DC/DC转换器中。
还设置为，将由同类的、彼此并联连接的半导体元件形成的组合用于电路布置，该半导体元件例如被设计为基于硅、例如碳化硅(SiC)的快速切换MOSFET或例如被设计为IGBT，该IGBT针对导通损耗是最优的。在此还可以对于彼此并联连接的半导体元件考虑不同的、也就是说原则上彼此错开的权衡特征曲线以及权衡点。还可以考虑由具有不同的损耗功率的IGBT形成的组合。在设计方案中，半导体元件与二极管串联连接，但是在使用MOSFET时则不需要与二极管连接。因此可能的是，两个彼此并联连接的半导体元件仅包括MOSFET。另选地，两个彼此并联连接的半导体元件被设计为带有在前面连接的或在后面连接的二极管的IGBT。还可以从效率和最大输出功率中最优地调节权衡点。
具有至少两个彼此并联连接的、同类的半导体元件的电路布置可以用于车辆中的设备。在此提出，在设定这种同类的半导体元件的不同的特性时，在受到载荷的行驶循环中例如该半导体元件的损耗功率以及可能情况下其芯片面积变化，其中，针对并联连接的同类的半导体元件可以设定共同的最小的损耗功率并进而设定最优的效率。
在另一设计方案中，通过由设计为可能情况下带有串联连接的二极管的IGBT的第一半导体元件以及与之并联连接的、设计为MOSFET的第二半导体元件形成的组合可以实现：高的切换速度，以及通过MOSFET在低负荷范围中和通过IGBT在高负荷范围中的好的导通性能。另外在电路布置的正常运行中还可以提供具有改善的过载能力的优化的效率。针对电路布置的需要的面积则可以减小成本和构造空间。
总之，所提出的电路布置的一个可能的实施形式包括至少两个彼此并联连接的半导体元件，这两个半导体元件具有不同的特性，并进而具有至少一个不同类的损耗功率。这例如是如下情况：所述至少两个半导体元件包括不同类型的构造，并由不同材料制成，来自用于半导体材料的不同的晶片或片状的坯件，和/或由不同的制造厂制造。至少两个彼此并联连接的半导体元件还可以一方面具有双极的性能(IGBT)和另一方面具有欧姆的和/或单极的性能(MOSFET)。至少两个彼此在其性能方面不同的半导体元件包括例如硅和/或氮化镓。
本发明的其它优点和设计方案由说明书和附图中得出。
不言而喻，上述的和下面还要说明的特征不仅以相应给出的组合形式还能以其它组合形式或单独地使用，只要不离开本发明的范围。
附图说明
根据附图中的实施形式示意性示出并参照附图示意性及详细地描述本发明。
图1a-图1b在两个不同的示意图中示出根据本发明的电路布置的第一实施形式。
图2a-图2b在两个不同的示意图中示出根据本发明的电路布置的第二实施形式。
图3示出带有特征曲线的图表，该特征曲线被考虑用于电路布置的至少一个实施形式。
相关地且全面地说明附图，为相同的部分分配相同的附图标记。
具体实施方式
图1a示出根据本发明的电路布置2的第一实施形式的第一示意图，图1b示出电路布置2的该第一实施形式的第二示意图。在此，电路布置2被分为正的汇流排或者说正极4、相位6以及负的汇流排或者说负极8，其中，相位6布置在正极4和负极8之间。三个彼此并联连接的半导体元件10、12、14与正极4连接。这三个彼此并联连接的半导体元件10、12、14与另外的三个彼此并联连接的半导体元件16、18、20串联连接。
在此，第一半导体元件10被设计为IGBT，第二半导体元件12被设计为MOSFET，第三半导体元件14被设计为IGBT。第二半导体元件12在至少一个损耗功率方面、即在导通损耗和/或开关损耗方面与另外的与第二半导体元件12并联连接的两个半导体元件10、14不同。此外，设计为IGBT并因此设计为同类的半导体元件10、14的第一半导体元件10和第三半导体元件14同样在至少一个损耗功率方面不同。
第四半导体元件16也被设计为IGBT，第五半导体元件18被设计为MOSFET，第六半导体元件20被设计为IGBT。在这种情况下，第五半导体元件18在至少一个损耗功率方面、即在导通损耗和/或开关损耗方面与另外两个与其并联连接的半导体元件16、18不同。另外还提出，两个都设计为IGBT并因此设计为同类的半导体元件16、20的第四半导体元件16和第六半导体元件20也在至少一个损耗功率方面不同。
还提出，第一半导体元件10与第四半导体元件16串联连接。第二半导体元件12与第五半导体元件18同样串联连接。第三半导体元件14还与第六半导体元件20串联连接。
所有四个设计为IGBT的半导体元件10、14、16、20在其构造、类型和/或电路技术方面都被设计为同类的。在此提出，相应并联连接的第一半导体元件10与第六半导体元件20以及第三半导体元件14与第四半导体元件16在至少一个损耗功率方面不同。
图2a示出根据本发明的电路布置的第二实施形式的第一示意图，图2b示出第二示意图。在此，该电路布置32被分为正的汇流排或者说正极34、相位36以及负的汇流排或者说负极38，其中，相位36布置在正极34和负极38之间。三个彼此并联连接的半导体元件40、42、44与正极34连接。
在此，第一半导体元件40被设计为具有第一特性的IGBT，第二半导体元件42被设计为具有第二特性的IGBT，第三半导体元件44被设计为具有与第一半导体元件40相同的第一特性的IGBT。在此，第二半导体元件42在至少一个损耗功率方面、即在导通损耗和/或开关损耗方面与另外两个半导体元件40、44中的任意一个不同。
在此还可以实现，第二半导体元件42的导通损耗大于另外两个半导体元件40、44之一的对应的导通损耗，而第一半导体元件40和第三半导体元件44的开关损耗分别大于第二半导体元件42的开关损耗。
另外，三个半导体元件40、42、44中的任意一个与二级管41、43、45串联连接。在此可以实现，这三个二级管41、43、45具有相同的特性。然而也可以实现，与第二半导体元件42串联连接的二极管43具有与另外两个二级管41、45中的任意一个不同的特性，该另外的二极管与另外两个半导体元件40、44串联连接，另外两个半导体元件分别在其特性方面与第二半导体元件42不同。
电路布置32还包括第四半导体元件46、第五半导体元件48以及第六半导体元件50。在此，第四半导体元件46也被设计为具有第一特性的IGBT，第五半导体元件48被设计为具有第二特性的IGBT，第六半导体元件50被设计为具有第一特性的IGBT。
因此，具有第二特性的第五半导体元件48在至少一个损耗功率方面、即在开关损耗和/或导通损耗方面与另外两个与其并联连接的半导体元件46、50不同，而该另外两个半导体元件具有第一特性并因此具有至少一个第一损耗功率。
第四半导体元件46还与二极管47串联连接。第五半导体元件48与二极管49串联连接。此外，第六半导体元件50与二极管51串联连接。在此，分别与半导体元件46、50串联连接的两个二极管47、51的特性区别于与第五半导体元件48串联连接的二极管49的特性。
另外，在这个电路布置32的内部设计为：两个具有相同的第一特性的第一半导体元件40和第四半导体元件46串联连接。此外，具有相同的第二特性的第二半导体元件42和第五半导体元件48在此串联连接。具有相同的第一特性的第三半导体元件44和第六半导体元件50在此也串联连接。
在根据本发明的电路布置2、32的所有可能的实施形式中提出，至少两个彼此并联连接的同类的半导体元件10、14、16、20、40、42、44、46、48、50在其特性方面、即在至少一个损耗功率方面彼此不同。这例如在电路布置2的第一实施形式中是这种情况，即两个彼此并联连接的、同类的半导体元件10、14、16、20虽然具有相同的构造并都被设计为IGBT，但是具有不同的特性。
然而也可以实现，两个彼此并联布置的半导体元件40、42、44、46、48、50——例如在第二电路布置32的情况下——虽然具有相同的构造并在此分别被设计为IGBT，但是在至少一个损耗功率方面、即在开关损耗和/或导通损耗方面彼此不同。这是如下情况，即当两个彼此并联布置的半导体元件40、42、44、46、48、50仅在损耗功率方面、即仅在开关损耗或导通损耗方面彼此不同时，但是具有带有分别相同的值的第二损耗功率。
对此参照图3中的图表，其中，沿着横坐标100记录导通损耗(Vce)作为第一损耗功率。沿图3中的图表的纵坐标102记录开关损耗(Eoff)作为第二损耗功率。
在图3中的图表中，第一特征曲线104用于表示第一半导体元件，第二特征曲线106用于表示第二半导体元件。在此提出，两个半导体元件具有相同的构造并且在此例如被设计为IGBT或另选地被设计为MOSFET，因此被设计为同类的半导体元件。两个特征曲线104、106也被称为权衡特征曲线，这两个特征曲线示出对应的半导体元件的导通损耗和开关损耗之间的相互关系。由于两个特征曲线104、106并列地相对彼此错开，所以两个半导体元件在此在其导通损耗以及开关损耗方面彼此不同。
在电路布置的一个实施形式中，这两个同类的半导体元件彼此并联连接。此外，为第一半导体元件沿着第一特征曲线104设定第一权衡点108，为第二半导体元件沿着第二特征曲线106设定第二权衡点110。因此，第一半导体元件具有比第二半导体元件高的导通损耗，而第二半导体元件具有比第一半导体元件高的开关损耗。
在电路布置的另一设计方案中，为两个彼此并联连接的、同类的半导体元件设定相同的权衡特征曲线。在这种情况下，为第一半导体元件设定第一权衡点，为第二半导体元件设定第二权衡点，其中，这两个同类的半导体元件在导通损耗和开关损耗方面都彼此不同。

Claims (11)

1.一种用于电子设备的电路布置，该电路布置具有至少两个彼此并联连接的、同类的半导体元件(10、14、16、20、40、42、44、46、48、50)，其中，至少一个第一半导体元件(10、14、16、20、40、42、44、46、48、50)具有第一特性，至少一个第二半导体元件(10、14、16、20、40、42、44、46、48、50)具有第二特性，其中，两个特性中的任意一个由至少一个损耗功率限定，其中，至少一个第一半导体元件(10、14、16、20、40、42、44、46、48、50)的至少一个损耗功率具有第一值，其中，至少一个第二半导体元件(10、14、16、20、40、42、44、46、48、50)的至少一个损耗功率具有第二值，其中，至少一个损耗功率的两个值不同。
2.根据权利要求1所述的电路布置，其特征在于，第一损耗功率被限定为导通损耗，第二损耗功率被限定为开关损耗。
3.根据权利要求2所述的电路布置，其特征在于，至少一个第一半导体元件(10、14、16、20、40、42、44、46、48、50)具有导通损耗，该导通损耗具有比至少一个第二半导体元件(10、14、16、20、40、42、44、46、48、50)的导通损耗的第二值高的第一值，其中，至少一个第一半导体元件(10、14、16、20、40、42、44、46、48、50)具有开关损耗，该开关损耗具有比至少一个第二半导体元件(10、14、16、20、40、42、44、46、48、50)的开关损耗的第二值低的第一值。
4.根据前述权利要求中任一项所述的电路布置，其特征在于，两个同类的半导体元件(10、14、16、20、40、42、44、46、48、50)直接并联连接，这两个半导体元件的对于至少一个特性的值彼此不同。
5.根据前述权利要求中任一项所述的电路布置，其特征在于，至少两个同类的半导体元件(10、14、16、20、40、42、44、46、48、50)被设计为具有集成门电极的双极型晶体管。
6.根据前述权利要求中任一项所述的电路布置，其特征在于，至少两个同类的半导体元件(10、14、16、20、40、42、44、46、48、50)被设计为金属氧化物半导体场效应晶体管。
7.根据前述权利要求中任一项所述的电路布置，其特征在于，至少两个同类的半导体元件(10、14、16、20、40、42、44、46、48、50)中的至少一个半导体元件(10、14、16、20、40、42、44、46、48、50)与二极管(41、43、45、47、49、51)串联连接。
8.根据前述权利要求中任一项所述的电路布置，其特征在于，至少两个半导体元件(10、14、16、20、40、42、44、46、48、50)具有硅。
9.根据前述权利要求中任一项所述的电路布置，其特征在于，至少两个同类的半导体元件具有氮化镓或亚硝酸镓。
10.根据权利要求2至9中任一项所述的电路布置，其特征在于，为至少一个第一半导体元件(10、14、16、20、40、42、44、46、48、50)设有描述开关损耗和导通损耗的相互关系的第一特征曲线(104、106)，其中，为至少一个第二半导体元件(10、14、16、20、40、42、44、46、48、50)设有描述开关损耗和导通损耗的相互关系的第二特征曲线(104、106)，其中，这两个特征曲线(104、106)相对彼此错开。
11.根据前述权利要求中任一项所述的电路布置，其特征在于，该电路布置被设计为半桥。
CN201810111295.8A 2017-02-06 2018-02-05 用于电子设备的电路布置 Active CN108400698B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017201817.8 2017-02-06
DE102017201817.8A DE102017201817A1 (de) 2017-02-06 2017-02-06 Schaltungsanordnung für ein elektronisches Gerät

Publications (2)

Publication Number Publication Date
CN108400698A true CN108400698A (zh) 2018-08-14
CN108400698B CN108400698B (zh) 2020-08-04

Family

ID=61167908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810111295.8A Active CN108400698B (zh) 2017-02-06 2018-02-05 用于电子设备的电路布置

Country Status (4)

Country Link
US (1) US10439605B2 (zh)
EP (1) EP3358735B1 (zh)
CN (1) CN108400698B (zh)
DE (1) DE102017201817A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7147668B2 (ja) * 2019-04-05 2022-10-05 株式会社デンソー 半導体装置
JP2020170827A (ja) * 2019-04-05 2020-10-15 株式会社デンソー 半導体装置
DE102019208122A1 (de) * 2019-06-04 2020-12-10 Audi Ag Verfahren zum Betrieb einer elektrischen Schaltung, elektrische Schaltung und Kraftfahrzeug
DE102020214607A1 (de) 2020-11-19 2022-05-19 Zf Friedrichshafen Ag Topologischer Halbleiterschalter, Halbleiterpackage, Halbbrückenmodul, B6-Modul, Inverter, Elektromotoranordnung sowie Kraftfahrzeug
US12101047B2 (en) 2022-04-11 2024-09-24 Borg Warner Luxembourg Automotive Systems SA Systems and methods for inverter with hybrid power device switching
DE102022203675A1 (de) 2022-04-12 2023-10-12 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leistungsmoduls sowie Leistungsmodul
CN117977992B (zh) * 2024-03-28 2025-04-01 广州小鹏汽车科技有限公司 开关电路、功率集成模块及车辆

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568568A (zh) * 2001-08-23 2005-01-19 费查尔德半导体有限公司 用于降低dc－dc转换器中损耗的方法和电路
CN101651406A (zh) * 2008-08-16 2010-02-17 赛米控电子股份有限公司 带驱动器电路和至少一个功率开关的系统及其驱动方法
US20120163035A1 (en) * 2010-12-24 2012-06-28 Korea Institute Of Energy Research Multi-phase interleaved bidirectional dc-dc converter
CN102801317A (zh) * 2012-08-16 2012-11-28 电子科技大学 自适应分段驱动dc-dc变换器
CN104567055A (zh) * 2014-12-12 2015-04-29 贵州永红航空机械有限责任公司 一种使用低电压开关应力升压电路的制冷系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10010957A1 (de) 2000-03-06 2001-09-13 Still Gmbh Leistungsschalter für Drei-Phasen-Umrichter
US6522089B1 (en) * 2001-10-23 2003-02-18 Orsam Sylvania Inc. Electronic ballast and method for arc straightening
US8148929B2 (en) 2008-09-30 2012-04-03 Rockwell Automation Technologies, Inc. Power electronic module IGBT protection method and system
US8058744B2 (en) 2008-10-23 2011-11-15 GM Global Technology Operations LLC Electrical system and automotive drive system having an on-demand boost converter, and related operating methods
US8600595B2 (en) 2010-07-29 2013-12-03 GM Global Technology Operations LLC Power module active current management for efficiency improvement
EP2524834A1 (de) 2011-05-18 2012-11-21 Brusa Elektronik AG Vorrichtung zum induktiven Laden zumindest eines elektrischen Energiespeichers eines Elektrofahrzeuges
US9030054B2 (en) * 2012-03-27 2015-05-12 Raytheon Company Adaptive gate drive control method and circuit for composite power switch
DE102012205725A1 (de) 2012-04-05 2013-10-10 Robert Bosch Gmbh Leistungselektronikmodul, Verfahren zur Herstellung
WO2014168607A1 (en) 2013-04-09 2014-10-16 Otis Elevator Company Architecture of drive unit employing gallium nitride switches
DE102014224169A1 (de) 2014-11-26 2016-06-02 Robert Bosch Gmbh Verfahren und Vorrichtung zum Ansteuern parallel geschalteter Leistungshalbleiterschalter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568568A (zh) * 2001-08-23 2005-01-19 费查尔德半导体有限公司 用于降低dc－dc转换器中损耗的方法和电路
CN101651406A (zh) * 2008-08-16 2010-02-17 赛米控电子股份有限公司 带驱动器电路和至少一个功率开关的系统及其驱动方法
US20120163035A1 (en) * 2010-12-24 2012-06-28 Korea Institute Of Energy Research Multi-phase interleaved bidirectional dc-dc converter
CN102801317A (zh) * 2012-08-16 2012-11-28 电子科技大学 自适应分段驱动dc-dc变换器
CN104567055A (zh) * 2014-12-12 2015-04-29 贵州永红航空机械有限责任公司 一种使用低电压开关应力升压电路的制冷系统

Also Published As

Publication number Publication date
EP3358735A1 (de) 2018-08-08
DE102017201817A1 (de) 2018-08-09
US20180226966A1 (en) 2018-08-09
EP3358735B1 (de) 2021-04-07
US10439605B2 (en) 2019-10-08
CN108400698B (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
CN108400698B (zh) 用于电子设备的电路布置
JP7056836B2 (ja) 高電流、低スイッチングロスのＳｉＣパワーモジュール
US8791662B2 (en) Power semiconductor module, electric-power conversion apparatus, and railway vehicle
TWI362820B (zh)
US8531233B2 (en) Switching circuit including nitride semiconductor devices
US9231466B2 (en) Electronic circuit
US20150108958A1 (en) Hybrid three-level t-type converter for power applications
JP5829700B2 (ja) 短絡保護された複合スイッチを含むインバータ回路
TW201509129A (zh) 用於基於半導體裝置的電路之閘極驅動器
CN103503288A (zh) 开关装置、使用开关装置的太阳光发电系统及车辆驱动系统
US9143078B2 (en) Power inverter including SiC JFETs
CN105814781A (zh) 换向单元、电力变换器和具有动态控制的电压增益的补偿电路
CN108352776A (zh) 改进的变流器
CN105960758A (zh) 具有自钳位晶体管的整流器电路
US11728802B2 (en) Drive circuit
US8971071B2 (en) Driver circuit and inverter circuit
CN107667422A (zh) 复合型半导体装置
Patterson et al. Gallium nitride-delivering its promise in automotive applications
US20170257037A1 (en) Power semiconductor package and applications
CN103683253B (zh) 限制电路和用于限制半导体晶体管上的电压的方法
JP5355506B2 (ja) 半導体装置
CN110383654B (zh) 主转换电路、电力转换装置及移动体
WO2016157813A1 (ja) 負荷駆動装置
US10468971B2 (en) Power converter configured for limiting switching overvoltage
JP5577296B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant