CN108109966B - 静态随机存取存储器及其制造方法 - Google Patents
静态随机存取存储器及其制造方法 Download PDFInfo
- Publication number
- CN108109966B CN108109966B CN201810086149.4A CN201810086149A CN108109966B CN 108109966 B CN108109966 B CN 108109966B CN 201810086149 A CN201810086149 A CN 201810086149A CN 108109966 B CN108109966 B CN 108109966B
- Authority
- CN
- China
- Prior art keywords
- gate
- gate material
- patterned
- region
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开涉及静态随机存取存储器及其制造方法。一种制造静态随机存取存储器的方法，其特征在于，包括：在基底上形成图案化的第一栅极部分，使得相邻的第一栅极部分之间具有第一间隔区域；在所述第一栅极部分之上以及所述第一间隔区域中沉积栅极材料；以及对所述栅极材料进行选择性刻蚀，从而形成第二栅极部分，其中所述栅极材料的一部分从所述第一间隔区域中去除，从而在所述第一栅极部分与所述第二栅极部分之间形成第二间隔区域，其中所述第一间隔区域的尺寸大于所述第二间隔区域的尺寸。
Description
技术领域
本公开涉及静态随机存取存储器及其制造方法。
背景技术
从上个世纪50年代开始，以电子计算机为代表的半导体技术产品快速发展和更新，按照摩尔定律，大约每24个月芯片上集成元件的数量就翻一番。半导体器件的密度和性能都在持续的增长。半导体技术的发展提高了生产力，改善了人们生活。
发明内容
根据本公开的第一方面，提供了一种制造静态随机存取存储器的方法，包括：在基底上形成图案化的第一栅极部分，使得相邻的第一栅极部分之间具有第一间隔区域；在所述第一栅极部分之上以及所述第一间隔区域中沉积栅极材料；以及对所述栅极材料进行选择性刻蚀，从而形成第二栅极部分，其中所述栅极材料的一部分从所述第一间隔区域中去除，从而在所述第一栅极部分与所述第二栅极部分之间形成第二间隔区域，其中所述第一间隔区域的尺寸大于所述第二间隔区域的尺寸。
根据本公开的第二方面，提供了根据上述方法制造的静态随机存取存储器。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1示出了根据本公开的一个实施例的静态随机存取存储器的布局图。
图2是根据本公开的一个实施例的制造静态随机存取存储器的方法的流程图。
图3a-图3f示出了根据本公开的一个实施例的制造静态随机存取存储器的栅极线的示意图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
随着半导体技术和集成电路制造工艺的发展，要求单位晶体管制造成本的不断降低和晶体管性能的不断提高。为了满足该要求，人们设法降低半导体器件的几何尺寸。随着几何尺寸的降低，能够增加单位面积上的器件数目，从而降低芯片成本。此外，几何尺寸的降低还能够提高器件的电学性能，比如功耗、速度等。
图1示出了根据本公开的一个实施例的静态随机存取存储器(Static RandomAccess Memory,SRAM)的布局图。
如图1所示，在基板上具有图案化的有源区AA以及位于有源区AA之上的栅极线GC。对于SRAM而言，为了提高存储单元的密度，必须设法减小栅极线GC之间的距离D。
图2是根据本公开的一个实施例的制造SRAM的方法的流程图。如图所示，该方法主要包括以下步骤：
在基底上形成图案化的第一栅极部分，使得相邻的第一栅极部分之间具有第一间隔区域(步骤201)；
在所述第一栅极部分之上以及所述第一间隔区域中沉积栅极材料(步骤202)；以及
对所述栅极材料进行选择性刻蚀，从而形成第二栅极部分(步骤203)。其中所述栅极材料的一部分从所述第一间隔区域中去除，从而在所述第一栅极部分与所述第二栅极部分之间形成第二间隔区域，其中所述第一间隔区域的尺寸大于所述第二间隔区域的尺寸。
下面以图1所示的SRAM为例具体描述和解释采用上述制造SRAM的方法制造栅极线GC的过程。
图3a-图3f示出了根据本公开的一个实施例的制造SRAM的栅极线的示意图。其中，图3a-图3e是图1中SRAM的沿虚线BB’的剖面的示意图。
首先，在基底1上沉积一层栅极材料2。这里，栅极材料2可以是半导体材料(例如多晶硅等)或金属材料(例如Al、Au、Ag、Cu等)如图3a所示，在基底1中可以已经形成有SRAM的一些结构，例如浅沟槽隔离(Shallow Trench Isolation,STI)3、有源区6等。在此基础上，通过例如化学气相沉积(Chemical Vapor Deposition,CVD)或物理气相沉积(PhysicalVapor Deposition,PVD)等方式在基底1上均匀地沉积一层栅极材料2，使得整个基底表面都被该栅极材料2覆盖。
然后，对沉积的栅极材料2进行图案化处理，从而形成第一栅极部分8(步骤201)，使得相邻的第一栅极部分8之间的间隔区域(即第一间隔区域)的尺寸(宽度)为D1。如图3b所示，在根据本公开的一个实施例中，为了对栅极材料2进行图案化处理，可以利用光刻技术在栅极材料2上形成图案化的光刻胶掩膜4。借助光刻胶掩膜4，可以对栅极材料2进行刻蚀。例如，图案化的光刻胶掩膜4暴露出栅极材料2的选定区域，使用等离子对这些选定区域进行刻蚀，去除选定区域的栅极材料2。然后，剥离光刻胶掩膜4。如图3c所示，经过上述刻蚀处理，在基底1上形成了图案化的栅极材料2(即第一栅极部分8)。相邻的第一栅极部分8之间的间隔区域的尺寸为D1。
接下来，在基底1上再沉积一层栅极材料5(步骤202)。如图3d所示，栅极材料5覆盖了图案化的第一栅极部分8以及第一栅极部分8之间的间隔区域。与栅极材料2的形成方式类似，栅极材料5也可以采用化学气相沉积或物理气相沉积等方式形成。
接下来，在栅极材料5上形成图案化的掩膜7。如图3e所示，在根据本公开的一个实施例中，该图案化的掩膜7暴露出的区域不同于图3b中的掩膜4暴露出的区域。例如，掩膜7的图案可以相对于掩膜4的图案具有一定偏移。这样，第一栅极部分8之间的间隔区域(第一间隔区域)的一部分被掩膜7覆盖。在根据本公开的一个实施例中，图案化的掩膜7可以为例如光刻胶掩膜。例如，可以先在栅极材料5上涂覆一层光刻胶，然后通过光刻技术形成对光刻胶层进行曝光、显影等处理，形成图案化的掩膜7。
接下来，利用图案化的掩膜7对栅极材料5进行选择性刻蚀，去除从掩膜7暴露出来的栅极材料5，从而形成第二栅极部分9(步骤203)。如图3f所示，在根据本公开的一个实施例中，剩余的栅极材料5(即第二栅极部分9)之间的间隔为D3，栅极材料5的被刻蚀掉的部分中，一部分位于第一栅极部分8之间的第一间隔区域内，并且在第一间隔区域内仍然保留有一部分栅极材料5。这样，第一间隔区域内的栅极材料5和相对的栅极材料2(即第二栅极部分9和第一栅极部分8)之间的间隔区域构成了第二间隔区域，该第二间隔区域的尺寸(宽度)为D2。显然，考虑到第二栅极部分9的一部分位于第一间隔区域内，所以第二间隔区域的尺寸D2小于第一间隔区域的尺寸D1。
通常，光刻技术的分辨率存在理论极限，即最小尺寸(Critical Dimension,CD)，通常对应最小能够分辨的空间周期的线宽。当要制造的SRAM中栅极线之间的最小距离大于CD时，可以把经过一次沉积和刻蚀(图3c)之后形成的图案化的第一栅极部分8作为栅极线。但是，随着半导体技术的进步，当需要制造的栅极线之间的间隔小于或等于CD时，无法通过一次沉积和刻蚀的方式实现。因此，本公开的上述实施例中采用了进行两次沉积和刻蚀来形成栅极线的方法。在上面图3c中形成的图案化的第一栅极部分8中，相邻的第一栅极部分8之间的间隔区域(第一间隔区域)的尺寸D1仍然可以大于光刻系统的CD。在图3f中形成的图案化的第二栅极部分9中，相邻的第二栅极部分9之间的间隔区域的尺寸D3也可以大于光刻系统的CD。但是，由于一部分多晶硅5保留在第一间隔区域内，所以第一间隔区域的尺寸被进一步减小至D2(即第二间隔区域的尺寸)。这样，可以突破现有的光刻系统的CD的限制，使得D2小于光刻系统的CD。在根据本公开的上述实施例中，SRAM的栅极线由第一栅极部分8和第二栅极部分9共同构成，从而进一步减小了相邻的两根栅极线的端点之间的间隔。这样，根据本公开的实施例的方法制造的SRAM能够得到更高的存储单元的密度。
在上述的实施例中，以SRAM为例描述了本公开的实施方式。但是，本公开不限于SRAM，还可以用于其它随机存取存储器，例如动态随机存取存储器(DRAM)、非易失性存储器或闪存等。
此外，本公开的技术不限于制造随机存取存储器，还可以用于制造任何类型的半导体器件，使得相邻的结构之间的间隔可以突破光刻技术的CD的限制。这里，相邻的结构既可以是相同材料(例如都是多晶硅)，也可以是不同的材料，本公开对此并没有限制。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
上述描述可以指示被“连接”或“耦合”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦合”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦合”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。
另外，仅仅为了参考的目的，还可以在下面描述中使用某种术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
本公开的实施方式还可以包括以下示例：
1.一种制造静态随机存取存储器的方法，其特征在于，包括：
在基底上形成图案化的第一栅极部分，使得相邻的第一栅极部分之间具有第一间隔区域；
在所述第一栅极部分之上以及所述第一间隔区域中沉积栅极材料；以及
对所述栅极材料进行选择性刻蚀，从而形成第二栅极部分，其中所述栅极材料的一部分从所述第一间隔区域中去除，从而在所述第一栅极部分与所述第二栅极部分之间形成第二间隔区域，其中所述第一间隔区域的尺寸大于所述第二间隔区域的尺寸。
2.根据1所述的方法，其特征在于，所述在基底上形成图案化的第一栅极部分的步骤包括：
在所述基底上沉积一层栅极材料；以及
利用图案化的第一掩膜对所述栅极材料进行刻蚀。
3.根据1所述的方法，其特征在于，所述对栅极材料进行选择性刻蚀的步骤包括：
利用图案化的第二掩膜对栅极材料进行刻蚀，使得所述栅极材料的一部分从所述第一间隔区域中去除。
4.根据2所述的方法，其特征在于，所述对栅极材料进行选择性刻蚀的步骤包括：
利用图案化的第二掩膜对所述栅极材料进行刻蚀，使得所述栅极材料的一部分从所述第一间隔区域中去除。
5.根据3或4所述的方法，其特征在于，在利用图案化的第二掩膜对所述栅极材料进行刻蚀的步骤中，还使得覆盖在所述第一栅极部分上的栅极材料的至少一部分被去除。
6.根据1所述的方法，其特征在于，第一栅极部分与第二栅极部分由相同的栅极材料构成。
7.根据1所述的方法，其特征在于，所述栅极材料是半导体或金属。
8.根据1所述的方法，其特征在于，所述第一栅极部分与第二栅极部分共同构成所述静态随机存储存储器的栅极线，所述第二间隔区域是相邻的栅极线的端点之间的间隔区域。
9.根据1-8中任一项所述的方法制造的静态随机存取存储器。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。
Claims (8)
1.一种制造静态随机存取存储器的方法，其特征在于，包括：
在基底上形成图案化的第一栅极部分，使得相邻的第一栅极部分之间具有第一间隔区域；
在所述第一栅极部分之上以及所述第一间隔区域中沉积栅极材料；以及
对所述栅极材料进行选择性刻蚀，从而形成第二栅极部分，其中所述栅极材料的一部分从所述第一间隔区域中去除，从而在所述第一栅极部分与所述第二栅极部分之间形成第二间隔区域，其中所述第一间隔区域的尺寸大于所述第二间隔区域的尺寸，
所述第一栅极部分与第二栅极部分共同构成所述静态随机存取存储器的栅极线，所述第二间隔区域是相邻的栅极线的端点之间的间隔区域。
2.根据权利要求1所述的方法，其特征在于，所述在基底上形成图案化的第一栅极部分的步骤包括：
在所述基底上沉积一层栅极材料；以及
利用图案化的第一掩膜对所述栅极材料进行刻蚀。
3.根据权利要求1所述的方法，其特征在于，所述对栅极材料进行选择性刻蚀的步骤包括：
利用图案化的第二掩膜对栅极材料进行刻蚀，使得所述栅极材料的一部分从所述第一间隔区域中去除。
4.根据权利要求2所述的方法，其特征在于，所述对栅极材料进行选择性刻蚀的步骤包括：
利用图案化的第二掩膜对所述栅极材料进行刻蚀，使得所述栅极材料的一部分从所述第一间隔区域中去除。
5.根据权利要求3或4所述的方法，其特征在于，在利用图案化的第二掩膜对所述栅极材料进行刻蚀的步骤中，还使得覆盖在所述第一栅极部分上的栅极材料的至少一部分被去除。
6.根据权利要求1所述的方法，其特征在于，第一栅极部分与第二栅极部分由相同的栅极材料构成。
7.根据权利要求1所述的方法，其特征在于，所述栅极材料是半导体或金属。
8.根据权利要求1-7中任一项所述的方法制造的静态随机存取存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810086149.4A CN108109966B (zh) | 2018-01-30 | 2018-01-30 | 静态随机存取存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810086149.4A CN108109966B (zh) | 2018-01-30 | 2018-01-30 | 静态随机存取存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108109966A CN108109966A (zh) | 2018-06-01 |
| CN108109966B true CN108109966B (zh) | 2021-09-17 |
Family
ID=62221413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810086149.4A Active CN108109966B (zh) | 2018-01-30 | 2018-01-30 | 静态随机存取存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108109966B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115968190B (zh) * | 2021-10-08 | 2025-12-05 | 长鑫存储技术有限公司 | 静态随机存取存储器单元及其形成方法 |
| US12336160B2 (en) * | 2021-10-08 | 2025-06-17 | Changxin Memory Technologies, Inc. | Static random access memory cell and method for forming same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633118A (zh) * | 2012-08-24 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 浮栅电可擦除型只读存储器及制造方法 |
| WO2016100705A1 (en) * | 2014-12-19 | 2016-06-23 | Tokyo Electron Limited | Method of forming a mask for substrate patterning |
| CN105990280A (zh) * | 2014-10-16 | 2016-10-05 | 台湾积体电路制造股份有限公司 | 用于半导体制造的改进的接触件 |
| CN106298677A (zh) * | 2015-06-12 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器及其制造方法 |
| CN106601750A (zh) * | 2016-12-30 | 2017-04-26 | 上海集成电路研发中心有限公司 | 带有u型沟槽的半浮栅存储器件及制备方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1236980B (it) * | 1989-12-22 | 1993-05-12 | Sgs Thomson Microelectronics | Cella di memoria eprom non volatile a gate divisa e processo ad isolamento di campo autoallineato per l'ottenimento della cella suddetta |
| US5308742A (en) * | 1992-06-03 | 1994-05-03 | At&T Bell Laboratories | Method of etching anti-reflection coating |
| US5445984A (en) * | 1994-11-28 | 1995-08-29 | United Microelectronics Corporation | Method of making a split gate flash memory cell |
| US5599729A (en) * | 1995-09-14 | 1997-02-04 | Lg Semicon Co., Ltd. | Static random access memory cell and method of fabricating the same |
| KR100223329B1 (ko) * | 1995-12-29 | 1999-10-15 | 김영환 | 반도체 소자의 미세 패턴 제조방법 |
| US5783473A (en) * | 1997-01-06 | 1998-07-21 | Mosel Vitelic, Inc. | Structure and manufacturing process of a split gate flash memory unit |
| US6297099B1 (en) * | 2001-01-19 | 2001-10-02 | Taiwan Semiconductor Manufacturing Company | Method to free control tunneling oxide thickness on poly tip of flash |
| CN100593859C (zh) * | 2002-07-02 | 2010-03-10 | 桑迪士克股份有限公司 | 用于使用多重门极层制造逻辑元件的技术 |
| KR20060000791A (ko) * | 2004-06-29 | 2006-01-06 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 플로팅 게이트 형성 방법 |
| US7700444B2 (en) * | 2006-10-26 | 2010-04-20 | Yijian Chen | Post-lithography misalignment correction with shadow effect for multiple patterning |
| KR100827526B1 (ko) * | 2006-12-28 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| KR100966957B1 (ko) * | 2008-02-22 | 2010-06-30 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그 제조 방법 |
| US8557696B2 (en) * | 2010-12-31 | 2013-10-15 | Waferteh, LLC | Split gate flash cell and method for making the same |
| CN102446712B (zh) * | 2011-09-08 | 2013-12-04 | 上海华力微电子有限公司 | 一种增加两次图形曝光工艺窗口的方法 |
| CN103681250B (zh) * | 2012-09-17 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 两次刻蚀成型图形的关键尺寸的控制方法 |
| US8987142B2 (en) * | 2013-01-09 | 2015-03-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-patterning method and device formed by the method |
| US20130140638A1 (en) * | 2013-02-04 | 2013-06-06 | International Business Machines Corporation | High density six transistor finfet sram cell layout |
| US9501601B2 (en) * | 2013-03-14 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Layout optimization of a main pattern and a cut pattern |
| CN104425388B (zh) * | 2013-09-06 | 2017-04-05 | 苏州东微半导体有限公司 | 一种半浮栅器件的制造方法及器件 |
| CN105489480B (zh) * | 2014-09-16 | 2019-01-08 | 中芯国际集成电路制造(上海)有限公司 | 采用双重图形化技术形成栅极的方法 |
| US9472653B2 (en) * | 2014-11-26 | 2016-10-18 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device |
| CN106252229B (zh) * | 2015-06-12 | 2019-04-23 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN105161409B (zh) * | 2015-09-27 | 2018-08-14 | 上海华力微电子有限公司 | U形栅极的形成方法 |
| CN107481923B (zh) * | 2016-06-08 | 2020-05-15 | 中芯国际集成电路制造(上海)有限公司 | 掩膜层结构、半导体器件及其制造方法 |
-
2018
- 2018-01-30 CN CN201810086149.4A patent/CN108109966B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633118A (zh) * | 2012-08-24 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 浮栅电可擦除型只读存储器及制造方法 |
| CN105990280A (zh) * | 2014-10-16 | 2016-10-05 | 台湾积体电路制造股份有限公司 | 用于半导体制造的改进的接触件 |
| WO2016100705A1 (en) * | 2014-12-19 | 2016-06-23 | Tokyo Electron Limited | Method of forming a mask for substrate patterning |
| CN106298677A (zh) * | 2015-06-12 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器及其制造方法 |
| CN106601750A (zh) * | 2016-12-30 | 2017-04-26 | 上海集成电路研发中心有限公司 | 带有u型沟槽的半浮栅存储器件及制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 高电子迁移率晶体管大规模集成电路;M.Abe等;《微纳电子技术》(第02期);53-57页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108109966A (zh) | 2018-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8163190B2 (en) | Method for fabricating a fine pattern | |
| US9224617B2 (en) | Forming cross-coupled line segments | |
| WO2014085299A1 (en) | Metal density distribution for double pattern lithography | |
| TW200402761A (en) | Semiconductor device and manufacturing method thereof | |
| US20100187611A1 (en) | Contacts in Semiconductor Devices | |
| CN109326596A (zh) | 具有电容连接垫的半导体结构与电容连接垫的制作方法 | |
| CN106200272A (zh) | 一种自对准双重图形成像方法 | |
| CN108109966B (zh) | 静态随机存取存储器及其制造方法 | |
| CN105097641B (zh) | 埋入式字线及其隔离结构的制造方法 | |
| CN114068421A (zh) | 电容器的制作方法及电容器阵列结构、半导体存储器 | |
| US10535646B2 (en) | Systems and methods for a sequential spacer scheme | |
| US7910289B2 (en) | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach | |
| CN101304025A (zh) | 掩模布局方法、半导体器件及其制造方法 | |
| CN113506772B (zh) | 电容阵列的形成方法及半导体结构 | |
| CN114420640B (zh) | 半导体结构的制备方法及半导体结构 | |
| CN116072536B (zh) | 半导体结构制备方法及半导体结构 | |
| CN109581817B (zh) | 半导体装置的形成方法 | |
| US7915133B2 (en) | Method of forming a trench capacitor | |
| CN209216920U (zh) | 具有微图案的半导体衬底结构 | |
| KR0135153B1 (ko) | 고부하저항 제조방법 | |
| CN109494187A (zh) | 半导体结构的制作方法 | |
| CN118672052A (zh) | 光掩模结构与图案化方法 | |
| TW202437000A (zh) | 光罩結構與圖案化方法 | |
| JP2016009789A (ja) | 半導体装置の製造方法 | |
| CN115458523A (zh) | 制程微缩的版图结构及其设计方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230712 Address after: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee after: Huaian Xide Industrial Design Co.,Ltd. Address before: 223300 no.599, East Changjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee before: HUAIAN IMAGING DEVICE MANUFACTURER Corp. |
|
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20180601 Assignee: Nanjing sanyueban Information Technology Co.,Ltd. Assignor: Huaian Xide Industrial Design Co.,Ltd. Contract record no.: X2023980053763 Denomination of invention: Static Random Access Memory and Its Manufacturing Method Granted publication date: 20210917 License type: Common License Record date: 20231224 |
|
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EC01 | Cancellation of recordation of patent licensing contract |
Assignee: Nanjing sanyueban Information Technology Co.,Ltd. Assignor: Huaian Xide Industrial Design Co.,Ltd. Contract record no.: X2023980053763 Date of cancellation: 20250911 |
|
| EC01 | Cancellation of recordation of patent licensing contract | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20251029 Address after: 102400 Beijing City Fengtai District Nan Sihuan West Road 188 No. 16 Area 19 Building 9th Floor 101 inside 589.NO Patentee after: Beijing Zhongzu Technology Co.,Ltd. Country or region after: China Address before: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee before: Huaian Xide Industrial Design Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |