CN108073007B - 像素阵列 - Google Patents
像素阵列 Download PDFInfo
- Publication number
- CN108073007B CN108073007B CN201610988341.3A CN201610988341A CN108073007B CN 108073007 B CN108073007 B CN 108073007B CN 201610988341 A CN201610988341 A CN 201610988341A CN 108073007 B CN108073007 B CN 108073007B
- Authority
- CN
- China
- Prior art keywords
- signal lines
- lines
- selection
- signal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002161 passivation Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000010410 layer Substances 0.000 description 114
- 239000000758 substrate Substances 0.000 description 22
- 238000009413 insulation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- FUGYGGDSWSUORM-UHFFFAOYSA-N 4-hydroxystyrene Chemical compound OC1=CC=C(C=C)C=C1 FUGYGGDSWSUORM-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920001495 poly(sodium acrylate) polymer Polymers 0.000 description 2
- NNMHYFLPFNGQFZ-UHFFFAOYSA-M sodium polyacrylate Chemical compound [Na+].[O-]C(=O)C=C NNMHYFLPFNGQFZ-UHFFFAOYSA-M 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on translational movement of particles in a fluid under the influence of an applied field
- G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
- G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Molecular Biology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种像素阵列，包含多条第一信号线、多条第二信号线、多个主动元件、多个像素电极及多条选择线。第二信号线与第一信号线交错且电性绝缘以定义出多个像素区。各主动元件及各像素电极配置于像素区的其中一个中，各主动元件与第一信号线之一及第二信号线之一电性连接，各像素电极与主动元件的其中一个电性连接。选择线配置于第一信号线上方，与第一信号线交错以形成多个第一交错处及多个第二交错处，选择线在第一交错处与第一信号线电性连接，在第二交错处与第一信号线电性绝缘，其中选择线与像素电极位于同一层，且与第二信号线电性绝缘。本发明的像素阵列能够尽可能地降低选择线与第一讯号线之间的杂散电容。
Description
技术领域
本发明是关于一种像素阵列，特别是关于一种能够满足窄边框设计需求的像素阵列。
背景技术
随着显示技术的蓬勃发展，显示面板已被广泛地应用在各式各样的的显示装置中，例如：电视、笔记本电脑、平板电脑、电子纸(e-paper)及移动电话。在影响消费者选购显示装置的众多因素中，除了显示面板的性能之外，显示面板的外观设计也会大幅影响消费者的购买意愿。因此，显示面板相关业者正朝向设计窄边框(Narrow boarder)显示面板的目标前进。
为了满足窄边框的设计需求，通常会通过缩小可视屏幕周围的用于遮蔽走线的非可视区，并同时增加可视屏幕的面积来达到上述需求。如图1所示，图1是公知的一种像素阵列的局部示意图，第一信号线110与第二信号线120交错，并也与第一选择线130a及第二选择线130b交错而形成第一交错点a1及第二交错点a2，第一信号线110与第一选择线130a在第一交错点a1电性连接，因此外部信号源的信号可通过第一选择线130a传递至第一信号线110，因此，第二选择线130b不需电性连接第一选择线130a，而是在它处与其它条第一信号线电性连接，所以第二选择线130b与第一信号线110在第二交错点a2是电性绝缘。当第二信号线120与位于图1的上侧或下侧的信号源(未示出)连接时，第一信号线110也可通过第一选择线130a而也与信号源连接，而取代了传统上第一信号线110需由图1的左侧或右侧拉线至信号源的设计，因此，通过图1的像素阵列能够实现窄边框的设计。
然而，由于第二选择线130b与第一信号线110是电性绝缘，当用于分隔第二选择线130b及第一信号线110的绝缘层厚度不足时，此二者之间容易产生较大的杂散电容(straycapacitance)而影响显示面板的显示性能。有鉴于此，需要一种新的像素阵列来解决上述的问题。
发明内容
本发明的目的在于提供一种能够尽可能地降低选择线与第一讯号线之间杂散电容的像素阵列。
本发明提供一种像素阵列，包含多条第一信号线、多条第二信号线、多个主动元件、多个像素电极及多条选择线。这些第二信号线与这些第一信号线交错，定义出多个像素区，且与这些第一信号线电性绝缘。各主动元件配置于这些像素区的其中一个中，且与这些第一信号线的其中一条及这些第二信号线的其中一条电性连接。各像素电极配置于这些像素区的其中一个中，且与这些主动元件的其中一个电性连接。这些选择线配置于这些第一信号线上方，与这些第一信号线交错以形成多个第一交错处及多个第二交错处，这些选择线在这些第一交错处与这些第一信号线电性连接，这些选择线在这些第二交错处与这些第一信号线电性绝缘，其中这些选择线与这些像素电极位于同一层，且与这些第二信号线电性绝缘。
在本发明一实施方式中，像素阵列进一步包含保护层，配置于这些选择线与这些第一信号线之间，这些选择线在这些第二交错处是通过保护层与这些第一信号线电性绝缘。
在本发明一实施方式中，像素阵列进一步包含第一绝缘层，配置于保护层与这些选择线之间，这些选择线在这些第二交错处是通过保护层及第一绝缘层与这些第一信号线电性绝缘。
在本发明一实施方式中，像素阵列进一步包含第二绝缘层位于这些选择线上。
在本发明一实施方式中，这些选择线的材料与这些像素电极的材料相同。
在本发明一实施方式中，第一信号线为数据线，第二信号线为扫描线。
本发明提供一种像素阵列，包含多条第一信号线、多条第二信号线、多个主动元件、多个像素电极、多条选择线、绝缘层及光阻层。这些第二信号线与这些第一信号线交错，定义出多个像素区，且与这些第一信号线电性绝缘。各主动元件配置于这些像素区的其中一个中，且与这些第一信号线的其中一条及这些第二信号线的其中一条电性连接。各像素电极配置于这些像素区的其中一个中，且与这些主动元件的其中一个电性连接。这些选择线配置于这些第一信号线下方，与这些第一信号线交错以形成多个第一交错处及多个第二交错处，这些选择线在这些第一交错处与这些第一信号线电性连接，这些选择线在这些第二交错处与这些第一信号线电性绝缘，且这些选择线与这些第二信号线电性绝缘。绝缘层配置于这些选择线与这些第一信号线之间。光阻层配置于绝缘层与这些第一信号线之间。
在本发明一实施方式中，这些选择线的材料与这些第二信号线的材料相同。
在本发明一实施方式中，这些选择线与这些第二信号线位于同一层。
在本发明一实施方式中，第一信号线为数据线，第二信号线为扫描线。
本发明提供的像素阵列，由于选择线与第一讯号线之间有足够厚度的绝缘材料，因此能够尽可能地降低选择线与第一讯号线之间杂散电容。
附图说明
本发明上述和其它目的、特征及其它优点参照说明书内容并配合附图得到更清楚的了解，其中：
图1是公知的一种像素阵列的局部示意图；
图2是根据本发明的一实施方式所绘示的一种像素阵列基板的俯视示意图；
图3是图2的区域L的一种像素阵列的放大示意图；
图4A是图3中剖线A-A’的剖面示意图；
图4B是图3中剖线B-B’的剖面示意图；
图4C是图3中剖线C-C’的剖面示意图；
图5是图2的区域L的另一种像素阵列的放大示意图；
图6A是图5中剖线D-D’的剖面示意图；以及
图6B是图5中剖线E-E’的剖面示意图。
具体实施方式
图2是根据本发明的一实施方式所绘示的一种像素阵列基板的俯视示意图。图3是图2的区域L的一种像素阵列的放大示意图。请同时参照图2及图3，像素阵列基板200包括基板202、驱动单元204及像素阵列A，像素阵列A含有多条第一信号线210、多条第二信号线220、多条选择线230、多个主动元件240及多个像素电极250。像素阵列A及驱动单元204皆位于基板240之上。并且，这些第二信号线220及选择线230自像素阵列A延伸出来，以与驱动单元204电性连接以传递来自驱动单元204的信号。
在像素阵列A中，这些第一信号线210沿第一方向D1延伸且沿第二方向D2排列，这些第二信号线220沿第二方向D2延伸且沿第一方向D1排列。在一实施方式中，第一方向D1垂直于第二方向D2，但不限于此。这些第一信号线210与这些第二信号线220交错且电性绝缘，定义出多个像素区P，各主动元件240配置于这些像素区P的其中一个中，且与这些第一信号线210的其中一个及这些第二信号线220的其中一个电性连接。
请同时参照图2及图3，这些选择线230沿第二方向D2延伸且沿第一方向D1排列，配置于第一信号线210上方，与这些第一信号线210交错以形成多个第一交错处X1及多个第二交错处X2，这些选择线230在这些第一交错处X1与这些第一信号线210电性连接，将驱动单元204的信号传递至第一信号线210。另一方面，这些选择线230在这些第二交错处X2与这些第一信号线210电性绝缘。并且，这些选择线230与这些第二信号线220电性绝缘。值得注意的是，第二信号线220及选择线230可自像素阵列A的同一侧拉线至驱动单元204，因此相较于传统的不含选择线而促使第一信号线必须从像素阵列的两侧拉线至驱动单元的结构设计，本发明如图1所示的像素阵列能够缩小边框的宽度W1及W2，而实现窄边框的设计。
接下来，请同时参照图3及图4A，图4A是图3中剖线A-A’的剖面示意图。主动元件240包含栅极GE、主动层AC、源极SE及漏极DE。栅极GE配置于基板202上，主动层AC位于栅极GE上，源极SE及漏极DE配置于主动层AC上。像素阵列A可进一步包含保护层420及第一绝缘层430，漏极DE可通过保护层420的开口H1及第一绝缘层430的开口H2电性连接像素电极250。像素阵列A可进一步包含第三绝缘层410于栅极GE及主动层AC之间，覆盖栅极GE及基板202。在图3中，以连接处B标示出漏极DE与像素电极250的电性连接的位置。
在图3中，第一信号线210与源极SE电性连接，第二信号线220与栅极GE电性连接，因此，第一信号线210是数据线，第二信号线220是扫描线，第一信号线210与选择线230电性连接而将驱动单元204的信号传递至源极SE。然而，在另一实施方式中，主动元件的源极与第二信号线220电性连接，主动元件的栅极与第一信号线210电性连接，因此，在此实施方式中，第一信号线210是扫描线，第二信号线220是数据线，第一信号线210与选择线230电性连接将驱动单元204的信号传递至栅极。
接下来，请同时参照图3、图4B及图4C，图4B是图3中剖线B-B’的剖面示意图，亦即第一交错处X1的剖面示意图，图4C是图3中剖线C-C’的剖面示意图，亦即第二交错处X2的剖面示意图。特别注意的是，选择线230配置于第一信号线210上方。
在图4B中，在第一交错处X1的像素阵列A的叠层包含基板202、第三绝缘层410、第一信号线210、保护层420、第一绝缘层430、选择线230及第二绝缘层440。第三绝缘层410位于基板202上，第一信号线210位于第三绝缘层410上，保护层420位于第一信号线210上，第一绝缘层430位于保护层420上，选择线230配置于第一绝缘层430上，第二绝缘层440位于选择线230上。保护层420具有对应第一交错处X1的开口H3，第一绝缘层430具有对应这些第一交错处X1的开口H4，选择线230通过保护层420的开口H3及第一绝缘层430的开口H4与第一信号线210接触并电性连接。
在图4C中，在第二交错处X2的像素阵列A的叠层包含基板202、第三绝缘层410、第一信号线210、保护层420、第一绝缘层430、选择线230及第二绝缘层440。第三绝缘层410位于基板202上，第一信号线210位于第三绝缘层410上，保护层420位于第一信号线210上，第一绝缘层430位于保护层420上，选择线230配置于第一绝缘层430上，第二绝缘层440位于选择线230上。选择线230在第二交错处X2是通过保护层420及第一绝缘层430与第一信号线210电性绝缘。一般而言，保护层420及第一绝缘层430是用于隔绝主动元件及其它的电路元件，以避免此二元件相互干扰，因此，保护层420及第一绝缘层430通常会设计地较厚，举例来说，保护层420的厚度约为2000至3000埃
第一绝缘层430的厚度约为2000至
因此，本发明的选择线230与第一信号线210之间有足够厚度的绝缘材料，而能够尽可能地降低两者之间的杂散电容(stray capacitance)，杂散电容也称之为寄生电容(parasiticcapacitance)，而使得本发明的像素阵列具有良好的表现。此外，根据不同的设计需求，可调整本发明的保护层420及第一绝缘层430的厚度来达到最佳的降低杂散电容的效果。
在一实施方式中，保护层420的材料可为任何合适的绝缘材料，其包含但不限于氧化硅(silicon monoxide，SiO)、二氧化硅(silicon dioxide，SiO2)、氮化硅(siliconnitride，Si3N4)、氮氧化硅(silicon oxynitride，SiOxNy)、氧化铝(aluminum oxide，Al2O3)、氮化铝(aluminum nitride，AlN)、氮氧化铝(aluminum oxynitride，AlON)、或其组合。第一绝缘层430的材料可为任何合适的光阻材料，包含但不限于聚对羟基苯乙烯(poly(p-hydroxystyrene))、聚丙烯酸钠(polyacrylate)或其组合。
在另一实施方式中，可省略像素阵列A的第一绝缘层430，因此，选择线230在这些第二交错处X2仅是通过保护层420与第一信号线210电性绝缘。然而，可根据不同的设计需求，调整本发明的保护层420的厚度来达到最佳的降低杂散电容的效果。
请同时参照图4A及图4C，可以看出像素电极250与选择线230皆位于第一绝缘层430上，因此，选择线230与像素电极250是位于同一层。在一实施方式中，可在第一绝缘层430上形成金属层后，再图案化金属层形成选择线230与像素电极250，因此，选择线230的材料与像素电极250的材料相同。
此外，由于本发明的像素阵列基板200可应用于各种显示装置中，举例来说，像素阵列基板200可做为电子纸显示器(e-paper display)的主动阵列基板，因此，当贴合电子纸显示器的电子墨水显示层(图中未显示)在像素阵列基板200上时，第二绝缘层440可将电子墨水显示层与选择线230隔开。然而，当像素阵列基板200用于其它的显示装置时，根据不同的设计需求，第二绝缘层440可被省略。
接下来，请同时参照图5、图6A及图6B，图5是图2的区域L的另一种像素阵列的放大示意图，图6A是图5中剖线D-D’的剖面示意图，亦即第一交错处X1的剖面示意图，图6B是图5中剖线E-E’的剖面示意图，亦即第二交错处X2的剖面示意图。特别注意的是，选择线230配置于第一信号线210下方。
参照图6A，详细来说，在第一交错处X1的像素阵列A的叠层包含基板202、选择线230、绝缘层610、第一信号线210、保护层620及绝缘层630。选择线230配置于基板202上，绝缘层610位于选择线230上，第一信号线210配置于绝缘层610上，并通过对应于第一交错处X1的绝缘层610的开口H5与选择线230接触并电性连接，保护层620位于第一信号线210上，绝缘层630位于保护层620上。
参照图6B，详细来说，在第二交错处X2的像素阵列A的叠层包含基板202、选择线230、绝缘层610、光阻层640、第一信号线210、保护层620及绝缘层630。选择线230配置于基板202上，绝缘层610位于选择线230上，光阻层640配置于绝缘层610上，第一信号线210配置于光阻层640上，保护层620位于第一信号线210上，绝缘层630位于保护层620上。选择线230在第二交错处X2是通过绝缘层610及光阻层640与第一信号线210电性绝缘。在一实施方式中，光阻层640的材料可为任何合适的光阻材料，包含但不限于聚对羟基苯乙烯(poly(p-hydroxystyrene))、聚丙烯酸钠(polyacrylate)或其组合。
图5的主动元件240的剖面结构可参照图4A。接下来，请同时参照图4A及图6B，可以看出栅极GE与选择线230皆位于基板202上，由于栅极GE与第二信号线220电性连结并位于同一层，因此可知，选择线230与第二信号线220位于同一层。在一实施方式中，可在基板202上形成金属层后，再图案化金属层形成栅极GE、第二信号线220及选择线230，因此，选择线230的材料与第二信号线220的材料相同。
并且，由图4A及图6B可知，第三绝缘层410和绝缘层610位于同一层，且可通过同一道工艺形成。由于第三绝缘层410是栅极绝缘层，因此通常倾向选择高介电系数介电材料作为第三绝缘层410的材料，并且，厚度仅大约为
左右。然而，本发明的像素阵列A包含配置于绝缘层610及第一信号线210之间的光阻层640，而使得本发明的选择线230与第一信号线210之间有足够厚度的绝缘材料，而能够尽可能地降低两者之间的杂散电容。并且，根据不同的设计需求，可调整本发明的光阻层640的厚度来达到最佳的降低杂散电容的效果。举例来说，光阻层640的厚度为
至
但不限于此。
综上所述，本发明的像素阵列通过保护层及第一绝缘层来分隔选择线及第一信号线，以及通过绝缘层及光阻层来分隔选择线及第一信号线，来达到改善选择线及第一信号线之间杂散电容的效果。
虽然本发明已以实施方式公开如上，以上所述仅为本发明的优选实施例，并非用以限定本发明，任何所属领域中的一般技术人员，在不脱离本发明的精神和范围内，当可作各种的均等变化与修饰，皆应属本发明的涵盖范围，因此本发明的保护范围当视权利要求所界定的为准。
Claims (9)
1.一种像素阵列，其特征在于，包含：
栅极绝缘层；
多条第一信号线，配置于所述栅极绝缘层上；
多条第二信号线，与所述多条第一信号线交错，定义出多个像素区，且与所述多条第一信号线电性绝缘；
多个主动元件，各所述主动元件配置于所述多个像素区的其中一个中，且与所述多条第一信号线的其中一条及所述多条第二信号线的其中一条电性连接；
多个像素电极，各所述像素电极配置于所述多个像素区的其中一个中，且与所述多个主动元件的其中一个电性连接；
多条选择线，配置于所述多条第一信号线上方，与所述多条第一信号线交错以形成多个第一交错处及多个第二交错处，所述多条选择线在所述多个第一交错处与所述多条第一信号线电性连接，所述多条选择线在所述多个第二交错处与所述多条第一信号线电性绝缘，其中所述多条选择线与所述多个像素电极位于同一层，且与所述多条第二信号线电性绝缘；以及
保护层，配置于所述多条选择线与所述多条第一信号线之间，所述多条选择线在所述多条第二交错处是通过所述保护层与所述多条第一信号线电性绝缘，其中所述保护层的厚度为2000至3000埃。
2.如权利要求1所述的像素阵列，其特征在于，进一步包含第一绝缘层，配置于所述保护层与所述多条选择线之间，所述多条选择线在所述多个第二交错处是通过所述保护层及所述第一绝缘层与所述多条第一信号线电性绝缘。
3.如权利要求1所述的像素阵列，其特征在于，进一步包含第二绝缘层位于所述多条选择线上。
4.如权利要求1所述的像素阵列，其特征在于，所述多条选择线的材料与所述多个像素电极的材料相同。
5.如权利要求1所述的像素阵列，其特征在于，所述第一信号线为数据线，所述第二信号线为扫描线。
6.一种像素阵列，其特征在于，包含：
多条第一信号线；
多条第二信号线，与所述多条第一信号线交错，定义出多个像素区，且与所述多条第一信号线电性绝缘；
多个主动元件，各所述主动元件配置于所述多个像素区的其中一个中，且与所述多条第一信号线的其中一条及所述多条第二信号线的其中一条电性连接；
多个像素电极，各所述像素电极配置于所述多个像素区的其中一个中，且与所述多个主动元件的其中一个电性连接；
多条选择线，配置于所述多条第一信号线下方，与所述多条第一信号线交错以形成多个第一交错处及多个第二交错处，所述多条选择线在所述多个第一交错处与所述多条第一信号线电性连接，所述多条选择线在所述多条第二交错处与所述多条第一信号线电性绝缘，且所述多条选择线与所述多条第二信号线电性绝缘；
绝缘层，配置于所述多条选择线与所述多条第一信号线之间；以及
光阻层，配置于所述绝缘层与所述多条第一信号线之间，其中所述光阻层的厚度为2000至3600埃。
7.如权利要求6所述的像素阵列，其特征在于，所述多条选择线的材料与所述多条第二信号线的材料相同。
8.如权利要求6所述的像素阵列，其特征在于，所述多条选择线与所述多条第二信号线位于同一层。
9.如权利要求6所述的像素阵列，其特征在于，所述第一信号线为数据线，所述第二信号线为扫描线。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610988341.3A CN108073007B (zh) | 2016-11-10 | 2016-11-10 | 像素阵列 |
| US15/678,101 US10096626B2 (en) | 2016-11-10 | 2017-08-15 | Pixel array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610988341.3A CN108073007B (zh) | 2016-11-10 | 2016-11-10 | 像素阵列 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108073007A CN108073007A (zh) | 2018-05-25 |
| CN108073007B true CN108073007B (zh) | 2021-08-13 |
Family
ID=62064117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610988341.3A Active CN108073007B (zh) | 2016-11-10 | 2016-11-10 | 像素阵列 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10096626B2 (zh) |
| CN (1) | CN108073007B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI682375B (zh) * | 2018-10-08 | 2020-01-11 | 元太科技工業股份有限公司 | 畫素陣列 |
| CN111009185B (zh) * | 2018-10-08 | 2021-10-12 | 元太科技工业股份有限公司 | 像素阵列 |
| TWI707173B (zh) * | 2019-01-15 | 2020-10-11 | 友達光電股份有限公司 | 顯示裝置 |
| TWI735304B (zh) * | 2020-08-05 | 2021-08-01 | 友達光電股份有限公司 | 畫素陣列基板 |
| KR20230047794A (ko) * | 2021-10-01 | 2023-04-10 | 엘지디스플레이 주식회사 | 플렉서블 표시 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101449311A (zh) * | 2006-02-10 | 2009-06-03 | 伊格尼斯创新有限公司 | 用于发光装置显示器的方法和系统 |
| CN102498510A (zh) * | 2009-09-07 | 2012-06-13 | 夏普株式会社 | 像素电路和显示装置 |
| CN104635397A (zh) * | 2013-11-12 | 2015-05-20 | 元太科技工业股份有限公司 | 主动元件阵列基板 |
| CN104809954A (zh) * | 2014-01-23 | 2015-07-29 | 元太科技工业股份有限公司 | 像素阵列 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5641974A (en) | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| US6583471B1 (en) | 1999-06-02 | 2003-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having first and second insulating films |
| JP3818261B2 (ja) | 2002-01-24 | 2006-09-06 | セイコーエプソン株式会社 | 発光装置及び電子機器 |
| TWI356958B (en) | 2007-05-08 | 2012-01-21 | Chunghwa Picture Tubes Ltd | Liquid crystal display, pixel structure and drivin |
| KR100968720B1 (ko) * | 2007-06-29 | 2010-07-08 | 소니 주식회사 | 액정 장치, 및 전자기기 |
| CN101488504A (zh) | 2008-01-18 | 2009-07-22 | 中华映管股份有限公司 | 像素结构与有源元件阵列基板 |
| KR101341024B1 (ko) * | 2010-06-11 | 2013-12-13 | 엘지디스플레이 주식회사 | 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 |
| TWI533269B (zh) * | 2014-01-28 | 2016-05-11 | 元太科技工業股份有限公司 | 畫素陣列 |
| CN105932029A (zh) * | 2016-06-08 | 2016-09-07 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、触控显示面板及显示装置 |
-
2016
- 2016-11-10 CN CN201610988341.3A patent/CN108073007B/zh active Active
-
2017
- 2017-08-15 US US15/678,101 patent/US10096626B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101449311A (zh) * | 2006-02-10 | 2009-06-03 | 伊格尼斯创新有限公司 | 用于发光装置显示器的方法和系统 |
| CN102498510A (zh) * | 2009-09-07 | 2012-06-13 | 夏普株式会社 | 像素电路和显示装置 |
| CN104635397A (zh) * | 2013-11-12 | 2015-05-20 | 元太科技工业股份有限公司 | 主动元件阵列基板 |
| CN104809954A (zh) * | 2014-01-23 | 2015-07-29 | 元太科技工业股份有限公司 | 像素阵列 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180130825A1 (en) | 2018-05-10 |
| CN108073007A (zh) | 2018-05-25 |
| US10096626B2 (en) | 2018-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108073007B (zh) | 像素阵列 | |
| US10599277B2 (en) | Touch panel and display device | |
| US10488960B2 (en) | Electronic device, touch display panel and touch display substrate | |
| US10134351B2 (en) | Display device | |
| CN104808861B (zh) | 阵列基板、显示面板及显示装置 | |
| US9939977B2 (en) | Array substrate for improving aperture rate | |
| JP2020160305A (ja) | フレキシブルパネル装置 | |
| CN112905055B (zh) | 显示基板及其制造方法、显示装置 | |
| US20160291722A1 (en) | Array Substrate, Display Panel and Display Device | |
| US10613657B2 (en) | Array substrate, display panel and display device | |
| TWI514232B (zh) | 觸控顯示面板 | |
| CN107845643A (zh) | 一种显示面板及显示装置 | |
| TWI459567B (zh) | 主動元件、驅動電路結構以及顯示面板 | |
| CN108172174B (zh) | 像素阵列基板 | |
| TW201445231A (zh) | 畫素結構、顯示面板與畫素結構的製作方法 | |
| CN109031827A (zh) | 静电释放单元、阵列基板及液晶显示面板 | |
| TW201443532A (zh) | 顯示裝置 | |
| TWI585648B (zh) | 觸控顯示面板與畫素結構 | |
| CN110221488B (zh) | 显示装置 | |
| US11776295B2 (en) | Detection device with thin film transistors | |
| US9812469B2 (en) | Array substrate having a plurality of gate electrode material lines, source-drain electrode material lines and first metal lines | |
| US11169406B2 (en) | Touch and display driver integrated assembly including protective layers, method of manufacturing the same, and electronic apparatus | |
| TWI613631B (zh) | 畫素陣列 | |
| EP3288079B1 (en) | Array substrate and preparation method therefor, display panel, and display device | |
| CN111009185B (zh) | 像素阵列 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |