[go: up one dir, main page]

CN107978276B - 级电路、扫描驱动器及显示装置 - Google Patents

级电路、扫描驱动器及显示装置 Download PDF

Info

Publication number
CN107978276B
CN107978276B CN201810054349.1A CN201810054349A CN107978276B CN 107978276 B CN107978276 B CN 107978276B CN 201810054349 A CN201810054349 A CN 201810054349A CN 107978276 B CN107978276 B CN 107978276B
Authority
CN
China
Prior art keywords
signal
transistor
node
output
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810054349.1A
Other languages
English (en)
Other versions
CN107978276A (zh
Inventor
刘权
黄秀颀
张露
韩珍珍
胡思明
朱晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Guoxian Photoelectric Co Ltd
Original Assignee
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan Guoxian Photoelectric Co Ltd
Priority to CN201810054349.1A priority Critical patent/CN107978276B/zh
Publication of CN107978276A publication Critical patent/CN107978276A/zh
Application granted granted Critical
Publication of CN107978276B publication Critical patent/CN107978276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供了一种级电路、扫描驱动器及显示装置，所述级电路具有较少数量的晶体管并且仅使用第一时钟信号和第二时钟信号就可以输出所需波形的扫描信号，电路简单，稳定性高；且可以避免同时具有高电平的第二时钟信号和第一电源电压的输出，降低了功耗。本发明的扫描驱动器和显示装置，功耗较低，性能较高。

Description

级电路、扫描驱动器及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种级电路、扫描驱动器及显示装置。
背景技术
近年，国内外开发出了众多类型的显示装置，例如液晶显示装置、等离子显示装置、电润湿显示装置、电泳显示装置、有机发光显示装置等。其中有机发光显示装置利用电子空穴对在特定材料中的复合，发出特定波长的光，来显示图像，具有快速响应，功耗低，轻薄，色域广等优点。有机发光显示装置包括：像素区、数据驱动器、扫描驱动器、发射控制驱动器等，其中，数据驱动器用于将数据信号提供给多条沿列方向布置的数据线，扫描驱动器用于将扫描信号提供给多条沿行方向布置的扫描线，发射控制驱动器用于根据至少一个扫描信号来产生一个发射控制信号提供给发射控制线，像素区包括连接到扫描线、数据线、发射控制线的多个像素，所述像素区根据接收的数据信号、扫描信号和发射控制信号实现相应的像素发光以显示图像。其中，扫描驱动器包括连接到多条扫描线的多个级电路，多个级电路将扫描信号提供给连接到所述多个级电路的多条扫描线，以对应于提供给所述多个级的信号。
申请人发现目前的扫描驱动器引起的功耗大大增加了显示装置的整体功耗。
发明内容
本发明的目的在于提供一种级电路、扫描驱动器及显示装置，能够降低功耗。
为解决上述技术问题，本发明提供一种级电路，包括：
具有第一节点、第二节点和信号输出端的输出模块，用于根据施加在第一节点和第二节点的电压，将第一电源的电压或第二时钟信号的电压提供给信号输出端；
具有第一时钟端、第二时钟端、第一电源端以及第一信号输入端的输入模块，所述第一时钟端用于接收第一时钟信号，所述第二时钟端用于接收第二时钟信号，所述第一电源端用于接入第一电源，所述第一信号输入端用于接收扫描开始信号或者前一级电路的输出信号；所述输入模块用于在所述第一时钟信号、第二时钟信号的控制下将所述第一信号输入端接收的信号写入；
具有第二电源端并连接所述输入模块、第一节点和第二节点的电压控制模块，所述第二电源端用于接入第二电源，所述电压控制模块用于在所述第一时钟信号的控制下将第一电源的电压或者第二电源的电压提供至所述第一节点，并在第二电源的电压控制下将所述第一信号输入端接收的信号的电压提供至第二节点。
可选的，所述输入模块包括依次布置在所述第一信号输入端和所述第一电源端之间的第一晶体管、第二晶体管、第三晶体管，所述第一晶体管的栅极连接到所述第一时钟端，所述第二晶体管的栅极连接到所述第二时钟端，所述第三晶体管的栅极连接到所述第一节点。
可选的，所述电压控制模块包括上拉控制单元、下拉控制单元以及分压控制单元；所述上拉控制单元连接在所述第一电源端和所述第一节点之间，用于在所述第一信号输入端接收的信号的控制下将第一电源的电压提供给第一节点；所述下拉控制单元连接在所述第一节点和第二电源端之间，且所述下拉控制单元的控制端连接至所述第一时钟端，用于在所述第一时钟信号的控制下将第二电源的电压提供给第一节点；所述分压控制单元串联在所述输入模块和所述输出模块之间，且所述分压控制单元与所述输入模块串联的节点还连接至所述上拉控制单元的控制端，所述分压控制单元的控制端连接到所述第二电源端，所述分压控制单元用于所述第二电源的控制下将所述第一信号输入端接收的信号的电压提供至所述第二节点，还用于分担所述上拉控制单元和所述第二节点之间以及所述输入模块和所述第二节点之间的电路上的电压，以保护所述上拉控制单元和所述输入模块
可选的，所述上拉控制单元包括第四晶体管，所述下拉控制单元包括第五晶体管，所述分压控制单元包括第八晶体管，其中，所述第四晶体管的栅极为所述上拉控制单元的控制端，连接至所述第八晶体管的第一极，所述第四晶体管的第一极连接至所述第一电源端，所述第四晶体管的第二极连接至所述第一节点；所述第五晶体管的栅极作为所述下拉控制单元的控制端，连接至所述第一时钟端，所述第五晶体管的第一极连接至所述第一节点，所述第五晶体管的第二极连接至所述第二电源端；所述第八晶体管的栅极为所述分压控制单元的控制端，连接至所述第二电源端，所述第八晶体管的第一极还连接至所述输入模块，所述第八晶体管的第二极连接至所述第二节点。
可选的，所述输出模块包括第一输出单元和第二输出单元，所述第一输出单元连接所述第一节点、第一电源端和信号输出端，用于在所述第一节点的控制下将所述第一电源的电压输出至所述信号输出端；所述第二输出单元连接所述第二节点、第二时钟端和信号输出端，用于在所述第二节点的控制下将所述第二时钟信号输出至所述信号输出端。
可选的，所述第一输出单元包括第一充电电容和第六晶体管，所述第六晶体管的栅极和所述第一充电电容的一端均连接至所述第一节点，所述第六晶体管的第一极和所述第一充电电容的另一端均连接至所述第一电源端，所述第六晶体管的第二极连接至所述信号输出端；所述第二输出单元包括第二充电电容和第七晶体管，所述第七晶体管的栅极和所述第二充电电容的一端均连接至所述第二节点，所述第七晶体管的第一极和所述第一充电电容的另一端均连接至所述信号输出端，所述第七晶体管的第二极连接至所述第二时钟端。
可选的，所述输出模块还包括速度扩展单元和/或滤波单元，所述速度扩展单元与所述第二输出单元并联，用于提高传输至所述信号输出端的信号的传输速度；所述滤波单元一端连接至所述第一输出单元和第二输出单元连接的节点处，一端连接至所述信号输出端，用于对所述第一输出单元或第二输出单元信号输出的信号进行滤波后传输至所述信号输出端。
可选的，所述速度扩展单元包括至少一个与所述第七晶体管并联的扩展晶体管，每个扩展晶体管的栅极均连接至所述第二时钟端，每个扩展晶体管的第一极均连接至所述信号输出端，每个扩展晶体管的第二极均连接至所述第二节点；所述滤波单元包括滤波电容和保护电阻，所述保护电阻的一端与所述滤波电容的一端均连接至所述信号输出端，所述保护电阻的另一端连接至所述第一输出单元和第二输出单元连接的节点处，所述滤波电容的另一端接地。
可选的，所述输入模块还包括第一控制信号端、第二控制信号端、第二信号输入端和双向驱动单元，所述双向驱动单元包括第九晶体管和第十晶体管，所述第九晶体管连接在第一信号输入端和第一晶体管的第二极之间，所述第九晶体管的栅极连接至所述第一控制信号端，所述第九晶体管在所述第一控制信号端提供第一控制信号时导通，所述第十晶体管连接在第二信号输入端和第一晶体管的第二极之间，所述第十晶体管的栅极连接至所述第二控制信号端，所述第十晶体管在所述第二控制信号端提供第二控制信号时导通，所述第一信号输入端接收前一级电路的输出信号或开始扫描信号，第二信号输入端接收后一级电路的输出信号或开始扫描信号。
本发明还提供一种扫描驱动器，包括级联的多个上述之一的级电路，每个级电路的信号输出端连接到相应的扫描线上，且第一级的级电路的第一信号输入端接收开始扫描信号，其余的级电路的第一信号输入端接收前一级电路的信号输出端的输出信号。
本发明还提供一种显示装置，包括上述的扫描驱动器。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、能够实现所需波形的输出信号的正常输出；
2、第二时钟信号和第一电源的电压被二选一地提供至信号输出端，因此当第二时钟信号和第一电源的电压均为高电平时，可以仅输出其中一个，有利于降低功耗；
3、电压控制模块中仅有下拉控制单元连接至第一时钟端，有利于降低第一时钟端本身的负载。
附图说明
图1A是本发明一实施例的级电路的结构示意图；
图1B是图1所示的级电路的时序图；
图2是本发明一实施例的扫描驱动器的结构示意图；
图3是本发明一实施例的显示装置的结构示意图；
图4是本发明另一实施例的级电路的结构示意图；
图5是本发明另一实施例的扫描驱动器的结构示意图。
具体实施方式
以下结合附图对本发明提出的级电路、扫描驱动器及显示装置作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的，各个附图中只表示出了相应结构的一部分，而实际产品可依据实际显示需要作相应的变化。此外，还将理解的是，当示出一个元件连接至另一个元件上时，该元件可以直接连接到所述另一个元件，或可以经由一个或多个附加元件间接地连接到所述另一个元件。在附图中，为了简单和清楚起见，可以省略一些附加元件。在整个说明书中，相同的标号表示相同的元件。
请参考图1A，本发明提供一种级电路，包括输入模块11、电压控制模块12和输出模块13。
输入模块11具有第一时钟端SCK1、第二时钟端SCK2、第一电源端VGH以及第一信号输入端SIN，所述第一时钟端SCK1用于接收第一时钟信号，所述第二时钟端SCK2用于接收第二时钟信号，所述第一电源端VGH用于接入第一电源(高电平)，所述第一信号输入端SIN用于接收扫描开始信号或者前一级电路的输出信号。所述输入模块11用于在所述第一时钟信号、第二时钟信号的控制下将所述第一信号输入端SIN接收的信号输出。为了方便理解，将端口与及其传输的信号的名称统一，即第一时钟端SCK1传输的第一时钟信号记为SCK1，第二时钟端SCK2传输的第二时钟信号记为SCK2，第一信号输入端SIN传输的信号记为SIN，所述第一电源端VGH传输的第一电源的电压信号(或称为高电平信号)记为VGH。本实施例中所述输入模块11包括依次布置在所述第一信号输入端SIN和所述第一电源端VGH之间的第一晶体管M1、第二晶体管M2、第三晶体管M3，所述第一晶体管M1的栅极连接到所述第一时钟端SCK1，所述第一晶体管M1的第一极(源极)连接第二晶体管M2的第二极(漏极),所述第一晶体管M1的第二极(漏极)连接所述第一信号输入端SIN，用于在第一时钟信号SCK1的控制下导通或截止，以写入低电平或高电平的SIN信号，进而使SIN信号提供至输出模块13的第二节点N2，且第一晶体管M1的主要作用是输出SIN信号的低电平；所述第二晶体管M2的栅极连接到所述第二时钟端SCK2，所述第二晶体管M2的第一极(源极)连接第三晶体管M3的第一极(源极)，用于在第二时钟信号SCK2的控制下导通或截止，以控制第三晶体管M3与电压控制模块12的分压控制单元123(即第八晶体管M8的第一极)的连接，即控制第三晶体管M3与第二节点N2的连接；第三晶体管M3的栅极连接到所述输出模块13的第一节点N1，第三晶体管M3的第二极(漏极)连接所述第一电源端VGH,用于根据第一节点N1的电压来控制第一电源端VGH与第二晶体管M2的连接。较佳的，第一晶体管M1为双栅晶体管，以减小晶体管漏电。所述第一时钟信号SCK1和第二时钟信号SCK2具有相同的时间段并且具有不重叠的相位，能在不同的水平时间段中作为低电平信号被提供，即第一时钟信号SCK1、第二时钟信号SCK2的波形具有被依次延迟的相位。
所述电压控制模块12包括上拉控制单元121、下拉控制单元122以及分压控制单元123。本实施例中，所述上拉控制单元121包括连接在所述第一电源端VGH和所述第一节点N1之间的第四晶体管M4，所述下拉控制单元包括连接在所述第一节点N1和第二电源端VGL之间的第五晶体管M5，所述分压控制单元123包括串联在所述输入模块11和所述输出模块13之间的第八晶体管M8。具体地，所述第四晶体管M4的栅极为所述上拉控制单元121的控制端，连接至所述分第八晶体管M8的第一极(源极)，所述第四晶体管M4的第一极(源极)连接至所述第一电源端VGH，所述第四晶体管M4的第二极(漏极)连接至所述第一节点N1，所述第四晶体管M4用于在经第一晶体管M1写入的SIN信号的控制下将第一电源的电压VGH提供给第一节点N1；所述第五晶体管M5的栅极作为所述下拉控制单元122的控制端，连接至所述第一时钟端SCK1，所述第五晶体管M5的第一极(源极)连接至所述第一节点N1，所述第五晶体管M5的第二极(漏极)连接至所述第二电源端VGL，所述第五晶体管M5用于在所述第一时钟信号SCK1的控制下将第二电源的电压VGL提供给第一节点N1；所述第八晶体管M8的栅极为所述分压控制单元123的控制端，连接至所述第二电源端VGL，所述第八晶体管M8的第一极(源极)连接至所述输入模块11中的第一晶体管M1和第二晶体管M2的连接节点，即第一晶体管M1的第一极和第二晶体管M2的第二极相连接的位置，也就是说第八晶体管M8的第一极可以连接至第一晶体管M1的第一极和/或第二晶体管M2的第二极，所述第八晶体管M8的第二极(漏极)连接至所述第二节点N2，所述第八晶体管M8用于在所述第二电源的电压VGL的控制下将所述第一信号输入端SIN接收的信号SIN的电压提供至所述第二节点N2，还用于分压，将高压(对于例如负的18.5V高压)隔断在输出模块13的第二输出单元132的第七晶体管M7的栅极区域内，降低第一晶体管M1、第四晶体管M4被击穿的风险，即第八晶体管M8还用于分担所述第四晶体管M4的栅极(即上拉控制单元121的控制端)和所述第二节点N2之间以及所述输入模块11和所述第二节点N2之间的电路上的电压，以保护所述上拉控制单元121和所述输入模块11。本实施例中，M2至M5的宽长比(W/L)设计接近，满足开关功能即可，M8的宽长比(W/L)相对较大(即比M2至M5均大)，以满足输出模块13中的第二充电电容快速充电的要求。M4的第一极连接第一电源端VGH，而不连接第一时钟端SCK1，有利于降低第一时钟端SCK1本身的负载，进而有利于降低电路整体的功耗。
输出模块13具有第一节点N1、第二节点N2和信号输出端OUT，用于根据施加在第一节点N1和第二节点N2的电压，将第一电源的电压VGH或第二时钟信号SCK2的电压提供给信号输出端OUT，所述输出模块13包括第一输出单元131、第二输出单元132、速度扩展单元133和滤波单元134，其中，所述第一输出单元131连接所述第一节点N1(直接连接)、第一电源端VGH(直接连接)和信号输出端OUT(间接连接)，用于在所述第一节点N1的电压控制下将所述第一电源的电压VGH输出至所述信号输出端OUT；所述第二输出单元122连接所述第二节点N2(直接连接)、第二时钟端SCK2(直接连接)和信号输出端OUT(间接连接)，用于在所述第二节点N2的控制下将所述第二时钟信号SCK2输出至所述信号输出端OUT；所述速度扩展单元133与所述第二输出单元132并联，用于提高传输至所述信号输出端OUT的信号的传输速度；所述滤波单元134一端连接至所述第一输出单元131和第二输出单元132连接的节点处，一端连接至所述信号输出端OUT，用于对所述第一输出单元131或第二输出单元132信号输出的信号进行滤波后传输至所述信号输出端OUT。本实施例中，所述速度扩展单元133包括保护电阻R1和滤波电容C3，所述保护电阻R1的一端与所述滤波电容C3的一端均连接至所述信号输出端OUT，所述保护电阻R1的另一端连接至所述第一输出单元131和第二输出单元132连接的节点处，所述滤波电容C3的另一端接地，所述保护电阻R1用于保护所述第一输出单元131或第二输出单元132的输出电压在设定阈值，避免输出电压过大导致后一级电路烧毁，所述滤波电容能够对所述第一输出单元131或第二输出单元132的输出电压进行滤波处理，滤除干扰信号，保证输出信号的准确性。所述第一输出单元131包括第一充电电容C1和第六晶体管M6，所述第六晶体管M6的栅极和所述第一充电电容C1的一端均连接至所述第一节点N1，所述第六晶体管M6的第一极(源极)和所述第一充电电容C1的另一端均连接至所述第一电源端VGH，所述第六晶体管M6的第二极(漏极)连接至所述保护电阻R1的另一端，所述第一输出单元131用于在所述第一节点N1的电压控制下将所述第一电源的电压VGH输出至所述信号输出端OUT；所述第二输出单元132包括第二充电电容C2和第七晶体管M7，所述第七晶体管M7的栅极和所述第二充电电容C2的一端均连接至所述第二节点N2，所述第七晶体M7管的第一极(源极)和所述第一充电电容C1的另一端均连接至所述信号输出端OUT，所述第七晶体管M7的第二极(漏极)连接至所述第二时钟端SCK2,所述第二输出单元132用于在所述第二节点N2的电压控制下将所述第二时钟信号SCK2的电压SCK2输出至所述信号输出端OUT；所述速度扩展单元133包括至少一个与所述第七晶体管M7并联的扩展晶体管MDx，例如图1A中的MD1至MD3所示，每个扩展晶体管MDx的栅极均连接至所述第二时钟端SCK2，每个扩展晶体管MDx的第一极(源极)均连接至所述第七晶体管M7的第一极(源极)，每个扩展晶体管MDx的第二极均连接至所述第二节点N2，并联的扩展晶体管MDx可以扩展宽长比(W/L),提高第二电容C2的充电速度，进而提高信号传输速度。
需要说明的是，上述实施例中的各个晶体管可以是N型开关晶体管，也可以是P型开关晶体管，N型开关晶体管在其栅极接高电平时导通，接低电平时截止，所述P型开关晶体管在其栅极接低电平时导通，接高电平时截止，且各个晶体管可以是薄膜晶体管(TFT)，也可以是金属氧化物半导体场效应管(MOS)，在此不作限定，这些开关晶体管的源极和漏极可以根据开关晶体管类型及输入信号的不同，其功能可以互换，在此不作具体区分。此外，当第七晶体管M7的宽长比足够大时，可以省略速度扩展单元133的设置，同样地，当输入的第一时钟信号SCK1、第二时钟信号SCK2、SIN信号以及第一电源的电压VGH和第二电源的电压VGL都足够稳定时，也可以省略滤波单元134的设置。
下面结合附图1B所示的输入输出的时序图，对图1A所示的级电路的工作过程进行详细的说明。其中，第一电源端VGH接入的第一电源的电压VGH为高电平，第二电源端VGL接入的第二电源的电压VGL为低电平，且所有的晶体管均为P型开关晶体管。
首先，在t1时段期间，具有低电平的前一级电路的输出信号或者开始扫描信号SIN被供给第一晶体管M1的第二极(源极)，具有低电平的第一时钟信号SCK1被提供给第一晶体管M1的栅极和第五晶体管M5的栅极，具有高电平的第二时钟信号SCK2被供给到第二晶体管M2的栅极和第七晶体管M7的第二极(漏极)，具有高电平的第一电源的电压VGH被提供给第三晶体管M3的第二极(漏极)、第四晶体管M4的第一极(源极)以及第六晶体管M6的第一极(源极)、第一充电电容C1的一端，具有低电平的第二电源的电压VGL被提供给第八晶体管M8栅极以及第五晶体管M5的第二极(漏极)。相应地，第三晶体管M2、第三晶体管M3保持截止状态，第一晶体管M1、第五晶体管M5，低电平的SIN信号通过第一晶体管M1写入第八晶体管M8的第一极(源极)以及第四晶体管M4的栅极，SIN信号的低电平使第四晶体管M4、第八晶体管M8导通，SIN信号的低电平写入至第七晶体管M7的栅极，第七晶体管M7导通，第二时钟信号SCK2通过第七晶体管M7输出至信号输出端OUT，即在t1时段期间信号输出端OUT保持输出高电平信号，且该高电平信号即是具有高电平的第二时钟信号SCK2。此时，能够导通第七晶体管M7的电压被存储(或充电)在第二充电电容C2中。此外，在t1时段期间，第四晶体管M4的导通使得第一电源的电压VGH(高电平)被供给至第一节点N1，第六晶体管M6截止，因此避免了高电平的VGH信号的输出，有利于降低功耗。
接下来，在t2时段期间，具有低电平的前一级电路的输出信号或者开始扫描信号SIN被继续供给第一晶体管M1的第二极(源极)，具有高电平的第一时钟信号SCK1被提供给第一晶体管M1的栅极和第五晶体管M5的栅极，具有低电平的第二时钟信号SCK2被供给到第二晶体管M2的栅极和第七晶体管M7的第二极(漏极)，具有高电平的第一电源的电压VGH被提供给第三晶体管M3的第二极(漏极)、第四晶体管M4的第一极(源极)以及第六晶体管M6的第一极(源极)、第一充电电容C1的一端，具有低电平的第二电源的电压VGL被提供给第八晶体管M8栅极以及第五晶体管M5的第二极(漏极)。因为能够导通第七晶体管M7的电压在前一时段t1期间被存储(或充电)在第二充电电容C2中(即C2会保持t1时段期间的SIN信号的低电平)，所以第七晶体管M7保持导通状态，具有低电平的第二时钟信号SCK2通过第七晶体管M7输出至信号输出端OUT，即在t2时段期间信号输出端OUT保持输出低电平信号，且该低电平信号即是具有低电平的第二时钟信号SCK2。此外，在t2时段期间第八晶体管M8保持导通状态，低电平的第二节点N2通过第八晶体管M8使得第四晶体管M4的栅极为低电平，因此第四晶体管M4保持导通状态，第四晶体管M4的导通使得第一电源的电压VGH(高电平)被供给至第一节点N1，进而使得第三晶体管M3和第六晶体管M6保持截止状态，因此避免了高电平的VGH信号的输出，有利于降低功耗。此外，高电平的第一时钟信号SCK1使得第一晶体管M1、第五晶体管M5截止，低电平的第二时钟信号SCK2使得第二晶体管M2导通。
接下来，在t3时段期间，具有高电平的前一级电路的输出信号或者开始扫描信号SIN被供给第一晶体管M1的第二极(源极)，具有低电平的第一时钟信号SCK1被提供给第一晶体管M1的栅极和第五晶体管M5的栅极，具有高电平的第二时钟信号SCK2被供给到第二晶体管M2的栅极和第七晶体管M7的第二极(漏极)，具有高电平的第一电源的电压VGH被提供给第三晶体管M3的第二极(漏极)、第四晶体管M4的第一极(源极)以及第六晶体管M6的第一极(源极)、第一充电电容C1的一端，具有低电平的第二电源的电压VGL被提供给第八晶体管M8栅极以及第五晶体管M5的第二极(漏极)。相应的，第二晶体管M2截止，第一晶体管M1、第五晶体管M5导通，高电平的SIN信号通过第一晶体管M1写入第八晶体管M8的第一极(源极)以及第四晶体管M4的栅极，SIN信号的高电平使第四晶体管M4截止、第八晶体管M8导通，高电平的SIN信号通过第八晶体管M8写入至第七晶体管M7的栅极，第七晶体管M7截止，具有高电平的第二时钟信号SCK2无法输出至信号输出端OUT。此外，在在t3时段期间，第五晶体管M5的导通使得具有低电平的第二电源的电压VGL传输至第一节点N1，使得第三晶体管M3和第六晶体管M6的栅极具有低电平，从而使得第三晶体管M3和第六晶体管M6导通，具有高电平的第二电源的电压VGH通过第六晶体管M6输出至信号输出端OUT，即在t3时段期间，信号输出端OUT保持输出高电平信号，且该高电平信号即是具有高电平的第二电源的电压VGH。此时，能够导通第六晶体管M6的电压被存储(或充电)在第一充电电容C1中。
接下来，在t4时段期间，具有高电平的前一级电路的输出信号或者开始扫描信号SIN被继续供给第一晶体管M1的第二极(源极)，具有高电平的第一时钟信号SCK1被提供给第一晶体管M1的栅极和第五晶体管M5的栅极，具有低电平的第二时钟信号SCK2被供给到第二晶体管M2的栅极和第七晶体管M7的第二极(漏极)，具有高电平的第一电源的电压VGH被提供给第三晶体管M3的第二极(漏极)、第四晶体管M4的第一极(源极)以及第六晶体管M6的第一极(源极)、第一充电电容C1的一端，具有低电平的第二电源的电压VGL被提供给第八晶体管M8栅极以及第五晶体管M5的第二极(漏极)。因为能够导通第六晶体管M6的电压在前一时段t3期间被存储(或充电)在第一充电电容C1中(即C1会保持t3时段期间的VGL的低电平)，所以第三晶体管M3和第六晶体管M6保持导通状态，具有高电平的第一电源的电压VGH通过第六晶体管M6输出至信号输出端OUT，即在t4时段期间，信号输出端OUT保持输出高电平信号，且该高电平信号即是具有高电平的第二电源的电压VGH。此外，在t4时段期间具有低电平的第二时钟信号SCK2使得第二晶体管M2导通，具有高电平的第一时钟信号SCK1使得第一晶体管M1和第五晶体管M5截止，第八晶体管M8保持导通状态，第四晶体管M4保持截止状态，第八晶体管M8的导通使得第七晶体管M7的栅极保持高电平，第七晶体管M7保持截止状态，具有低电平的第二时钟信号SCK2无法输出至信号输出端OUT。
在上述工作过程中，速度扩展单元133中的扩展晶体管MDx(例如MD1、MD2、MD3)的导通和截止状态与第七晶体管M7同步。t3至t4时间段为像素发光阶段。当信号输出端OUT提供的VGH信号作为扫描信号传输至相应的扫描线，并与同步充入相应的数据线的数据信号共同作用选中需要的像素，进而使得选中的像素产生具有预定亮度分量的光分量，以用于显示图像。
根据上述工作过程的描述，可见本发明的级电路可以输出所需的波形的信号。而且，在t1时间段，第一电源端输入的电压和第二时钟端输入的第二时钟信号均为高电平，但信号输出端只输出了高电平的第二时钟信号，避免了高电平的第一电源的电压输出，有利于降低功耗。
基于同一发明构思，本实施例还提供一种扫描驱动器，请参考图2，所述扫描驱动器包括级联的多个级电路SG1、SG2、…、SGn，每个级电路的信号输出端OUT连接到相应的扫描线上，并根据第一时钟信号SCK1、第二时钟信号SCK2、第一电源的电压VGH和第二电源的电压VGL驱动，例如第一级的级电路SG1的信号输出端OUT连接到第一条扫描线S1上，第二级的级电路SG2的信号输出端OUT连接到第二条扫描线S2上，最后一级的级电路SGn的信号输出端OUT连接到最后一条扫描线Sn上。多个级电路SG1、SG2、…、SGn具有相同的电路布局，均采用图1A所示的级电路布局，每个级电路均包括以下结构：
具有第一节点N1、第二节点N2和信号输出端OUT的输出模块13，用于根据施加在第一节点N1和第二节点N2的电压，将第一电源的电压VGH或第二时钟信号SCK2的电压提供给信号输出端OUT；
具有第一时钟端SCK1、第二时钟端SCK2、第一电源端VGH以及第一信号输入端SIN的输入模块11，所述第一时钟端SCK1用于接收第一时钟信号SCK1，所述第二时钟端SCK2用于接收第二时钟信号SCK2，所述第一电源端VGH用于接入第一电源VGH，所述第一信号输入端SIN用于接收扫描开始信号或者前一级电路的输出信号；所述输入模块11用于在所述第一时钟信号SCK1、第二时钟信号SCK2的控制下将所述第一信号输入端SIN接收的信号写入；
具有第二电源端VGL并连接所述输入模块11、第一节点N1和第二节点N2的电压控制模块12，所述第二电源端VGL用于接入第二电源VGL，所述电压控制模块12用于在所述第一时钟信号SCK1的控制下将第一电源的电压VGH或者第二电源的电压VGL提供至所述第一节点，并在第二电源的电压VGL控制下将所述第一信号输入端SIN接收的信号的电压提供至第二节点N2。
此外，多个级电路SG1、SG2、…、SGn中的第一级的级电路SG1的第一信号输入端SIN接收开始扫描信号，其余的级电路的第一信号输入端SIN接收前一级电路的信号输出端的输出信号，例如第i级(i大于等于2)的级电路SGi的第一信号输入端SIN接收第i-1级的级电路SGi-1的信号输出端OUT输出的信号。此外，第一时钟信号SCK1和第二时钟信号SCK2具有相同的时间段并且具有不重叠的相位。例如，当扫描信号被提供给一条扫描线的时间段被称为1水平时间段1H时，时钟信号SCK1和SCK2具有2H的时间段并且在不同的水平时间段被提供。具体地讲，虽然第一时钟信号SCK1和第二时钟信号SCK2不被提供的时间可以重叠(例如，第一时钟信号SCK1和第二时钟信号SCK2可同时具有高电平)，但是第一时钟信号SCK1和第二时钟信号SCK2被提供的时间(例如，第一时钟信号SCK1和第二时钟信号SCK2具有低电平的时间)不重叠。每个级电路的信号输出端OUT输出的信号即是提供给相应的扫描线的扫描信号，用于选中一行像素，相应的，多个级电路SG1、SG2、…、SGn可以顺序地将多个扫描信号提供给多条扫描线。
基于同一发明构思，本实施例还提供一种显示装置，包括上述的扫描驱动器。请参考图3，本发明的显示装置可以是有机发光显示装置，所述有机发光显示装置具体包括像素区20、数据驱动器21、扫描驱动器22以及发射控制驱动器23，还包括第一电源VGH和第二电源VGL。
像素区20可以包括多条扫描线S、多条数据线D、多条发射控制线E以及多个像素P，多条扫描线S例如为沿行方向布置的扫描线S1，S2，...，Sn；多条数据线D例如为沿列方向布置的数据线D1，D2，...，Dm；多条发射控制线E例如为沿行方向布置的发射控制线E1，E2，...，En；多个像素P形成在多条数据线D1，D2，...，Dm和多条扫描线S1，S2，...，Sn定义的区域中，并分别连接到相应的扫描线、数据线、发射控制线上，能够根据接收的数据信号、扫描信号和发射控制信号实现相应的发光以显示图像。每个像素P可以包括像素电路和有机发光二极管，所述像素电路可以产生流过像素的像素电流，并且可以根据通过多条数据线D1，D2，...，Dm-1，Dm传送的数据信号和通过多条扫描线S1，S2，...，Sn-1，Sn传送的扫描信号把该像素电流提供给有机发光二极管，即像素电路响应于扫描信号而接收数据信号的电压，进而产生相应的像素电流，当所述像素电流从有机发光二极管(OLED)的阳极电极流到其阴极电极时，发光层会发光，光的亮度与所述像素电流量相对应，此时有机发光二极管产生具有与数据信号的电压对应的预定亮度的光以显示图像。像素的发射时间段(即发光时间段)由发射控制信号控制。
数据驱动器21可以连接到多条数据线D1，D2，...，Dm。数据驱动器21可以产生数据信号，并把数据信号提供给多条数据线D1，D2，...，Dm，以将数据信号的电压施加到相应的像素P上。
扫描驱动器22可以连接到多条扫描线S1，S2，...，Sn。扫描驱动器22可以产生扫描信号，并把扫描信号提供给多条扫描线S1，S2，...，Sn，以将扫描信号顺序施加到相应的像素。可以通过扫描信号选择特定的一行，并且可以把数据驱动器21的数据信号提供给位于所选择的特定行处的像素P，以致像素P响应于扫描信号而接收数据信号的电压，产生具有与数据信号的电压对应的预定亮度的光以显示图像。本实施例的扫描驱动器22为图2所示的扫描驱动器，即包括级联的多个级电路SG1，SG2，...，SGn，每个级电路可以采用图1A所示的电路结构，且第一级的级电路SG1的信号输出端OUT分别连接第一条扫描线S1以及第二级的级电路SG2的第一信号输入端SIN，第二级的级电路SG2的信号输出端OUT分别连接第二条扫描线S2以及第三级的级电路SG3的第一信号输入端SIN，…，最后一级的级电路SGn的信号输出端OUT分别连接最后一条扫描线Sn。此外，由于所述扫描驱动器22使用第一时钟信号SCK1和第二时钟信号SCK2将多个扫描信号输出到多条扫描线，即，根据本发明的级电路不接收另外的初始化信号，从而扫描信号的宽度可以被设置为较大。
发射控制驱动器23可以连接到多条发射控制线E1，E2，...，En。发射控制驱动器23响应于初始控制信号而产生发射控制信号，并把发射控制信号提供给多条发射控制线E1，E2，...，En，以将发射控制信号施加到相应的像素，来控制所述像素的发射时间段。
第一电源VGH和第二电源VGL为像素区20的各像素电路、数据驱动器21、扫描驱动器22以及发射控制器23提供第一电源电压和第二电源电压。如图3所示，像素区20、数据驱动器21、扫描驱动器22、发射控制驱动器23、第一电源和第二电源可以形成在一块基板上。
图4示出了本发明另一实施例的级电路的电路图。在图4中，将通过相同的标号来表示与图1A的元件相同的元件，并且将不再重复其详细描述。
请参考图4，本发明另一实施例的级电路中，所述输入模块11还包括第一控制信号端CS1、第二控制信号端CS2、第二信号输入端SIN’和双向驱动单元110。所述双向驱动单元110包括第九晶体管M9和第十晶体管M10；所述第九晶体管M9连接在第一信号输入端SIN和第一晶体管M1的第二极(漏极)之间，所述第九晶体管M9的栅极连接至所述第一控制信号端CS1，所述第九晶体管M9在所述第一控制信号端CS1提供第一控制信号时导通。所述第十晶体管M10连接在第二信号输入端SIN’和第一晶体管M1的第二极(漏极)之间，所述第十晶体管M10的栅极连接至所述第二控制信号端CS2，所述第十晶体管M10在所述第二控制信号端CS2提供第二控制信号时导通，所述第一信号输入端SIN接收前一级电路的输出信号或开始扫描信号，第二信号输入端SIN’接收后一级电路的输出信号或开始扫描信号。双向驱动单元110可以使得扫描信号可沿第一方向(从第一条扫描线S1至第n条扫描线Sn)或沿第二方向(从第n条扫描线Sn至第一条扫描线S1)被提供，具体地，当第一控制信号CS1被提供时，第九晶体管M9导通，所述级电路根据开始扫描信号或前一级电路的信号输出端OUT输出的信号(即扫描信号)驱动，进而使得包括级联的多个所述级电路的扫描驱动器能够沿第一方向(从第一扫描线S1至第n扫描线Sn)顺序输出多个扫描信号；当第二控制信号CS2被提供时，第十晶体管M10导通，所述级电路根据开始扫描信号或后一级电路的信号输出端OUT输出的信号(即扫描信号)驱动，进而使得包括级联的多个所述级电路的扫描驱动器能够沿第二方向(从第n条扫描线Sn至第一条扫描线S1)顺序输出多个扫描信号。
本实施例的级电路的其他驱动处理与图1A所示的级电路的驱动处理相同，所以将不再重复其详细描述。
基于同一发明构思，本实施例还提供一种扫描驱动器，请参考图5，所述扫描驱动器包括级联的多个级电路SG1、SG2、…、SGn，每个级电路的信号输出端OUT连接到相应的扫描线上，并根据第一时钟信号SCK1、第二时钟信号SCK2、第一电源的电压VGH、第二电源的电压VGL、第一控制信号CS1和第二控制信号CS2驱动，例如第一级的级电路SG1的信号输出端OUT连接到第一条扫描线S1上，第二级的级电路SG2的信号输出端OUT连接到第二条扫描线S2上，最后一级的级电路SGn的信号输出端OUT连接到最后一条扫描线Sn上。多个级电路SG1、SG2、…、SGn具有相同的电路布局，所述电路布局如图4所示。本实施例的扫描驱动器与图2所示的扫描驱动器的主要区别在于驱动信号多了第一控制信号CS1和第二控制信号CS2，每个级电路的输入模块还包括第一控制信号端CS1、第二控制信号端CS2、第二信号输入端SIN’和双向驱动单元，当第一控制信号CS1被提供时，所述扫描驱动器中后一级的级电路的第一信号输入端SIN接收前一级的级电路的信号输出端OUT输出的信号(即扫描信号)，所述扫描驱动器根能够沿第一方向(从第一扫描线S1至第n扫描线Sn)顺序输出多个扫描信号；当第二控制信号CS2被提供时，所述扫描驱动器中前一级的级电路的第二信号输入端SIN’接收后一级的级电路的信号输出端OUT输出的信号(即扫描信号)，所述扫描驱动器能够沿第二方向(从第n条扫描线Sn至第一条扫描线S1)顺序输出多个扫描信号。所述扫描驱动器其余电路部分以及驱动处理与图2所示的扫描驱动器相同，所以将不再重复其详细描述。
基于同一发明构思，本实施例还提供一种包括图5所示的扫描驱动器的显示装置。
综上所述，本发明的级电路具有较少数量的晶体管并且仅使用第一时钟信号和第二时钟信号就可以输出所需波形的扫描信号，电路简单，稳定性高；且可以避免同时具有高电平的第二时钟信号和第一电源电压的输出，降低了功耗，有利于高性能的扫描驱动器和显示装置的制造。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种级电路，其特征在于，包括：
具有第一节点、第二节点和信号输出端的输出模块，用于根据施加在第一节点和第二节点的电压，将第一电源的电压或第二时钟信号的电压提供给信号输出端；
具有第一时钟端、第二时钟端、第一电源端以及第一信号输入端的输入模块，所述第一时钟端用于接收第一时钟信号，所述第二时钟端用于接收第二时钟信号，所述第一电源端用于接入第一电源，所述第一信号输入端用于接收扫描开始信号或者前一级电路的输出信号；所述输入模块用于在所述第一时钟信号、第二时钟信号的控制下将所述第一信号输入端接收的信号写入；
具有第二电源端并连接所述输入模块、第一节点和第二节点的电压控制模块，所述第二电源端用于接入第二电源，所述电压控制模块用于在所述第一时钟信号的控制下将第一电源的电压或者第二电源的电压提供至所述第一节点，并在第二电源的电压控制下将所述第一信号输入端接收的信号的电压提供至第二节点；
其中，所述电压控制模块包括上拉控制单元、下拉控制单元以及分压控制单元；所述上拉控制单元连接在所述第一电源端和所述第一节点之间，用于在所述第一信号输入端接收的信号的控制下将第一电源的电压提供给第一节点；所述下拉控制单元连接在所述第一节点和第二电源端之间，且所述下拉控制单元的控制端连接至所述第一时钟端，用于在所述第一时钟信号的控制下将第二电源的电压提供给第一节点；所述分压控制单元串联在所述输入模块和所述输出模块之间，且所述分压控制单元与所述输入模块串联的节点还连接至所述上拉控制单元的控制端，所述分压控制单元的控制端连接到所述第二电源端，所述分压控制单元用于所述第二电源的控制下将所述第一信号输入端接收的信号的电压提供至所述第二节点，还用于分担所述上拉控制单元和所述第二节点之间以及所述输入模块和所述第二节点之间的电路上的电压，以保护所述上拉控制单元和所述输入模块；
所述上拉控制单元包括第四晶体管，所述下拉控制单元包括第五晶体管，所述分压控制单元包括第八晶体管，其中，所述第四晶体管的栅极为所述上拉控制单元的控制端，连接至所述第八晶体管的第一极，所述第四晶体管的第一极连接至所述第一电源端，所述第四晶体管的第二极连接至所述第一节点；所述第五晶体管的栅极作为所述下拉控制单元的控制端，连接至所述第一时钟端，所述第五晶体管的第一极连接至所述第一节点，所述第五晶体管的第二极连接至所述第二电源端；所述第八晶体管的栅极为所述分压控制单元的控制端，连接至所述第二电源端，所述第八晶体管的第一极还连接至所述输入模块，所述第八晶体管的第二极连接至所述第二节点，且所述第八晶体管的宽长比大于第四晶体管和第五晶体管的宽长比。
2.如权利要求1所述的级电路，其特征在于，所述输入模块包括依次布置在所述第一信号输入端和所述第一电源端之间的第一晶体管、第二晶体管、第三晶体管，所述第一晶体管的栅极连接到所述第一时钟端，所述第二晶体管的栅极连接到所述第二时钟端，所述第三晶体管的栅极连接到所述第一节点。
3.如权利要求1所述的级电路，其特征在于，所述输出模块包括第一输出单元和第二输出单元，所述第一输出单元连接所述第一节点、第一电源端和信号输出端，用于在所述第一节点的控制下将所述第一电源的电压输出至所述信号输出端；所述第二输出单元连接所述第二节点、第二时钟端和信号输出端，用于在所述第二节点的控制下将所述第二时钟信号输出至所述信号输出端。
4.如权利要求3所述的级电路，其特征在于，所述第一输出单元包括第一充电电容和第六晶体管，所述第六晶体管的栅极和所述第一充电电容的一端均连接至所述第一节点，所述第六晶体管的第一极和所述第一充电电容的另一端均连接至所述第一电源端，所述第六晶体管的第二极连接至所述信号输出端；所述第二输出单元包括第二充电电容和第七晶体管，所述第七晶体管的栅极和所述第二充电电容的一端均连接至所述第二节点，所述第七晶体管的第一极和所述第一充电电容的另一端均连接至所述信号输出端，所述第七晶体管的第二极连接至所述第二时钟端。
5.如权利要求4所述的级电路，其特征在于，所述输出模块还包括速度扩展单元和/或滤波单元，所述速度扩展单元与所述第二输出单元并联，用于提高传输至所述信号输出端的信号的传输速度；所述滤波单元一端连接至所述第一输出单元和第二输出单元连接的节点处，一端连接至所述信号输出端，用于对所述第一输出单元或第二输出单元信号输出的信号进行滤波后传输至所述信号输出端。
6.如权利要求5所述的级电路，其特征在于，所述速度扩展单元包括至少一个与所述第七晶体管并联的扩展晶体管，每个扩展晶体管的栅极均连接至所述第二时钟端，每个扩展晶体管的第一极均连接至所述信号输出端，每个扩展晶体管的第二极均连接至所述第二节点；所述滤波单元包括滤波电容和保护电阻，所述保护电阻的一端与所述滤波电容的一端均连接至所述信号输出端，所述保护电阻的另一端连接至所述第一输出单元和第二输出单元连接的节点处，所述滤波电容的另一端接地。
7.如权利要求1至6中任一项所述的级电路，其特征在于，所述输入模块还包括第一控制信号端、第二控制信号端、第二信号输入端和双向驱动单元，所述双向驱动单元包括第九晶体管和第十晶体管，所述第九晶体管连接在第一信号输入端和第一晶体管的第二极之间，所述第九晶体管的栅极连接至所述第一控制信号端，所述第九晶体管在所述第一控制信号端提供第一控制信号时导通，所述第十晶体管连接在第二信号输入端和第一晶体管的第二极之间，所述第十晶体管的栅极连接至所述第二控制信号端，所述第十晶体管在所述第二控制信号端提供第二控制信号时导通，所述第一信号输入端接收前一级电路的输出信号或开始扫描信号，第二信号输入端接收后一级电路的输出信号或开始扫描信号。
8.一种扫描驱动器，其特征在于，包括级联的多个权利要求1至7中任一项所述的级电路，每个级电路的信号输出端连接到相应的扫描线上，且第一级的级电路的第一信号输入端接收开始扫描信号，其余的级电路的第一信号输入端接收前一级电路的信号输出端的输出信号。
9.一种显示装置，其特征在于，包括权利要求8所述的扫描驱动器。
CN201810054349.1A 2018-01-19 2018-01-19 级电路、扫描驱动器及显示装置 Active CN107978276B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810054349.1A CN107978276B (zh) 2018-01-19 2018-01-19 级电路、扫描驱动器及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810054349.1A CN107978276B (zh) 2018-01-19 2018-01-19 级电路、扫描驱动器及显示装置

Publications (2)

Publication Number Publication Date
CN107978276A CN107978276A (zh) 2018-05-01
CN107978276B true CN107978276B (zh) 2019-08-23

Family

ID=62006136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810054349.1A Active CN107978276B (zh) 2018-01-19 2018-01-19 级电路、扫描驱动器及显示装置

Country Status (1)

Country Link
CN (1) CN107978276B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102693252B1 (ko) * 2018-11-23 2024-08-12 삼성디스플레이 주식회사 주사 구동부
CN110364121A (zh) * 2019-06-27 2019-10-22 昆山国显光电有限公司 扫描电路、显示面板和显示装置
CN110675793A (zh) * 2019-09-05 2020-01-10 深圳市华星光电半导体显示技术有限公司 显示驱动电路
CN110767175A (zh) * 2019-10-08 2020-02-07 武汉华星光电半导体显示技术有限公司 驱动电路及显示面板
CN111243513B (zh) * 2020-03-13 2021-07-20 Oppo广东移动通信有限公司 一种控制电路及控制方法
CN115050316B (zh) * 2022-06-30 2025-04-11 合肥维信诺科技有限公司 显示面板和显示装置
CN119785683B (zh) * 2023-10-08 2025-09-05 武汉华星光电半导体显示技术有限公司 栅极驱动电路及显示面板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779478A (zh) * 2012-04-13 2012-11-14 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN103366822A (zh) * 2013-02-07 2013-10-23 友达光电股份有限公司 移位寄存电路以及削角波形产生方法
CN103680397A (zh) * 2012-09-20 2014-03-26 三星显示有限公司 级电路和使用该级电路的有机发光显示器
CN104282279A (zh) * 2014-09-28 2015-01-14 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN104505048A (zh) * 2014-12-31 2015-04-08 深圳市华星光电技术有限公司 一种goa电路及液晶显示装置
CN104766587A (zh) * 2015-04-30 2015-07-08 京东方科技集团股份有限公司 扫描驱动电路及其驱动方法、阵列基板、显示装置
CN105139795A (zh) * 2015-09-22 2015-12-09 上海天马有机发光显示技术有限公司 一种栅极扫描电路及其驱动方法、栅极扫描级联电路
CN105810142A (zh) * 2016-05-20 2016-07-27 上海天马有机发光显示技术有限公司 移位寄存单元及其驱动方法、移位寄存器电路、显示装置
CN107195281A (zh) * 2017-07-31 2017-09-22 武汉华星光电半导体显示技术有限公司 一种扫描驱动电路及装置
CN107358923A (zh) * 2017-07-12 2017-11-17 深圳市华星光电半导体显示技术有限公司 扫描驱动电路及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080006037A (ko) * 2006-07-11 2008-01-16 삼성전자주식회사 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779478A (zh) * 2012-04-13 2012-11-14 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN103680397A (zh) * 2012-09-20 2014-03-26 三星显示有限公司 级电路和使用该级电路的有机发光显示器
CN103366822A (zh) * 2013-02-07 2013-10-23 友达光电股份有限公司 移位寄存电路以及削角波形产生方法
CN104282279A (zh) * 2014-09-28 2015-01-14 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN104505048A (zh) * 2014-12-31 2015-04-08 深圳市华星光电技术有限公司 一种goa电路及液晶显示装置
CN104766587A (zh) * 2015-04-30 2015-07-08 京东方科技集团股份有限公司 扫描驱动电路及其驱动方法、阵列基板、显示装置
CN105139795A (zh) * 2015-09-22 2015-12-09 上海天马有机发光显示技术有限公司 一种栅极扫描电路及其驱动方法、栅极扫描级联电路
CN105810142A (zh) * 2016-05-20 2016-07-27 上海天马有机发光显示技术有限公司 移位寄存单元及其驱动方法、移位寄存器电路、显示装置
CN107358923A (zh) * 2017-07-12 2017-11-17 深圳市华星光电半导体显示技术有限公司 扫描驱动电路及显示装置
CN107195281A (zh) * 2017-07-31 2017-09-22 武汉华星光电半导体显示技术有限公司 一种扫描驱动电路及装置

Also Published As

Publication number Publication date
CN107978276A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
CN107978276B (zh) 级电路、扫描驱动器及显示装置
US11211013B2 (en) Gate driving circuit and display apparatus comprising the same
US11127478B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
CN114495829B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
US11735119B2 (en) Shift register unit, gate driving circuit and control method thereof and display apparatus
CN107452351B (zh) 一种移位寄存器、其驱动方法、驱动控制电路及显示装置
CN105632561B (zh) 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
CN109658865A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108877683A (zh) 栅极驱动电路及驱动方法、显示装置、阵列基板制造方法
CN107221289A (zh) 一种像素驱动电路及其控制方法和显示面板、显示装置
CN105047155B (zh) 液晶显示装置及其goa扫描电路
CN104835465B (zh) 移位寄存器、栅极驱动电路及液晶显示面板
CN110288950B (zh) 像素阵列、阵列基板及显示装置
US11270624B2 (en) Gate driver circuit including shift register with high stability and low power consumption
CN104269134A (zh) 一种栅极驱动器、显示装置及栅极驱动方法
CN109801594A (zh) 一种显示面板和显示装置
CN105139801A (zh) 阵列基板行驱动电路、移位寄存器、阵列基板及显示器
CN108597430A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN116312316A (zh) 显示面板及其驱动方法、显示装置
EP4131228A1 (en) Gate drive circuit, driving method therefor, and display panel
CN110364121A (zh) 扫描电路、显示面板和显示装置
CN110060616B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
CN113113071A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN112820237B (zh) 电子基板及其驱动方法、显示装置
CN110619842B (zh) 一种发光驱动电路、显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant