CN107909966B - 一种像素驱动电路、其驱动方法及显示装置 - Google Patents

Abstract

本发明提供一种像素驱动电路、其驱动方法及显示装置，通过设置写入补偿控制子电路、发光控制子电路、第一存储子电路、第二存储子电路、驱动子电路和发光子电路，在发光控制阶段，驱动信号仅与数据信号和第三电压信号有关，而与晶体管的阈值电压无关，从而可以补偿阈值电压偏差及漂移，并且将电压写入和阈值补偿阶段进行结合，相比于传统的OLED，有效减少了OLED不发光时间，提高了像素电路的响应速度，各个像素结构亮度一致且均匀，从而保证显示装置亮度的一致性。

Description

一种像素驱动电路、其驱动方法及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种像素驱动电路、其驱动方法及显示装置。

背景技术

由于全球信息社会的兴起，以及科技的发展，显示技术领域日新月异，显示技术种类也越来越多，例如包括传统的液晶显示技术，有机电致发光二极管(Organic Light-Emitting Diode，OLED)显示技术，基于OLED技术发展的有源矩阵有机发光二极管(Active-matrix organic light emitting diode，AMOLED)显示技术，电泳显示技术等。其中有机电致发光二极管显示器相比其他的显示器具有自发光显示，响应速度快，亮度高，视角宽等优点，使其具有广泛的应用前景。

虽然有机电致发光二极管显示技术具有上述的诸多优点，但是现有的有机电致发光二极管显示装置中大多使用晶体管作为控制开关，晶体管大多是使用通过准分子激光退火和离子注入等技术制得的低温多晶硅形成，在制作的过程中，不同的晶体管之间存在一定差异，均一性不足，从而使得不同的晶体管之间的存在电压偏差，导致体现的显示装置上显示出各个像素结构亮度不均匀，易出现明暗相间的情况。

发明内容

本发明实施例提供一种像素驱动电路、其驱动方法及显示装置，以解决显示装置中不同的晶体管之间的存在电压偏差，导致各个像素结构亮度不均匀，显示装置易出现明暗相间的问题。

本发明实施例提供了一种像素驱动电路，包括写入补偿控制子电路、发光控制子电路、第一存储子电路、第二存储子电路、驱动子电路和发光子电路；

所述驱动子电路的第一极用于接收输入的第一电压信号；所述第一存储子电路的第一极与第一节点连接，所述第一存储子电路的第二极用于接收输入的第二电压信号；所述第二存储子电路的第一极与所述驱动子电路的第三极连接，所述第二存储子电路的第二极与第二节点连接；

所述写入补偿控制子电路与所述第一节点和所述第二节点连接，用于接收扫描信号、数据信号和第三电压信号，并在扫描信号的控制下，控制所述第一节点是否接收到所述数据信号，控制所述第二节点是否接收到所述第三电压信号，并控制所述驱动子电路的第三极与所述驱动子电路的第二极之间是否连通；

所述发光控制子电路与所述第一节点、所述第二节点、所述驱动子电路的第二极和发光子电路连接，用于接收发光控制信号，并在所述发光控制信号的控制下，控制所述第一节点与所述第二节点之间是否连通，控制所述驱动子电路的第二极与所述发光子电路之间是否连通。

进一步的，所述驱动子电路包括p型驱动晶体管，所述驱动晶体管的源极为所述驱动子电路的第一极，所述驱动晶体管的漏极为所述驱动子电路的第二极，所述驱动晶体管的栅极为所述驱动子电路的第三极。

进一步的，所述写入补偿控制子电路包括：

第一晶体管，源极用于接收所述数据信号，漏极与所述第一节点连接，栅极用于接收所述扫描信号；

第二晶体管，源极用于接收所述第三电压信号，漏极与所述第二节点连接，栅极用于接收扫描信号；以及，

第三晶体管，源极与所述驱动子电路的第二极连接，漏极与所述驱动子电路的第三极连接，栅极用于接收扫描信号。

进一步的，所述第一电压信号与所述第三电压信号为同一电压信号。

进一步的，所述发光控制子电路包括：

第四晶体管，源极与所述第一节点连接，漏极与所述第二节点连接，栅极用于接收所述发光控制信号；以及，

第五晶体管，源极与所述驱动子电路的第二极连接，漏极与所述发光元件连接，栅极用于接收所述发光控制信号。

进一步的，所述第一存储子电路包括第一存储电容，所述第一存储电容的第一极与所述第一节点连接，所述第一存储子电路的第二极用于接收第二电压信号。

进一步的，所述第二存储子电路包括第二存储电容，所述第二存储电容的第一极与所述驱动子电路的第三极连接，所述第二存储电容的第二极与第二节点连接。

进一步的，所述像素驱动电路还包括第一初始化子电路；

所述第一初始化子电路与所述发光元件连接，用于接收第一初始控制信号和第一初始化信号，并在所述第一初始控制信号的控制下，控制所述发光元件是否接收到所述第一初始化信号。

进一步的，所述第一初始化子电路包括：

第一初始化晶体管，源极用于接收所述第一初始化信号，漏极与所述发光元件连接，栅极用于接收所述第一初始控制信号。

进一步的，所述像素驱动电路还包括第二初始化子电路；

所述第二初始化子电路与所述第一节点连接，用于接收第二初始控制信号和第二初始化信号，并在所述第二初始控制信号的控制下，控制所述第一节点是否接收到所述第二初始化信号。

进一步的，所述第二初始化子电路包括：

第二初始化晶体管，源极用于接收所述第二初始化信号，漏极与所述第一节点连接，栅极用于接收所述第二初始控制信号。

本发明实施例还提供了一种像素驱动电路的驱动方法，应用于上述的像素驱动电路，所述像素驱动电路的显示周期包括依次设置的写入补偿控制阶段和发光控制阶段，所述驱动方法包括：

在写入补偿控制阶段，在发光控制信号的控制下，发光控制子电路控制第一节点与第二节点断开，并控制驱动子电路的第二极与发光元件之间断开；

写入补偿控制子电路控制数据信号写入第一存储子电路；

所述写入补偿控制子电路控制第二节点接收第三电压信号；

所述写入补偿控制子电路控制所述驱动子电路的第二极与所述驱动子电路的第三极连通；

在发光控制阶段，在扫描信号的控制下，所述写入补偿控制子电路控制所述第一节点不接收数据信号；

所述写入补偿控制子电路控制第二节点不接收第三电压信号；

所述写入补偿控制子电路控制所述驱动子电路的第二极与所述驱动子电路的第三极断开；

在发光控制信号的控制下，所述发光控制子电路控制驱动子电路的第二极与发光元件之间连通，所述发光控制子电路控制第一节点与第二节点连通，以使得所述驱动子电路导通而驱动发光元件发光。

进一步的，所述显示周期包括设置于所述写入补偿控制阶段之前的初始化阶段，所述驱动方法包括：

在初始化阶段，所述写入补偿控制子电路在扫描信号的控制下，控制所述第一节点不接收所述数据信号，控制所述第二节点不接收第三电压信号，并控制所述驱动子电路的第三极与所述驱动子电路的第二极之间断开；

在初始化阶段，所述发光控制子电路在所述发光控制信号的控制下，控制所述第一节点与所述第二节点之间断开，控制所述驱动子电路的第二极与所述发光元件之间断开。

进一步的，所述像素驱动电路包括第一初始化子电路，所述驱动方法包括：

在初始化阶段，在第一初始控制信号的控制下，所述第一初始化子电路控制所述发光子电路接收第一初始化信号，以使得所述第一初始化信号写入所述发光子电路的第一极。

进一步的，所述像素驱动电路包括第二初始化子电路，所述驱动方法包括：

在初始化阶段，在第二初始控制信号的控制下，所述第二初始化子电路控制第一节点接收第二初始化信号，以使得所述第二初始化信号写入所述第一节点。

本发明实施例还提供了一种显示装置，所述显示装置包括上述的像素驱动电路。

本发明实施例提供的像素驱动电路、其驱动方法及显示装置，通过设置写入补偿控制子电路、发光控制子电路、第一存储电容子电路、第二存储电容子电路、驱动子电路和发光子电路，在写入补偿控制阶段，写入补偿控制子电路可以控制第一节点接收数据信号Vdata，并在与第一节点连接的第一存储子电路中写入数据信号，使得第一节点出的电位为Vdata，并控制第二节点接收第三电压信号Vdd，驱动子电路的第二极与驱动子电路的第三极连通，使得驱动子电路的第一极接收到第一电压信号后，驱动子电路的第三极的电压为Vdd+Vth，Vdd为第一电源压信号的电压值，Vth为所述驱动子电路的阈值电压，在发光控制阶段，发光控制子电路控制驱动子电路的第二极与发光元件之间连通，并控制第一节点与第二节点连通，使得第一节点和第二节点处的电压为Vdata，由于总电荷量守恒，使得驱动子电路导通而驱动发光元件发光时，此时驱动信号仅与数据信号Vdata和第三电压信号Vdd有关，而与晶体管的阈值电压无关，从而可以补偿阈值电压的偏差及漂移，并且将电压写入和阈值补偿阶段进行结合，相比于传统的OLED，使其从传统的重置、阈值电压补偿、数据信号写入、发光四个阶段减少为两个阶段，有效减少了OLED不发光时间，提高了像素电路的响应速度，各个像素结构亮度一致且均匀，从而保证显示装置亮度的一致性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一较佳实施例提供的像素驱动电路的电路图；

图2为图1中像素驱动电路的工作时序图；

图3为本发明另一实施例提供的像素驱动电路的电路图；

图4为本发明又一实施例提供的像素驱动电路的电路图；

图5为图4中像素驱动电路的工作时序图；

图6为本发明又一实施例提供的像素驱动电路的电路图；

图7为图6中像素驱动电路的工作时序图；

图8为本发明又一实施例提供的像素驱动电路的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，图1为本发明一较佳实施例提供的像素驱动电路的电路图。如图1所示，本发明实施例提供的像素驱动电路100包括写入补偿控制子电路110、发光控制子电路120、第一存储子电路130、第二存储子电路140、驱动子电路150和发光子电路160。

所述驱动子电路150的第一极与第一电压输入端VDD1连接，用于接收所述第一电压输入端VDD1输入的第一电压信号Vdd，所述驱动子电路150的第二极与所述发光控制子电路120连接，并通过所述发光控制子电路120与所述发光子电路160连接，用于控制所述发光子电路160是否进行发光，所述驱动子电路150的第三极与所述第二存储子电路140的第一极连接。

所述第一存储子电路130的第一极与第一节点N1连接，所述第一存储子电路130的第二极与第二电压输入端VDD2连接，并用于接收所述第二电压输入端VDD2输入的第二电压信号Vdd；所述第二存储子电路140的第一极与所述驱动子电路150的第三极连接，所述第二存储子电路140的第二极与第二节点N2连接。

所述写入补偿控制子电路110分别与数据线DL、扫描线Gate、第三电压输入端VDD3、所述第一节点N1和所述第二节点N2连接，所述写入补偿控制子电路110分别用于接收所述数据线DL输入的数据信号Vdata、所述扫描线Gate输入的扫描信号Vgate以及所述第三电压输入端VDD3输入的第三电压信号Vdd。

其中，所述第三电压输入端VDD3与所述第一电压输入端VDD1为同一电压输入端，因此所述第三电压输入端VDD3输入的第三电压信号与所述第一电压输入端VDD1输入的第一电压信号为同一电压信号，均为Vdd。此外，所述第二电压输入端VDD2与所述第一电压输入端VDD1也为同一电压输入端，因此所述第二电压输入端VDD2输入的第二电压信号与所述第一电压输入端VDD1输入的第一电压信号也为同一电压信号，均为Vdd。

所述写入补偿控制子电路110可以在所述扫描信号Vgate的控制下，控制所述第一节点N1与所述数据线DL是否连通，从而控制所述第一节点N1是否可以接收到所述数据线DL发送的所述数据信号Vgate；所述写入补偿控制子电路110还可以在所述扫描信号Vgate的控制下，控制所述第二节点N2与所述第三电压输入端VDD3是否连通，从而控制所述第二节点N2是否可以接收到所述第三电压输入端VDD3输入的第三电压信号Vdd；所述写入补偿控制子电路110还可以在所述扫描信号Vgate的控制下，控制所述驱动子电路150的第三极与所述驱动子电路150的第二极之间是否连通。

所述发光控制子电路120与发光控制信号线EM、所述第一节点N1、所述第二节点N2、所述驱动子电路150的第二极和所述发光子电路160连接。所述发光控制子电路120用于接收所述发光控制信号线EM输入的发光控制信号Vem，并且所述发光控制子电路120可以在所述发光控制信号Vem的控制下，控制所述第一节点N1与所述第二节点N2是否连通，以及所述发光控制子电路120可以在所述发光控制信号Vem的控制下，控制所述驱动子电路150的第二极与所述发光子电路160是否连通。

具体的，所述驱动子电路150包括驱动晶体管151，所述驱动晶体管151为p型晶体管，所述驱动晶体管151的源极为所述驱动子电路150的第一极，所述驱动晶体管151的漏极为所述驱动子电路150的第二极，所述驱动晶体管151的栅极为所述驱动子电路150的第三极。

本实施方式中，是以所述驱动子电路150由驱动晶体管组成为例进行说明的，但并不局限于此，在其他实施方式中，所述驱动子电路150还可以包括其他如电阻或者电感等可以与驱动晶体管进行组合的元件，一同组成所述驱动子电路150以实现所述驱动子电路150的功能。

所述发光子电路160包括发光元件161，所述发光元件161与所述驱动晶体管151的漏极连接，并可以在所述驱动晶体管151的驱动下发光。

具体的，所述写入补偿控制子电路110包括第一晶体管111、第二晶体管112及第三晶体管113。所述第一晶体管111的源极与所述数据线DL连接，并用于接收所述数据线DL发送的所述数据信号Vdata，所述第一晶体管111的漏极与所述第一节点N1连接，所述第一晶体管111的栅极与所述扫描线Gate连接，并用于接收所述扫描线Gate发送的所述扫描信号Vgate。

所述第二晶体管112的源极与所述第三电压输入端VDD3连接，用于接收所述第三电压信号Vdd，所述第二晶体管112的漏极与所述第二节点N2连接，所述第二晶体管112的栅极与所述扫描线Gate连接，并用于接收所述扫描线Gate发送的所述扫描信号Vgate。

所述第三晶体管113的源极与所述驱动子电路150的第二极连接，即所述第三晶体管113的源极与所述驱动晶体管151的漏极连接；所述第三晶体管113的漏极与所述驱动子电路150的第三极连接，即所述第三晶体管113的漏极与所述驱动晶体管151的栅极连接；所述第三晶体管113的栅极与所述扫描线Gate连接，并用于接收所述扫描线Gate发送的所述扫描信号Vgate。

具体的，所述发光控制子电路120包括第四晶体管121和第五晶体管122。所述第四晶体管121的源极与所述第一节点N1连接，所述第四晶体管121的漏极与所述第二节点N2连接，所述第四晶体管121的栅极与所述控制信号线EM连接，用于接收所述控制信号线EM输入的发光控制信号。

所述第五晶体管122的源极与所述驱动子电路150的第二极连接，即所述第五晶体管122的源极与所述驱动晶体管151的漏极连接；所述第五晶体管122的漏极与所述发光元件161连接，所述第五晶体管的栅极与所述控制信号线EM连接，用于接收所述控制信号线EM输入的发光控制信号。

本实施方式中，除所述驱动晶体管151之外的各晶体管也均为p型晶体管，但并不局限于此，在其他实施方式中或者在实际操作时，以上除了所述驱动晶体管151之外的各晶体管也可以被替换为n型晶体管，仅需在控制时相应改变控制信号的时序即可，在此对晶体管的类型不作限定。示例性的，本发明的实施例中所有晶体管均以p型晶体管为例进行说明。

具体的，所述第一存储子电路130包括第一存储电容131，所述第一存储电容131的第一极与所述第一节点N1连接，所述第一存储电容131的第二极与所述第二电压输入端VDD2连接，用于接收所述第二电压输入端VDD2输入的第二电压信号Vdd。

本实施方式中，是以所述第一存储子电路130由第一存储电容形成为例进行说明的，但并不局限于此，在其他实施方式中，所述第一存储子电路130还可以包括其他可以与所述第一存储电容组合的元件，如与所述第一存储电容组合实现所述第一存储子电路130功能的电阻或者电容等元件，或者至少两个第一存储电容的组合等。

具体的，所述第二存储子电路140包括第二存储电容141，所述第二存储电容141的第一极与所述驱动子电路150的第三极连接，即所述第二存储电容141的第一极与所述驱动晶体管151的栅极连接；所述第二存储电容141的第二极与所述第二晶体管112的漏极连接，并通过所述第二晶体管112与所述第三电压输入端VDD3连接，用于接收所述第三电压输入端VDD3输入的第三电压信号Vdd。

本实施方式中，是以所述第二存储子电路140由第二存储电容形成为例进行说明的，但并不局限于此，在其他实施方式中，所述第二存储子电路140还可以包括其他可以与所述第二存储电容组合的元件，如与所述第二存储电容组合实现所述第二存储子电路140功能的电阻或者电容等原件，或者至少两个第二存储电容的组合等。

请同时参阅图2，图2为图1中像素驱动电路的工作时序图。相应的，本发明实施方式还提供一种像素驱动电路的驱动方法，所述驱动方法应用于图1所示的像素驱动电路100，所述像素驱动电路100的显示周期包括依次设置的写入补偿控制阶段T1和发光控制阶段T2，所述驱动方法包括：

在每一显示周期的写入补偿控制阶段T1，所述发光控制信号线EM输入的发光控制信号Vem为高电平，所述扫描线Gate输入的扫描信号Vgate为低电平。在所述发光控制信号Vem的控制下，所述发光控制子电路120控制所述第一节点N1与所述第二节点N2断开，并控制所述驱动子电路150的第二极与所述发光子电路160之间断开。

具体的，在每一显示周期的写入补偿控制阶段T1，所述发光控制信号线EM向所述第四晶体管121和所述第五晶体管122输入发光控制信号Vem，在所述发光控制信号Vem的控制下，所述第四晶体管121的源极和漏极之间不导通，使得所述第一节点N1和所述第二节点N2之间呈断开状态，并且所述第五晶体管122的源极和漏极之间不导通，使得所述驱动晶体管151的漏极与所述发光子电路160之间呈断开状态。

在所述扫描信号Vgate的控制下，所述写入补偿控制子电路110控制所述数据线DL与所述第一节点N1连通，并且使得所述数据线DL与所述第一存储子电路130的第一极之间连通，从而所述写入补偿控制子电路110可以控制所述数据线DL输入的数据信号Vdata写入所述第一存储子电路130中，并使得所述第一节点N1的电位为Vdata；所述写入补偿控制子电路110还可以控制所述第二节点N2与所述第三电压输入端VDD3连通，以使所述第二节点N2可以接收所述第三电压输入端VDD3输入的第三电压信号Vdd，从而使得所述第二节点N2处的电位为Vdd；所述写入补偿控制子电路110还可以控制所述驱动子电路150的第二极与所述驱动子电路150的第三极连通，使得所述驱动子电路150的第三极处的电位稳定后为Vdd+Vth，其中，Vdd为所述第一电压输入端VDD1输入的第一电压信号Vdd的电压值，Vth为所述驱动子电路150的阈值电压。

具体的，在每一显示周期的写入补偿控制阶段T1，所述扫描线Gate向所述第一晶体管111、所述第二晶体管112、所述第三晶体管113输入所述扫描信号Vgate，在所述扫描信号Vgate的控制下，所述第一晶体管111的源极和漏极导通，使得所述数据线DL与所述第一存储电容131的第一极之间连通，从而所述数据信号Vdata写入所述第一存储电容131，并使得所述第一节点N1处的电位为Vdata；所述第二晶体管112的源极和漏极导通，从而使得所述第二节点N2与所述第三电压输入端VDD3之间连通，在所述第三电压输入端VDD3输入第三电压信号Vdd的情况下，所述第二节点N2处的电位为Vdd；所述第三晶体管113的源极和漏极导通，使得所述驱动晶体管151的漏极与栅极连通，在所述第一电压输入端VDD1输入第一电压信号Vdd的情况下，所述驱动晶体管151的源极和漏极从导通状态时，所述第一电压信号Vdd从所述驱动晶体管151的源极传输到漏极，再经过所述第三晶体管113传输至所述驱动晶体管151的栅极，到所述驱动晶体管151的源极和漏极为截止状态后，所述驱动晶体管151的栅极的电位稳定后为Vdd+Vth。

在每一显示周期的发光控制阶段T2，所述发光控制信号线EM输入的发光控制信号Vem为低电平，所述扫描线Gate输入的扫描信号Vgate为高电平。在所述扫描信号Vgate控制下，所述写入补偿控制子电路110控制所述第一节点N1与所述数据线DL不连通，从而使得所述第一节点N1不接收所述数据信号Vdata，由于在所述写入补偿控制阶段T1，所述第一节点N1处的电位为Vdata，此时所述第一节点N1处的电位依旧为Vdata；所述写入补偿子电路控制所述第二节点N2与所述第三电压输入端VDD3不连通，使得所述第二节点N2不接收所述第三电压输入端VDD3输入的第三电压信号Vdd；所述写入补偿子电路控制所述驱动子电路150的第二极与所述驱动子电路150的第三极断开。

具体的，在所述扫描信号Vgate控制下，所述第一晶体管111的源极和漏极之间呈截止状态，所述第一节点N1与所述数据线DL不连通，所述第一节点N1处的电位依旧为Vdata；所述第二晶体管112的源极和漏极之间呈截止状态，所述第二节点N2与所述第三电压输入端VDD3不连通；所述第三晶体管113的源极和漏极之间呈截止状态，所述驱动晶体管151的漏极和栅极之间不连通，呈断开状态。

在所述发光控制信号Vem的控制下，所述发光控制子电路120控制所述第一节点N1与所述第二节点N2之间连通，从而使得所述第二节点N2处的电位也为Vdata；所述发光控制子电路120控制所述驱动子电路150的第二极与所述发光子电路160连接，以使得所述驱动子电路150导通而驱动发光子电路160发光。

具体的，在所述发光控制信号Vem的控制下，所述第四晶体管121的源极与漏极之间导通，使得所述第一节点N1与所述第二节点N2之间连通，从而使得所述第一节点N1与所述第二节点N2处的电位均为Vdata；所述第五晶体管122的源极和漏极之间导通，使得所述驱动晶体管151的漏极与所述发光子电路160中的发光元件161之间连通，从而所述第一电压输入端VDD1输入的第一电压信号Vdd流经所述驱动晶体管151后可以驱动所述发光元件161发光。

在所述写入补偿控制阶段T1，由于第一晶体管111、第二晶体管112、第三晶体管113在扫描信号Vgate的控制下导通，第四晶体管121、第五晶体管122在发光控制信号Vem的控制下截止，所以所述第一节点N1的电位为Vdata，此时，所述第一存储电容131的第一极的电位与所述第一节点N1相同，也为Vdata；而所述第一存储电容131的第二极由于与所述第二电压输入端VDD2连接，所以所述第一存储电容131的第二极的电位为Vdd；所述第二节点N2由于通过第二晶体管112与所述第三电压输入端VDD3连接，所以所述第二节点N2的电位为Vdd，而所述第二存储电容141的第二极与所述第二节点N2连接，所以所述第二存储电容141的第二极的电位为Vdd，所述第二存储电容141的第一极与所述驱动晶体管151的栅极连接，且此时第三晶体管113相当于二极管连接，只能单向导通，因此所述第二存储电容141的第一极的电位为Vdd+Vth。

而到了所述发光控制阶段T2，第四晶体管121、第五晶体管122在发光控制信号Vem的控制下导通，第一晶体管111、第二晶体管112、第三晶体管113在扫描信号Vgate的控制下截止，所以所述第一节点N1的电位依旧为Vdata，所述第一存储电容131的第一极和第二极的电位也依旧分别为Vdata和VDD2；而对于所述第二节点N2，由于所述第二节点N2与所述第一节点N1连通，所述第二节点N2与所述第三电压输入端VDD3不连通，此时所述第二节点N2处的电位也变为Vdata；进一步的，所述第二存储电容141的第二极与所述第二节点N2连接，所以所述第二存储电容141的第二极的电位也为Vdata，而无论在所述写入补偿控制阶段T1还是所述发光控制阶段T2，所述第一存储电容131和所述第二存储电容141中的总电荷量应该是保持不变的，因此，可以通过电容元件中电荷量的公式C2×U21+C1×U11＝C2×U12+C1×U12来进行计算，其中，C1为所述第一存储电容131的电容值，C2位所述第二存储电容141的电容值，U11和U21分别为所述第一存储电容131和所述第二存储电容141在所述写入补偿控制阶段T1中第一极与第二极之间的电压，U12和U22分别为所述第一存储电容131和所述第二存储电容141在所述发光控制阶段T2中第一极与第二极之间的电压。

将各个参数代入上述公式中而得C2×(Vdd+Vth-Vdd)+C1×(Vdd-Vdata)＝C2×(Vg-V data)+C1×(Vdd-Vdata)，由此可以计算得出Vg＝Vdata+Vth，其中，Vg为所述第二存储电容141的第一极的电位，而所述第二存储电容141的第一极与所述驱动晶体管151的栅极连接，所以所述驱动晶体管151的栅极的电位也为Vg，就是说在所述发光控制阶段T2中，所述驱动晶体管151的栅极的电位为Vdata+Vth。

进一步的，对应到所述驱动晶体管151的电流特性中，电流公式的计算中，所述驱动晶体管151呈现出恒流特性时，Vds＝Vgs-Vth，代入个参数，可以得出Vgs-Vth＝Vdata+Vth-Vth-Vdd＝Vdata-Vdd。由上式可以看出，在所述发光控制阶段T2中，所述驱动晶体管151呈现出恒流特性时，Vds＝Vdata-Vdd，即流经所述驱动晶体管151用以驱动所述发光元件161的电流与Vdata-Vdd有关，而与所述驱动晶体管151的阈值电压Vth无关，所以所述发光元件161在发光时不会受所述驱动晶体管151的阈值电压Vth的偏差及漂移等不稳定因素的影响，所以可以视为将阈值电压Vth进行了补偿，从而补偿阈值电压的偏差及漂移，并且将电压写入和阈值补偿阶段进行结合。相比于传统的OLED，使其从传统的重置、阈值电压补偿、数据信号写入、发光四个阶段减少为两个阶段，有效减少了OLED不发光时间，提高了像素电路的响应速度，各个像素结构亮度一致且均匀，从而保证显示装置亮度的一致性。

本实施方式中，是以所述第三电压输入端与第一电压输入端为同一电压输入端为例进行说明的，但并不局限于此，在其他实施方式中，如图3所示的实施方式中，其中，图3为本发明另一实施例提供的像素驱动电路的电路图，第三电压输入端VREF与第一电压输入端VDD1为不同的电压输入端，即所述第三电压输入端VREF输入的第三电压信号Vref与所述第一电压输入端VDD1输入的第一电压信号Vdd为不同的电压信号。

相应的，在所述写入补偿控制阶段T1，由于第一晶体管111、第二晶体管112、第三晶体管113在扫描信号Vgate的控制下导通，第四晶体管121、第五晶体管122在发光控制信号Vem的控制下截止，所以所述第一节点N1的电位为Vdata，此时，所述第一存储电容131的第一极的电位与所述第一节点N1相同，也为Vdata；而所述第一存储电容131的第二极由于与所述第二电压输入端VDD2连接，所以所述第一存储电容131的第二极的电位为Vdd；所述第二节点N2由于通过第二晶体管112与所述第三电压输入端VREF连接，所以所述第二节点N2的电位为Vref，而所述第二存储电容141的第二极与所述第二节点N2连接，所以所述第二存储电容141的第二极的电位为Vref，所述第二存储电容141的第一极与所述驱动晶体管151的栅极连接，且此时第三晶体管113相当于二极管连接，因此所述第二存储电容141的第一极的电位为Vdd+Vth。

而到了所述发光控制阶段T2，第四晶体管121、第五晶体管122在发光控制信号Vem的控制下导通，第一晶体管111、第二晶体管112、第三晶体管113在扫描信号Vgate的控制下截止，所以所述第一节点N1的电位依旧为Vdata，所述第一存储电容131的第一极和第二极的电位也依旧分别为Vdata和Vdd；而对于所述第二节点N2，由于所述第二节点N2与所述第一节点N1连通，所述第二节点N2与所述第三电压输入端VREF不连通，此时所述第二节点N2处的电位也变为Vdata；进一步的，所述第二存储电容141的第二极与所述第二节点N2连接，所以所述第二存储电容141的第二极的电位也为Vdata，而无论在所述写入补偿控制阶段T1还是所述发光控制阶段T2，所述第一存储电容131和所述第二存储电容141中的总电荷量应该是保持不变的，因此，可以通过电容元件中电荷量的公式C2×U21+C1×U11＝C2×U12+C1×U12来进行计算，其中，C1为所述第一存储电容131的电容值，C2位所述第二存储电容141的电容值，U11和U21分别为所述第一存储电容131和所述第二存储电容141在所述写入补偿控制阶段T1中第一极与第二极之间的电压，U12和U22分别为所述第一存储电容131和所述第二存储电容141在所述发光控制阶段T2中第一极与第二极之间的电压。

将各个参数代入上述公式中而得C2×(Vdd+Vth-Vref)+C1×(Vdd-Vdata)＝C2×(Vg-V data)+C1×(Vdd-Vdata)，由此可以计算得出Vg＝Vdd+Vth+Vdata-Vref，其中，Vg为所述第二存储电容141的第一极的电位，而所述第二存储电容141的第一极与所述驱动晶体管151的栅极连接，所以所述驱动晶体管151的栅极的电位也为Vg，就是说在所述发光控制阶段T2中，所述驱动晶体管151的栅极的电位为Vdd+Vth+Vdata-Vref。

进一步的，对应到所述驱动晶体管151的电流特性中，电流公式的计算中，所述驱动晶体管151呈现出恒流特性时，Vds＝Vgs-Vth，代入个参数，可以得出Vgs-Vth＝Vdd+Vth+Vdata-Vref-Vth-Vdd＝Vdata-Vref。由上式可以看出，在所述发光控制阶段T2中，所述驱动晶体管151呈现出恒流特性时，Vds＝Vdata-Vref，即流经所述驱动晶体管151用以驱动所述发光元件161的电流与Vdata-Vref有关，而与所述驱动晶体管151的阈值电压Vth无关，所以所述发光元件161在发光时不会受所述驱动晶体管151的阈值电压Vth的偏差及漂移等不稳定因素的影响，所以可以视为将阈值电压Vth进行了补偿，从而补偿阈值电压的偏差及漂移，并且将电压写入和阈值补偿阶段进行结合。相比于传统的OLED，使其从传统的重置、阈值电压补偿、数据信号写入、发光四个阶段减少为两个阶段，有效减少了OLED不发光时间，提高了像素电路的响应速度，各个像素结构亮度一致且均匀，从而保证显示装置亮度的一致性，进一步的，所述像素结构的发光控制阶段是与Vref有关，而与Vdd无关，进一步可以避免驱动电路中由于Vdd IR Drop对于电路的影响，提高显示效果。

请同时参阅图4，图4为本发明又一实施例提供的像素驱动电路的电路图。如图4中所示，像素驱动电路100还包括第一初始化子电路170，所述第一初始化子电路170与所述发光子电路160连接，并连接于第一初始化信号线Init1与所述发光子电路160之间，所述第一初始化子电路170还与第一初始控制信号线Gk1连接，所述第一初始化子电路170用于接收所述第一初始控制信号线Gk1输入的第一初始控制信号Vgk1，并在所述第一初始控制信号Vgk1的控制下，控制所述发光子电路160与所述第一初始化信号线Init1是否连通，从而来控制所述发光子电路160是否可以接收到所述第一初始化信号线Init1输入的第一初始化信号Vinit1。

具体的，所述第一初始化子电路170包括第一初始化晶体管171，所述第一初始化晶体管171的源极与所述第一初始化信号线Init1连接，并用于接收所述第一初始化信号Vinit1，所述第一初始化晶体管171的漏极与所述发光子电路160中的发光元件161连接，所述第一初始化晶体管171的栅极与所述第一初始控制信号线Gk1连接，并用于接收所述第一初始控制信号Vgk1，所述第一初始化晶体管171在所述第一初始控制信号Vgk1的控制下，控制所述第一初始化晶体管171的源极和漏极之间是否导通，从而控制所述发光子电路160中的发光元件161与所述第一初始化信号线Init1是否连通，从而来控制所述发光元件161是否可以接收到所述第一初始化信号线Init1输入的第一初始化信号Vinit1。

请同时参阅图5，图5为图4中像素驱动电路的工作时序图。如图5中所示，进一步的，所述像素驱动电路100的显示周期还包括初始化阶段T3，所述初始化阶段T3设置于写入补偿控制阶段T1之前。

相应的，本发明实施方式还提供一种像素驱动电路的驱动方法，所述驱动方法应用于图4中所示的像素驱动电路100，在所述初始化阶段T3，所述第一初始控制信号线Gk1输入的第一初始控制信号Vgk1为低电平，所述发光控制信号线EM输入的发光控制信号Vem为高电平，所述扫描线Gate输入的扫描信号Vgate为高电平。

在所述第一初始控制信号Vgk1的控制下，所述第一初始化子电路170控制所述发光子电路160与所述第一初始化信号线Init1连通，并控制所述发光子电路160接收所述第一初始化信号线Init1输入第一初始化信号Vinit1，以使得所述第一初始化信号Vinit1写入所述发光子电路160的第一极，从而初始化所述发光子电路160，以保证在所述写入补偿控制阶段T1和所述发光控制阶段T2之前，将所述发光子电路160的第一极的电位置低，从而保证像素结构不发光，藉以提高显示装置的对比度。

具体的，在所述初始化阶段T3，在所述第一初始控制信号Vgk1的控制下，所述第一初始化晶体管171的源极和漏极之间导通，使得所述发光子电路160与所述第一初始化信号线Init1连通，从而使得所述发光子电路160可以接收到所述第一初始化信号Vinit1，以进行初始化。

进一步的，在所述初始化阶段T3，所述写入补偿控制子电路110在扫描信号Vgate的控制下，控制所述第一节点N1与数据线DL不连通，进而不接收所述数据信号Vdata；所述写入补偿控制子电路110控制所述第二节点N2与所述第三电压输入端VDD3不连通，进而不接收第三电压信号Vdd；所述写入补偿控制子电路110控制所述驱动子电路150的第三极与所述驱动子电路150的第二极之间断开。

在发光控制信号Vem的控制下，所述发光控制子电路120控制所述第一节点N1与所述第二节点N2之间断开；所述发光控制子电路120控制所述驱动子电路150的第二极与所述发光子电路160之间断开。

请同时参阅图6，图6为本发明又一实施例提供的像素驱动电路的电路图。如图6中所示，像素驱动电路100还包括第二初始化子电路180，所述第二初始化子电路180与第一节点N1连接，并连接于所述第一节点N1与第二初始化信号线Init2之间，所述第二初始化子电路180还与第二初始控制信号线Gk2连接，所述第二初始化子电路180用于接收所述第二初始控制信号线Gk2输入的第二初始控制信号Vgk2，并在所述第二初始控制信号Vgk2的控制下，控制所述第一节点N1与所述第二初始化信号线Init2是否连通，从而来控制所述第一节点N1是否可以接收到所述第二初始化信号线Init2输入的第二初始化信号Vinit2。

具体的，所述第二初始化子电路180包括第二初始化晶体管181，所述第二初始化晶体管181的源极与所述第二初始化信号线Init2连接，并用于接收所述第二初始化信号Vinit2，所述第二初始化晶体管181的漏极与所述第一节点N1连接，所述第二初始化晶体管181的栅极与所述第二初始控制信号线Gk2连接，并用于接收所述第二初始控制信号Vgk2，所述第二初始化晶体管181在所述第二初始控制信号Vgk2的控制下，控制所述第二初始化晶体管181的源极和漏极之间是否导通，从而控制所述第一节点N1与所述第二初始化信号线Init2是否连通，从而来控制所述第一节点N1是否可以接收到所述第二初始化信号线Init2输入的第二初始化信号Vinit2。

请同时参阅图7，图7为图6中像素驱动电路的工作时序图。如图7中所示，进一步的，所述像素驱动电路100的显示周期还包括初始化阶段T3，所述初始化阶段T3设置于写入补偿控制阶段T1之前。

相应的，本发明实施方式还提供一种像素驱动电路的驱动方法，所述驱动方法应用于图6中所示的像素驱动电路100，在所述初始化阶段T3，所述第二初始控制信号线Gk2输入的第二初始控制信号Vgk2为低电平，所述发光控制信号线EM输入的发光控制信号Vem为高电平，所述扫描线Gate输入的扫描信号Vgate为高电平。

在所述第二初始控制信号Vgk2的控制下，所述第二初始化子电路180控制所述发第一节点N1与所述第二初始化信号线Init2连通，并控制所述第一节点N1接收所述第二初始化信号线Init2输入第二初始化信号Vinit2，以使得所述第二初始化信号Vinit2写入所述第一节点N1，进而写入第一存储电容131的第一极，从而初始化所述第一存储电容131，以保证在所述写入补偿控制阶段T1和所述发光控制阶段T2之前，将所述第一存储电容131的第一极的电位置低，以提高数据信号Vdata的写入效果。

具体的，在所述初始化阶段T3，在所述第二初始控制信号Vgk2的控制下，所述第二初始化晶体管181的源极和漏极之间导通，使得所述第一节点N1与所述第二初始化信号线Init2连通，从而使得所述第一节点N1可以接收到所述第二初始化信号Vinit2，以进行初始化。

进一步的，在所述初始化阶段T3，所述写入补偿控制子电路110在扫描信号Vgate的控制下，控制所述第一节点N1与数据线DL不连通，进而不接收所述数据信号Vdata；所述写入补偿控制子电路110控制所述第二节点N2与所述第三电压输入端VDD3不连通，进而不接收第三电压信号Vdd；所述写入补偿控制子电路110控制所述驱动子电路150的第三极与所述驱动子电路150的第二极之间断开。

在发光控制信号Vem的控制下，所述发光控制子电路120控制所述第一节点N1与所述第二节点N2之间断开；所述发光控制子电路120控制所述驱动子电路150的第二极与所述发光子电路160之间断开。

上述的，是分别在图1中所示的像素驱动电路中补充第一初始化子电路170和第二初始化子电路180，但并不局限于此，在其他实施方式中，也可以同时将请第一初始化子电路170和第二初始化子电路180补充到图1中所示的像素驱动电路中，如图8中所示，其中，图8为本发明又一实施例提供的像素驱动电路的电路图，图8中所示的像素驱动电路100的驱动时序图及驱动方法，可以分别参考图4和图5中所示的像素驱动电路的驱动时序图及驱动方法，在此不再赘述。

相应的，由于本发明实施例的像素驱动电路，应用于显示装置中，所以，本发明还提供一种显示装置，所述显示装置包括上述各个实施例中的像素驱动电路，实现所述像素驱动电路的实施例均适用于所述显示装置的实施例中，并且可以达到相同的技术效果。

其中，所述显示装置可以是如扭曲向列型液晶显示装置(Twisted Nematic,TN)、发展到平面电场切换型液晶显示装置(In-Plane Switching,IPS)、多维电场型液晶显示装置(Advanced Super Dimension Switch,AD-SDS,简称ADS)及有机电致发光二极管显示装置(Organic Light-Emitting Diode,OLED)等使用晶体管进行驱动发光的显示装置。

本发明实施例提供的像素驱动电路、其驱动方法及显示装置，通过设置写入补偿控制子电路、发光控制子电路、第一存储子电路、第二存储子电路、驱动子电路和发光子电路，在写入补偿控制阶段，写入补偿控制子电路可以控制第一节点接收数据信号Vdata，并在与第一节点连接的第一存储子电路中写入数据信号，使得第一节点出的电位为Vdata，并控制第二节点接收第三电压信号Vdd，驱动子电路的第二极与驱动子电路的第三极连通，使得驱动子电路的第一极接收到第一电压信号后，驱动子电路的第三极的电压为Vdd+Vth，Vdd为第一电源压信号的电压值，Vth为所述驱动子电路的阈值电压，在发光控制阶段，发光控制子电路控制驱动子电路的第二极与发光元件之间连通，并控制第一节点与第二节点连通，使得第一节点和第二节点处的电压为Vdata，由于总电荷量守恒，使得驱动子电路导通而驱动发光元件发光时，此时驱动信号仅与数据信号Vdata和第三电压信号Vdd有关，而与晶体管的阈值电压无关，从而可以补偿阈值电压的偏差及漂移，并且将电压写入和阈值补偿阶段进行结合，相比于传统的OLED，使其从传统的重置、阈值电压补偿、数据信号写入、发光四个阶段减少为两个阶段，有效减少了OLED不发光时间，提高了像素电路的响应速度，各个像素结构亮度一致且均匀，从而保证显示装置亮度的一致性。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (16)

1.一种像素驱动电路，其特征在于，包括写入补偿控制子电路、发光控制子电路、第一存储子电路、第二存储子电路、驱动子电路和发光子电路；

所述驱动子电路的第一极用于接收输入的第一电压信号；所述第一存储子电路的第一极与第一节点连接，所述第一存储子电路的第二极用于接收输入的第二电压信号；所述第二存储子电路的第一极与所述驱动子电路的第三极连接，所述第二存储子电路的第二极与第二节点连接；

所述写入补偿控制子电路与所述第一节点和所述第二节点连接，用于接收扫描信号、数据信号和第三电压信号，并在扫描信号的控制下，控制所述第一节点是否接收到所述数据信号，控制所述第二节点是否接收到所述第三电压信号，并控制所述驱动子电路的第三极与所述驱动子电路的第二极之间是否连通；

所述发光控制子电路与所述第一节点、所述第二节点、所述驱动子电路的第二极和发光子电路连接，用于接收发光控制信号，并在所述发光控制信号的控制下，控制所述第一节点与所述第二节点之间是否连通，控制所述驱动子电路的第二极与所述发光子电路之间是否连通；

其中，所述写入补偿控制子电路用于在写入补偿控制阶段，控制所述第一节点接收所述数据信号，并在所述第一存储子电路中写入所述数据信号，并控制所述第二节点接收所述第三电压信号，所述发光控制子电路用于在发光控制阶段控制所述驱动子电路的第二极与所述发光子电路连通，并控制所述第一节点与第二节点连通。

2.如权利要求1所述的像素驱动电路，其特征在于，所述驱动子电路包括p型驱动晶体管，所述驱动晶体管的源极为所述驱动子电路的第一极，所述驱动晶体管的漏极为所述驱动子电路的第二极，所述驱动晶体管的栅极为所述驱动子电路的第三极。

3.如权利要求1所述的像素驱动电路，其特征在于，所述写入补偿控制子电路包括：

第一晶体管，源极用于接收所述数据信号，漏极与所述第一节点连接，栅极用于接收所述扫描信号；

第二晶体管，源极用于接收所述第三电压信号，漏极与所述第二节点连接，栅极用于接收扫描信号；以及，

第三晶体管，源极与所述驱动子电路的第二极连接，漏极与所述驱动子电路的第三极连接，栅极用于接收扫描信号。

4.如权利要求1所述的像素驱动电路，其特征在于，所述第一电压信号与所述第三电压信号为同一电压信号。

5.如权利要求1所述的像素驱动电路，其特征在于，所述发光控制子电路包括：

第四晶体管，源极与所述第一节点连接，漏极与所述第二节点连接，栅极用于接收所述发光控制信号；以及，

第五晶体管，源极与所述驱动子电路的第二极连接，漏极与所述发光子电路中的发光元件连接，栅极用于接收所述发光控制信号。

6.如权利要求1所述的像素驱动电路，其特征在于，所述第一存储子电路包括第一存储电容，所述第一存储电容的第一极与所述第一节点连接，所述第一存储电容的第二极用于接收第二电压信号。

7.如权利要求1所述的像素驱动电路，其特征在于，所述第二存储子电路包括第二存储电容，所述第二存储电容的第一极与所述驱动子电路的第三极连接，所述第二存储电容的第二极与第二节点连接。

8.如权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括第一初始化子电路；

所述第一初始化子电路与所述发光子电路连接，用于接收第一初始控制信号和第一初始化信号，并在所述第一初始控制信号的控制下，控制所述发光子电路是否接收到所述第一初始化信号。

9.如权利要求8所述的像素驱动电路，其特征在于，所述第一初始化子电路包括：

第一初始化晶体管，源极用于接收所述第一初始化信号，漏极与所述发光子电路中的发光元件连接，栅极用于接收所述第一初始控制信号。

10.如权利要求1至8中任一项所述的像素驱动电路，其特征在于，所述像素驱动电路还包括第二初始化子电路；

所述第二初始化子电路与所述第一节点连接，用于接收第二初始控制信号和第二初始化信号，并在所述第二初始控制信号的控制下，控制所述第一节点是否接收到所述第二初始化信号。

11.如权利要求10所述的像素驱动电路，其特征在于，所述第二初始化子电路包括：

第二初始化晶体管，源极用于接收所述第二初始化信号，漏极与所述第一节点连接，栅极用于接收所述第二初始控制信号。

12.一种像素驱动电路的驱动方法，其特征在于，应用于如权利要求1至11中任一项权利要求所述的像素驱动电路，所述像素驱动电路的显示周期包括依次设置的写入补偿控制阶段和发光控制阶段，所述驱动方法包括：

在写入补偿控制阶段，在发光控制信号的控制下，发光控制子电路控制第一节点与第二节点断开，并控制驱动子电路的第二极与发光子电路之间断开；

写入补偿控制子电路控制数据信号写入第一存储子电路；

所述写入补偿控制子电路控制第二节点接收第三电压信号；

所述写入补偿控制子电路控制所述驱动子电路的第二极与所述驱动子电路的第三极连通；

在发光控制阶段，在扫描信号的控制下，所述写入补偿控制子电路控制所述第一节点不接收数据信号；

所述写入补偿控制子电路控制第二节点不接收第三电压信号；

所述写入补偿控制子电路控制所述驱动子电路的第二极与所述驱动子电路的第三极断开；

在发光控制信号的控制下，所述发光控制子电路控制驱动子电路的第二极与发光子电路之间连通，所述发光控制子电路控制第一节点与第二节点连通，以使得所述驱动子电路导通而驱动所述发光子电路中的发光元件发光。

13.如权利要求12所述的驱动方法，其特征在于，所述显示周期包括设置于所述写入补偿控制阶段之前的初始化阶段，所述驱动方法包括：

在初始化阶段，所述写入补偿控制子电路在扫描信号的控制下，控制所述第一节点不接收所述数据信号，控制所述第二节点不接收第三电压信号，并控制所述驱动子电路的第三极与所述驱动子电路的第二极之间断开；

在初始化阶段，所述发光控制子电路在所述发光控制信号的控制下，控制所述第一节点与所述第二节点之间断开，控制所述驱动子电路的第二极与所述发光元件之间断开。

14.如权利要求13所述的驱动方法，其特征在于，所述像素驱动电路包括第一初始化子电路，所述驱动方法包括：

在初始化阶段，在第一初始控制信号的控制下，所述第一初始化子电路控制发光子电路接收第一初始化信号，以使得所述第一初始化信号写入所述发光子电路的第一极。

15.如权利要求13或者14所述的驱动方法，其特征在于，所述像素驱动电路包括第二初始化子电路，所述驱动方法包括：

在初始化阶段，在第二初始控制信号的控制下，所述第二初始化子电路控制第一节点接收第二初始化信号，以使得所述第二初始化信号写入所述第一节点。

16.一种显示装置，其特征在于，所述显示装置包括如权利要求1至11中任一项所述的像素驱动电路。

Images