[go: up one dir, main page]

CN107871518A - 基于阻变存储单元的逻辑运算器及利用其实现二元布尔逻辑运算的方法 - Google Patents

基于阻变存储单元的逻辑运算器及利用其实现二元布尔逻辑运算的方法 Download PDF

Info

Publication number
CN107871518A
CN107871518A CN201610858694.1A CN201610858694A CN107871518A CN 107871518 A CN107871518 A CN 107871518A CN 201610858694 A CN201610858694 A CN 201610858694A CN 107871518 A CN107871518 A CN 107871518A
Authority
CN
China
Prior art keywords
write
logical
input
voltage
separately input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610858694.1A
Other languages
English (en)
Other versions
CN107871518B (zh
Inventor
高双
李润伟
刘钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN201610858694.1A priority Critical patent/CN107871518B/zh
Publication of CN107871518A publication Critical patent/CN107871518A/zh
Application granted granted Critical
Publication of CN107871518B publication Critical patent/CN107871518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种基于阻变存储单元的逻辑运算器，由一个阻变存储单元和一个开关通过串联形成。该逻辑运算器结构简单，设计巧妙，制作成本低，通过设计逻辑运算规则，可以在不多于三次写入操作下完成所有16种二元布尔逻辑运算，且逻辑运算结果可以自动且非易失地存储在阻变存储单元中，因而可以集数据处理和存储功能于一体，能够极大地推进阻变存储器基逻辑电路的实用化进程，对阻变存储器基逻辑电路的发展具有重要意义。

Description

基于阻变存储单元的逻辑运算器及利用其实现二元布尔逻辑 运算的方法
技术领域
本发明涉及逻辑运算器技术领域，尤其涉及一种基于阻变存储单元的逻辑运算器，以及利用该逻辑运算器实现二元布尔逻辑运算的方法。
背景技术
逻辑电路是当前计算机进行数据处理的核心部件。基于传统CMOS工艺的逻辑电路即将达到其小型化的物理极限，且结构复杂，功能单一，能耗较高。因此，基于新材料、新结构和新器件的新型逻辑电路受到人们日益增长的关注。
阻变存储器是一种有前途的下一代非易失性存储器，具有结构简单、易于集成、擦写速度快、操作功耗低等优势，使得阻变存储器基逻辑电路在综合性能上优于传统的CMOS逻辑电路。更重要的是，得益于阻变存储器的本征非易失性，相关逻辑电路能够集数据处理和存储于一体，有望突破长久以来限制计算机实际运行速度的“冯·诺依曼瓶颈”，给计算机的性能带来质的飞跃。
当前，本领域相关研究工作的核心在于探索阻变存储器基逻辑运算的实现方法，特别是基于简单器件和电路结构的多功能逻辑实现方法，以便在实际应用时简化电路结构，提高集成密度，降低制备成本。虽然基于单个双电压极性操作的阻变存储单元实现部分二元逻辑运算的普适方法已经被提出和证明，但是至今尚未有基于单个任意阻变存储单元实现所有16种二元布尔逻辑运算的普适方法被报道，阻碍了阻变存储器基逻辑电路的实用化进程。
发明内容
针对上述问题，本发明旨在提供一种基于阻变存储单元的逻辑运算器，该逻辑运算器结构简单，能够实现多种二元布尔逻辑运算。
为实现上述技术目的，本发明人经过探索研究后将一个阻变存储单元M和一个开关S串联在一起，通过控制阻变存储单元M输入端激励电压的大小以及开关S的开合，可巧妙地实现所有16种二元布尔逻辑运算。
本发明的技术方案是：一种基于阻变存储单元的逻辑运算器，由一个阻变存储单元(M)和一个开关(S)组成；
所述的阻变存储单元即电阻型随机存储单元，包括第一电极(T1)、第二电极(T2)和中间层，中间层位于第一电极与第二电极之间，在写入电压激励下，所述阻变存储单元表现出高低阻态之间的转变和记忆特性，定义高阻态对应的写入电压为VH，低阻态对应的写入电压为VL；
工作状态时，写入电压施加在T1端，T2端串联S后构成回路；
将T1端的写入电压以及S的开合状态作为两个逻辑输入端，将M的高低阻态作为逻辑输出端，输入逻辑值与输出逻辑值定义如下：
T1端的输入逻辑值与写入电压的对应关系：输入逻辑值0对应写入电压VH，输入逻辑值1对应写入电压VL；
S的输入逻辑值与其物理状态的对应关系：输入逻辑值0对应S闭合，输入逻辑值1对应S断开；
输出逻辑值与M的高低阻态的对应关系：输出逻辑值0对应M的高阻态,输出逻辑值1对应M的低阻态。
依据高低阻态间写入电压极性的关系，阻变存储单元可分为如下两类：
第一类：高低阻态的写入电压极性相同，如图2所示，称为单电压极性操作的阻变存储单元，其中Vreset≤VH＜Vset，VL≥Vset，Vset是由高阻态转变到低阻态的阈值电压，Vreset是由低阻态转变到高阻态的阈值电压。
第二类：高低阻态的写入电压极性相反，如图3所示，称为双电压极性操作的阻变存储单元，其中VH≤Vreset，VL≥Vset，Vset是由高阻态转变到低阻态的阈值电压，Vreset是由低阻态转变到高阻态的阈值电压。
无论阻变存储单元属于第一类还是第二类，当S闭合时，在T1端施加VL能将其写入到低阻态，而在T1端施加VH能将其写入到高阻态；反之，当S断开时，在T1端施加VL和VH均不会改变存储单元的当前电阻状态。因此，本发明中，所述的阻变存储单元既可以是单电压极性操作的阻变存储单元，又可以是双电压极性操作的阻变存储单元。
利用本发明的逻辑运算器，设定逻辑运算规则，即可通过不多于三次写入操作完成所有16种二元布尔逻辑运算，并且该逻辑运算结果可以自动且非易失地存储在M中，因而可以集数据处理和存储功能于一体，对阻变存储器基逻辑电路的发展具有重要意义。
一次写入操作(W)包括S的断开或者闭合与T1端的电压写入。
所述的三次写入操作可以表示为第一次写入操作(W1)、第二次写入操作(W2)以及第三次写入操作(W3)。
在W1、W2与W3中，设定0、1、p、q或为S和T1端的输入逻辑值，p＝0或者1，q＝0或者1，符号表示取反操作，即
如下表1所示，所述的16种二元布尔逻辑运算分别是True、False、p、q、NOT p、NOTq、p AND q、p NAND q、p OR q、p NOR q、p IMP q、p NIMP q、p RIMP q、p RNIMP q、p XORq，以及p XNOR q。
其中，True、False、p、q、NOT p和NOT q运算只需W1即可实现。作为优选，如下表1所示，逻辑运算规则如下：
(1)True：
在W1中，0和1分别输入到S和T1端；
(2)False：
在W1中，0和0分别输入到S和T1端；
(3)p：
在W1中，0和p分别输入到S和T1端；
(4)q：
在W1中，0和q分别输入到S和T1端；
(5)NOT p：
在W1中，0和分别输入到S和T1端；
(6)NOT q：
在W1中，0和分别输入到S和T1端；
其中，p AND q、p NAND q、p OR q、p NOR q、p IMP q、p NIMP q、p RIMP q和pRNIMP q运算需要依次进行W1和W2写入操作即可实现。作为优选，如下表1所示，逻辑运算规则如下：
(7)p AND q：
在W1中，0和0分别输入到S和T1端；
在W2中，和q分别输入到S和T1端；
(8)p NAND q：
在W1中，0和1分别输入到S和T1端；
在W2中，和分别输入到S和T1端；
(9)p OR q：
在W1中，0和1分别输入到S和T1端；
在W2中，p和q分别输入到S和T1端；
(10)p NOR q：
在W1中，0和0分别输入到S和T1端；
在W2中，p和分别输入到S和T1端；
(11)p IMP q：
在W1中，0和1分别输入到S和T1端；
在W2中，和q分别输入到S和T1端；
(12)p NIMP q：
在W1中，0和0分别输入到S和T1端；
在W2中，和分别输入到S和T1端；
(13)p RIMP q：
在W1中，0和1分别输入到S和T1端；
在W2中，p和分别输入到S和T1端；
(14)p RNIMP q：
在W1中，0和0分别输入到S和T1端；
在W2中，p和q分别输入到S和T1端；
而p XOR q和p XNOR q运算则需要依次进行W1、W2和W3写入操作才能实现。作为优选，如下表1所示，逻辑运算规则如下：
(15)p XOR q：
在W1中，0和0分别输入到S和T1端；
在W2中，p和q分别输入到S和T1端；
在W3中，q和p分别输入到S和T1端；
(16)p XNOR q：
在W1中，0和0分别输入到S和T1端；
在W2中，p和分别输入到S和T1端；
在W3中，和p分别输入到S和T1端。
表1：本发明中所有16种二元布尔逻辑的运算规则
综上所述，本发明基于一个阻变存储单元和一个开关，通过串联形成一个逻辑运算器，具有如下有益效果：
(1)结构简单，设计巧妙，制作成本低；
(2)通过设计逻辑运算规则，可以在不多于三次写入操作下完成所有16种二元布尔逻辑运算，且逻辑运算结果可以自动且非易失地存储在阻变存储单元中，因而可以集数据处理和存储功能于一体，能够极大地推进阻变存储器基逻辑电路的实用化进程，对阻变存储器基逻辑电路的发展具有重要意义。
附图说明
图1是本发明基于阻变存储单元的逻辑运算器的结构示意图；
图2是单电压极性操作的阻变存储单元的V-I循环特性曲线图；
图3是双电压极性操作的阻变存储单元的V-I循环特性曲线图。
具体实施方式
以下结合附图和实施例对本发明作进一步详细描述，需要指出的是，以下所述实施例旨在便于对本发明的理解，而对其不起任何限定作用。
实施例1：
本实施例中，阻变存储单元包括第一电极(T1)、第二电极(T2)和中间层，中间层位于T1与T2之间。T1材料为Ta，T2材料为Pt，中间层材料为Ta2O5，构成Ta/Ta2O5/Pt三层膜器件，其制备过程如下：
首先，采用射频磁控溅射法在Pt(120nm)/Ti/SiO2/Si基片上沉积10nm厚的Ta2O5薄膜。在沉积过程中，需要遮挡住一小部分基片，以便该部分不被Ta2O5薄膜覆盖，留作后续测试时充当第二电极。
其次，在Ta2O5薄膜上旋涂一层光刻胶，再结合紫外曝光和显影工艺，在光刻胶层上获得多个直径为50μm的孔洞。
最后，采用直流磁控溅射法沉积60nm厚的Ta薄膜，再利用丙酮浸泡样品，以剥离掉光刻胶上的Ta薄膜，仅留下孔洞处的Ta薄膜，留作后续测试时充当第一电极。
采用半导体器件分析仪(Agilent B1500A)对上述制备的Ta/Ta2O5/Pt三层膜器件进行阻变性能测试。测试温度为室温，外电压通过第一钨探针施加到该Ta/Ta2O5/Pt三层膜器件的T1端(即Ta电极)，T2端(即Pt电极)通过第二钨探针接地。测试结果表明，该Ta/Ta2O5/Pt三层膜器件具有如图3所示的阻变特性，Vset和Vreset分别为0.75V和-1V，高阻态阻值为1600Ω，对应于输出逻辑0，低阻态阻值为120Ω，对应于输出逻辑1。
利用该Ta/Ta2O5/Pt三层膜器件构建逻辑运算器，具体为：外电压通过第一钨探针施加到该Ta/Ta2O5/Pt三层膜器件的T1端(即Ta电极)，T2端(即Pt电极)通过第二钨探针接地，且通过第二钨探针接触和离开T2端来实现开关S的闭合和断开。采用半导体器件分析仪(Agilent B1500A)进行逻辑测试，测试温度为室温。
设定图3中的VL和VH分别为1V和-2V。将该Ta/Ta2O5/Pt三层膜器件的T1端的写入电压以及S的开合状态作为两个逻辑输入端，将该Ta/Ta2O5/Pt三层膜器件的高低阻态作为逻辑输出端，输入逻辑值与输出逻辑值定义如下：
T1端的输入逻辑值与写入电压的对应关系：输入逻辑值0对应写入电压VH，输入逻辑值1对应写入电压VL；
S的输入逻辑值与其物理状态的对应关系：输入逻辑值0对应S闭合，输入逻辑值1对应S断开；
输出逻辑值与M的高低阻态的对应关系：输出逻辑0对应M的高阻态,输出逻辑1对应M的低阻态。
采用表1中的逻辑运算规则，设定0、1、p、q或为S和T1端的输入逻辑值，p＝0或者1，q＝0或者1，符号表示取反操作，即即可实现所有16种二元布尔逻辑运算。下面以p NAND q和p NOR q运算为例进行详细说明：
(一)p NAND q
在W1写入操作中，0和1分别输入到S和T1端，使得S闭合，1V外电压施加到Ta电极，将Ta/Ta2O5/Pt器件写入到低阻态。
在W2写入操作中，和分别输入到S和T1端，根据p和q的实际数值，可分为四种情况：
(1)p＝0，q＝0，可得使得S断开，1V外电压施加到Ta电极上。由于S断开，器件组态将不受外电压影响，停留在低阻态(120Ω，对应输出逻辑1)，实现了逻辑运算pNAND q＝0NAND 0＝1。
(2)p＝0，q＝1，可得使得S断开，-2V外电压施加到Ta电极上。由于S断开，器件组态将不受外电压影响，停留在低阻态(120Ω，对应输出逻辑1)，实现了逻辑运算pNAND q＝0NAND 1＝1。
(3)p＝1，q＝0，可得使得S闭合，1V外电压施加到Ta电极上，仍不能改变器件阻态，即停留在低阻态(120Ω，对应输出逻辑1)，实现了逻辑运算p NAND q＝1 NAND0＝1。
(4)p＝1，q＝1，可得使得S闭合，-2V外电压施加到Ta电极上，将器件由低阻态转变到高阻态(1600Ω，对应输出逻辑0)，实现了逻辑运算p NAND q＝1 NAND 1＝0。
(二)p NOR q：
在W1写入操作中，0和0分别输入到S和T1端，使得开关S闭合，-2V外电压施加到Ta电极，将Ta/Ta2O5/Pt器件写入到高阻态。
在W2写入操作中，p和分别输入到S和T1端，根据p和q的实际数值，可分为四种情况：
(1)p＝0，q＝0，可得使得S闭合，1V外电压施加到Ta电极上，把器件由高阻态转变到低阻态(120Ω，对应输出逻辑1)，实现了逻辑运算p NORq＝0NOR0＝1。
(2)p＝0，q＝1，可得使得S闭合，-2V外电压施加到Ta电极上，不能改变器件阻态，即停留在高阻态(1600Ω，对应输出逻辑0)，实现了逻辑运算p NORq＝0NOR1＝0。
(3)p＝1，q＝0，可得使得S断开，1V外电压施加到Ta电极上。由于S断开，器件阻态将不受外电压影响，停留在高阻态(1600Ω，对应输出逻辑0)，实现了逻辑运算p NORq＝1 NOR0＝0。
(4)p＝1，q＝1，可得使得S断开，-2V外电压施加到Ta电极上。由于S断开，器件阻态将不受外电压影响，停留在高阻态(1600Ω，对应输出逻辑0)，实现了逻辑运算pNORq＝1 NOR1＝0。
上述各实施例仅用于说明本发明，其中各部件的结构、连接方式和制作工艺等都是可以有所变化的，凡是在本发明技术方案的基础上进行的等同变换和改进，均不应排除在本发明的保护范围之外。
以上所述的实施例对本发明的技术方案进行了详细说明，应理解的是以上所述仅为本发明的具体实施例，并不用于限制本发明，凡在本发明的原则范围内所做的任何修改、补充或类似方式替代等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于阻变存储单元的逻辑运算器，其特征是：由一个阻变存储单元(M)和一个开关(S)组成；
所述的阻变存储单元包括第一电极(T1)、第二电极(T2)和中间层，中间层位于第一电极与第二电极之间；在写入电压激励下所述阻变存储单元表现出高低阻态之间的转变和记忆特性，定义高阻态对应的写入电压为VH，低阻态对应的写入电压为VL；
工作状态时，写入电压施加在T1端，T2端串联S后构成回路；
将T1端的写入电压以及S的开合状态作为两个逻辑输入端，将M的高低阻态作为逻辑输出端，输入逻辑值与输出逻辑值定义如下：
T1端的输入逻辑值与写入电压的对应关系：输入逻辑值0对应写入电压VH，输入逻辑值1对应写入电压VL；
S的输入逻辑值与其物理状态的对应关系：输入逻辑值0对应S闭合，输入逻辑值1对应S断开；
输出逻辑值与M的高低阻态的对应关系：输出逻辑值0对应M的高阻态,输出逻辑值1对应M的低阻态。
2.如权利要求1所述的基于阻变存储单元的逻辑运算器，其特征是：所述的阻变存储单元既可以是单电压极性操作的阻变存储单元，又可以是双电压极性操作的阻变存储单元。
3.利用权利要求1所述的基于阻变存储单元的逻辑运算器实现二元布尔逻辑运算的方法，其特征是：一次写入操作(W)包括S的断开或者闭合与T1端的电压写入；
在一次写入操作中，设定0、1、p、q或为S和T1端的输入逻辑值，p＝0或者1，q＝0或者1，符号表示取反操作，即
逻辑运算True的运算规则为：
在第一次写入操作(W1)中，0和1分别输入到S和T1端；
作为优选，逻辑运算False的运算规则为：
在第一次写入操作(W1)中，0和0分别输入到S和T1端。
4.利用权利要求1所述的基于阻变存储单元的逻辑运算器实现二元布尔逻辑运算的方法，其特征是：一次写入操作(W)包括S的断开或者闭合与T1端的电压写入；
在一次写入操作中，设定0、1、p、q或为S和T1端的输入逻辑值，p＝0或者1，q＝0或者1，符号表示取反操作，即
逻辑运算p的运算规则为：
在第一次写入操作(W1)中，0和p分别输入到S和T1端；
作为优选，逻辑运算q的运算规则为：
在第一次写入操作(W1)中，0和q分别输入到S和T1端。
5.利用权利要求1所述的基于阻变存储单元的逻辑运算器实现二元布尔逻辑运算的方法，其特征是：一次写入操作(W)包括S的断开或者闭合与T1端的电压写入；
在一次写入操作中，设定0、1、p、q或为S和T1端的输入逻辑值，p＝0或者1，q＝0或者1，符号表示取反操作，即
逻辑运算NOT p的规则如下：
在W1中，0和分别输入到S和T1端；
作为优选，逻辑运算NOT q的规则如下：
在W1中，0和分别输入到S和T1端。
6.利用权利要求1所述的基于阻变存储单元的逻辑运算器实现二元布尔逻辑运算的方法，其特征是：一次写入操作(W)包括S的断开或者闭合与T1端的电压写入；
在一次写入操作中，设定0、1、p、q或为S和T1端的输入逻辑值，p＝0或者1，q＝0或者1，符号表示取反操作，即
逻辑运算p AND q的规则如下：
在第一次写入操作(W1)中，0和0分别输入到S和T1端；
在第二次写入操作(W2)中，和q分别输入到S和T1端；
作为优选，逻辑运算p NAND q的规则如下：
在第一次写入操作(W1)中，0和1分别输入到S和T1端；
在第二次写入操作(W2)中，和分别输入到S和T1端。
7.利用权利要求1所述的基于阻变存储单元的逻辑运算器实现二元布尔逻辑运算的方法，其特征是：一次写入操作(W)包括S的断开或者闭合与T1端的电压写入；
在一次写入操作中，设定0、1、p、q或为S和T1端的输入逻辑值，p＝0或者1，q＝0或者1，符号表示取反操作，即
逻辑运算p OR q的规则如下：
在第一次写入操作(W1)中，0和1分别输入到S和T1端；
在第二次写入操作(W2)中，p和q分别输入到S和T1端；
作为优选，逻辑运算p NOR q的规则如下：
在第一次写入操作(W1)中，0和0分别输入到S和T1端；
在第二次写入操作(W2)中，p和分别输入到S和T1端。
8.利用权利要求1所述的基于阻变存储单元的逻辑运算器实现二元布尔逻辑运算的方法，其特征是：一次写入操作(W)包括S的断开或者闭合与T1端的电压写入；
在一次写入操作中，设定0、1、p、q或为S和T1端的输入逻辑值，p＝0或者1，q＝0或者1，符号表示取反操作，即
逻辑运算p IMP q的规则如下：
在第一次写入操作(W1)中，0和1分别输入到S和T1端；
在第二次写入操作(W2)中，和q分别输入到S和T1端；
作为优选，逻辑运算p NIMP q的规则如下：
在第一次写入操作(W1)中，0和0分别输入到S和T1端；
在第二次写入操作(W2)中，和分别输入到S和T1端。
9.利用权利要求1所述的基于阻变存储单元的逻辑运算器实现二元布尔逻辑运算的方法，其特征是：一次写入操作(W)包括S的断开或者闭合与T1端的电压写入；
在一次写入操作中，设定0、1、p、q或为S和T1端的输入逻辑值，p＝0或者1，q＝0或者1，符号表示取反操作，即
逻辑运算p RIMP q的规则如下：
在第一次写入操作(W1)中，0和1分别输入到S和T1端；
在第二次写入操作(W2)中，p和分别输入到S和T1端；
作为优选，逻辑运算p RNIMP q的规则如下：
在第一次写入操作(W1)中，0和0分别输入到S和T1端；
在第二次写入操作(W2)中，p和q分别输入到S和T1端。
10.利用权利要求1所述的基于阻变存储单元的逻辑运算器实现二元布尔逻辑运算的方法，其特征是：一次写入操作(W)包括S的断开或者闭合与T1端的电压写入；
在一次写入操作中，设定0、1、p、q或为S和T1端的输入逻辑值，p＝0或者1，q＝0或者1，符号表示取反操作，即
p XOR q的逻辑运算规则如下：
在第一次写入操作(W1)中，0和0分别输入到S和T1端；
在第二次写入操作(W2)中，p和q分别输入到S和T1端；
在第三次写入操作(W3)中，q和p分别输入到S和T1端；
作为优选，p XNOR q的逻辑运算规则如下：
在第一次写入操作(W1)中，0和0分别输入到S和T1端；
在第二次写入操作(W2)中，p和分别输入到S和T1端；
在第三次写入操作(W3)中，和p分别输入到S和T1端。
CN201610858694.1A 2016-09-28 2016-09-28 基于阻变存储单元的逻辑运算器及利用其实现二元布尔逻辑运算的方法 Active CN107871518B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610858694.1A CN107871518B (zh) 2016-09-28 2016-09-28 基于阻变存储单元的逻辑运算器及利用其实现二元布尔逻辑运算的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610858694.1A CN107871518B (zh) 2016-09-28 2016-09-28 基于阻变存储单元的逻辑运算器及利用其实现二元布尔逻辑运算的方法

Publications (2)

Publication Number Publication Date
CN107871518A true CN107871518A (zh) 2018-04-03
CN107871518B CN107871518B (zh) 2020-08-25

Family

ID=61761935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610858694.1A Active CN107871518B (zh) 2016-09-28 2016-09-28 基于阻变存储单元的逻辑运算器及利用其实现二元布尔逻辑运算的方法

Country Status (1)

Country Link
CN (1) CN107871518B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109814837A (zh) * 2019-01-15 2019-05-28 北京大学深圳研究生院 基于阻变式存储器的lfsr电路及其伪随机数据序列产生方法
CN109994139A (zh) * 2019-03-15 2019-07-09 北京大学 一种基于单极性忆阻器的完备非易失逻辑实现方法及其应用
CN111061454A (zh) * 2019-12-18 2020-04-24 北京大学 一种基于双极性忆阻器的逻辑实现方法
CN112002365A (zh) * 2020-08-21 2020-11-27 中国科学技术大学 基于多比特非易失存储器的并行逻辑运算方法及全加器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412827A (zh) * 2011-11-02 2012-04-11 北京大学 利用rram器件实现逻辑运算的方法
US8471598B2 (en) * 2011-06-16 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic logic device
CN103456341A (zh) * 2012-06-04 2013-12-18 三星电子株式会社 用于电阻型存储器的感测放大器电路
CN104124960A (zh) * 2014-06-20 2014-10-29 华中科技大学 一种非易失性布尔逻辑运算电路及其操作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471598B2 (en) * 2011-06-16 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic logic device
CN102412827A (zh) * 2011-11-02 2012-04-11 北京大学 利用rram器件实现逻辑运算的方法
CN103456341A (zh) * 2012-06-04 2013-12-18 三星电子株式会社 用于电阻型存储器的感测放大器电路
CN104124960A (zh) * 2014-06-20 2014-10-29 华中科技大学 一种非易失性布尔逻辑运算电路及其操作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109814837A (zh) * 2019-01-15 2019-05-28 北京大学深圳研究生院 基于阻变式存储器的lfsr电路及其伪随机数据序列产生方法
CN109994139A (zh) * 2019-03-15 2019-07-09 北京大学 一种基于单极性忆阻器的完备非易失逻辑实现方法及其应用
CN109994139B (zh) * 2019-03-15 2020-11-03 北京大学 一种基于单极性忆阻器的完备非易失逻辑实现方法及其应用
CN111061454A (zh) * 2019-12-18 2020-04-24 北京大学 一种基于双极性忆阻器的逻辑实现方法
CN111061454B (zh) * 2019-12-18 2022-02-11 北京大学 一种基于双极性忆阻器的逻辑实现方法
CN112002365A (zh) * 2020-08-21 2020-11-27 中国科学技术大学 基于多比特非易失存储器的并行逻辑运算方法及全加器

Also Published As

Publication number Publication date
CN107871518B (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN104124960B (zh) 一种非易失性布尔逻辑运算电路及其操作方法
CN102412827B (zh) 利用rram器件实现逻辑运算的方法
CN106374912A (zh) 一种逻辑运算电路与操作方法
CN105761750B (zh) 一种基于忆阻器的多值逻辑器件及操作方法
CN107871518A (zh) 基于阻变存储单元的逻辑运算器及利用其实现二元布尔逻辑运算的方法
CN106941350B (zh) 一种基于忆阻器的异或门电路及设计制作方法
Li et al. Nonvolatile “AND,”“OR,” and “NOT” Boolean logic gates based on phase-change memory
WO2015096244A1 (zh) 一种基于相变存储器的非易失性逻辑门电路
Song et al. Reconfigurable and Efficient Implementation of 16 Boolean Logics and Full‐Adder Functions with Memristor Crossbar for Beyond von Neumann In‐Memory Computing
CN105845173B (zh) 一种基于磁场触发的超晶格相变单元的逻辑门电路
CN113362872B (zh) 一种基于忆阻器的完备非易失布尔逻辑电路及操作方法
CN111061454B (zh) 一种基于双极性忆阻器的逻辑实现方法
CN110827898A (zh) 一种基于忆阻器的电压-电阻式可逆逻辑电路及其操作方法
Puglisi et al. SIMPLY: Design of a RRAM-based smart logic-in-memory architecture using RRAM compact model
CN104778966A (zh) 一种基于自旋霍尔效应磁隧道结的非易失性逻辑门电路
Haq et al. Energy-efficient design of quaternary logic gates and arithmetic circuits using hybrid CNTFET-RRAM technology
Patil et al. Spintronic logic gates for spintronic data using magnetic tunnel junctions
CN115995254A (zh) 一种基于1t1r阵列的完备非易失布尔逻辑电路及其控制方法
Zanotti et al. Smart logic-in-memory architecture for ultra-low power large fan-in operations
WO2020215403A1 (zh) 一种多功能自旋电子逻辑门器件
Wu et al. A three-valued adder circuit implemented in ZnO memristor with multi-resistance states
CN111585546B (zh) 基于阻变存储器的非挥发性锁存器电路及操作方法
CN117278020A (zh) 一种基于阻变元件的可编程阻态电路
CN118298868A (zh) 一种计算电路、自旋转移矩磁存储器及终端设备
CN110572149A (zh) 一种Toffoli门电路及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant