CN107833926B - 方筒形栅内嵌u形沟道场效应晶体管及其制造方法 - Google Patents
方筒形栅内嵌u形沟道场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107833926B CN107833926B CN201711050846.6A CN201711050846A CN107833926B CN 107833926 B CN107833926 B CN 107833926B CN 201711050846 A CN201711050846 A CN 201711050846A CN 107833926 B CN107833926 B CN 107833926B
- Authority
- CN
- China
- Prior art keywords
- monocrystalline silicon
- shaped
- soi wafer
- insulating layer
- shaped monocrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 239000007769 metal material Substances 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims abstract description 4
- 239000002210 silicon-based material Substances 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 230000000694 effects Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000005684 electric field Effects 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims 3
- 239000000969 carrier Substances 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 3
- 230000005685 electric field effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6744—Monocrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6728—Vertical TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及高集成度方筒形栅内嵌U形沟道场效应晶体管及其制造方法。在U形单晶硅所形成的凹槽内部，仅需填充绝缘介质以实现两侧垂直沟道的彼此隔离，在凹槽内部无需引入用于生成栅电极的金属材料或者多晶硅材料，凹槽内部结构相对简单，可实现传统意义上物理栅电极长度仅有1纳米的，即源电极和漏电极之间的间距仅有1纳米的高集成金属氧化物半导体场效应晶体管。本发明采用方筒形栅电极，在U形单晶硅所形成的凹槽内部不引入栅电极的前提下，保证了栅电极对U形单晶硅沟道的控制能力，即提高集成度的同时保证了栅电极对沟道的控制能力。因此适用于推广应用。
Description
技术领域
本发明属于超大规模集成电路制造领域，具体涉及适用于超高集成度集成电路制造的高集成度的方筒形栅内嵌U形沟道场效应晶体管及其制造方法。
背景技术
集成电路的基本单元MOSFETs晶体管随着尺寸的不断减小，源电极和漏电极的间距缩小至几十个纳米，沟道的缩短一方面导致栅电极的控制能力减弱而引发亚阈值摆幅变大、漏电流增加、静态功耗增大及漏电极电压导致势垒降低而导致阈值电压的漂移和抗击穿能力显著下降等问题。为提高纳米级MOSFETs晶体管的栅电极控制能力，诸如双栅、折叠栅等多栅技术被提出。然而当器件沟道物理长度进一步缩小至十几个纳米至几个纳米，由于沟道长度的进一步缩短，双栅、折叠栅的控制能力也会随之减弱，为解决这一问题，发明人提出了一种U形沟道场效应晶体管，在不增加源电极和漏电极的间距的前提下，通过采用U形垂直沟道，可将沟道长度有效延长，在保证集成度可进一步提升的前提下，显著降低了短沟道效应。然而这种晶体管在U形凹槽内部沿源、漏方向上要形成绝缘层、栅电极、绝缘层等多层结构，一方面为实现凹槽内部需要较为复杂的工艺步骤，另一方面凹槽内结构的复杂性也不利于集成度的进一步提升。
发明内容
发明目的：
为解决发明人之前提出的U形沟道场效应晶体管凹槽内部结构复杂所导致的集成度难以进一步提升的问题并简化生产工艺步骤，本发明提出高集成度方筒形栅内嵌U形沟道场效应晶体管及其制造方法。
技术方案：
本发明是通过以下技术方案来实现的：
一种方筒形栅内嵌U形沟道场效应晶体管，包括一个SOI晶圆的硅衬底，SOI晶圆的硅衬底上方为SOI晶圆的绝缘层；SOI晶圆的绝缘层上方具有U形单晶硅、栅极绝缘层和方筒形栅电极；U形单晶硅具有U形凹槽结构特征，其凹槽内部及前后左右侧表面由栅极绝缘层填充和覆盖，且U形单晶硅所形成的U形凹槽内的左右两侧除了栅极绝缘层不含任何其它结构层，栅极绝缘层位于U形单晶硅所形成的U形凹槽结构左右两侧的两个垂直部分之间的区域；U形单晶硅所形成的U形凹槽结构左右两侧的两个垂直部分通过栅极绝缘层彼此隔离；栅极绝缘层俯视观看呈现汉字“日”字形，对U形单晶硅整体除上下表面以外的外表面形成包裹围绕；方筒形栅电极对栅极绝缘层的前后左右四个侧面相互接触，对栅极绝缘层形成四面包裹，并通过栅极绝缘层与U形单晶硅彼此绝缘隔离，使得U形单晶硅内嵌于方筒形栅电极所形成的筒状的内部，对U形单晶硅所形成的U形凹槽结构左右两侧的两个垂直部分和下方水平部分具有场效应控制作用；源电极和漏电极由金属材料构成，分别位于U形单晶硅所形成的U形凹槽结构左右两侧垂直部分的上表面的上方，并分别与与U形单晶硅所形成的U形凹槽结构左右两侧垂直部分的上表面形成欧姆接触，源电极和漏电极之间通过绝缘介质层彼此绝缘隔离。
方筒形栅内嵌U形沟道场效应晶体管的制造方法，其制造步骤如下：
步骤一：提供一个SOI晶圆，SOI晶圆的下方为SOI晶圆的硅衬底，SOI晶圆的硅衬底上方为SOI晶圆的绝缘层，SOI晶圆的绝缘层的上方为用于形成U形单晶硅的单晶硅层，通过光刻、刻蚀工艺除去部分U形单晶硅，在SOI晶圆上进一步形成U形单晶硅；
步骤二：在SOI晶圆上方淀积绝缘介质并平坦化表面至露出U形单晶硅，初步形成栅极绝缘层；
步骤三：通过光刻、刻蚀工艺将SOI晶圆的绝缘层上方的U形单晶硅的前后左右四周部分以及步骤二所形成的栅极绝缘层的前后两侧刻蚀至露出SOI晶圆的绝缘层；
步骤四：在SOI晶圆上方淀积绝缘介质并平坦化表面至露出U形单晶硅的上表面，再通过光刻、刻蚀工艺将U形单晶硅前后左右四周的绝缘介质进行部分刻蚀至露出SOI晶圆的绝缘层，进一步形成栅极绝缘层；
步骤五：在SOI晶圆上方淀积金属或多晶硅并平坦化表面至露出U形单晶硅的上表面，形成方筒形栅电极；
步骤六：在晶圆表面淀积绝缘介质，并通过刻蚀工艺除去U形单晶硅所形成的U形凹槽两侧垂直部分上方的绝缘介质，形成绝缘介质层和源漏通孔，再对晶圆上表面淀积金属或多晶硅，平坦化表面至露出绝缘介质层，在通孔中形成源电极和漏电极。
优点及效果：
本发明具有如下优点及有益效果：
1.同等光刻工艺水平下实现更高集成度；
对比现有技术，由于本发明U形单晶硅所形成的凹槽内部仅需填充绝缘介质以实现两侧的两个垂直部分的彼此隔离，在凹槽内部无需引入用于生成栅电极的金属材料或者多晶硅材料，避免了在U形单晶硅所形成的凹槽内部形成多层多材料结构，对比现有技术的U形沟道晶体管需要在凹槽内部形成两层绝缘介质和一层栅电极的这一技术特征，本发明所提出的方筒形栅内嵌U形沟道场效应晶体管的凹槽内部只需形成一层绝缘介质，因此结构相对简单，可实现源电极和漏电极之间的间距仅有1纳米的高集成金属氧化物半导体场效应晶体管。而筒状栅电极是通过对U形单晶硅的外侧表面进行控制，因此本发明的高集成度方筒形栅内嵌U形沟道场效应晶体管，其结构决定了其在相同光刻技术前提下可实现更短的源电极和漏电极之间的间距，进而起到在同等工艺水平下实现更高集成度的技术效果。
2. 强劲的栅控能力；
本发明所提出的方筒形栅内嵌U形沟道场效应晶体管在提高了集成度的同时，由于方筒形栅电极对U形单晶硅两侧的垂直沟道部分呈三面围绕，对水平沟道呈四面环绕，这种方筒形栅电极保证了其对U形单晶硅内部的电场、电势及载流子分布的控制作用。即使凹槽深度只有几个纳米，源电极和漏电极之间的间距仅有1纳米的情况下，在方筒形栅电极的控制作用下，方筒形栅内嵌U形沟道场效应晶体管依然可以达到金属氧化物半导体场效应晶体管在理想状态下的控制效果。即提高集成度的同时保证了栅电极对沟道的控制能力。
附图说明
图1为本发明方筒形栅内嵌U形沟道场效应晶体管的俯视图；
图2为本发明方筒形栅内嵌U形沟道场效应晶体管俯视图的沿虚线A的剖面图；
图3为本发明方筒形栅内嵌U形沟道场效应晶体管俯视图的沿虚线B的剖面图；
图4为本发明方筒形栅内嵌U形沟道场效应晶体管俯视图的沿虚线C的剖面图；
图5为步骤一的俯视图；
图6为步骤一的沿虚线A的剖面图；
图7为步骤一的沿虚线B的剖面图；
图8为步骤二的俯视图；
图9为步骤二的沿虚线A的剖面图；
图10为步骤二的沿虚线B的剖面图；
图11为步骤三的俯视图；
图12为步骤三的沿虚线A的剖面图；
图13为步骤三的沿虚线B的剖面图；
图14为步骤三的沿虚线C的剖面图；
图15为步骤四的俯视图；
图16为步骤四的沿虚线A的剖面图；
图17为步骤四的沿虚线B的剖面图；
图18为步骤四的沿虚线C的剖面图；
图19为步骤五的俯视图；
图20为步骤五的沿虚线A的剖面图；
图21为步骤五的沿虚线B的剖面图；
图22为步骤五的沿虚线C的剖面图；
图23为步骤六的俯视图；
图24为步骤六的沿虚线A的剖面图；
图25为步骤六的沿虚线B的剖面图；
图26为步骤六的沿虚线C的剖面图。
附图标记说明：
1、源电极；2、漏电极；3、绝缘介质层；4、方筒形栅电极；5、SOI晶圆的绝缘层；6、SOI晶圆的硅衬底；7、U形单晶硅；8、栅极绝缘层。
具体实施方式
下面结合附图对本发明做进一步的说明：
如图1、图2、图3和图4所示，一种方筒形栅内嵌U形沟道场效应晶体管，包括一个SOI晶圆的硅衬底6，其特征在于： SOI晶圆的硅衬底6上方为SOI晶圆的绝缘层5；SOI晶圆的绝缘层5上方具有U形单晶硅7、栅极绝缘层8和方筒形栅电极4；U形单晶硅7具有U形凹槽结构特征，其凹槽内部及前后左右侧表面由栅极绝缘层8填充和覆盖，且U形单晶硅7所形成的U形凹槽内的左右两侧除了栅极绝缘层8不含任何其它结构层，栅极绝缘层8位于U形单晶硅7所形成的U形凹槽结构左右两侧的两个垂直部分之间的区域；U形单晶硅7所形成的U形凹槽结构左右两侧的两个垂直部分通过栅极绝缘层8彼此隔离；栅极绝缘层8俯视观看呈现汉字“日”字形，对U形单晶硅7整体除上下表面以外的外表面形成包裹围绕；方筒形栅电极4对栅极绝缘层8的前后左右四个侧面相互接触，对栅极绝缘层8形成四面包裹，并通过栅极绝缘层8与U形单晶硅7彼此绝缘隔离，使得U形单晶硅7内嵌于方筒形栅电极4所形成的筒状的内部，对U形单晶硅7所形成的U形凹槽结构左右两侧的两个垂直部分和下方水平部分具有场效应控制作用；源电极1和漏电极2由金属材料构成，分别位于U形单晶硅7所形成的U形凹槽结构左右两侧垂直部分的上表面的上方，并分别与U形单晶硅7所形成的U形凹槽结构左右两侧垂直部分的上表面形成欧姆接触，源电极1和漏电极2之间通过绝缘介质层3彼此绝缘隔离。
本发明提供高集成度方筒形栅内嵌U形沟道场效应晶体管，以N型为例，当器件工作时，方筒形栅电极4为控制器件开启或关断的栅电极，当方筒形栅电极4处于低电位时，U形单晶硅7的位于方筒形栅电极4左右两侧及下方的区域的电子在方筒形栅电极4的电场效应下被排空，使U形单晶硅7所形成的U形沟道处于夹断状态，因此此时器件处于关断状态，随着方筒形栅电极4电位的逐渐升高，U形单晶硅7所形成的U形沟道内的电子数也随之逐渐增加，当方筒形栅电极4处于高电位时，在电场效应的作用下，大量电子形成于U形单晶硅7与栅极绝缘层8的界面处形成电子积累，使U形单晶硅7所形成的U形沟道处于开启状态，因此此时器件处于开启状态，方筒形栅电极4对U形的单晶硅7垂直部分三面围绕，对水平沟道四面环绕，增强了栅极对单晶硅沟道的控制能力。通过上述具体实施方式实现具有高集成度方筒形栅内嵌U形沟道场效应晶体管。
为达到本发明所述的器件功能，本发明提出的方筒形栅内嵌U形沟道场效应晶体管，其核心结构特征为：
1. 栅极绝缘层8俯视观看呈现汉字“日”字形，并对U形单晶硅7整体除上下表面以外的外表面形成包裹围绕，U形单晶硅7的两个垂直部分通过栅极绝缘层8彼此绝缘隔离；
2.栅极绝缘层8表面附有方筒形栅电极4，方筒形栅电极4对栅极绝缘层8除上表面以外的外表面形成包裹围绕，使得U形单晶硅7内嵌于方筒形栅电极4所形成的筒状的内部；
3. 本发明采用U形单晶硅7作为器件的沟道部分，其两侧的垂直沟道部分分别位于源电极1和漏电极2的下方，对比于普通平面结构，在不占用额外的芯片面积的前提下，增加了器件的有效沟道长度，因此有助于器件克服短沟道效应的影响。
本发明所提出的方筒形栅内嵌U形沟道场效应晶体管制造方法，其制造步骤如下：
步骤一：如图5、图6和图7所示，提供一个SOI晶圆，SOI晶圆的下方为SOI晶圆的硅衬底6，SOI晶圆的硅衬底6上方为SOI晶圆的绝缘层5，SOI晶圆的绝缘层5的上方为用于形成U形单晶硅7的单晶硅层，通过光刻、刻蚀工艺除去部分U形单晶硅7，在SOI晶圆上进一步形成U形单晶硅7；
步骤二、如图8、图9和图10所示，在SOI晶圆上方淀积绝缘介质并平坦化表面至露出U形单晶硅7，初步形成栅极绝缘层8；
步骤三、如图11、图12、图13和图14所示，通过光刻、刻蚀工艺将SOI晶圆的绝缘层5上方的U形单晶硅7的前后左右四周部分、以及步骤二所形成的栅极绝缘层8的前后两侧刻蚀至露出SOI晶圆的绝缘层5；
步骤四、如图15、图16、图17和图18所示，在SOI晶圆上方淀积绝缘介质并平坦化表面至露出U形单晶硅7的上表面，再通过光刻、刻蚀工艺将U形单晶硅7前后左右四周的绝缘介质进行部分刻蚀至露出SOI晶圆的绝缘层5，进一步形成栅极绝缘层8；
步骤五、如图19、图20、图21和图22所示，在SOI晶圆上方淀积金属或多晶硅并平坦化表面至露出U形单晶硅7的上表面，形成方筒形栅电极4；
步骤六、如图23、图24、图25和图26所示，在晶圆表面淀积绝缘介质，并通过刻蚀工艺除去U形单晶硅7所形成的U形凹槽两侧垂直部分上方的绝缘介质，形成绝缘介质层3和源漏通孔，再对晶圆上表面淀积金属或多晶硅，平坦化表面至露出绝缘介质层3，在通孔中形成源电极1和漏电极2。
Claims (2)
1.一种方筒形栅内嵌U形沟道场效应晶体管，包括一个SOI晶圆的硅衬底（6），其特征在于： SOI晶圆的硅衬底（6）上方为SOI晶圆的绝缘层（5）；SOI晶圆的绝缘层（5）上方具有U形单晶硅（7）、栅极绝缘层（8）和方筒形栅电极（4）；U形单晶硅（7）具有U形凹槽结构特征，其凹槽内部及前后左右侧表面由栅极绝缘层（8）填充和覆盖，且U形单晶硅（7）所形成的U形凹槽内的左右两侧除了栅极绝缘层（8）不含任何其它结构层，栅极绝缘层（8）位于U形单晶硅（7）所形成的U形凹槽结构左右两侧的两个垂直部分之间的区域；U形单晶硅（7）所形成的U形凹槽结构左右两侧的两个垂直部分通过栅极绝缘层（8）彼此隔离；栅极绝缘层（8）俯视观看呈现汉字“日”字形，对U形单晶硅（7）整体除上下表面以外的外表面形成包裹围绕，U形单晶硅（7）的两个垂直部分通过栅极绝缘层（8）彼此绝缘隔离；方筒形栅电极（4）对栅极绝缘层（8）的前后左右四个侧面相互接触，对栅极绝缘层（8）形成四面包裹，并通过栅极绝缘层（8）与U形单晶硅（7）彼此绝缘隔离，使得U形单晶硅（7）内嵌于方筒形栅电极（4）所形成的筒状的内部，对U形单晶硅（7）所形成的U形凹槽结构左右两侧的两个垂直部分和下方水平部分具有场效应控制作用；源电极（1）和漏电极（2）由金属材料构成，分别位于U形单晶硅（7）所形成的U形凹槽结构左右两侧垂直部分的上表面的上方，并分别与U形单晶硅（7）所形成的U形凹槽结构左右两侧垂直部分的上表面形成欧姆接触，源电极（1）和漏电极（2）之间通过绝缘介质层（3）彼此绝缘隔离；
U形单晶硅所形成的凹槽内部仅需填充绝缘介质以实现两侧的两个垂直部分的彼此隔离，在凹槽内部无需引入用于生成栅电极的金属材料或者多晶硅材料；
由于方筒形栅电极U形单晶硅两侧的垂直沟道部分呈三面围绕，对水平沟道呈四面环绕，方筒形栅电极（4）保证了对U形单晶硅（7）在内部的电场、电势及载流子分布的控制作用。
2.根据权利要求1所述的一种方筒形栅内嵌U形沟道场效应晶体管的制造方法，其特征在于：晶体管的制造方法步骤如下：
步骤一：提供一个SOI晶圆，SOI晶圆的下方为SOI晶圆的硅衬底（6），SOI晶圆的硅衬底（6）上方为SOI晶圆的绝缘层（5），SOI晶圆的绝缘层（5）的上方为用于形成U形单晶硅（7）的单晶硅层，通过光刻、刻蚀工艺除去部分U形单晶硅（7），在SOI晶圆上进一步形成U形单晶硅（7）；
步骤二：在SOI晶圆上方淀积绝缘介质并平坦化表面至露出U形单晶硅（7），初步形成栅极绝缘层（8）；
步骤三：通过光刻、刻蚀工艺将SOI晶圆的绝缘层（5）上方的U形单晶硅（7）的前后左右四周部分以及步骤二所形成的栅极绝缘层（8）的前后两侧刻蚀至露出SOI晶圆的绝缘层（5）；
步骤四：在SOI晶圆上方淀积绝缘介质并平坦化表面至露出U形单晶硅（7）的上表面，再通过光刻、刻蚀工艺将U形单晶硅（7）前后左右四周的绝缘介质进行部分刻蚀至露出SOI晶圆的绝缘层（5），进一步形成栅极绝缘层（8）；
步骤五：在SOI晶圆上方淀积金属或多晶硅并平坦化表面至露出U形单晶硅（7）的上表面，形成方筒形栅电极（4）；
步骤六：在晶圆表面淀积绝缘介质，并通过刻蚀工艺除去U形单晶硅（7）所形成的U形凹槽两侧垂直部分上方的绝缘介质，形成绝缘介质层（3）和源漏通孔，再对晶圆上表面淀积金属或多晶硅，平坦化表面至露出绝缘介质层（3），在通孔中形成源电极（1）和漏电极（2）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711050846.6A CN107833926B (zh) | 2017-10-31 | 2017-10-31 | 方筒形栅内嵌u形沟道场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711050846.6A CN107833926B (zh) | 2017-10-31 | 2017-10-31 | 方筒形栅内嵌u形沟道场效应晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107833926A CN107833926A (zh) | 2018-03-23 |
| CN107833926B true CN107833926B (zh) | 2020-08-07 |
Family
ID=61650249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711050846.6A Active CN107833926B (zh) | 2017-10-31 | 2017-10-31 | 方筒形栅内嵌u形沟道场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107833926B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116207127B (zh) * | 2021-12-24 | 2024-03-15 | 北京超弦存储器研究院 | 半导体氧化物晶体管及其制备方法 |
| CN120434989A (zh) * | 2024-02-04 | 2025-08-05 | 华为技术有限公司 | 芯片及其制备方法、存储器、电子设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104282753A (zh) * | 2013-11-20 | 2015-01-14 | 沈阳工业大学 | 高集成度日形源漏栅辅控u形沟道高迁移率无结晶体管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771079A (zh) * | 2009-12-30 | 2010-07-07 | 复旦大学 | 一种源极为肖特基结的隧穿晶体管结构及其制造方法 |
| US8956932B2 (en) * | 2013-02-25 | 2015-02-17 | International Business Machines Corporation | U-shaped semiconductor structure |
-
2017
- 2017-10-31 CN CN201711050846.6A patent/CN107833926B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104282753A (zh) * | 2013-11-20 | 2015-01-14 | 沈阳工业大学 | 高集成度日形源漏栅辅控u形沟道高迁移率无结晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107833926A (zh) | 2018-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20100034694A (ko) | 나노전자 소자 | |
| CN115084267B (zh) | Soi ldmos器件及其制造方法 | |
| CN111755512A (zh) | 一种半导体器件及其制备方法 | |
| CN104409487B (zh) | 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法 | |
| CN102254948A (zh) | 一种双围栅结构的隧穿场效应晶体管及其制备方法 | |
| CN107833926B (zh) | 方筒形栅内嵌u形沟道场效应晶体管及其制造方法 | |
| KR20090039199A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| CN104282750B (zh) | 主辅栅分立控制u形沟道无掺杂场效应晶体管 | |
| CN104282751A (zh) | 高集成度高迁移率源漏栅辅控型无结晶体管 | |
| CN103531592B (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| TWI836152B (zh) | 電晶體結構 | |
| TWI611579B (zh) | 具有超薄主動層之環繞式閘極場效電晶體及其製造方法 | |
| CN112652664B (zh) | 一种半导体器件及其制造方法、集成电路、电子设备 | |
| CN107768431B (zh) | 分立双方筒形栅内嵌u形沟道晶体管及其制造方法 | |
| CN104282753B (zh) | 高集成度日形源漏栅辅控u形沟道高迁移率无结晶体管 | |
| CN113299758B (zh) | 一种源漏双掺杂可重构场效应晶体管 | |
| CN114300540B (zh) | 一种源漏非对称的环栅可重构场效应晶体管 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN103545375B (zh) | 近源栅近漏栅分立控制型无掺杂场效应晶体管 | |
| CN104282737B (zh) | 高集成度h形源漏栅辅控u形沟道高迁移率无结晶体管 | |
| CN104465735B (zh) | 内嵌栅绝缘隧穿增强晶体管 | |
| CN105355660A (zh) | 一种隧穿场效应晶体管及其制造方法 | |
| CN104485354A (zh) | Soi衬底折叠栅绝缘隧穿增强晶体管及其制造方法 | |
| CN119132961B (zh) | 一种极短沟道纳米墙（NWaFET）器件栅极自对准实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201230 Address after: 233000 No.10, building 32, Zone 8, Guangcai market, bengshan District, Bengbu City, Anhui Province Patentee after: Bengbu Hongjing Technology Co.,Ltd. Address before: 110870 No. 111 Shenyang West Road, Shenyang economic and Technological Development Zone, Liaoning Patentee before: SHENYANG University OF TECHNOLOGY |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210428 Address after: 423, floor 4, block a, Xinhua future city building, No. 175, Litang Road, Changping District, Beijing 102200 Patentee after: Li Qiannan Address before: 233000 No.10, building 32, Zone 8, Guangcai market, bengshan District, Bengbu City, Anhui Province Patentee before: Bengbu Hongjing Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20211125 Address after: 350800 Baiyang Village Central Road, Baizhang Town, Minqing County, Fuzhou, Fujian, China Patentee after: FUZHOU ZHONGDIAN NETWORK TECHNOLOGY DEVELOPMENT CO.,LTD. Address before: 102200 423, 4 / F, block a, Xinhua future city building, 175 Litang Road, Changping District, Beijing Patentee before: Li Qiannan |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220112 Address after: 102200 423, 4 / F, block a, Xinhua future city building, 175 Litang Road, Changping District, Beijing Patentee after: Li Gang Address before: 350800 Baiyang Village Central Road, Baizhang Town, Minqing County, Fuzhou, Fujian, China Patentee before: FUZHOU ZHONGDIAN NETWORK TECHNOLOGY DEVELOPMENT CO.,LTD. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220714 Address after: 366200 scientific research center, No. 5, Lianguan Avenue, Lianfeng Town, Liancheng County, Longyan City, Fujian Province Patentee after: Liancheng Yaguan Technology Service Center Address before: 102200 423, 4 / F, block a, Xinhua future city building, 175 Litang Road, Changping District, Beijing Patentee before: Li Gang |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230522 Address after: 518000 15P Shop, Building 1, Zhonghang Sunshine Xinyuan, Baishilong Community, Minzhi Street, Longhua District, Shenzhen City, Guangdong Province Patentee after: Shenzhen Fast Core Semiconductor Co.,Ltd. Address before: 366200 scientific research center, No. 5, Lianguan Avenue, Lianfeng Town, Liancheng County, Longyan City, Fujian Province Patentee before: Liancheng Yaguan Technology Service Center |
|
| TR01 | Transfer of patent right |