[go: up one dir, main page]

CN107835974B - 包括通孔的电子设备以及形成此类电子设备的方法 - Google Patents

包括通孔的电子设备以及形成此类电子设备的方法 Download PDF

Info

Publication number
CN107835974B
CN107835974B CN201680038255.4A CN201680038255A CN107835974B CN 107835974 B CN107835974 B CN 107835974B CN 201680038255 A CN201680038255 A CN 201680038255A CN 107835974 B CN107835974 B CN 107835974B
Authority
CN
China
Prior art keywords
conductive
layer
overcoat
patterned
surface energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201680038255.4A
Other languages
English (en)
Other versions
CN107835974A (zh
Inventor
马修·S·斯泰
肖恩·C·多兹
安·玛丽·吉尔曼
米哈伊尔·L·佩库罗夫斯基
丹尼尔·J·泰斯
马修·R·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN107835974A publication Critical patent/CN107835974A/zh
Application granted granted Critical
Publication of CN107835974B publication Critical patent/CN107835974B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/026—Nanotubes or nanowires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0091—Apparatus for coating printed circuits using liquid non-metallic coating compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Dispersion Chemistry (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

本发明提供了一种复合制品，该复合制品包括位于柔性基底的至少一部分上的具有纳米线的导电层，其中导电层具有导电表面。低表面能材料的图案化层位于导电表面的第一区域上。不含导电颗粒的外覆层位于未被图案化层占据的导电表面的第二区域的第一部分上。通孔位于低表面能材料的图案化层的边缘和外覆层之间的导电表面的第二区域的第二部分中。导电材料位于通孔中，以提供到导电表面的电连接。

Description

包括通孔的电子设备以及形成此类电子设备的方法
背景技术
在触摸屏上利用透明导体，可实现人的触摸或手势与计算机、智能手机以及其它基于图形的屏幕界面的交互。触摸屏设备可通过将导电材料图案化(例如，印刷)到柔性基底上的电迹线中来制成。导电材料的图案化可以卷对卷工艺执行，其中基底是未卷绕的，执行转化操作诸如印刷和干燥/固化，然后将图案化基底再次卷绕成卷，以供进一步运输和处理。图案化导电层可被连接到电子电路部件，诸如例如柔性电路，以形成可用作电子设备的部件的电子触摸传感器。
存在若干将导电材料图案化以用于电子组件诸如例如触摸传感器中的方法。
在一个示例中，可使用标准印刷工艺诸如例如喷墨、凹版印刷、柔性版印刷或丝网印刷将导电材料直接印刷，以从分散体或油墨形成图案。这种直接印刷技术在一个步骤中产生图案，具有最小的浪费。然而，由于缺陷诸如肋形纹和针孔所致的印刷厚度变化可能产生不可接受的导电性变化以及不利地影响传感器的光学。
在另一个示例中，通过形成基本上连续的导电层，可用导电材料均匀地涂覆基底的表面。然后使用印刷工艺诸如例如柔性版印刷、凹版印刷、喷墨印刷、丝网印刷、喷涂、针涂、光刻图案化和胶版印刷将抗蚀剂材料印刷在导电层上。图案化的抗蚀剂材料允许选择性移除部分导电层，以形成期望的图案(减除图案化)。选择性移除常通过湿法化学蚀刻或激光烧蚀实现。
在一些制造工艺中，可通过多个沉积步骤将材料的图案分层地沉积在柔性基底上。一些制品需要图案在基底的一侧或两侧上的精确配准。为了实现层之间的准确配准，必须在基底移动穿过多个制造步骤时，保持横向(横维)定位和纵向(顺维)定位。当基底是柔性的或可拉伸的时，在基底上形成的层之间保持配准变得更复杂，并且图案变得更小并且更复杂地细化。已经采用各种方法来改善这些配准步骤的准确性，诸如例如基准标记的边缘检测和印刷。
在一些制造工艺中，导电材料层被图案化，其中每个图案化层被绝缘材料隔开。为了在这种多层构造中形成与导电图案化层的以及导电图案化层之间的电连接，而不形成短路，可能重要的是在非相邻的图案化的导电图案化层之间形成并保持可靠的导电路径，一般被称为通孔。然而，在多层构造中形成通孔的相邻层之间的精确配准可能是困难的、耗时的且昂贵的。
发明内容
为了在使用印刷工艺诸如例如喷墨印刷、凹版印刷、柔性版印刷或丝网印刷的卷对卷工艺中可靠地制造电子触摸屏设备，用于在非相邻的导电纳米线(NW)层之间形成通孔的可靠技术可减少缺陷并降低产品成本。
一般来讲，本公开涉及自成形通孔，该自成形通孔可在由绝缘层隔开的多个印刷导电纳米线层的施加和配准期间容易地形成并可靠地保持。一般来讲，本公开涉及一种用于将外覆层在透明导电表面上图案化的方法，其中导电表面位于包括纳米线的导电层上。导电层设置在柔性基底上。在该方法中，低表面能材料的图案化层形成在导电表面的第一区域中，其中第二区域保持未被图案化层涂覆。当液体外覆组合物的层涂覆在第一区域和第二区域上时，第一区域的可润湿性相对于第二区域的可润湿性的差异使液体外覆组合物的层不稳定并且导致液体外覆组合物从低表面能材料中去湿并从图案化层中退出。第一数量的液体外覆组合物从图案化层的边缘后退并收集在导电表面的第二区域的第一部分中。小于第一量的第二残余量保留在与图案化的边缘相邻的导电表面的第二区域的第二部分中。当液体外覆组合物固化以形成外覆层时，在导电表面的第二区域的第二部分中形成的通孔可用作接入点，以形成到导电表面的电连接。使用通孔，可通过各种技术(诸如例如在通孔中施加导电糊剂)或者通过将电连接直接结合到通孔中的导电表面与导电表面形成电连接。
在一些实施方案中，外覆层可充当另外的基底，在该另外的基底上可形成另一个低表面能图案并且涂覆另外的外覆溶液，或者必要时可移除外覆层。第三图案化层和后续的图案化层可通过重复类似的表面可润湿性改性技术来形成，但在添加附加层时，通过初始低表面能图案在导电表面上形成的通孔保持配准，并且继续提供用于电连接到导电表面的路径。
在一个方面，本公开涉及一种复合制品，该复合制品包括位于柔性基底的至少一部分上的导电层，其中导电层包括纳米线，并且其中导电层具有导电表面。低表面能材料的图案化层位于导电表面的第一区域上。不含导电颗粒的外覆层位于未被图案化层占据的导电表面的第二区域的第一部分上。通孔位于低表面能材料的图案化层的边缘和外覆层之间的导电表面的第二区域的第二部分中；并且通孔中的导电材料提供到导电表面的电连接。
在另一方面，本公开涉及一种复合制品，该复合制品包括位于柔性基底的至少一部分上的导电层，其中导电层包括纳米线，并且其中导电层具有导电表面。图案化导电层位于导电表面的第一区域上，其中导电表面的第二区域未被图案化导电层覆盖；并且图案化低表面能层位于图案化导电层的第一部分上，其中图案化导电层的第二部分未被图案化低表面能层覆盖。不含导电颗粒的外覆层位于导电表面的第二区域上，并且通孔位于外覆层和图案化导电层的第一部分之间，其中通孔覆盖在图案化导电层的第二部分上。通孔中的导电材料提供到图案化导电层和导电表面的电连接。
在另一方面，本公开涉及一种形成复合制品的方法，该方法包括：将低表面能材料的图案化层涂覆到设置在柔性基底上的导电表面的第一区域上，其中导电表面包括纳米线，并且其中导电表面的第二区域保持未被图案化层覆盖；将液体外覆组合物的层涂覆在低能材料的图案化层上和导电表面的第二区域上，其中液体外覆组合物具有与低表面能材料的表面能不同的表面能；将液体外覆组合物从低表面能材料的图案化层中去湿，使得液体外覆组合物从低表面能材料的图案化层中退出，并且第一量的液体外覆组合物收集在导电表面的第二区域的第一部分中，其中液体外覆组合物从低表面能材料的图案化层的边缘后退，使得小于第一量的第二残余量的液体外覆组合物保留在与低表面能材料的图案化层的边缘相邻的导电表面的第二区域的第二部分中；固化液体外覆组合物，以在导电表面的第二区域的第一部分中形成不连续的外覆层，并且在导电表面的第二区域的第二部分中形成通孔，其中通孔与低表面能材料的图案化层的边缘相邻；以及穿过通孔电接触导电表面。
在另一方面，本公开涉及一种形成复合制品的方法，该方法包括：将导电材料的第一图案化层涂覆在设置于柔性基底上的导电层上的导电表面的第一区域上，其中导电表面包括纳米线，并且其中导电表面的第二区域未被导电材料的第一图案化层涂覆；将低表面能材料的第二图案化层涂覆在导电材料的第一图案化层的第一部分上，其中第一图案化层的第二部分未被第二图案化层涂覆；将液体外覆组合物的层涂覆到导电表面的第一区域和第二区域上，其中液体外覆组合物具有比第二图案化层中的低表面能材料的表面能更大的表面能；将液体外覆组合物从低表面能材料的第二图案化层中去湿，使得第一量的液体外覆组合物从第二图案化层中退出并收集在导电表面的第二区域中，并且其中小于第一量的第二量的液体外覆组合物保留在导电材料的第一图案化层的第二部分中；固化液体外覆组合物，以在导电表面的第二区域中形成不连续的外覆层，其中外覆层通过覆盖在第一图案化层的第二部分上的通孔与第二图案化层分离；以及穿过通孔电接触第一图案化层的第二部分。
本公开中描述的方法可实现具有超过间歇工艺的显著成本和生产率益处的卷对卷连续图案化涂覆。由于仅在导电表面上的期望区域涂覆有外覆溶液，所以目前描述的方法可更具成本效益地使用涂覆材料。在各种实施方案中，本公开的技术可用于例如柔性显示器、电子器件、OLED、PLED、触摸屏、燃料电池、固态照明、光伏和其它复杂光电设备的低成本制造。
在各种实施方案中，本发明方法提供了许多优于其中将液体外覆组合物直接印刷在导电表面上的技术的优点，特别是在高速的连续卷对卷工艺中。例如，旋转印刷工艺(诸如柔性版印刷、凹版印刷和旋转丝网印刷)将液体从一个卷转移到下一个，这被称为膜分离。这种膜分离可能导致肋形纹缺陷，这在涂层中产生不均匀的因素。通过将液体外覆组合物施加成连续层而不是图案，可使用不需要膜分离的涂覆方法，诸如模具涂覆、缺口棒涂覆或反向凹版涂覆。本公开的技术还可允许更精确地控制液体外覆组合物的厚度。更精确地控制涂层厚度可降低由肋形纹缺陷产生的不均匀的因素，并且减少外覆层中针孔的形成，这些针孔提供到下方导电层的区域的不需要的接入点。去除印刷液体外覆层的必要性还可增加可用作外覆层的不同材料的数量，因为对印刷材料的流变学的限制可比对被涂覆材料的限制大得多。
本发明的一个或多个实施方案的细节在以下附图和具体实施方式中示出。从说明书和附图以及从权利要求中可显而易见本发明的其它特征、目的和优点。
附图说明
图1A至图1E为用于在导电表面上制备外覆层并且建立到导电表面的电连接的方法的实施方案的示意性剖视图。
图1C-1为用于在导电表面上制备外覆层并且建立到导电表面的电连接的方法的实施方案的放大剖视图。
图2A至图2E为用于在导电表面上制备外覆层并且建立到导电表面的电连接的方法的另一个实施方案的示意性剖视图。
图3为触摸屏显示器的示意性剖视图。
图4A为根据实施例1中的过程印刷在银纳米线涂层上的500μm节线的规则阵列的照片。
图4B为根据实施例1产生的另一个印刷图案的照片，该照片表示接触衬垫(例如银互连图案的接触衬垫)的开口，对于该照片每一侧上的正方形开口为大约2mm。
图5A为根据实施例1中的过程产生的粘贴在图案化外覆层的顶部上的500μm节线的规则阵列的照片。
图5B为证明银节线在去湿外覆层和低表面能有机硅印刷特征结构之间的间隙中与下方纳米线导电层接触的照片。
图6为根据实施例2中的过程制备的印刷银互连层的衬垫的照片。
在这些附图中，类似的符号表示类似的元件。
具体实施方式
本公开描述了用于以连续卷对卷方式涂覆柔性基底的离散区域的工艺。一般来讲，该方法包括在包括纳米线的导电表面的第一区域中形成低表面能材料的图案，这使得导电表面的相对较高表面能的第二区域未被涂覆。当将外覆溶液涂覆在第一区域和第二区域上时，外覆溶液从导电表面的第一区域中去湿并退出，并且从低表面能图案的边缘后退。第一量的外覆溶液收集在第二区域的第一部分中。小于第一量的第二残余量的外覆溶液保留在与低表面能图案的边缘相邻的第二区域的第二部分中，并且可提供接入导电表面的路径。
参考在图1A中示意性示出的工艺的实施方案，导电层22设置在柔性基底20上。
柔性基底20可为透明的或不透明的，导电的或非导电的(绝缘的)，并且合适的柔性基底可选自可在卷对卷制造工艺中卷起并处理的任何材料。合适的柔性基底20的示例包括但不限于：聚酯(例如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)和聚碳酸酯(PC))、聚烯烃(例如直链、支链和环状聚烯烃)、聚乙烯化合物(例如聚氯乙烯、聚偏二氯乙烯、聚乙烯醇缩醛、聚苯乙烯、聚丙烯酸酯等等)、纤维素酯基(例如三乙酸纤维素、乙酸纤维素)、聚砜诸如聚醚砜、聚酰亚胺、有机硅和其它常规聚合物膜。合适的基底的另外的示例可见于例如美国专利6,975,067中。
任选地，可将在导电层22下方的基底20的主表面21预处理，以制备更好地接收导电层的后续沉积的表面。在一些实施方案中，预处理步骤可与图案化步骤结合进行，以形成导电层22的图案化沉积。例如，预处理可包括任选的图案化的中间层的溶剂或化学清洗、加热、沉积，以及进一步表面处理，诸如等离子体处理、紫外线辐射(UV)-臭氧处理或电晕放电。
导电层22可以被选择实现期望的光学和电子特性的给定厚度施加到基底20。这种施加可使用已知涂覆方法诸如例如狭缝涂覆、辊式涂覆、迈耶棒涂覆、浸渍涂覆、幕式涂覆、斜板式涂覆、刀片涂覆、凹版涂覆、缺口棒涂覆或喷涂来执行，从而在基底上产生导电纳米线层。导电层22还可使用印刷技术，包括但不限于凹版印刷、柔性版印刷、丝网印刷、凸版印刷、喷墨印刷等等来非连续地沉积。
用于导电层22的合适的材料包括纳米线。例如，标题为“Nanowire-BasedTransparent Conductors(基于纳米线的透明导体)”的PCT公布WO 2007/022226公开了一种由加州森尼韦尔市的坎布里奥斯技术公司(Cambrios Technologies Corp.,Sunnyvale,CA)出售的纳米线材料，该纳米线材料可图案化为合适的网格，以便制备用于计算机的触摸屏。
在本专利申请中，术语纳米线是指具有高纵横比(例如，高于10)的导电金属或非金属丝、纤维、棒、线、股线、晶须或带。非金属导电纳米线的示例包括但不限于碳纳米管(CNT)、金属氧化物纳米线(例如，五氧化钒)、准金属纳米线(例如，硅)、导电聚合物纤维等等。
如本文中使用的，“金属纳米线”是指包含元素金属、金属合金或金属化合物(包括金属氧化物)的金属线。金属纳米线的至少一个横截面尺寸为小于500nm，或小于200nm，并且更优选地小于100nm。如所指出的，金属纳米线具有大于10、优选地大于50，并且更优选地大于100的纵横比(长度:宽度)。合适的金属纳米线可基于任何金属，包括但不限于银、金、铜、镍和镀金的银。
可通过本领域已知的方法制备金属纳米线。具体地，可在多元醇(例如乙二醇)和聚乙烯吡咯烷酮的存在下，通过银盐(例如硝酸银)的液相还原来合成银纳米线。均一尺寸的银纳米线的大规模生产可根据例如Xia,Y.et al.,Chem.Mater.(2002),14,4736-4745(Xia,Y.等人，《材料化学》，2002年，第14卷，第4736-4745页)和Xia,Y.et al.,Nanoletters(2003)3(7),955-960(Xia,Y.等人，《纳米快报》，2003年，第3卷，第7期，第955-960页)中所述的方法进行准备。更多制备纳米线的方法，诸如使用生物模板的方法，公开于WO 2007/022226中。
在某些实施方案中，将纳米线分散在液体中并且通过将含纳米线的液体涂覆到基底上然后允许液体蒸发(干燥)或固化来在基底上形成纳米线层。通常将纳米线分散在液体中，以有利于通过使用涂覆器或喷涂器更加均匀地沉积到基底上。
可使用纳米线可形成稳定分散体(也被称为“纳米线分散体”)的任何非腐蚀性液体。优选地，将纳米线分散在水、醇、酮、醚、烃或芳族溶剂(苯、甲苯、二甲苯等等)中。更优选地，该液体是挥发性的，具有不超过200摄氏度(℃)、不超过150℃或不超过100℃的沸点。
此外，纳米线分散体可含有添加剂或粘结剂，以控制粘度、腐蚀性、粘附性和纳米线分散性。合适的添加剂或粘结剂的示例包括但不限于羧甲基纤维素(CMC)、2-羟乙基纤维素(HEC)、羟丙基甲基纤维素(HPMC)、甲基纤维素(MC)、聚乙烯醇(PVA)、三丙二醇(TPG)和黄原胶(XG)，以及表面活性剂诸如乙氧基化物、烷氧基化物、环氧乙烷和环氧丙烷以及它们的共聚物、磺酸盐、硫酸盐、二磺酸盐、磺基琥珀酸盐、磷酸酯和含氟表面活性剂(例如可以商品名Zonyl购自杜邦(DuPont)的那些)。
在一个示例中，用于形成导电层22的纳米线分散体或“油墨”包含按重量计0.0025％至0.1％的表面活性剂(例如，对于
Figure BDA0001529451860000091
FSO-100，优选的范围是0.0025％至0.05％)、0.02％至4％的粘度调节剂(例如，对于HPMC，优选的范围是0.02％至0.5％)、94.5％至99.0％的溶剂和0.05％至1.4％的金属纳米线。合适的表面活性剂的代表性示例包括Zonyl FSN、Zonyl FSO、Zonyl FSH、Triton(x100、x114、x45)、Dynol(604、607)、正十二烷基b-D-麦芽糖苷和Novek。合适的粘度调节剂的示例包括羟丙基甲基纤维素(HPMC)、甲基纤维素、黄原胶、聚乙烯醇、羧甲基纤维素、羟乙基纤维素。可存在于包含上述粘结剂或添加剂的纳米线分散体中的合适溶剂的示例包括水和异丙醇。
如果期望改变以上公开的分散体的浓度，可增大或减小溶剂的百分比。然而，在优选的实施方案中，其它成分的相对比率可保持不变。具体地，表面活性剂与粘度调节剂的比率优选地在约80:1至约0.01:1的范围内；粘度调节剂与纳米线的比率优选地在约5:1至约0.000625:1的范围内；纳米线与表面活性剂的比率优选地在约560:1至约5:1的范围内。分散体中各组分的比率可根据基底和施加所使用的方法而改变。纳米线分散体的优选粘度范围介于约1和1000cP(0.001和1Pa-s)之间。
导电层22在柔性基底20的第一主表面21的至少一部分上是基本上连续的，并且有利地在第一主表面21面积的至少50％、60％、70％、80％或90％上是基本上连续的。导电层22可沿柔性基底20的表面21连续涂覆，或者可以离散的块或矩形施加，在该离散的块或矩形之间留有未涂覆的基底区域，其中这些块或矩形具有与产生的预期触摸传感器总尺寸相似的尺寸。“基本上连续”意指导电层22被施加在
再次参考图1A，低表面能材料的图案24被涂覆并且覆盖在导电层22的导电表面23的第一区域50上，这使得导电表面23的第二相对较高表面能的区域52未被涂覆。在本专利申请中，术语低表面能材料是指可引起后续施加的外覆组合物在导电层22的表面23的期望区域中去湿的任何材料(对于使得基底22的表面21导电的足够的密度，应该认识到表面21可包括在它们之间具有相对非导电的开口或空间的单独的导电区域，例如油墨)。用于图案24的合适的低表面能材料可广泛地变化，并且可包括但不限于具有小于约100mJ/m2、小于约50mJ/m2、小于约30mJ/m2、小于约20mJ/m2或小于约10mJ/m2的表面能的塑料、橡胶和复合材料。低表面能材料的非限制性示例包括诸如聚六氟丙烯、聚四氟乙烯(PTFE)等等的含氟聚合物以及诸如聚(偏二氟乙烯)(PVF)、聚乙烯(PE)、聚丙烯(PP)、聚(甲基丙烯酸甲酯)(PMMA)、聚苯乙烯(PS)、聚酰胺、聚(氯乙烯)(PVC)、聚(偏二氯乙烯)、聚(对苯二甲酸乙二醇酯)(PET)、环氧树脂、酚醛树脂、丁苯橡胶、丙烯腈橡胶等等的聚合物树脂，热可固化或紫外线(UV)可固化的有机硅以及它们的混合物和组合。在一些实施方案中，低表面能材料包括有机硅，诸如可以商品名Syl-Off购自密歇根州米德兰市的陶氏化学公司(DowChemical,Midland,MI)的那些。
用于形成低表面能材料的图案24的涂覆组合物通常包括上文列出的低表面能材料和任选的添加剂，诸如氟化或非氟化表面活性剂、交联剂、水性或有机溶剂等等中的至少一种。在一些示例性实施方案中，用于形成图案24的涂覆溶液包括低表面能材料，诸如热可固化或UV可固化的有机硅“油墨”和交联剂，或者丙烯酸类树脂和氟化表面活性剂。在一些实施方案中，用于形成图案24的涂覆组合物可与导电材料诸如例如金属粒子或银糊油墨组合，以使低表面能材料的图案24本身导电并且提供接入导电层22的导电表面23的附加点。
用于形成图案24的涂覆组合物可通过多种印刷技术涂覆在导电表面23上，这些印刷技术诸如例如柔性版印刷、凹版涂覆、胶版印刷、丝网印刷、等离子体沉积、光刻、微接触印刷、喷墨印刷，或者通过激光或其它蚀刻技术、用光或激光的光学书写、静电喷涂或通过等离子体处理选择性移除均匀的材料层。
在各种实施方案中，低能材料的图案化层24具有约100nm至约10μm的干燥厚度。如果低能材料的图案化层24具有约100nm至约300nm的干燥厚度，则图案化层24可足够薄，以允许纳米线中的一些突出在图案化层24的表面之上，这可提供穿过图案化层24到导电表面23和导电层22的电连接的途径。
参考图1B，然后将液体外覆组合物25涂覆在导电层22的导电表面23上，并且初始覆盖在表面23的第一区域50上覆盖的低表面能材料的印刷图案24以及未用图案24涂覆的表面23的第二区域两者。在各种实施方案中，液体外覆组合物被涂覆至约10μm至约15μm的厚度。液体外覆组合物25可使用任何合适的印刷技术施加到导电表面23，该印刷技术包括例如溢流涂覆、凹版涂覆、幕式涂覆、珠粒涂覆、胶版印刷、丝网印刷、喷墨印刷、喷涂或者借助于刀片、辊或气刀。
液体外覆组合物25可包括具有比图案24中的低表面能材料的表面能足够更大的表面能的任何材料，以使液体外覆组合物在商业上有用量的时间内从图案24中去湿。液体外覆组合物25围绕图案化层24重新布置的速度可影响导电表面23的预定区域可以卷对卷工艺进行涂覆的速度。液体从低表面能材料消退的速率的讨论可见于例如，Brouchard-Wyart和de Gennes,Advan.Colloid Interface Sci.(胶体和界面科学进展),39(1992)中，该文献以引用方式并入本文。
如果液体涂覆组合物25被涂覆成均匀层，则需要使该层不稳定，因此液体外覆组合物分离、流出并且从低表面能材料的图案化层24中退出。不受任何理论的束缚，目前可用的证据指出，如果液体外覆组合物被充分稀释，或者当它在后续的干燥步骤中变得足够薄时，发生从图案24至导电表面23区域的区域52中的自发去湿，而不需要任何主动的去稳定化。在一些实施方案中，液体外覆组合物25可包括导电颗粒，这些导电颗粒可用于形成穿过由液体外覆组合物的固化最终形成的外覆层的随机布置的导电通路。在其它实施方案中，液体外覆组合物25中的导电或非导电颗粒可用于引发或保持液体外覆组合物25的去稳定化，因此液体外覆组合物25可更容易地分离、流出并且从低表面能材料的图案化层24中退出。在一些实施方案中，液体外覆组合物25基本上不含颗粒材料，这在本专利申请中意指液体外覆组合物包含小于约5重量％的导电或非导电颗粒，或小于约1重量％的导电或非导电颗粒，或小于约0.5重量％的导电或非导电颗粒。在一些实施方案中，液体外覆组合物25不含导电或非导电颗粒，这意指液体外覆组合物不包括颗粒材料。
合适的液体外覆组合物包括聚合物，并且有利地为光学透明的聚合物。合适的聚合物材料的示例包括但不限于：聚丙烯酸类，诸如聚甲基丙烯酸酯、聚丙烯酸酯和聚丙烯腈；聚乙烯醇；聚酯(例如，聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)和聚碳酸酯(PC))；具有高芳香度的聚合物，诸如酚醛树脂或甲酚-甲醛
Figure BDA0001529451860000121
聚苯乙烯、聚乙烯基甲苯、聚乙烯基二甲苯、聚酰亚胺、聚酰胺、聚酰胺酰亚胺、聚醚酰亚胺、聚硫化物、聚砜、聚亚苯基和聚苯基醚、聚氨酯(PU)、环氧树脂、聚烯烃(例如，聚丙烯、聚甲基戊烯和环烯烃)、丙烯腈-丁二烯-苯乙烯共聚物(ABS)、纤维素、有机硅和其它含硅聚合物(例如，聚倍半硅氧烷和聚硅烷)、聚氯乙烯(PVC)、聚乙酸酯、聚降冰片烯、合成橡胶(例如，EPR、SBR、EPDM)、以及含氟聚合物(例如，聚偏二氟乙烯(PVDF)、聚四氟乙烯(PTFE)或聚六氟丙烯)、氟烯烃和烃类烯烃的共聚物(例如，
Figure BDA0001529451860000131
)以及非晶碳氟聚合物或共聚物(例如，朝日玻璃公司(Asahi Glass Co.)的
Figure BDA0001529451860000132
或杜邦公司(DuPont Corp.)的
Figure BDA0001529451860000133
AF)。
在其它实施方案中，液体外覆组合物25包括预聚物。“预聚物”是指可聚合和/或交联以形成聚合物基质的单体的混合物或者低聚物或部分聚合物的混合物，如本文所述。根据所期望的聚合物基质选择合适的单体或部分聚合物，在本领域技术人员的知识范围内。
在一些实施方案中，预聚物是光可固化的，即，预聚物在暴露于辐射(诸如例如紫外线(UV)辐射)时聚合和/或交联。
液体外覆组合物25可任选地包括溶剂(例如，在施加期间)。可使用能够有效地溶剂化或分散聚合物外覆材料的任何非腐蚀性溶剂，并且示例包括水、醇、酮、醚、四氢呋喃、烃(例如环己烷)或芳族溶剂(苯、甲苯、二甲苯等)。溶剂可为挥发性的，具有不超过200℃、不超过150℃或不超过100℃的沸点。
在一些实施方案中，液体外覆组合物25可包括交联剂、聚合引发剂、稳定剂(包括，例如用于更长产品寿命的抗氧化剂和UV稳定剂以及用于更大贮藏寿命的聚合反应抑制剂)、表面活性剂等等。在一些实施方案中，液体外覆组合物25还可包括抗蚀剂。在一些实施方案中，液体外覆组合物25是导电的，并且可包括导电聚合物，诸如例如聚苯胺、聚噻吩和聚二乙炔。
在一些实施方案中，液体外覆组合物25可被固化或干燥，以形成光学透明材料。如果材料的透光率在可见光区域(400nm–700nm)中为至少80％，则该材料被认为为光学透明的。除非另外指明，否则本文所描述的所有层(包括基底)优选地为光学透明的。液体外覆组合物25的光学透明度通常由多个因素确定，包括但不限于：折射率(RI)、厚度、光滑度、整个厚度上RI的一致性、表面(包括界面)反射以及由表面粗糙度和/或嵌入粒子所引起的散射。
在一些实施方案中，液体外覆组合物25包括油墨，诸如以商品名FLEXOCURE FORCE购自明尼苏达州普里茅斯的富林特集团(FlintGroup,Plymouth,MN)的那些以及来自太阳化工(Sun Chemical)的Nazdar(OP系列)、SolarFlex或SunBar系列的透明清漆，和来自沙多玛(Sartomer)的丙烯酸酯树脂。
现在参考图1C，图案化低表面能层24的可润湿性与导电表面23的可润湿性之间的差异导致液体外覆组合物25的不稳定性。这种不稳定性导致液体外覆组合物25分离，然后流出并且从低表面能材料的图案化层24中退出。液体外覆组合物25然后从低表面能材料的图案化层24中流走，并且第一量的液体外覆组合物25被引导，以收集在导电表面23的第二区域52的离散区域中，该离散区域在本文中被称为第二区域52的第一部分54。图案化层24中低表面能材料的存在还导致液体外覆组合物25从图案化层24的边缘24A脱出并且基本上均匀地后退，从而将第二残余量的液体外覆组合物25留在与边缘24A相邻的导电表面23的第二区域52的第二部分56中。覆盖在导电表面23的第二区域52的第二部分56上的液体外覆组合物25的第二残余量小于覆盖在导电表面23的第二区域52的第一部分54上的外覆组合物的第一量。在图1C所示的实施方案中，没有任何液体外覆组合物保留在导电表面23的第二区域52的第二部分56中。在图1C的实施方案中，第二部分56不含液体外覆组合物25并且未被液体外覆组合物25覆盖，这使得导电表面23完全暴露。
在图1C-1所示的另一个实施方案中，第一量的液体外覆组合物27未完全从导电表面23的第二区域52的第二部分56中后退。第二残余量29的液体外覆组合物25贴靠到图案化层24的边缘24A并且覆盖在导电表面23的第二部分56上。第二部分56中的导电表面23上的第二残余量29的厚度可根据图案化层24和液体外覆组合物25的相对可润湿性而广泛地变化，但在各种实施方案中，液体外覆组合物25的第二残余量29的厚度不大于约250nm。
现在参考图1D，液体外覆组合物在导电层22的导电表面23的第二区域52的第一部分54中被固化和/或硬化成保护层25A。“固化”是指单体或部分聚合物(例如，包括少于150个单体单元的低聚物)聚合以便形成固体聚合物基质的过程或聚合物交联的过程。合适的聚合或交联条件是本领域已知的并且举例来说包括：加热单体、利用可见光或紫外线(UV)光、电子束辐射单体等等。另选地，“变硬或硬化”可能是由例如在不发生聚合或交联的情况下，抗蚀剂基质材料的干燥过程中的溶剂去除所引起的。
在固化之后，在图1D的实施方案中，导电表面23的第二区域52的第二部分56保持未被保护层25A覆盖。在第二部分56中没有残余量的保护层25A的与图案化层24的边缘相邻的这个区域有效地形成了从保护层25A的上方延伸到导电纳米线层22的导电表面23的通孔或接入通道60的布置。在图1D未示出的另一个实施方案中，保护层25A具有不大于约250nm、或不大于约100nm、或不大于约75nm、或不大于约50nm、或不大于约10nm、或不大于约5nm厚度的非常薄的残余量保留在导电表面23的第二区域52的第二部分56中。覆盖在导电表面23的第二部分56上的保护层25A的这个极其薄的部分形成了从保护层25A的上方延伸到导电纳米线层22的导电表面23的通孔或接入通道60的布置。
参考图1E，可在图案化低表面能层24上施加导电材料30的层。导电材料30延伸到通孔60中并且延伸到导电层22的导电表面23的选定区域。在图1E的实施方案中，导电材料30直接接触导电纳米线层22的导电表面23。然而，如果保护层25A具有不大于约250nm、或不大于约100nm、或不大于约75nm、或不大于约50nm、或不大于约10nm、或不大于约5nm厚度的非常薄的残余量保留在导电表面23的第二区域52的第二部分56中，则导电材料30可停留在保护层25A的顶部上并且仍然形成穿过保护层25A到导电纳米线层22的导电表面23的电连接。
在一些实施方案中，导电材料30是其中具有银、金、铜、铝等等以及它们的混合物的金属粒子或稀松布34的糊剂或粘合剂基质32。在其它实施方案中，粒子34是具有导电涂层的非导电粒子(例如，聚合物)。在各种实施方案中，基质32选自丙烯酸酯粘合剂、环氧树脂粘合剂、有机硅粘合剂或者它们的混合物或组合。在一个示例中，导电材料30为银墨，诸如以商品名PFI-722购自宾夕法尼亚州本萨勒姆市的PChem Associates(PChemAssociates,Bensalem,PA)的那些。
金属粒子34提供穿过基质32的厚度的导电性。这种导电性使得导电层22和电子部件的接触衬垫(图1E中未示出)之间电连接而不在导电层22或电子部件中的接触衬垫之间引起不期望的“短路”。
在图1E未示出的另一个实施方案中，通过直接将电子部件的金属触点结合到导电层22，可建立穿过通孔60到导电层22的电连接。这种直接结合减少了对电子部件的金属触点和导电层22之间的任何其它中间导电糊剂或印刷导体的需要，这可简化电子组件的构造。根据预期应用，电子部件可有很大差异，并且在一些实施方案中包括柔性电路、印刷电路板(PCB)、玻璃面板或导线图案。
在一些实施方案中，多个层可同时被外覆(图1E中未示出)，并且保持初始通孔结构，从而允许所有层与低能材料的图案化层24的完美配准。即使施加多个层，通孔60的结构也允许电连接到导电层22。
参考在图2A中示意性示出的工艺的另一个实施方案，导电层122设置在柔性基底120上。
柔性基底120可为透明的或不透明的，导电的或非导电的(绝缘的)，并且合适的柔性基底可选自可在卷对卷制造工艺中卷起并处理的任何材料。合适的柔性基底120的示例包括但不限于：聚酯(例如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)和聚碳酸酯(PC))、聚烯烃(例如直链、支链和环状聚烯烃)、聚乙烯化合物(例如聚氯乙烯、聚偏二氯乙烯、聚乙烯醇缩醛、聚苯乙烯、聚丙烯酸酯等等)、纤维素酯基(例如三乙酸纤维素、乙酸纤维素)、聚砜诸如聚醚砜、聚酰亚胺、有机硅和其它常规聚合物膜。合适的基底的另外的示例可见于例如美国专利6,975,067中。
任选地，可将在导电层122下方的基底120的主表面121预处理，以制备更好地接收导电层的后续沉积的表面。在一些实施方案中，预处理步骤可与图案化步骤结合进行，以形成导电层122的图案化沉积。例如，预处理可包括任选的图案化的中间层的溶剂或化学清洗、加热、沉积，以及进一步表面处理，诸如等离子体处理、紫外线辐射(UV)-臭氧处理或电晕放电。
导电层122可以被选择实现期望的光学和电子特性的给定厚度施加到基底120。这种施加可使用已知涂覆方法诸如例如狭缝涂覆、辊式涂覆、迈耶棒涂覆、浸渍涂覆、幕式涂覆、斜板式涂覆、刀片涂覆、凹版涂覆、缺口棒涂覆或喷涂来执行，从而在基底上产生导电纳米线层。导电层122还可使用印刷技术，包括但不限于凹版印刷、柔性版印刷、丝网印刷、凸版印刷、喷墨印刷等等来非连续地沉积。
用于导电层122的合适的材料包括纳米线，诸如上文引用的PCT公布WO 2007/022226中所描述的那些。在本专利申请中，术语纳米线是指具有高纵横比(例如，高于10)的导电金属或非金属丝、纤维、棒、线、股线、晶须或带。非金属导电纳米线的示例包括但不限于碳纳米管(CNT)、金属氧化物纳米线(例如，五氧化钒)、准金属纳米线(例如，硅)、导电聚合物纤维等等。
如本文中使用的，“金属纳米线”是指包含元素金属、金属合金或金属化合物(包括金属氧化物)的金属线。金属纳米线的至少一个横截面尺寸为小于500nm，或小于200nm，并且更优选地小于100nm。正如指出的，金属纳米线具有大于10，优选地大于50，并且更优选地大于100的纵横比(长度:宽度)。合适的金属纳米线可基于任何金属，包括但不限于银、金、铜、镍和镀金的银。
可通过本领域已知的方法制备金属纳米线。具体地，可在多元醇(例如，乙二醇)和聚乙烯吡咯烷酮的存在下，通过银盐(例如，硝酸银)的液相还原来合成银纳米线。均一尺寸的银纳米线的大规模生产可根据例如Xia,Y.et al.,Chem.Mater.(2002),14,4736-4745(Xia,Y.等人，《材料化学》，2002年，第14卷，第4736-4745页)和Xia,Y.et al.,Nanoletters(2003)3(7),955-960(Xia,Y.等人，《纳米快报》，2003年，第3卷，第7期，第955-960页)中所述的方法进行准备。更多制备纳米线的方法，诸如使用生物模板的方法，公开于WO 2007/022226中。
在某些实施方案中，将纳米线分散在液体中并且通过将含纳米线的液体涂覆到基底上然后允许液体蒸发(干燥)或固化来在基底上形成纳米线层。通常将纳米线分散在液体中，以有利于通过使用涂覆器或喷涂器更加均匀地沉积到基底上。
可使用纳米线可形成稳定分散体(也被称为“纳米线分散体”)的任何非腐蚀性液体。优选地，将纳米线分散在水、醇、酮、醚、烃或芳族溶剂(苯、甲苯、二甲苯等等)中。更优选地，该液体是挥发性的，具有不超过200摄氏度(℃)、不超过150℃或不超过100℃的沸点。
此外，纳米线分散体可包含添加剂或粘结剂，以控制粘度、腐蚀性、粘附性和纳米线分散性。合适的添加剂或粘结剂的示例包括但不限于羧甲基纤维素(CMC)、2-羟乙基纤维素(HEC)、羟丙基甲基纤维素(HPMC)、甲基纤维素(MC)、聚乙烯醇(PVA)、三丙二醇(TPG)和黄原胶(XG)，以及表面活性剂诸如乙氧基化物、烷氧基化物、环氧乙烷和环氧丙烷以及它们的共聚物、磺酸盐、硫酸盐、二磺酸盐、磺基琥珀酸盐、磷酸酯和含氟表面活性剂(例如可以商品名Zonyl购自杜邦(DuPont)的那些)。
在一个示例中，纳米线分散体或“油墨”包含按重量计0.0025％至0.1％的表面活性剂(例如，对于
Figure BDA0001529451860000191
FSO-100，优选的范围是0.0025％至0.05％)、0.02％至4％的粘度调节剂(例如，对于HPMC，优选的范围是0.02％至0.5％)、94.5％至99.0％的溶剂和0.05％至1.4％的金属纳米线。合适的表面活性剂的代表性示例包括Zonyl FSN、Zonyl FSO、ZonylFSH、Triton(x100、x114、x45)、Dynol(604、607)、正十二烷基-b-D-麦芽糖苷和Novek。合适的粘度调节剂的示例包括羟丙基甲基纤维素(HPMC)、甲基纤维素、黄原胶、聚乙烯醇、羧甲基纤维素、羟乙基纤维素。可存在于包含上述粘结剂或添加剂的纳米线分散体中的合适溶剂的示例包括水和异丙醇。
如果期望改变以上公开的分散体的浓度，可增大或减小溶剂的百分比。然而，在优选的实施方案中，其它成分的相对比率可保持不变。具体地，表面活性剂与粘度调节剂的比率优选地在约80:1至约0.01:1的范围内；粘度调节剂与纳米线的比率优选地在约5:1至约0.000625:1的范围内；纳米线与表面活性剂的比率优选地在约560:1至约5:1的范围内。分散体中各组分的比率可根据基底和施加所使用的方法而改变。纳米线分散体的优选粘度范围介于约1和1000cP(0.001和1Pa-s)之间。
导电层122在柔性基底120的第一主表面121的至少一部分上是基本上连续的，并且有利地在第一主表面121面积的至少50％、60％、70％、80％或90％上是基本上连续的。导电层122可沿柔性基底120的表面121连续涂覆，或者可以离散的块或矩形施加，在该离散的块或矩形之间留有未涂覆的基底区域，这些块或矩形具有与产生的预期触摸传感器总尺寸相似的尺寸。“基本上连续”意指导电层122以足够使基底122的表面121导电的密度被施加，应该认识到表面121可包括在它们之间具有相对非导电的开口或空间的单独的导电区域。
再次参考图2A，导电材料的图案化层130被施加在导电层122的导电表面123的第一区域150上，从而使得导电表面123的第二区域152未被覆盖。在一些实施方案中，导电材料130是其中具有银、金、铜、铝等等以及它们的混合物的金属粒子或稀松布134的糊剂或粘合剂基质132。在其它实施方案中，粒子134是具有导电涂层的非导电粒子(例如，聚合物)。在各种实施方案中，基质132选自丙烯酸酯粘合剂、环氧树脂粘合剂、有机硅粘合剂或者它们的混合物或组合。在一个示例中，导电材料130为银墨，诸如以商品名PFI-722购自宾夕法尼亚州本萨勒姆市的PChem Associates(PChem Associates,Bensalem,PA)的那些。
金属粒子134提供穿过基质132的厚度的导电性，这使得能够电连接到导电层122。
现在参考图2B，低表面能材料的图案124被涂覆并且覆盖在导电材料的图案化层130的第一部分151上，这使得导电材料的图案化层130的第二部分153未被覆盖。在各种实施方案中，使用对齐技术(诸如例如边缘检测)或跟踪印刷的基准标记，将低表面能材料的图案124与导电材料的图案130配准印刷。
如上，术语低表面能材料是指可引起后续施加的外覆组合物在导电层122的表面123的期望区域中去湿的任何材料(例如，油墨)。
用于图案124的合适的低表面能材料可广泛地变化，并且可包括但不限于具有小于约100mJ/m2、小于约50mJ/m2、小于约30mJ/m2、小于约20mJ/m2或小于约10mJ/m2的表面能的塑料、橡胶和复合材料。低表面能材料的非限制性示例包括诸如聚六氟丙烯、聚四氟乙烯(PTFE)等等的含氟聚合物以及诸如聚(偏二氟乙烯)(PVF)、聚乙烯(PE)、聚丙烯(PP)、聚(甲基丙烯酸甲酯)(PMMA)、聚苯乙烯(PS)、聚酰胺、聚(氯乙烯)(PVC)、聚(偏二氯乙烯)、聚(对苯二甲酸乙二醇酯)(PET)、环氧树脂、酚醛树脂、丁苯橡胶、丙烯腈橡胶等等的聚合物树脂，热可固化或紫外线(UV)可固化的有机硅以及它们的混合物和组合。在一些实施方案中，低表面能材料包括有机硅，诸如可以商品名Syl-Off购自密歇根州米德兰市的陶氏化学公司(Dow Chemical，Midland,MI)的那些。
用于形成图案124的涂覆组合物通常包括上文列出的低表面能材料和任选的添加剂，诸如氟化或非氟化的表面活性剂、交联剂、水性或有机溶剂等等中的至少一种。在一些示例性实施方案中，用于形成图案124的涂覆溶液包括低表面能材料，诸如热可固化或UV可固化的有机硅“油墨”和交联剂，或者丙烯酸类树脂和氟化表面活性剂。在一些实施方案中，用于形成图案124的涂覆组合物可与导电材料诸如例如金属粒子或银糊油墨组合，以使低表面能材料的图案124本身导电。
用于形成图案124的涂覆组合物可通过多种印刷技术涂覆在导电材料的图案化层130上，这些印刷技术诸如例如柔性版印刷、凹版涂覆、胶版印刷、丝网印刷、等离子体沉积、光刻、微接触印刷、喷墨印刷，或者通过激光或其它蚀刻技术、用光或激光的光学书写、静电喷涂或通过等离子体处理选择性移除均匀的材料层。
在各种实施方案中，低能材料的图案化层124具有约100nm至约10μm的干燥厚度。如果低能材料的图案化层124具有约100nm至约300nm的干燥厚度，则图案化层124可足够薄，以允许纳米线中的一些突出在图案化层124的表面之上，这可提供穿过图案化层124到导电材料的图案化层130的电连接的途径。
现在参考图2C，将液体外覆组合物125涂覆在导电层122的导电表面123上，并且初始覆盖低表面能材料的印刷图案124和导电材料的图案化层130两者，以及未用低表面能材料的图案124或导电材料的图案化层130涂覆的表面123的第二区域152。
在各种实施方案中，液体外覆组合物125被涂覆至约10μm至约15μm的厚度。液体外覆组合物125可使用任何合适的印刷技术施加到导电表面123，该印刷技术包括例如溢流涂覆、凹版涂覆、幕式涂覆、珠粒涂覆、胶版印刷、丝网印刷、喷墨印刷、喷涂或者借助于刀片、辊或气刀。
液体外覆组合物125可包括具有比图案124中的低表面能材料的表面能足够更大的表面能的任何材料，以使液体外覆组合物在商业上有用量的时间内从图案124中去湿。液体外覆组合物125围绕图案化层124重新布置的速度可影响导电表面123的预定区域可以卷对卷工艺进行涂覆的速度。液体从低表面能材料消退的速率的讨论可见于例如，Brouchard-Wyart和de Gennes,Advan.Colloid Interface Sci.(胶体和界面科学进展),39(1992)中，该文献以引用方式并入本文。
如果液体涂覆组合物125被涂覆成均匀层，则需要使该层不稳定，因此液体外覆组合物分离、流出并且从低表面能材料的图案化层124中退出。如果液体外覆组合物被充分稀释，或者当它在后续的干燥步骤中变得足够薄时，发生从图案124至导电表面123区域的区域152中的自发去湿，而不需要任何主动的去稳定化。
在一些实施方案中，液体外覆组合物125可包括导电颗粒，这些导电颗粒可用于形成穿过由液体外覆组合物的固化最终形成的外覆层的随机布置的导电通路。在其它实施方案中，液体外覆组合物125中的导电或非导电颗粒可用于引发或保持液体外覆组合物125的去稳定化，因此液体外覆组合物125可更容易地分离、流出并且从低表面能材料的图案化层124和导电材料的图案化层130中退出。在一些实施方案中，液体外覆组合物125基本上不含颗粒材料，这在本专利申请中意指液体外覆组合物包含小于约5重量％的导电或非导电颗粒，或小于约1重量％的导电或非导电颗粒，或小于约0.5重量％的导电或非导电颗粒。在一些实施方案中，液体外覆组合物125不含导电或非导电颗粒，这意指液体外覆组合物不包括颗粒材料。
合适的液体外覆组合物包括聚合物，并且有利地为光学透明的聚合物。合适的聚合物材料的示例包括但不限于：聚丙烯酸类，诸如聚甲基丙烯酸酯、聚丙烯酸酯和聚丙烯腈；聚乙烯醇；聚酯(例如，聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)和聚碳酸酯(PC))；具有高芳香度的聚合物，诸如酚醛树脂或甲酚-甲醛
Figure BDA0001529451860000231
聚苯乙烯、聚乙烯基甲苯、聚乙烯基二甲苯、聚酰亚胺、聚酰胺、聚酰胺酰亚胺、聚醚酰亚胺、聚硫化物、聚砜、聚亚苯基和聚苯基醚、聚氨酯(PU)、环氧树脂、聚烯烃(例如，聚丙烯、聚甲基戊烯和环烯烃)、丙烯腈-丁二烯-苯乙烯共聚物(ABS)、纤维素、有机硅和其它含硅聚合物(例如，聚倍半硅氧烷和聚硅烷)、聚氯乙烯(PVC)、聚乙酸酯、聚降冰片烯、合成橡胶(例如，EPR、SBR、EPDM)、以及含氟聚合物(例如，聚偏二氟乙烯(PVDF)、聚四氟乙烯(PTFE)或聚六氟丙烯)、氟烯烃和烃类烯烃的共聚物(例如，
Figure BDA0001529451860000232
)以及非晶碳氟聚合物或共聚物(例如，朝日玻璃公司(Asahi Glass Co.)的
Figure BDA0001529451860000241
或杜邦公司(DuPont Corp.)的
Figure BDA0001529451860000242
AF)。
在其它实施方案中，液体外覆组合物125包括预聚物。“预聚物”是指可聚合和/或交联以形成聚合物基质的单体的混合物或者低聚物或部分聚合物的混合物，如本文所述。根据所期望的聚合物基质选择合适的单体或部分聚合物，在本领域技术人员的知识范围内。
在一些实施方案中，预聚物是光可固化的，即，预聚物在暴露于辐射(诸如例如紫外线(UV)辐射)时聚合和/或交联。
液体外覆组合物125可任选地包括溶剂(例如，在施加期间)。可使用能够有效地溶剂化或分散聚合物外覆材料的任何非腐蚀性溶剂，并且示例包括水、醇、酮、醚、四氢呋喃、烃(例如环己烷)或芳族溶剂(苯、甲苯、二甲苯等)。溶剂可为挥发性的，具有不超过200℃、不超过150℃或不超过100℃的沸点。
在一些实施方案中，液体外覆组合物125可包括交联剂、聚合引发剂、稳定剂(包括，例如用于更长产品寿命的抗氧化剂和UV稳定剂以及用于更大贮藏寿命的聚合反应抑制剂)、表面活性剂等等。在一些实施方案中，液体外覆组合物125还可包括抗蚀剂。在一些实施方案中，液体外覆组合物125是导电的，并且可包括导电聚合物，诸如例如聚苯胺、聚噻吩和聚二乙炔。
在一些实施方案中，液体外覆组合物125可被固化或干燥，以形成光学透明材料。如果材料的透光率在可见光区域(400nm–700nm)中为至少80％，则该材料被认为为光学透明的。除非另外指明，否则本文所描述的所有层(包括基底)优选地为光学透明的。液体外覆组合物125的光学透明度通常由多个因素确定，包括但不限于：折射率(RI)、厚度、光滑度、整个厚度上RI的一致性、表面(包括界面)反射以及由表面粗糙度和/或嵌入粒子所引起的散射。
在一些实施方案中，液体外覆组合物125包括油墨，诸如以商品名FLEXOCUREFORCE购自明尼苏达州普里茅斯的富林特集团(FlintGroup,Plymouth,MN)的那些以及来自太阳化工(Sun Chemical)的Nazdar(OP系列)、SolarFlex或SunBar系列的透明清漆，和来自沙多玛(Sartomer)的丙烯酸酯树脂。
现在参考图2D，图案化低表面能层124的可润湿性与导电表面123和导电材料的图案化层130的可润湿性之间的差异导致液体外覆组合物125的不稳定性。这种不稳定性导致液体外覆组合物125分离，然后流出并且从图案化低表面能层124中退出。然后液体外覆组合物125从图案化低表面能层124和导电材料的图案化层130中流走。然后第一量的液体外覆组合物收集在导电表面123的第二区域152的离散区域中。图案化层124中低表面能材料的存在还导致液体外覆组合物125从低表面能材料的图案化层124的边缘124A脱出并且后退，从而将第二残余量的液体外覆组合物125留在与边缘124A相邻的导电材料的图案化层130的第二部分153中。
覆盖在导电材料的图案化层130的第二部分153上的液体外覆组合物125的第二残余量小于覆盖在导电表面123的第二区域152上的液体外覆组合物125的第一量。在图2C所示的实施方案中，没有任何液体外覆组合物125保留在第二部分153中。在图2D的实施方案中，第二部分153不含液体外覆组合物125并且未被液体外覆组合物125覆盖，这使得导电材料的图案化层130完全暴露。
在图2D未示出的另一个实施方案中，第一量的液体外覆组合物125未完全从导电材料的图案化层130的第二部分153后退。第二残余量的液体外覆组合物125贴靠到图案化层124的边缘124A并且覆盖在第二部分153上。图案化导电层130的第二部分153上的第二残余量的厚度可根据图案化层124和液体外覆组合物125的相对可润湿性而广泛地变化，但在各种实施方案中，覆盖在图案化导电层130的第二部分153上的第二残余量的液体外覆组合物125的厚度不大于约250nm。在固化之后，导电材料的图案化层130的第二部分153保持未被保护层125A覆盖。没有残余量的保护层125A的这个区域有效地形成了从保护层125A的上方延伸到导电纳米线层122的导电表面123的通孔或接入通道160的布置。在图2E未示出的另一个实施方案中，保护层125A具有不大于约250nm、或不大于约100nm、或不大于约75nm、或不大于约50nm、或不大于约10nm、或不大于约5nm厚度的非常薄的残余量保留在导电材料的图案化层130的第二部分153中。覆盖在第二部分153上的保护层25A的这个极其薄的部分形成从保护层125A的上方延伸到导电材料的图案化层130的表面153的通孔或接入通道160的布置。
如在上文图1E中(图2E中未示出)，可在通孔160中施加导电材料的层，以提供到导电层122的导电表面123的选定区域的电连接。然而，如果保护层125A具有不大于约250nm、或不大于约100nm、或不大于约75nm、或不大于约50nm、或不大于约10nm、或不大于约5nm厚度的非常薄的残余量保留在导电材料的图案化层130的第二部分153中，则导电材料可停留在保护层125A的顶部并且仍然形成穿过保护层125A到导电材料的图案化层130的导电表面153和导电层122的电连接。
在图2E未示出的另一个实施方案中，通过直接将电子部件的金属触点结合到导电层122，可建立穿过通孔160到导电层122的电连接。根据预期应用，电子部件可有很大差异，并且在一些实施方案中包括柔性电路、印刷电路板(PCB)、玻璃面板或导线图案。
如上，使用图2A至图2E的工艺，可同时外覆多个层并且保持层结构，从而允许所有层与图案化低能层124完美配准并且进一步保持通孔160的结构，通孔160允许电连接到导电层122。
参见图3，触摸屏组件200的一个示例包括与玻璃层214相邻的LCD层272，玻璃层214为使用上述工艺制成的电子组件构造270提供了基底。电子组件构造270包括导电层216，导电层216经由导电粘合剂层250电连接到柔性电路260。柔性电路260上的电迹线280将组件200连接到显示设备诸如计算机、移动电话、平板电脑等等的部件。覆盖在电子组件构造270上的柔性透明表面276提供了与显示设备用户的交互点。
现在将在以下的非限制性实施例中进一步描述本公开的工艺。
实施例
实施例1
如WO2014088950A1的实施例1所述的那样制备50欧姆/平方银纳米线涂层。这种膜被用作卷对卷柔性版印刷工艺的输入，并且使用低表面能油墨将各种图案印刷到该膜的纳米线涂覆侧上。
第一油墨由97.5重量％的Dow Syl-Off 7170有机硅和2.5重量％的7488交联剂的混合物构成。使用1.0BCM/英寸2网纹印刷辊以5米/分钟的速度印刷Syl-Off有机硅。通过使Syl-off有机硅在加热至120℃的烘箱中运行大约45至60秒来将它热固化。
使用1.0BCM/英寸2网纹印刷辊以5米/分钟的速度印刷第二UV可固化有机硅油墨。将UV可固化有机硅油墨通过配备有H-Bulb光源的融合UV固化系统进行固化。
然后使用#5迈耶棒，用在75％乙二醇醚PM中的25重量％富林特集团(FlintGroup)FC Force印刷油墨(产品代码：UFR0-0061-465U)的混合物将有机硅印刷的基底外覆，目标为大约10至15μm的湿膜涂层(或大致2至4μm的干膜涂层)。
将聚合物溶剂涂层在设定至80℃的烘箱中干燥1分钟，并且然后使用配备有H-bulb UV源的融合UV系统进行固化。
聚合物-溶剂混合物在被涂覆之后立即(即小于约1至5秒)从低表面能有机硅印刷特征结构中去湿，从而留下到下方银纳米线涂层的开口。图4A示出了在Dupont ST-504PET上的50欧姆/平方银纳米线涂层上印刷的500μm节线302的规则阵列，以及对应的去湿外覆层304。图4B展示了第二印刷图案402，表示接触衬垫(例如银互连图案的接触衬垫)的开口，其中每一侧上的正方形开口为大约2mm，以及对应的去湿外覆层404。
将PChem PFI-722银纳米粒子油墨用小刷子施加在图案化聚合物层和下方(并且暴露的)银纳米线层的顶部，以使PChem银衬垫和下方纳米线层接触。用伏特计(即用于测量电阻的Fluke计)确定Pchem油墨和银纳米线基底之间的接触。图5A示出了在银接触衬垫503附近的500μm节线502的规则阵列，其中PChem PFI-722银油墨粘贴在图案外覆层504的顶部。从图5B清楚地看到，PChem银在去湿的外覆层和低表面能有机硅印刷特征结构之间的间隙中的接触区507中与下方纳米线层505接触。
实施例2
如WO2014088950A1的实施例1所述的那样制备50欧姆/平方银纳米线涂层。然后使用0.067DPR柔性版印模和10bcm/英寸2网纹辊，用台式柔性版印刷单元将导电银互连图案印刷在银纳米线基底的顶部上。导电银油墨购自InkTek(产品名：TEC-PR-010)。将印刷的样品在设定120℃的烘箱中干燥并固化3至5分钟，并且然后从烘箱中取出冷却。
然后用小的Q-尖涂覆器将有机硅油墨(具有2.5％交联剂的97.5％Syl-0ff 7170)擦到印刷的银互连衬垫的表面上，从而留下非常薄的涂层。然后将样品置于设定至120℃的烘箱中1至2分钟，以固化有机硅涂层。
然后使用#5迈耶棒，用在75％乙二醇醚PM中的25重量％富林特集团(FlintGroup)FC Force印刷油墨(产品代码：UFR0-0061-465U)的混合物将基底外覆，以达到目标为大约10至15μm的湿膜涂层(或大致2至4μm的干膜涂层)。
将聚合物溶剂涂层在设定至80℃的烘箱中干燥1分钟，并且然后使用配备有H-bulb UV源的融合UV系统进行固化。
参考图6，聚合物-溶剂混合物在被涂覆之后立即(即<1至5秒)从低表面能有机硅印刷特征结构602中去湿到外覆区域604中，从而留下到下方银互联衬垫的开口。
用Fluke伏特计确认与下方银纳米线的电接触，从而在打开的互连衬垫之间进行测试。
实施方案1：一种复合制品，该复合制品包括：
导电层，该导电层位于柔性基底的至少一部分上，其中导电层包括纳米线，并且其中导电层包括导电表面；
图案化层，该图案化层位于导电表面的第一区域上，其中图案化层包含低表面能材料；
外覆层，该外覆层位于未被图案化层占据的导电表面的第二区域的第一部分上，其中外覆层不含导电颗粒；
通孔，该通孔位于低表面能材料的图案化层的边缘和外覆层之间的导电表面的第二区域的第二部分中；以及
导电材料，该导电材料位于通孔中，其中导电材料提供到导电表面的电连接。
实施方案2：根据实施方案1所述的复合制品，其中通孔未被外覆层覆盖。
实施方案3：根据实施方案1所述的复合制品，其中通孔被外覆层覆盖，并且其中通孔中的外覆层具有不超过约250nm的厚度。
实施方案4：根据实施方案1所述的复合制品，其中通孔被外覆层覆盖，并且其中通孔中的外覆层具有不超过约100nm的厚度。
实施方案5：根据实施方案1至4中任一项所述的复合制品，其中基底为光学元件。
实施方案6：根据实施方案1至5中任一项所述的复合制品，其中导电材料选自导电粘合剂、导电糊剂和焊料。
实施方案7：一种复合制品，该复合制品包括：
导电层，该导电层位于柔性基底的至少一部分上，其中导电层包括纳米线，并且其中导电层包括导电表面；
图案化导电层，该图案化导电层位于导电表面的第一区域上，其中导电表面的第二区域未被图案化导电层覆盖；
图案化低表面能层，该图案化低表面能层位于图案化导电层的第一部分上，其中图案化导电层的第二部分未被图案化低表面能层覆盖；
外覆层，该外覆层位于导电表面的第二区域上，其中外覆层不含导电颗粒；
通孔，该通孔位于外覆层和图案化导电层的第一部分之间，其中通孔覆盖在图案化导电的第二部分上；以及
导电材料，该导电材料位于通孔中，其中导电材料提供到图案化导电层和导电表面的电连接。
实施方案8：根据实施方案7所述的复合制品，其中通孔未被外覆层覆盖。
实施方案9：根据实施方案7所述的复合制品，其中通孔被外覆层覆盖，并且其中通孔中的外覆层具有不超过约250nm的厚度。
实施方案10：根据实施方案7所述的复合制品，其中通孔被外覆层覆盖，并且其中通孔中的外覆层具有不超过约100nm的厚度。
实施方案11：根据实施方案7至10中任一项所述的复合制品，其中基底为光学元件。
实施方案12：根据实施方案7至11中任一项所述的复合制品，其中导电材料选自导电粘合剂、导电糊剂和焊料。
实施方案13：一种触摸屏显示器，该触摸屏显示器包括：
液晶显示器；
根据权利要求1至12中任一项所述的复合制品；以及
覆盖在电子组件上的柔性透明表面。
实施方案14：一种形成复合制品的方法，该方法包括：
将包含低表面能材料的图案化层涂覆到设置在柔性基底上的导电表面的第一区域上，其中导电层包括纳米线，并且其中导电表面的第二区域保持未被图案化层覆盖；
将液体外覆组合物的层涂覆在低能材料的图案化层上和导电表面的第二区域上，其中液体外覆组合物具有与低表面能材料的表面能不同的表面能；
将液体外覆组合物从低表面能材料的图案化层中去湿，使得液体外覆组合物从低表面能材料的图案化层中退出，并且第一量的液体外覆组合物收集在导电表面的第二区域的第一部分中，其中液体外覆组合物从低表面能材料的图案化层的边缘后退，使得小于第一量的第二残余量的液体外覆组合物保留在与低表面能材料的图案化层的边缘相邻的导电表面的第二区域的第二部分中；
固化液体外覆组合物，以在导电表面的第二区域的第一部分中形成不连续的外覆层，并且在导电表面的第二区域的第二部分中形成通孔，其中通孔与低表面能材料的图案化层的边缘相邻；以及
穿过通孔电接触导电表面。
实施方案15：根据实施方案14所述的方法，其中通孔未被外覆层覆盖。
实施方案16：根据实施方案14所述的方法，其中通孔被外覆层覆盖，并且其中通孔中的外覆层具有不超过约250nm的厚度。
实施方案17：根据实施方案14所述的方法，其中通孔被外覆层覆盖，并且其中通孔中的外覆层具有不超过约100nm的厚度。
实施方案18：根据实施方案14所述的方法，其中外覆层不含导电颗粒。
实施方案19：根据实施方案14至18中任一项所述的方法，其中基底包括聚合物膜。
实施方案20：根据实施方案14至19中任一项所述的方法，其中基底为光学元件。
实施方案21：根据实施方案20所述的方法，其中光学元件包括多层光学膜。
实施方案22：根据实施方案14至21中任一项所述的方法，其中低表面能材料包括有机硅或丙烯酸类树脂。
实施方案23：根据实施方案22所述的方法，其中低表面能材料包括热固化的有机硅或紫外线(UV)固化的有机硅。
实施方案24：根据实施方案22所述的方法，其中低表面能材料包括丙烯酸类树脂和氟化表面活性剂。
实施方案25：根据实施方案14至24中任一项所述的方法，其中低表面能材料通过柔性版印刷、凹版印刷、喷墨印刷或丝网印刷中的至少一种来图案化。
实施方案26：根据实施方案14至25中任一项所述的方法，其中低表面能材料是导电的。
实施方案27：根据实施方案14至26中任一项所述的方法，其中电接触通孔中的导电层包括在通孔中施加导电材料，其中导电材料选自导电粘合剂、导电糊剂、焊料以及它们的组合。
实施方案28：根据实施方案14至27中任一项所述的方法，其中保护外覆组合物包括UV可固化树脂。
实施方案29：一种电子组件，该电子组件是根据实施方案14至28中任一项所述的方法制备的。
实施方案30：一种形成复合制品的方法，该方法包括：
将导电材料的第一图案化层涂覆在设置于柔性基底上的导电层上的导电表面的第一区域上，其中导电层包括纳米线，并且其中导电表面的第二区域未被导电材料的第一图案化层涂覆；
将低表面能材料的第二图案化层涂覆在导电材料的第一图案化层的第一部分上，其中第一图案化层的第二部分未被第二图案化层涂覆；
将液体外覆组合物的层涂覆到导电表面的第一区域和第二区域上，其中液体外覆组合物具有比第二图案化层中的低表面能材料的表面能更大的表面能；
将液体外覆组合物从低表面能材料的第二图案化层中去湿，使得第一量的液体外覆组合物从第二图案化层中退出并收集在导电表面的第二区域中，并且其中小于第一量的第二量的液体外覆组合物保留在导电材料的第一图案化层的第二部分中；
固化液体外覆组合物，以在导电表面的第二区域中形成不连续的外覆层，其中外覆层通过覆盖在第一图案化层的第二部分上的通孔与第二图案化层分离；以及
穿过通孔电接触第一图案化层的第二部分。
实施方案31：根据实施方案30所述的方法，其中通孔未被外覆层覆盖。
实施方案32：根据实施方案30所述的方法，其中通孔被外覆层覆盖，并且其中通孔中的外覆层具有不超过约250nm的厚度。
实施方案33：根据实施方案30所述的方法，其中通孔被外覆层覆盖，并且其中通孔中的外覆层具有不超过约100nm的厚度。
实施方案34：根据实施方案30所述的方法，其中外覆层不含导电颗粒。
实施方案35：根据实施方案30至34中任一项所述的方法，其中基底包括聚合物膜。
实施方案36：根据实施方案30至35中任一项所述的方法，其中基底为光学元件。
实施方案37：根据实施方案36所述的方法，其中光学元件包括多层光学膜。
实施方案38：根据实施方案30至37中任一项所述的方法，其中低表面能材料包括有机硅或丙烯酸类树脂。
实施方案39：根据实施方案38所述的方法，其中低表面能材料包括热固化的有机硅或紫外线(UV)固化的有机硅。
实施方案40：根据实施方案38所述的方法，其中低表面能材料包括丙烯酸类树脂和氟化表面活性剂。
实施方案41：根据实施方案30至40中任一项所述的方法，其中低表面能材料通过柔性版印刷、凹版印刷、喷墨印刷或丝网印刷中的至少一种来图案化。
实施方案42：根据实施方案30至41中任一项所述的方法，其中低表面能材料是导电的。
实施方案43：根据实施方案30至42中任一项所述的方法，其中电接触通孔中的导电层包括在通孔中施加导电材料，其中导电材料选自导电粘合剂、导电糊剂、焊料以及它们的组合。
实施方案44：根据实施方案30至43中任一项所述的方法，其中保护外覆组合物包括UV可固化树脂。
实施方案45：一种电子组件，该电子组件根据实施方案30至44中任一项所述的方法制备的。
本发明的各种实施方案已进行描述。这些实施方案以及其它实施方案均在如下权利要求书的范围内。

Claims (22)

1.一种复合制品，所述复合制品包括：
导电层，所述导电层位于柔性基底的至少一部分上，其中所述基底是包括多层光学膜的光学元件，其中所述导电层包括纳米线，并且其中所述导电层包括导电表面；
图案化层，所述图案化层位于所述导电表面的第一区域上，其中所述图案化层包含低表面能材料，所述低表面能材料具有小于100mJ/m2的表面能；
外覆层，所述外覆层位于未被所述图案化层占据的所述导电表面的第二区域的第一部分上，其中所述外覆层具有的表面能大于所述低表面能材料的表面能，并且所述外覆层不含导电颗粒；
通孔，所述通孔位于所述低表面能材料的所述图案化层的边缘和所述外覆层之间的所述导电表面的所述第二区域的第二部分中；以及
导电材料，所述导电材料位于所述通孔中，其中所述导电材料提供到所述导电表面的电连接。
2.根据权利要求1所述的复合制品，其中所述通孔未被所述外覆层覆盖。
3.根据权利要求1所述的复合制品，其中所述通孔被所述外覆层覆盖，并且其中所述通孔中的所述外覆层具有不超过250nm的厚度。
4.根据权利要求1所述的复合制品，其中所述通孔被所述外覆层覆盖，并且其中所述通孔中的所述外覆层具有不超过100nm的厚度。
5.根据权利要求1至4中任一项所述的复合制品，其中所述导电材料选自导电粘合剂、导电糊剂和焊料。
6.一种复合制品，所述复合制品包括：
导电层，所述导电层位于柔性基底的至少一部分上，其中所述导电层包括纳米线，并且其中所述导电层包括导电表面；
图案化导电层，所述图案化导电层位于所述导电表面的第一区域上，其中所述导电表面的第二区域未被图案化导电层覆盖；
图案化低表面能层，所述图案化低表面能层位于所述图案化导电层的第一部分上，其中所述图案化导电层的第二部分未被所述图案化低表面能层覆盖；
外覆层，所述外覆层位于所述导电表面的所述第二区域上，其中所述外覆层不含导电颗粒；
通孔，所述通孔位于所述外覆层和所述图案化导电层的第一部分之间，其中所述通孔覆盖在所述图案化导电层的所述第二部分上；以及
导电材料，所述导电材料位于所述通孔中，其中所述导电材料提供到所述图案化导电层和所述导电表面的电连接。
7.根据权利要求6所述的复合制品，其中所述通孔未被所述外覆层覆盖。
8.根据权利要求6所述的复合制品，其中所述通孔被所述外覆层覆盖，并且其中所述通孔中的所述外覆层具有不超过250nm的厚度。
9.根据权利要求6所述的复合制品，其中所述通孔被所述外覆层覆盖，并且其中所述通孔中的所述外覆层具有不超过100nm的厚度。
10.根据权利要求6至9中任一项所述的复合制品，其中所述基底为光学元件。
11.根据权利要求6至9中任一项所述的复合制品，其中所述导电材料选自导电粘合剂、导电糊剂和焊料。
12.一种触摸屏显示器，所述触摸屏显示器包括：
液晶显示器；
根据权利要求1至11中任一项所述的复合制品；以及
覆盖在电子组件上的柔性透明表面。
13.一种形成复合制品的方法，所述方法包括：
与交联剂一起涂覆和固化热可固化或UV可固化的有机硅油墨，或者与氟化表面活性剂一起涂覆和固化丙烯酸类树脂，以在设置于柔性基底上的导电表面的第一区域上形成固化的低表面能材料的图案化层，所述低表面能材料具有小于100mJ/m2的表面能，其中所述导电表面包括纳米线，并且其中所述导电表面的第二区域保持未被所述图案化层覆盖；
将液体外覆组合物的层涂覆在低表面能材料的所述图案化层上和所述导电表面的所述第二区域上，其中所述液体外覆组合物具有比所述低表面能材料的表面能更大的表面能，并且其中所述液体外覆组合物不含导电颗粒；
将所述液体外覆组合物从所述固化的低表面能材料的所述图案化层中去湿，使得所述液体外覆组合物从所述固化的低表面能材料的所述图案化层中退出，并且第一量的所述液体外覆组合物收集在所述导电表面的所述第二区域的第一部分中，其中所述液体外覆组合物从所述固化的低表面能材料的所述图案化层的边缘后退，使得小于所述第一量的第二残余量的所述液体外覆组合物保留在与所述固化的低表面能材料的所述图案化层的所述边缘相邻的所述导电表面的所述第二区域的第二部分中；
通过利用紫外(UV)光辐射来固化所述液体外覆组合物，以在所述导电表面的所述第二区域的所述第一部分中形成不连续的外覆层，并且在所述导电表面的所述第二区域的所述第二部分中形成通孔，其中所述通孔与所述固化的低表面能材料的所述图案化层的所述边缘相邻；以及
穿过所述通孔电接触所述导电表面。
14.根据权利要求13所述的方法，其中所述通孔未被所述外覆层覆盖。
15.根据权利要求13所述的方法，其中所述通孔被所述外覆层覆盖，并且其中所述通孔中的所述外覆层具有不超过250nm的厚度。
16.根据权利要求13所述的方法，其中所述通孔被所述外覆层覆盖，并且其中所述通孔中的所述外覆层具有不超过100nm的厚度。
17.根据权利要求13所述的方法，其中所述外覆层不含导电颗粒。
18.一种形成复合制品的方法，所述方法包括：
将导电材料的第一图案化层涂覆在设置于柔性基底上的导电层上的导电表面的第一区域上，其中所述导电表面包括纳米线，并且其中所述导电表面的第二区域未被所述导电材料的所述第一图案化层涂覆；
将低表面能材料的第二图案化层涂覆在所述导电材料的所述第一图案化层的第一部分上，其中所述第一图案化层的第二部分未被所述第二图案化层涂覆；
将液体外覆组合物的层涂覆到所述导电表面的所述第一区域和所述第二区域上，其中所述液体外覆组合物具有比所述第二图案化层中的所述低表面能材料的表面能更大的表面能；
将所述液体外覆组合物从所述低表面能材料的所述第二图案化层中去湿，使得第一量的所述液体外覆组合物从所述第二图案化层中退出并收集在所述导电表面的所述第二区域中，并且其中小于所述第一量的第二量的所述液体外覆组合物保留在所述导电材料的所述第一图案化层的所述第二部分中；
固化所述液体外覆组合物，以在所述导电表面的所述第二区域中形成不连续的外覆层，其中所述外覆层通过覆盖在所述第一图案化层的所述第二部分上的通孔与所述第二图案化层分离；以及
穿过所述通孔电接触所述第一图案化层的所述第二部分。
19.根据权利要求18所述的方法，其中所述通孔未被所述外覆层覆盖。
20.根据权利要求18所述的方法，其中所述通孔被所述外覆层覆盖，并且其中所述通孔中的所述外覆层具有不超过250nm的厚度。
21.根据权利要求18所述的方法，其中所述通孔被所述外覆层覆盖，并且其中所述通孔中的所述外覆层具有不超过100nm的厚度。
22.根据权利要求18所述的方法，其中所述外覆层不含导电颗粒。
CN201680038255.4A 2015-06-30 2016-06-22 包括通孔的电子设备以及形成此类电子设备的方法 Expired - Fee Related CN107835974B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562187195P 2015-06-30 2015-06-30
US62/187,195 2015-06-30
PCT/US2016/038757 WO2017003789A1 (en) 2015-06-30 2016-06-22 Electronic devices comprising a via and methods of forming such electronic devices

Publications (2)

Publication Number Publication Date
CN107835974A CN107835974A (zh) 2018-03-23
CN107835974B true CN107835974B (zh) 2021-07-16

Family

ID=56464285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680038255.4A Expired - Fee Related CN107835974B (zh) 2015-06-30 2016-06-22 包括通孔的电子设备以及形成此类电子设备的方法

Country Status (5)

Country Link
US (1) US11284521B2 (zh)
EP (1) EP3318113A1 (zh)
KR (1) KR20180022847A (zh)
CN (1) CN107835974B (zh)
WO (1) WO2017003789A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102821339B1 (ko) * 2020-05-27 2025-06-17 삼성디스플레이 주식회사 표시 장치 및 이를 구비한 전자 기기
KR102710403B1 (ko) * 2020-06-24 2024-09-27 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치
WO2022024907A1 (ja) * 2020-07-29 2022-02-03 京セラ株式会社 回路基板およびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1129423A (zh) * 1993-08-23 1996-08-21 帕利克斯公司 多层印刷电路板及其制备方法
US5650199A (en) * 1995-11-22 1997-07-22 Aem, Inc. Method of making a multilayer electronic component with inter-layer conductor connection utilizing a conductive via forming ink
US5912044A (en) * 1997-01-10 1999-06-15 International Business Machines Corporation Method for forming thin film capacitors
US6207234B1 (en) * 1998-06-24 2001-03-27 Vishay Vitramon Incorporated Via formation for multilayer inductive devices and other devices
WO2009081796A1 (ja) * 2007-12-20 2009-07-02 Konica Minolta Holdings, Inc. 電子デバイスおよび電子デバイスの製造方法
CN101884258A (zh) * 2007-12-17 2010-11-10 原子能与替代能源委员会 用于实现两个导电层之间的电互连的方法
CN102137550A (zh) * 2009-12-24 2011-07-27 精工爱普生株式会社 积层基板的制造方法
WO2014055040A1 (en) * 2012-10-03 2014-04-10 National University Of Singapore Touch screen devices employing graphene networks with polyvinylidene fluoride films

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040185258A1 (en) * 2001-08-13 2004-09-23 Tatsuo Fukushi Electron beam-bonded multilayer laminated body and process for its production
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
US6975067B2 (en) 2002-12-19 2005-12-13 3M Innovative Properties Company Organic electroluminescent device and encapsulation method
US8796583B2 (en) * 2004-09-17 2014-08-05 Eastman Kodak Company Method of forming a structured surface using ablatable radiation sensitive material
EP1965438A3 (en) 2005-08-12 2009-05-13 Cambrios Technologies Corporation Nanowires-based transparent conductors
DK1948850T3 (da) * 2005-11-18 2019-07-29 Luxembourg Inst Science & Tech List Fremgangsmåde til at frembringe en struktur med flere lag
US7611985B2 (en) * 2006-09-20 2009-11-03 Intel Corporation Formation of holes in substrates using dewetting coatings
US8018568B2 (en) 2006-10-12 2011-09-13 Cambrios Technologies Corporation Nanowire-based transparent conductors and applications thereof
US20080311285A1 (en) * 2007-06-14 2008-12-18 Seiko Epson Corporation Contact hole forming method, conducting post forming method, wiring pattern forming method, multilayered wiring substrate producing method, electro-optical device producing method, and electronic apparatus producing method
JP4375466B2 (ja) * 2007-09-21 2009-12-02 セイコーエプソン株式会社 導電ポスト形成方法、多層配線基板の製造方法及び電子機器の製造方法
JP5299748B2 (ja) * 2008-03-18 2013-09-25 株式会社リコー インクジェット記録方法、そのための記録メディア及び水系インク
US9691772B2 (en) * 2011-03-03 2017-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including memory cell which includes transistor and capacitor
US9634029B2 (en) * 2011-03-17 2017-04-25 E Ink Holdings Inc. Thin film transistor substrate and display device having same
TWI428667B (zh) * 2011-06-09 2014-03-01 Shih Hua Technology Ltd 觸摸屏面板的製備方法
JP6113664B2 (ja) * 2011-12-16 2017-04-12 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ 抵抗体内蔵多層ガラスセラミック基板
CN202758158U (zh) * 2012-04-07 2013-02-27 广州奥翼电子科技有限公司 一种前显示组件、显示组件及光电显示器
WO2014017228A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 モジュール
US8907483B2 (en) * 2012-10-10 2014-12-09 Globalfoundries Inc. Semiconductor device having a self-forming barrier layer at via bottom
KR102145157B1 (ko) 2012-12-07 2020-08-18 쓰리엠 이노베이티브 프로퍼티즈 캄파니 기재 상에 투명 전도체를 제조하는 방법
US8969149B2 (en) 2013-05-14 2015-03-03 International Business Machines Corporation Stacked semiconductor nanowires with tunnel spacers
WO2017003820A1 (en) * 2015-06-30 2017-01-05 3M Innovative Properties Company Patterned overcoat layer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1129423A (zh) * 1993-08-23 1996-08-21 帕利克斯公司 多层印刷电路板及其制备方法
US5650199A (en) * 1995-11-22 1997-07-22 Aem, Inc. Method of making a multilayer electronic component with inter-layer conductor connection utilizing a conductive via forming ink
US5912044A (en) * 1997-01-10 1999-06-15 International Business Machines Corporation Method for forming thin film capacitors
US6207234B1 (en) * 1998-06-24 2001-03-27 Vishay Vitramon Incorporated Via formation for multilayer inductive devices and other devices
CN101884258A (zh) * 2007-12-17 2010-11-10 原子能与替代能源委员会 用于实现两个导电层之间的电互连的方法
WO2009081796A1 (ja) * 2007-12-20 2009-07-02 Konica Minolta Holdings, Inc. 電子デバイスおよび電子デバイスの製造方法
CN102137550A (zh) * 2009-12-24 2011-07-27 精工爱普生株式会社 积层基板的制造方法
WO2014055040A1 (en) * 2012-10-03 2014-04-10 National University Of Singapore Touch screen devices employing graphene networks with polyvinylidene fluoride films

Also Published As

Publication number Publication date
WO2017003789A1 (en) 2017-01-05
US20180139855A1 (en) 2018-05-17
EP3318113A1 (en) 2018-05-09
US11284521B2 (en) 2022-03-22
KR20180022847A (ko) 2018-03-06
CN107835974A (zh) 2018-03-23

Similar Documents

Publication Publication Date Title
US9980394B2 (en) Bonding electronic components to patterned nanowire transparent conductors
US10831233B2 (en) Method of making transparent conductors on a substrate
CN107850958B (zh) 图案化外覆层
KR102264357B1 (ko) 패턴화된 나노와이어 투명 전도체 상의 인쇄된 전도성 패턴을 위한 보호 코팅
US20190114003A1 (en) Nanowire contact pads with enhanced adhesion to metal interconnects
CN105474760A (zh) 具有用于在后续处理步骤期间精确配准的基准标记的电子组件
CN107835974B (zh) 包括通孔的电子设备以及形成此类电子设备的方法
US20190357360A1 (en) Methods for Preparing Electrically Conductive Patterns and Articles Containing Electrically Conductive Patterns

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210716