CN107808884A - 三维nand闪存器件的制造方法 - Google Patents
三维nand闪存器件的制造方法 Download PDFInfo
- Publication number
- CN107808884A CN107808884A CN201610716487.2A CN201610716487A CN107808884A CN 107808884 A CN107808884 A CN 107808884A CN 201610716487 A CN201610716487 A CN 201610716487A CN 107808884 A CN107808884 A CN 107808884A
- Authority
- CN
- China
- Prior art keywords
- layer
- memory device
- manufacture method
- dimensional nand
- flush memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 118
- 239000002184 metal Substances 0.000 claims abstract description 118
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 98
- 229920005591 polysilicon Polymers 0.000 claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000001939 inductive effect Effects 0.000 claims abstract description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 35
- 230000008569 process Effects 0.000 claims abstract description 27
- 238000000137 annealing Methods 0.000 claims abstract description 23
- 238000010276 construction Methods 0.000 claims abstract description 17
- 238000002425 crystallisation Methods 0.000 claims abstract description 6
- 230000008025 crystallization Effects 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 354
- 239000000463 material Substances 0.000 claims description 78
- 239000011229 interlayer Substances 0.000 claims description 37
- 230000015654 memory Effects 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910021332 silicide Inorganic materials 0.000 claims description 25
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 25
- 150000004767 nitrides Chemical group 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 15
- 238000000926 separation method Methods 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 9
- 239000003989 dielectric material Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- 239000004411 aluminium Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims description 2
- CKHJYUSOUQDYEN-UHFFFAOYSA-N gallium(3+) Chemical compound [Ga+3] CKHJYUSOUQDYEN-UHFFFAOYSA-N 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- 229910052720 vanadium Inorganic materials 0.000 claims 1
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000003860 storage Methods 0.000 description 26
- 150000002500 ions Chemical class 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 8
- 238000003491 array Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- BCOSEZGCLGPUSL-UHFFFAOYSA-N 2,3,3-trichloroprop-2-enoyl chloride Chemical compound ClC(Cl)=C(Cl)C(Cl)=O BCOSEZGCLGPUSL-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 150000001875 compounds Chemical group 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052723 transition metal Inorganic materials 0.000 description 4
- 150000003624 transition metals Chemical class 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000006396 nitration reaction Methods 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- WMBRIIKTEIVKDG-UHFFFAOYSA-N boron;tetraethyl silicate Chemical compound [B].CCO[Si](OCC)(OCC)OCC WMBRIIKTEIVKDG-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- MOWMLACGTDMJRV-UHFFFAOYSA-N nickel tungsten Chemical compound [Ni].[W] MOWMLACGTDMJRV-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种三维NAND闪存器件的制造方法，基于具有前段制程CMOS器件的半导体衬底来制作三维NAND闪存器件，同时在叠层结构中的垂直沟道侧壁上形成诱导金属层和非晶硅层，并利用退火工艺使得诱导金属层和非晶硅层交换位置且使非晶硅层晶化为多晶硅层，移除多晶硅层表面的诱导金属层后获得多晶硅垂直沟道，之后在多晶硅垂直沟道中填充多晶硅介质层以及并在多晶硅介质层顶部再覆盖多晶硅，进而可以继续制作导电通孔结构以及金属互连结构，上述步骤的制备温度均不需要高于500℃的高温，从而实现了与集成电路制造的前段制程和后段制程的兼容。
Description
技术领域
本发明涉及集成电路制造领域，尤其涉及一种三维NAND器件的制造方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如三维NAND(与非)闪存器件。
在现有的各种垂直型沟道的3D NAND闪存器件结构中，都应用了多晶硅作为垂直沟道，其制作过程一般是：先在形成有源漏极的半导体衬底上形成氧化硅/氮化硅层叠结构；然后在该层叠结构中刻蚀出深槽，并在深槽中填充多晶硅；接着形成ONO存储单元以及垂直堆叠的控制栅极结构。这些步骤均在高温环境(例如600℃～700℃)下实现。因此，现有的具有垂直型沟道的3D NAND闪存器件的制造工艺不能完全与集成电路制造的前段制程(FEOL)的浅沟槽隔离、源漏极形成等加工步骤兼容，也不能完全与集成电路制造的后段制程(BEOL)的导电通孔结构以及金属互连等加工步骤整合。
发明内容
本发明的目的在于提供一种三维NAND闪存器件的制造方法，能够在低温环境下形成三维NAND存储阵列结构，以兼容集成电路制造的前段制程和后段制程。
为解决上述问题，本发明提出一种三维NAND闪存器件的制造方法，包括以下步骤：
提供一具有前段制程CMOS器件的半导体衬底，在所述半导体衬底上形成由第一材料层和第二材料层交替堆叠的多层叠层结构；
刻蚀所述多层叠层结构至所述半导体衬底表面，以形成垂直沟道；
在所述垂直沟道的侧壁形成隔离层，并在所述隔离层的表面以及垂直沟道 的底部依次形成诱导金属层和非晶硅层，所述非晶硅层位于所述诱导金属层的外侧；
退火处理以使所述诱导金属层和非晶硅层的位置交换，且使所述非晶硅层晶化为多晶硅层；
去除所述诱导金属层，并在所述垂直沟道中填满多晶硅介质层；以及
回刻蚀所述垂直沟道中的多晶硅介质层至一定深度以形成沟槽，并在所述沟槽中形成多晶硅垫，所述多晶硅层和多晶硅垫构成多晶硅垂直沟道。
进一步的，所述第一材料层的材料为氧化物，所述第二材料层的材料为氮化物。
进一步的，在所述半导体衬底上形成所述多层叠层结构之后，且在刻蚀所述多层叠层结构以形成所述垂直沟道之前，在所述多层叠层结构的表面形成第一层间介质层。
进一步的，所述第一层间介质层为低K介质材料，所述低K介质材料的介电常数小于等于4。
进一步的，所述隔离层为氧化物、氮化物或氮氧化物形成的单层结构，或由氧化物、氮化物交替堆叠而成的多层复合结构。
进一步的，所述隔离层为氧化硅-氮化硅-氧化硅构成的三层复合结构。
进一步的，所述诱导金属层的材质包括金(Au)、铝(Al)、银(Ag)、锑(Sb)、铟(In)和钒(V)中的至少一种。
进一步的，所述诱导金属层在温度不高于400℃的环境下通过原子层沉积工艺或者溅射沉积工艺形成。
进一步的，所述诱导金属层的厚度为2nm～10nm。
进一步的，所述非晶硅层的厚度为2nm～10nm。
进一步的，所述非晶硅层中掺杂有硼、磷、锗、氟、镓中的至少一种离子。
进一步的，所述退火处理的温度不高于500℃。
进一步的，所述退火处理的温度不高于400℃。
进一步的，所述退火处理的工艺为微波退火或者激光退火。
进一步的，在退火处理过程中，在所述非晶硅层上施加有电场或者交变磁场。
进一步的，所述多晶硅介质层为氧化物、氮化物或氮氧化物形成的单层结 构，或由氧化物、氮化物交替堆叠而成的多层复合结构。
进一步的，所述多晶硅介质层为氧化硅-氮化硅-氧化硅构成的三层复合结构。
进一步的，提供的所述半导体衬底还具有与所述CMOS器件电接触的导电插塞结构以及与所述导电插塞结构电接触的第一金属层，所述第一金属层作为公共源极线(commonsource select line)。
进一步的，提供所述半导体衬底的步骤包括：
提供一半导体基底，在所述半导体基底中形成器件隔离结构以定义出存储区和外围区，所述外围区中具有所述CMOS器件的阱结构；
在所述外围区的表面上分别形成所述CMOS器件的栅极结构以及围绕所述栅极结构的侧墙；
在所述栅极结构和侧墙两侧的所述外围区的半导体基底中形成所述CMOS器件的源区和漏区；
在所述源区、漏区和栅极结构顶部形成自对准硅化物；
在包含所述自对准硅化物的整个半导体基底表面形成底层层间介质层；
在所述底层层间介质层中形成与所述自对准硅化物电接触且顶部与所述底层层间介质层齐平的所述导电插塞结构；
在所述底层层间介质层与所述导电插塞结构的表面形成第一金属层，所述第一金属层与所述导电插塞结构的顶部电接触，从而获得所述具有前段制程CMOS器件的半导体衬底。
进一步的，三维NAND闪存器件的制造方法，在形成所述多晶硅垂直沟道之后，还包括:
采用字线掩膜版对所述存储区的多层叠层结构进行光刻和刻蚀，形成字线沟槽，所述字线沟槽底部暴露出所述第一金属层或所述半导体基底表面；
选择性去除所述字线沟槽两侧的多层层叠结构中的第二材料层，并在所述第一材料层的暴露表面上形成氧化物-氮化物-氧化物结构以及在所述第一材料层的间隔中形成控制栅极结构，所述控制栅极结构位于所述氧化物-氮化物-氧化物结构的表面上；
在所述字线沟槽的侧壁形成绝缘介质层，并在所述字线沟槽中继续填充导电物质；
刻蚀所述外围区的所述多层叠层结构，以形成台阶长度自下至上递减的阶梯状台阶结构，所述阶梯状台阶结构的每层台阶由位于下层的所述第一层材料层和位于上层的所述第二材料层构成；
通过选择性刻蚀工艺将阶梯状台阶结构中的第二材料层去除，并在第一材料层的间隔中形成导电结构，所述导电结构具有被上方的台阶暴露出的表面；
在包含所述导电结构的整个半导体衬底表面沉积第二层间介质层，并通过通孔工艺在所述第二层间介质层中形成导电通孔结构，所述导电通孔结构与每层台阶的导电结构以及所述多晶硅垂直沟道的顶部电接触；
在第二层间介质层以及所述导电通孔结构的表面沉积第二金属层间介质层，通过金属互连工艺，在第二金属层间介质层中形成第二金属层，所述第二金属层与所述导电通孔结构的顶部电接触，所述第二金属层作为所述三维NAND闪存器件的位线。
与现有技术相比，本发明的三维NAND闪存器件的制造方法，基于具有前段制程CMOS器件的半导体衬底来制作三维NAND闪存器件，同时在叠层结构中的垂直沟道侧壁上形成诱导金属层和非晶硅层，并利用退火工艺使得诱导金属层和非晶硅层交换位置且使非晶硅层晶化为多晶硅层，移除多晶硅层表面的诱导金属层后获得多晶硅垂直沟道，之后在多晶硅垂直沟道中填充多晶硅介质层以及并在多晶硅介质层顶部再覆盖多晶硅，进而可以继续制作导电通孔结构以及金属互连结构，上述步骤的制备温度均不需要高于500℃的高温，从而实现了与集成电路制造的前段制程和后段制程的兼容。
附图说明
图1A是现有的万亿比特单元阵列晶体管(terabit cell array transistor，“TCAT”)阵列的电路结构示意图；
图1B是图1A所示的TCAT阵列串的剖面结构示意图；
图2是本发明具体实施例的三维NAND闪存器件的制造方法流程图；
图3A至3H是具体实施例的三维NAND闪存器件的制造过程中的器件结构剖面示意图。
具体实施方式
图1A是现有技术中所已知的万亿比特单元阵列晶体管(terabit cell arraytransistor，“TCAT”)阵列的电路图，请参考图1A，该TCAT阵列是一种现有的垂直型沟道的3D NAND闪存器件的典型结构，由非易失性(ONO)单元晶体管作为存储单元形成，该TCAT阵列包括多个存储单元串，这些存储单元串被分别连接到相应的位线(bit line，BL)上，且各列的存储单元串的顶部与串选择线(string select line，SSL)连接，底部与公共源极线(common source select line，CSL)以及地选择线(ground select line，GSL)连接。具体的，各个列的SSL上的串选择晶体管(string select transistors，SST)具有漏极和栅极，且SST的漏极连接到对应的位线BL上，而SST的栅极连接到串选择线(SSL)上；GSL上的地选择晶体管(ground select transistors，GST)具有连接到CSL的源极和连接到GSL的栅极，非易失性(ONO)单元晶体管串行地连接在串选择晶体管(SST)的源极和地选择晶体管(GST)的漏极之间，且非易失性(ONO)单元晶体管的控制栅极连接到对应的字线(word line，WL)上。
图1B为现有的垂直型沟道的3D NAND闪存器件(即典型结构TCAT阵列)的一列存储单元串的剖面结构示意图，请参考图1B，包括P型衬底10、用作垂直沟道的多晶硅15、多晶硅介质层17、底部的地选择晶体管(GST)12、顶部的串选择晶体管(SST)14、位于P型衬底10中的公共源极晶体管(CST)11、位线(BL)19以及多个交错堆叠的层间介质层16和存储单元。现有技术中制作所述垂直型沟道的3D NAND闪存器件的过程如下：
首先，进行前段制程工艺(FEOL)，具体地，在一半导体衬底中形成浅沟槽隔离结构等器件隔离结构，以定义出存储区和外围区；在所述外围区中分别进行阱离子注入，以形成用于制作CMOS器件的N阱和P阱；在所述外围区上形成CMOS器件的栅极堆叠结构以及围绕所述栅极堆叠结构侧壁的侧墙；在所述栅极堆叠结构两侧的外围区中进行轻掺杂源漏极离子注入和重掺杂源漏极离子注入，以形成CMOS器件的源极区和漏极区；在所述外围区的源极区和漏极区以及栅极堆叠结构表面形成自对准硅化物，并在包含所述自对准硅化物的整个所述半导体衬底表面形成钝化层，至此完成了前段制程工艺；
然后，在所述存储区上制作3D NAND存储阵列，具体地，在所述存储区的钝化层表面上形成氧化层、氮化层交替堆叠的多层叠层结构；刻蚀所述多层叠层结构至所述钝化层表面，以形成垂直沟道；在所述垂直沟道的侧壁形成多晶硅层(工艺温度为600℃以上)，并在所述垂直沟道中填充氧化硅等多晶硅介质 层；回刻蚀所述多晶硅介质层至一定深度，并在回刻蚀的所述多晶硅介质层顶部的垂直沟道中共重新填充多晶硅，以形成多晶硅垫，所述多晶硅垫和在所述垂直沟道的侧壁的多晶硅共同构成多晶硅垂直沟道；对所述多层叠层结构进行光刻、刻蚀，以形成字线沟槽；去除所述多层叠层结构中的氮化层，并在去除所述氮化层的间隔中形成氧化硅-氮化硅-氧化硅(ONO)栅介质层和钨层(W)，进而形成存储单元、底部的地选择晶体管(GST)12以及顶部的串选择晶体管(SST)14，其中，所述存储单元通常由氧化硅-氮化硅-氧化硅的组合(ONO)形成的存储层181和金属钨(W)形成的存储介质层182组成，而地选择晶体管(GST)12由最底部的存储层181、存储介质层182、多晶硅15以及P型衬底构成，顶部的串选择晶体管(SST)14由最顶部的存储层181、存储介质层182以及多晶硅15构成；对所述存储区的半导体衬底进行源极离子注入，以形成公共源极线(CSL)，进而完成了3D NAND存储阵列的制造；
接着，进行后段制程工艺(BEOL)，具体地，在包含所述公共源极线的整个半导体衬底表面沉积第一层间介质层，并通过接触孔光刻、刻蚀以及填充等一系列接触孔工艺，在所述外围区的第一层间介质层中形成与所述自对准硅化物电接触的导电插塞结构；通过铜互连工艺，在第一层间介质层表面上形成与所述导电插塞结构的顶部电接触的金属互连结构，所述金属互连结构包括多层互连金属以及相邻互连金属层之间的导电通孔结构。
在所述存储区上制作3D NAND存储阵列的过程均在较高的工艺温度下实现，往往高于600℃，因此该过工艺程无法很好地与低温的前段制程工艺以及低温的后段制程工艺兼容。
本发明的三维NAND闪存器件结构的制造方法，能够在较低的温度环境下，例如低于500℃环境下制作3D NAND存储阵列，从而可以很好地兼容集成电路制造的前段制程和后段制程。
请参考图2，本发明提供一种三维NAND闪存器件的制造方法，包括：
S1，提供一具有前段制程CMOS器件的半导体衬底，在所述半导体衬底上形成由第一材料层和第二材料层交替堆叠的多层叠层结构；
S2，刻蚀所述多层叠层结构至所述半导体衬底表面，以形成垂直沟道；
S3，在所述垂直沟道的侧壁形成隔离层，并在所述隔离层的表面以及垂直沟道的底部依次形成诱导金属层和非晶硅层，所述非晶硅层位于所述诱导金属 层的外侧；
S4，退火处理以使所述诱导金属层和非晶硅层的位置交换，且使所述非晶硅层晶化为多晶硅层；
S5，去除所述诱导金属层，并在所述垂直沟道中填满多晶硅介质层；
S6，回刻蚀所述垂直沟道中的多晶硅介质层至一定深度以形成沟槽，并在所述沟槽中形成多晶硅垫，所述多晶硅层和多晶硅垫构成多晶硅垂直沟道。
请参考图3A，在步骤S1中提供具有前段制程CMOS器件的半导体衬底30的过程包括：
首先，提供一半导体基底300，半导体基底300可以是现有技术中已知的任何半导体基底，例如硅(Si)基底、锗(Ge)基底、锗硅(SiGe)基底、绝缘体上硅(SOI，SiliconOnInsulator)基底或绝缘体上锗(GOI，GermaniumOnInsulator)基底等，还可以为包括其他元素半导体或化合物半导体的)基底，例如砷化镓(GaAs)、磷化铟(InP)或碳化硅(SiC)等，可以通过浅沟槽隔离(shallow trench isolation，STI)工艺在所述半导体基底300中形成器件隔离结构301，以定义出存储区和外围区，所述存储区用于制作三维NAND闪存器件的存储阵列，所述外围区用于制作驱动存储阵列的外围电路；所述外围区中具有所述CMOS器件的N阱结构(未图示)和P阱结构(未图示)，这些阱结构可以通过向外围区的半导体基底300中进行N型阱离子和P型阱离子来形成。
接着，在所述外围区的表面上分别形成所述CMOS器件的栅极结构302以及围绕所述栅极结构302的侧墙303，其中，所述栅极结构302由栅介质层和栅电极层自下至上堆叠而成，所述栅介质层可以由氧化物材料(例如，氧化硅)或高k介电材料形成，或者包括氧化物材料(例如，氧化硅)或高k介电材料；栅电极层可以由硅(例如，多晶硅)、金属硅化物(例如，硅化钨(WSi)、硅化镍(NiSi)、硅化钴(CoSi)、硅化钛(TiSi)或硅化钽(TaSi)和金属(例如，钨或铝)中的至少一种形成，或者包括硅(例如，多晶硅)、金属硅化物(例如，硅化钨(WSi)、硅化镍(NiSi)、硅化钴(CoSi)、硅化钛(TiSi)或硅化钽(TaSi)和金属(例如，钨或铝)中的至少一种。本实施例中，所述栅极结构302为二氧化硅和多晶硅层堆叠而成的多晶硅栅极结构。所述侧墙303可以是氮化硅、二氧化硅、正硅酸乙酯或者氮氧化硅，或者包括氮化硅、氧化硅和氮氧化硅中 的至少一种，侧墙303的厚度可以是
然后，在所述栅极结构302和侧墙303两侧的所述外围区的半导体基底300中进行轻掺杂漏极(Lightly Doped Drain，LDD)离子注入和重掺杂源/漏极(S/D)离子注入，并在500℃以下的退火温度下进行退火处理，以使得激活注入离子并消除上述离子注入时产生的晶格缺陷，进而形成所述CMOS器件的源区和漏区304。
接着，进行自对准金属硅化物工艺(salicide)，具体地，在所述源区和漏区304以及栅极结构302表面溅镀金属层，其可包含钛(Ti)、镍(Ni)、钴(Co)及铂(Pt)或其组合的材料，然后进行快速升温退火(RTA)工艺，使金属层与栅极结构302的多晶硅层以及所述源区和漏区304接触的部分反应成硅化金属层，接着使用可侵蚀金属层，但不致侵蚀金属硅化层区域的蚀刻剂，以将未反应的金属层除去，从而在源区和漏区304以及栅极结构302顶部形成自对准硅化物(未图示)。
然后，可以通过化学气相沉积(CVD)工艺，在包含所述自对准硅化物的整个半导体基底30表面形成底层层间介质层306，底层层间介质层306的材质优选为低K介电材料，介电常数K小于等于4，例如可以为未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)、掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)等。
接着，通过接触孔光刻、刻蚀、导电金属填充以及化学机械平坦化(CMP)等工艺，在所述底层层间介质层306中形成导电插塞结构305，导电插塞结构305与所述自对准硅化物电接触，且顶部与所述底层层间介质层306顶部齐平，电插塞结构305可以包括覆盖在接触孔侧壁和底部表面的金属阻挡层以及填满所述接触孔的金属插塞，所述金属阻挡层可以由过渡金属(例如，钛或钽)和导电的金属氮化物(例如，氮化钛或氮化钽)中的至少一种形成，或者包括过渡金属(例如，钛或钽)和导电的金属氮化物(例如，氮化钛或氮化钽)中的至少一种；所述金属插塞可以是钨(W)、铜(Cu)或铝(Al)。
然后，在所述底层层间介质层306与所述导电插塞结构305表面形成第一金属层(M1)31，具体地，先在所述底层层间介质层306与所述导电插塞结构305表面上形成第一金属层间介质层(IMD1)，刻蚀第一金属层间介质层 (IMD1)，形成暴露出所述导电插塞结构305顶部的沟槽，在所述沟槽中形成金属阻挡层和铜(Cu)仔晶层，并采用铜电镀工艺以及化学机械平坦化在所述沟槽中形成所述第一金属层31，所述金属阻挡层可以由过渡金属(例如，钛或钽)和导电的金属氮化物(例如，氮化钛或氮化钽)中的至少一种形成，或者包括过渡金属(例如，钛或钽)和导电的金属氮化物(例如，氮化钛或氮化钽)中的至少一种；所述第一金属层31与所述导电插塞结构305的顶部电接触，至此获得所述具有前段制程CMOS器件的半导体衬底30。
需要说明的是，可以在半导体基底300的公共源极晶体管的位置，预先通过N型离子注入来完成公共源极晶体管的源漏区离子掺杂，以形成公共源极晶体管的源区和漏区，同时形成电接触该源区和漏区的自对准硅化物的导电插塞结构，所述第一金属层31与该公共源极晶体管位置的导电插塞结构的顶部电接触，由此使得所述第一金属层31可以作为存储区的公共源极线(CSL)。
请继续参考图3A，在步骤S1中，可以利用热化学气相沉积(热CVD)工艺、等离子体增强的CVD工艺或原子层沉积(ALD)工艺，在所述第一金属层31表面上交替地且重复地堆叠第一材料层321和多个第二材料层322，以形成多层层叠结构32，其中，第一材料层321和第二材料层322可以具有彼此相同的厚度或不同的厚度，各层第二材料层322的厚度可以基本相同，而且第一材料层321的材料相对于第二材料层322的材料具有高刻蚀选择性的材料，第一材料层321可以是氧化物层或氮化物层，第二材料层322可以由氧化物层、氮化物层、碳化硅层、硅层和硅锗层中的一种形成。本实施例中，第一材料层321可以由氧化硅层形成，第二材料层322可以由氮化硅层形成。优选的，多层层叠结构32中最下面一层第一材料层321相比多层层叠结构32中其他层的第一材料层321薄，多层层叠结构32中第二个最下面的第一材料层321和最上面的第一材料层321相比多层层叠结构32中的其他各层厚。第一材料层321和第二材料层322的层数确定了要形成的NAND存储阵列串中包含的存储单元数目。
请继续参考图3A，在步骤S2中，在所述多层叠层结构32的表面形成第一层间介质层33，所述第一层间介质层33可以是低K介质材料(介电常数K小于等于4)、氧化硅或氮氧化硅，然后通过光刻、干法刻蚀工艺对所述第一层间介质层33和所述多层叠层结构32进行图案化，以形成垂直沟道35。
请继续参考图3A，在步骤S3中，通过化学气相沉积工艺或原子层沉积工 艺，在第一层间介质层33的表面、垂直沟道35的侧壁以及底部表面上形成隔离材料，然后采用刻蚀工艺去除第一层间介质层33的表面以及垂直沟道35底部的隔离材料，仅保留垂直沟道35的侧壁上的隔离材料，以形成隔离层34。所述隔离层34可以为氧化物(例如氧化硅)、氮化物(例如氮化硅)或氮氧化物(例如氮氧化硅)形成的单层结构，也可以是由氧化物、氮化物交替堆叠而成的多层复合结构，例如为氧化硅(oxide)-氮化硅(nitride)-氧化硅(oxide)构成的三层复合结构(ONO)。
请参考图3B，在步骤S4中，首先，可以在温度不高于500℃的工艺环境下，例如不高于400℃，通过原子层沉积工艺或者溅射沉积工艺在第一层间介质层33的表面以及垂直沟道35表面形成一层诱导金属层36，所述诱导金属层36的材质包括金(Au)、铝(Al)、银(Ag)、锑(Sb)、铟(In)和钒(V)中的至少一种，厚度为2nm～10nm，例如为3nm、4nm、5nm、6nm、7nm、8nm、9nm等；然后，采用化学气相沉积工艺等在诱导金属层36表面形成非晶硅层37，即所述非晶硅层37位于所述诱导金属层36的外侧。其中，所述非晶硅层37的厚度为2nm～10nm，例如为3nm、4nm、5nm、6nm、7nm、8nm、9nm等，所述非晶硅层37中可以掺杂有硼、磷、锗、氟、镓中的至少一种离子。
请参考图3B和3C，在步骤S4中，采用微波退火或者激光退火等低温退火处理工艺，对诱导金属层36和非晶硅层37进行退火处理，使得诱导金属层36从内层被交换外层而暴露出，非晶硅层37在诱导金属层36的诱导作用下晶化为多晶硅层37a，即诱导金属层36与非晶硅层37交换位置，在垂直沟道35中，诱导金属层36被交换到远离隔离层34的表面上，而非晶硅层37被交换到粘附在隔离层34表面上，并转化为多晶硅层37a，由此形成的多晶硅层37a中晶粒大且均匀，膜层中的污染物少，膜层的表面损伤或缺陷少，因此导电性能得到大大提高。本步骤中，低温退火处理工艺的温度不高于500℃，例如不高于400℃。优选的，在退火处理过程中，在所述非晶硅层37上施加有电场或者交变磁场。
请参考图3D，在步骤S5中，首先，可以通过湿法腐蚀工艺去除交换到外表面的诱导金属层，湿法腐蚀液可以包括硝酸(HNO3)、醋酸(CH3COOH)、磷酸(H3PO4)中的至少一种，优选为硝酸、醋酸、磷酸与水的混合液；然后，可以通过化学气相沉积(CVD)工艺、等离子体增强的CVD工艺或原子层沉积(ALD)工艺，在多晶硅层37的表面沉积多晶硅介质层38，沉积的多晶硅介质 层38厚度可以填满垂直沟道35，所述多晶硅介质层38可以为氧化物、氮化物或氮氧化物形成的单层结构，也可以是由氧化物、氮化物交替堆叠而成的多层复合结构，例如为氧化硅(oxide)-氮化硅(nitride)-氧化硅(oxide)构成的三层复合结构(ONO)；接着，采用化学机械平坦化(CMP)工艺平坦化多晶硅介质层38的顶部至多晶硅层37a的顶部表面。
请参考图3D和3E，在步骤S6中，首先，采用干法刻蚀工艺或者湿法刻蚀工艺对垂直沟道35中的多晶硅介质层38进行回刻蚀，使垂直沟道35中的多晶硅介质层38回落一定深度；然后，可以采用化学气相沉积工艺、原子层沉积工艺或者外延生长工艺等在多晶硅层37a表面以及多晶硅介质层38顶部表面沉积多晶硅，直至沉积的多晶硅厚度填满所述垂直沟道35；接着采用化学机械平坦化(CMP)工艺去除第一层间介质层33上方多余的多晶硅层37a以及此次沉积的多晶硅，从而在垂直沟道中的多晶硅介质层38顶部形成多晶硅垫37b，垂直沟道中的多晶硅层37a和多晶硅垫37b共同包围多晶硅介质层38，而构成多晶硅垂直沟道。
由于多晶硅垂直沟道两侧的每个层叠结构在自下至上的延伸方向上划分为位于底部的源端选择管区(即地选择晶体管GST以及公共源极晶体管CST所在区域)、位于中间的存储管区(即存储单元晶体管所在区域)以及顶端的串选择管区(即串选择晶体管SST所在区域)。因此在形成多晶硅垂直沟道之后，需要先完成这些区域的晶体管的制造，从而形成存储陈列，请参考图3F和3G，具体过程如下：
首先，采用字线掩膜版对所述存储区的多层叠层结构32进行光刻和刻蚀，以形成字线沟槽39，所述字线沟槽39用于分割出多晶硅垂直沟道两侧的存储串区域并用于后续形成字线WL，并引出公共源极线CSL，其底部暴露出第一金属层31，如图3F所示；
然后，采用湿法腐蚀工艺或者反应离子刻蚀(RIE)工艺等选择性去除所述字线沟槽39两侧的多层层叠结构32中的第二材料层，并在所述第一材料层321的间隔中形成控制栅极结构40，具体地，先在多层层叠结构32的暴露表面沉积SiO2等材料的氧化绝缘介质，然后将中间的存储管区的氧化绝缘介质减薄，其中，存储管区的氧化绝缘介质层作为隧穿氧化层，源端选择管区和串选择管区的氧化绝缘介质层作为栅介质层；接着，在存储管区的暴露表面继续依次沉积 氮化硅层和二氧化硅层以形成电荷俘获复合层，此时，相当于在多层层叠结构32的存储管区域形成了ONO(Oxide-Nitride-Oxide，氧化物-氮化物-氧化物)结构(未图示)；然后，沉积栅极材料并进行刻蚀，以在存储区形成多个存储单元晶体管的控制栅极、在源端选择管区形成一个地线晶体管栅极、在串选择管区形成串选择晶体管栅极，所述栅极材料可以包括掺杂多晶硅层、金属硅化物层或金属层。本实施例中，使用金属层402来形成控制栅极结构，以降低控制栅极结构40的电阻，所述金属层402优选为钨、镍或者钨镍合金等；同时为了防止金属层402中的金属扩散至周围的第一材料层321以及多晶硅垂直沟道中，并保证字线沟槽39与多晶硅垂直沟道之间的距离，同时防止后续刻蚀对第一材料层321侧壁的破坏，还在形成金属层402之前，进一步由过渡金属(例如，钛或钽)和导电的金属氮化物(例如，氮化钛或氮化钽)中的至少一种形成金属阻挡层401。然后，可以去除第一材料层321侧壁、第一层间介质层33顶端以及字线沟槽39底面的金属阻挡层，以暴露出字线沟槽39的侧壁和底面，并采用化学气相淀积方法或者原子沉积方法在字线沟槽39暴露的侧壁和底面沉积绝缘氧化硅，刻蚀并暴露出字线沟槽39底面，接着，在所述字线沟槽39中沉积多晶硅或者金属，由此将底部的第一金属层31引出而形成完整的公共源极线(CSL)39a，至此完成所述存储区中的3D NAND存储阵列的制造。
在形成所述存储阵列之后，可以进行后段制程(BEOL)工艺，其具体地工艺步骤可以均在低于500℃的环境温度下实现，请参考图3G至3H，具体如下：
首先，刻蚀所述外围区的所述多层叠层结构32，以形成台阶长度自下至上递减的阶梯状台阶结构，所述阶梯状台阶结构中的每层台阶均由位于下层的所述第一层材料层和位于上层的所述第二材料层构成，下层台阶的所述第二材料层的部分表面被上层台阶暴露，且每层台阶的所述第一层材料层的侧壁和所述第二材料层的侧壁对齐；
然后，通过选择性刻蚀工艺将阶梯状台阶结构中的第二材料层去除，并在第一材料层321的间隔中填充掺杂多晶硅层、金属硅化物层或金属层，以作为导电结构323，且导电结构323的部分上表面被上层台阶暴露出，即所述导电结构323具有被上方的台阶暴露出的表面，用于制作所述存储阵列的字线WL结构的接触孔结构；
接着，在包含所述导电结构的整个半导体衬底30表面沉积第二层间介质层 41；
然后，通过通孔刻蚀、填充等工艺，在所述第二层间介质层41中形成与每层台阶的导电结构323以及多晶硅垫37b电接触的导电通孔结构42，其中与每层台阶的导电结构323电接触的导电通孔结构42，其底部设置所述导电结构323具有被上方的台阶暴露出的表面上，作为所述存储阵列的字线WL结构的接触孔结构；
接着，在第二层间介质层41以及导电通孔结构42的表面沉积第二金属层间介质层，通过沟槽刻蚀、填充等工艺，在第二金属层间介质层中形成第二金属层43，所述导电通孔结构42的顶部与所述第二金属层43电接触，所述第二金属层43作为位线BL；
后续可以继续采用金属互连工艺来完成第三层金属层直至顶层金属层以及各个金属层之间的导电通孔结构的制造，以完成存储阵列与外围区的驱动电路的电学连接，进而完成三维NAND闪存器件的封装。
综上所述，本发明的三维NAND闪存器件的制造方法，基于具有前段制程CMOS器件的半导体衬底来制作三维NAND闪存器件，同时在叠层结构中的垂直沟道侧壁上形成诱导金属层和非晶硅层，并利用退火工艺使得诱导金属层和非晶硅层交换位置且使非晶硅层晶化为多晶硅层，移除多晶硅层表面的诱导金属层后获得多晶硅垂直沟道，之后在多晶硅垂直沟道中填充多晶硅介质层以及并在多晶硅介质层顶部再覆盖多晶硅，进而可以继续制作导电通孔结构以及金属互连结构，上述步骤的制备温度均不需要高于500℃的高温，从而实现了与集成电路制造的前段制程和后段制程的兼容。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (20)
1.一种三维NAND闪存器件的制造方法，其特征在于，包括以下步骤：
提供一具有前段制程CMOS器件的半导体衬底，在所述半导体衬底上形成由第一材料层和第二材料层交替堆叠的多层叠层结构；
刻蚀所述多层叠层结构至所述半导体衬底表面，以形成垂直沟道；
在所述垂直沟道的侧壁形成隔离层，并在所述隔离层的表面以及垂直沟道的底部依次形成诱导金属层和非晶硅层，所述非晶硅层位于所述诱导金属层的外侧；
退火处理以使所述诱导金属层和非晶硅层的位置交换，且使所述非晶硅层晶化为多晶硅层；
去除所述诱导金属层，并在所述垂直沟道中填满多晶硅介质层；以及
回刻蚀所述垂直沟道中的所述多晶硅介质层至一定深度以形成沟槽，并在所述沟槽中形成多晶硅垫，所述多晶硅层和所述多晶硅垫构成多晶硅垂直沟道。
2.如权利要求1所述的三维NAND闪存器件的制造方法，其特征在于，所述第一材料层的材料为氧化物，所述第二材料层的材料为氮化物。
3.如权利要求1所述的三维NAND闪存器件的制造方法，其特征在于，在所述半导体衬底上形成所述多层叠层结构之后，且在刻蚀所述多层叠层结构以形成所述垂直沟道之前，在所述多层叠层结构的表面形成第一层间介质层。
4.如权利要求3所述的三维NAND闪存器件的制造方法，其特征在于，所述第一层间介质层为低K介质材料，所述低K介质材料的介电常数小于等于4。
5.如权利要求1所述的三维NAND闪存器件的制造方法，其特征在于，所述隔离层为氧化物、氮化物或氮氧化物形成的单层结构，或由氧化物、氮化物交替堆叠而成的多层复合结构。
6.如权利要求5所述的三维NAND闪存器件的制造方法，其特征在于，所述隔离层为氧化硅-氮化硅-氧化硅构成的三层复合结构。
7.如权利要求1所述的三维NAND闪存器件的制造方法，其特征在于，所述诱导金属层的材质包括金、铝、银、锑、铟和钒中的至少一种。
8.如权利要求1所述的三维NAND闪存器件的制造方法，其特征在于，所述诱导金属层在温度不高于400℃的环境下通过原子层沉积工艺或者溅射沉积工艺形成。
9.如权利要求1所述的三维NAND闪存器件的制造方法，其特征在于，所述诱导金属层的厚度为2nm～10nm。
10.如权利要求1所述的三维NAND闪存器件的制造方法，其特征在于，所述非晶硅层的厚度为2nm～10nm。
11.如权利要求1所述的三维NAND闪存器件的制造方法，其特征在于，所述非晶硅层中掺杂有硼、磷、锗、氟、镓中的至少一种离子。
12.如权利要求1所述的三维NAND闪存器件的制造方法，其特征在于，所述退火处理的温度不高于500℃。
13.如权利要求12所述的三维NAND闪存器件的制造方法，其特征在于，所述退火处理的温度不高于400℃。
14.如权利要求1所述的三维NAND闪存器件的制造方法，其特征在于，所述退火处理的工艺为微波退火或者激光退火。
15.如权利要求1所述的三维NAND闪存器件的制造方法，其特征在于，在退火处理过程中，在所述非晶硅层上施加有电场或者交变磁场。
16.如权利要求1所述的三维NAND闪存器件的制造方法，其特征在于，所述多晶硅介质层为氧化物、氮化物或氮氧化物形成的单层结构，或由氧化物、氮化物交替堆叠而成的多层复合结构。
17.如权利要求16所述的三维NAND闪存器件的制造方法，其特征在于，所述多晶硅介质层为氧化硅-氮化硅-氧化硅构成的三层复合结构。
18.如权利要求1所述的三维NAND闪存器件的制造方法，其特征在于，提供的所述半导体衬底还具有与所述CMOS器件电接触的导电插塞结构以及与所述导电插塞结构电接触的第一金属层，所述第一金属层作为公共源极线。
19.如权利要求18所述的三维NAND闪存器件的制造方法，其特征在于，提供所述半导体衬底的步骤包括：
提供一半导体基底，在所述半导体基底中形成器件隔离结构以定义出存储区和外围区，所述外围区中具有所述CMOS器件的阱结构；
在所述外围区的表面上分别形成所述CMOS器件的栅极结构以及围绕所述栅极结构的侧墙；
在所述栅极结构和侧墙两侧的所述外围区的半导体基底中形成所述CMOS器件的源区和漏区；
在所述源区、漏区和栅极结构顶部形成自对准硅化物；
在包含所述自对准硅化物的整个半导体基底表面形成底层层间介质层；
在所述底层层间介质层中形成与所述自对准硅化物电接触且顶部与所述底层层间介质层齐平的所述导电插塞结构；
在所述底层层间介质层与所述导电插塞结构的表面形成第一金属层，所述第一金属层与所述导电插塞结构的顶部电接触，从而获得所述具有前段制程CMOS器件的半导体衬底。
20.如权利要求19所述的三维NAND闪存器件的制造方法，其特征在于，在形成所述多晶硅垂直沟道之后，还包括:
采用字线掩膜版对所述存储区的多层叠层结构进行光刻和刻蚀，形成字线沟槽，所述字线沟槽底部暴露出所述第一金属层或所述半导体基底表面；
选择性去除所述字线沟槽两侧的多层层叠结构中的第二材料层，并在所述第一材料层的暴露表面上形成氧化物-氮化物-氧化物结构以及在所述第一材料层的间隔中形成控制栅极结构，所述控制栅极结构位于所述氧化物-氮化物-氧化物结构的表面上；
在所述字线沟槽的侧壁形成绝缘介质层，并在所述字线沟槽中继续填充导电物质；
刻蚀所述外围区的所述多层叠层结构，以形成台阶长度自下至上递减的阶梯状台阶结构，所述阶梯状台阶结构的每层台阶由位于下层的所述第一层材料层和位于上层的所述第二材料层构成；
通过选择性刻蚀工艺将阶梯状台阶结构中的第二材料层去除，并在第一材料层的间隔中形成导电结构，所述导电结构具有被上方的台阶暴露出的表面；
在包含所述导电结构的整个半导体衬底表面沉积第二层间介质层，并通过通孔工艺在所述第二层间介质层中形成导电通孔结构，所述导电通孔结构与每层台阶的导电结构以及所述多晶硅垂直沟道的顶部电接触；
在第二层间介质层以及所述导电通孔结构的表面沉积第二金属层间介质层，通过金属互连工艺，在第二金属层间介质层中形成第二金属层，所述第二金属层与所述导电通孔结构的顶部电接触，所述第二金属层作为所述三维NAND闪存器件的位线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610716487.2A CN107808884A (zh) | 2016-08-24 | 2016-08-24 | 三维nand闪存器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610716487.2A CN107808884A (zh) | 2016-08-24 | 2016-08-24 | 三维nand闪存器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107808884A true CN107808884A (zh) | 2018-03-16 |
Family
ID=61575755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610716487.2A Pending CN107808884A (zh) | 2016-08-24 | 2016-08-24 | 三维nand闪存器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107808884A (zh) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962903A (zh) * | 2018-09-19 | 2018-12-07 | 长江存储科技有限责任公司 | 半导体结构 |
| CN109037227A (zh) * | 2018-09-21 | 2018-12-18 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN109273457A (zh) * | 2018-09-21 | 2019-01-25 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN109273453A (zh) * | 2018-09-21 | 2019-01-25 | 长江存储科技有限责任公司 | 3d存储器件的制造方法及3d存储器件 |
| CN109326557A (zh) * | 2018-09-28 | 2019-02-12 | 长江存储科技有限责任公司 | 三维存储器结构及制造方法 |
| CN109698199A (zh) * | 2019-01-02 | 2019-04-30 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| CN109712986A (zh) * | 2018-11-27 | 2019-05-03 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110047838A (zh) * | 2019-03-26 | 2019-07-23 | 长江存储科技有限责任公司 | 三维存储器的制备方法、三维存储器、电子设备 |
| CN110379811A (zh) * | 2019-07-29 | 2019-10-25 | 中国科学院微电子研究所 | 三维存储器及其制作方法 |
| WO2020019282A1 (zh) * | 2018-07-27 | 2020-01-30 | 长江存储科技有限责任公司 | 存储器结构及其形成方法 |
| WO2020163979A1 (en) * | 2019-02-11 | 2020-08-20 | Yangtze Memory Technologies Co., Ltd. | Novel Etching Process with In-Situ Formation of Protective Layer |
| CN112687699A (zh) * | 2020-12-24 | 2021-04-20 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| US11056387B2 (en) | 2017-08-31 | 2021-07-06 | Yangtze Memory Technologies Co., Ltd. | Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof |
| CN113178453A (zh) * | 2020-05-29 | 2021-07-27 | 长江存储科技有限责任公司 | 三维存储器及其制备方法、电子设备 |
| CN113611718A (zh) * | 2021-07-29 | 2021-11-05 | 上海华力微电子有限公司 | 一种垂直栅半导体器件的制备方法 |
| WO2022095799A1 (zh) * | 2020-11-03 | 2022-05-12 | 长江存储科技有限责任公司 | 半导体器件及其制作方法 |
| CN114497062A (zh) * | 2022-01-21 | 2022-05-13 | 蓝芯存储技术(赣州)有限公司 | 一种nand存储器及其制作方法 |
| CN114664845A (zh) * | 2022-03-11 | 2022-06-24 | 上海华虹宏力半导体制造有限公司 | 三维闪存器件及其制备方法 |
| CN114902417A (zh) * | 2020-01-03 | 2022-08-12 | 美商新思科技有限公司 | 制造用于三维(3d)nand存储器的单晶垂直定向硅沟道的电热法 |
| CN115004368A (zh) * | 2020-10-19 | 2022-09-02 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| CN118231239A (zh) * | 2024-05-21 | 2024-06-21 | 湖北江城芯片中试服务有限公司 | 半导体结构的制备方法及半导体装置 |
| US12207465B2 (en) | 2020-07-15 | 2025-01-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device including vertical insulating pattern including a diffused metal and method of fabricating the same |
| CN119403127A (zh) * | 2024-09-23 | 2025-02-07 | 中国科学院微电子研究所 | 一种三维存储器的制造方法及三维存储器 |
| TWI873699B (zh) * | 2022-07-01 | 2025-02-21 | 南韓商Ｈｐｓｐ股份有限公司 | 三維ｎａｎｄ閃存陣列的製作方法 |
| CN119907285A (zh) * | 2024-12-26 | 2025-04-29 | 北京超弦存储器研究院 | 一种堆叠多晶或类单晶纳米片器件及其制备方法 |
| US12389595B2 (en) | 2019-07-29 | 2025-08-12 | Institute of Microelectronics, Chinese Academy of Sciences | Three-dimensional memory comprising storage unit and logic control unit and method for manufacturing the same |
| US12402317B2 (en) | 2021-09-10 | 2025-08-26 | Samsung Electronics Co., Ltd. | Semiconductor devices and data storage systems including the same |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1795563A (zh) * | 2003-05-27 | 2006-06-28 | 卢在相 | 硅薄膜退火方法和由该方法制造的多晶硅薄膜 |
| CN1828852A (zh) * | 2006-03-20 | 2006-09-06 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| CN101395706A (zh) * | 2006-03-03 | 2009-03-25 | 卢在相 | 利用焦耳加热晶化非晶硅的方法 |
| CN101964330A (zh) * | 2009-07-24 | 2011-02-02 | 乐金显示有限公司 | 阵列基板及其制造方法 |
| CN101997025A (zh) * | 2009-08-25 | 2011-03-30 | 三星移动显示器株式会社 | 有机发光二极管显示器及其制造方法 |
| CN105374826A (zh) * | 2015-10-20 | 2016-03-02 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
| US9287290B1 (en) * | 2015-02-11 | 2016-03-15 | Sandisk Technologies Inc. | 3D memory having crystalline silicon NAND string channel |
| US9305934B1 (en) * | 2014-10-17 | 2016-04-05 | Sandisk Technologies Inc. | Vertical NAND device containing peripheral devices on epitaxial semiconductor pedestal |
| CN105810639A (zh) * | 2014-12-31 | 2016-07-27 | 上海格易电子有限公司 | 一种3d nand闪存结构及其制作方法 |
-
2016
- 2016-08-24 CN CN201610716487.2A patent/CN107808884A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1795563A (zh) * | 2003-05-27 | 2006-06-28 | 卢在相 | 硅薄膜退火方法和由该方法制造的多晶硅薄膜 |
| CN101395706A (zh) * | 2006-03-03 | 2009-03-25 | 卢在相 | 利用焦耳加热晶化非晶硅的方法 |
| CN1828852A (zh) * | 2006-03-20 | 2006-09-06 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| CN101964330A (zh) * | 2009-07-24 | 2011-02-02 | 乐金显示有限公司 | 阵列基板及其制造方法 |
| CN101997025A (zh) * | 2009-08-25 | 2011-03-30 | 三星移动显示器株式会社 | 有机发光二极管显示器及其制造方法 |
| US9305934B1 (en) * | 2014-10-17 | 2016-04-05 | Sandisk Technologies Inc. | Vertical NAND device containing peripheral devices on epitaxial semiconductor pedestal |
| CN105810639A (zh) * | 2014-12-31 | 2016-07-27 | 上海格易电子有限公司 | 一种3d nand闪存结构及其制作方法 |
| US9287290B1 (en) * | 2015-02-11 | 2016-03-15 | Sandisk Technologies Inc. | 3D memory having crystalline silicon NAND string channel |
| CN105374826A (zh) * | 2015-10-20 | 2016-03-02 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
Cited By (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11056387B2 (en) | 2017-08-31 | 2021-07-06 | Yangtze Memory Technologies Co., Ltd. | Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof |
| WO2020019282A1 (zh) * | 2018-07-27 | 2020-01-30 | 长江存储科技有限责任公司 | 存储器结构及其形成方法 |
| CN108962903B (zh) * | 2018-09-19 | 2024-02-02 | 长江存储科技有限责任公司 | 半导体结构 |
| CN108962903A (zh) * | 2018-09-19 | 2018-12-07 | 长江存储科技有限责任公司 | 半导体结构 |
| CN109273453A (zh) * | 2018-09-21 | 2019-01-25 | 长江存储科技有限责任公司 | 3d存储器件的制造方法及3d存储器件 |
| CN109037227B (zh) * | 2018-09-21 | 2024-05-10 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN109273457A (zh) * | 2018-09-21 | 2019-01-25 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN109273457B (zh) * | 2018-09-21 | 2021-04-09 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN109037227A (zh) * | 2018-09-21 | 2018-12-18 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN109273453B (zh) * | 2018-09-21 | 2021-05-11 | 长江存储科技有限责任公司 | 3d存储器件的制造方法及3d存储器件 |
| CN109326557A (zh) * | 2018-09-28 | 2019-02-12 | 长江存储科技有限责任公司 | 三维存储器结构及制造方法 |
| CN109326557B (zh) * | 2018-09-28 | 2021-07-06 | 长江存储科技有限责任公司 | 三维存储器结构及制造方法 |
| CN109712986A (zh) * | 2018-11-27 | 2019-05-03 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN109712986B (zh) * | 2018-11-27 | 2021-06-01 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN109698199A (zh) * | 2019-01-02 | 2019-04-30 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| WO2020163979A1 (en) * | 2019-02-11 | 2020-08-20 | Yangtze Memory Technologies Co., Ltd. | Novel Etching Process with In-Situ Formation of Protective Layer |
| US11062913B2 (en) | 2019-02-11 | 2021-07-13 | Yangtze Memory Technologies Co., Ltd. | Etching process with in-situ formation of protective layer |
| US11631592B2 (en) | 2019-02-11 | 2023-04-18 | Yangtze Memory Technologies Co., Ltd. | Etching process with in-situ formation of protective layer |
| CN110047838A (zh) * | 2019-03-26 | 2019-07-23 | 长江存储科技有限责任公司 | 三维存储器的制备方法、三维存储器、电子设备 |
| CN110379811A (zh) * | 2019-07-29 | 2019-10-25 | 中国科学院微电子研究所 | 三维存储器及其制作方法 |
| US12389595B2 (en) | 2019-07-29 | 2025-08-12 | Institute of Microelectronics, Chinese Academy of Sciences | Three-dimensional memory comprising storage unit and logic control unit and method for manufacturing the same |
| CN110379811B (zh) * | 2019-07-29 | 2022-02-22 | 中国科学院微电子研究所 | 三维存储器及其制作方法 |
| CN114902417A (zh) * | 2020-01-03 | 2022-08-12 | 美商新思科技有限公司 | 制造用于三维(3d)nand存储器的单晶垂直定向硅沟道的电热法 |
| CN113178453A (zh) * | 2020-05-29 | 2021-07-27 | 长江存储科技有限责任公司 | 三维存储器及其制备方法、电子设备 |
| CN113178453B (zh) * | 2020-05-29 | 2022-05-03 | 长江存储科技有限责任公司 | 三维存储器及其制备方法、电子设备 |
| US12207465B2 (en) | 2020-07-15 | 2025-01-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device including vertical insulating pattern including a diffused metal and method of fabricating the same |
| CN115004368A (zh) * | 2020-10-19 | 2022-09-02 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| WO2022095799A1 (zh) * | 2020-11-03 | 2022-05-12 | 长江存储科技有限责任公司 | 半导体器件及其制作方法 |
| CN112687699B (zh) * | 2020-12-24 | 2023-12-26 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN112687699A (zh) * | 2020-12-24 | 2021-04-20 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN113611718B (zh) * | 2021-07-29 | 2024-05-28 | 上海华力微电子有限公司 | 一种垂直栅半导体器件的制备方法 |
| CN113611718A (zh) * | 2021-07-29 | 2021-11-05 | 上海华力微电子有限公司 | 一种垂直栅半导体器件的制备方法 |
| US12402317B2 (en) | 2021-09-10 | 2025-08-26 | Samsung Electronics Co., Ltd. | Semiconductor devices and data storage systems including the same |
| CN114497062A (zh) * | 2022-01-21 | 2022-05-13 | 蓝芯存储技术(赣州)有限公司 | 一种nand存储器及其制作方法 |
| CN114664845A (zh) * | 2022-03-11 | 2022-06-24 | 上海华虹宏力半导体制造有限公司 | 三维闪存器件及其制备方法 |
| TWI873699B (zh) * | 2022-07-01 | 2025-02-21 | 南韓商Ｈｐｓｐ股份有限公司 | 三維ｎａｎｄ閃存陣列的製作方法 |
| JP2025522802A (ja) * | 2022-07-01 | 2025-07-17 | エイチピエスピ カンパニー リミテッド | ３次元ｎａｎｄフラッシュメモリアレイの製造方法 |
| CN118231239A (zh) * | 2024-05-21 | 2024-06-21 | 湖北江城芯片中试服务有限公司 | 半导体结构的制备方法及半导体装置 |
| CN119403127A (zh) * | 2024-09-23 | 2025-02-07 | 中国科学院微电子研究所 | 一种三维存储器的制造方法及三维存储器 |
| CN119403127B (zh) * | 2024-09-23 | 2025-11-14 | 中国科学院微电子研究所 | 一种三维存储器的制造方法及三维存储器 |
| CN119907285A (zh) * | 2024-12-26 | 2025-04-29 | 北京超弦存储器研究院 | 一种堆叠多晶或类单晶纳米片器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107808884A (zh) | 三维nand闪存器件的制造方法 | |
| US11925015B2 (en) | Vertical memory devices and methods of manufacturing the same | |
| US11424259B2 (en) | Three-dimensional semiconductor memory devices and methods of fabricating the same | |
| US11532703B2 (en) | Semiconductor device and method | |
| US20240372008A1 (en) | Semiconductor devices | |
| US11532714B2 (en) | Semiconductor device and method of forming thereof | |
| US11915972B2 (en) | Methods of forming spacers for semiconductor devices including backside power rails | |
| US11450600B2 (en) | Semiconductor devices including decoupling capacitors | |
| US12317505B2 (en) | Memory array including epitaxial source lines and bit lines | |
| US12199030B2 (en) | Semiconductor devices including decoupling capacitors | |
| US20200212061A1 (en) | Three-dimensional semiconductor memory device | |
| TW201327690A (zh) | 半導體元件及其製造方法 | |
| KR20120060480A (ko) | 수직 구조의 비휘발성 메모리 소자, 반도체 소자 및 시스템 | |
| US20250351564A1 (en) | Transistor isolation regions and methods of forming the same | |
| JP2011176207A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US10074560B2 (en) | Method of manufacturing semiconductor device | |
| US20240379450A1 (en) | Transistor isolation regions | |
| KR20140086670A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| US20250176252A1 (en) | Semiconductor device and methods of forming the same | |
| US20240266229A1 (en) | Semiconductor structure and method of forming the same | |
| US20250081523A1 (en) | Contacts in semiconductor devices and methods of forming the same | |
| US20230317469A1 (en) | Semiconductor Device and Methods of Forming the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180316 |
|
| RJ01 | Rejection of invention patent application after publication |