CN1076935C

CN1076935C - 运动图象变换系数逆变换时防止舍入误差的方法和设备

Info

Publication number: CN1076935C
Application number: CN94190162A
Authority: CN
Inventors: 铃木辉彦; 矢崎阳一; 须藤达也; 冈崎透
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-03-01
Filing date: 1994-03-01
Publication date: 2001-12-26
Anticipated expiration: 2014-03-01
Also published as: EP0954182A1; JP3593988B2; TW224553B; ES2389797T3; NO20010762L; DK0954182T3; JPH07506954A; PT2276258E; EP0638218B1; ATE185663T1; NO314709B1; DE69433272T2; DK2276258T3; NZ261907A; CA2134444A1; NO314710B1; HUT76452A; WO1994021083A1; ES2389718T3; KR950701486A

Abstract

当对经压缩运动图象信号得到的一组变换系数进行逆正交变换时，没有对获得的*.5结果进行舍入的标准因而存在失配误差。本发明通过在逆正交变换前对变换系数预处理而防止失配误差。求和变换系数并判断和的奇偶性。和为偶时，变换系数之一的奇偶性被反相，以便提供奇偶反相的变换系数。然后，当包括奇偶反相的变换系数被逆正交变换时无一正交变换的结果具有*.5的值。

Description

运动图象变换系数逆变换时防止舍入误差的方法和设备

本发明涉及预处理变换系数的方法和设备、进行逆正交变换的方法和设备、压缩信息信号的方法和设备、扩展已压缩信息信号的方法和设备以及记录介质。本发明特别涉及用于运动图象信号的预处理变换系数的方法和设备、进行逆正交变换的方法和设备、压缩信息信号的方法和设备、扩展已压缩信息信号的方法和设备以及记录介质。

在各种各样的数字信号处理系统的各种应用中使用正交变换。正交变换使信号处理在频域中被执行。快速傅里叶变换(FFT)和离散余弦变换(DCT)等是熟知的正交变换。正交变换例如将在时域中的信号的一部分分解为表示在时域中的原来信号部分的频谱(即能量对于频率的分布)的频率分量(根据应用的正交变换函数的不同而变化)。通过以各种方式处理对信号部分进行正交变换而获得的频率分量(通常称为变换系数)就能够减少在原来信号部分中的冗余。换句话说，通过对原来信号部分进行正交变换和处理获得的变换系数，就能够利用比用来表示原来信号部分所用的位少的位来表示原来信号部分。此外，通过对变换系数进行逆正交变换，就能够恢复在时域中的原来信号部分。

压缩运动图象信号和扩展已压缩运动图象信号的设备是使用正交变换处理的数字信号处理系统的通常实例。

已知具有高相关性的信号的信号功率集中在频域的较低频率处。随着信号功率在特定坐标轴(例如频率轴)上的聚集的增大，信号冗余可被逐步减少，信号可被更有效地压缩。

由于运动图象信号通常在空间和时间方面是高度相关的，所以就能够应用正交变换处理来将信号功率集中在特定的坐标轴上，高效率地压缩运动图象信号。

利用例如NTSC标准视频信号来表示运动图象向来需要极大量的信息。因此，如果记录介质打算提供可接受长度的记录时间，那么为了记录运动图象信号，该介质就需要具有非常大的存储容量。此外，在这样的介质上记录运动图象信号和从这样的介质再现运动图象信号的信息速率非常高。因此一直需要在物理上较大的磁带或光盘来存储运动图象信号。

如果需要在更紧密的记录介质上以可接受长度的记录时间记录运动图象信号，就必须对运动图象信号进行信号压缩，以便减少需要存储的信息量。此外，还必须提供能够对从紧密记录介质再现的压缩运动图象信号进行扩展的设备。

为了满足刚刚所述的要求，提出了各种各样的运动图象信号压缩系统，这些系统利用了在运动图象信号的各部分之间和在这些部分中的相关性，这些部分表示了构成该运动图象信号的图象。例如，由运动图象专家小组(MPEG)提出的运动图象信号压缩系统是众所周知的。由于在各种印刷出版物中广泛描述了MPEG系统，所以在此不重复对其的详细说明。

以下描述将经常提到“图象”。由于在此描述的信号处理技术涉及到对表示运动图象的运动图象信号进行处理，所以可以理解“图象”一词就象其在此被一般地使用那样，指表示运动图象的一幅图象的一运动图象信号的一部分。此外，一运动图象信号也能够表示作为一帧或一场的运动图象的一幅图象。除另有所指，一“图象”指一场或一帧。

MPEG系统首先确定构成运动图象信号的图象之间的差别，以便减少该运动图象信号在时域中的冗余。然后，MPEG系统通过在空间域中对图象间有差别的块施加正交变换来减少运动图象信号在空间域中的冗余。MPEG系统施加离散余弦变换(DCT)处理作为正交变换处理。通过减少在时域和空间域中的冗余，运动图象就被非常有效地压缩了。从刚刚描述的压缩过程中获得的压缩运动图象信号然后可被记录在记录介质上，或者利用合适的传送媒介进行传送。

当从记录介质再现压缩运动图象信号或者从传送媒介接收压缩运动图象信号时，从压缩运动图象信号中提取由DCT变换得到的变换系数块。利用逆正交变换(在MPEG系统中是逆离散余弦变换(IDCT))处理变换系数，以便在再现原来运动图象信号的图象的过程中恢复图象间有差别的块。

基于MPEG系统的运动图象信号压缩器设备结构的一实例如图1所示。在图1所示的压缩器中，数字运动图象信号输入到块格式化电路101，在此它从标准视频格式，例如从NTSC标准视频信号格式被转换为块格式，以便提供成块的运动图象信号。这样一来，运动图象信号的每一图象就在空间域中，即水平地和垂直地被分为例如16×16象素的宏块。宏块再被细分为8×8象素的块。

图1所示的设备逐块地压缩运动图象信号的每一图象，直至构成图象的所有块已经被压缩。该设备然后处理该运动图象信号的另一图象，该图象可以是或可以不是在构成运动图象的图象序列中的下一图象。图1所示的设备的描述如下，以下将描述对在一帧图象中的一象素块的压缩。被压缩的象素块是当前图象块，它是一组当前图象。成块的运动图象信号输入到运动预测器102。运动预测器逐块地将包括当前图象块S1的当前图象传送给差别块(difference block)计算电路103。

当差别块计算电路103从运动预测器102接收当前图象块时，它也从运动预测器102接收相应于当前图象块的匹配块S2。匹配块由预测器113从存储在图象存储器组112中的再现图象获得。差别块计算电路103确定当前图象块S1和其相应的匹配块S2之间的逐个象素的差别。得到的差别块、即差别块S3被传送给正交变换电路104。

通常是离散余弦变换(DCT)电路的正交变换电路104给差别块S3施加正交变换处理并将得到的变换系数块传送给量化器105。量化器105量化变换系数块，以便提供一块量化变换系数。可变长编码器106对来自量化器105的量化变换系数块进行可变长编码，例如霍夫曼编码或游程(RUN)长度编码等。得到的编码变换系数块然后通过输出缓冲器107被传送给例如数字传送通道。

指出存储在输出缓冲器107中的位数目的控制信号反馈给量化器105。量化器根据控制信号调整量化步长，以便防止输出缓冲器上溢或下溢。要增大或减小量化步长则分别减小或增大输入到输出缓冲器的位数目。

量化变换系数块也从量化器105传送到在压缩器中所用的本地译码器的一部分的逆量化器108，以便从量化变换系数中获得在预测编码中所用的再现图象。逆量化器108通过执行量化器105所执行量化处理的互补的处理来对量化变换系数块进行逆量化。得到的变换系数块被传送给逆正交变换电路109，该电路通过执行是正交变换电路104所执行正交变换处理的互补的处理对其进行逆正交变换。得到的恢复差别块S4传送给加法器110。

加法器110还从由预测器113选择的在图象存储器组112中的一个图象存储器接收当前图象块S1的匹配图象块S2。加法器110在来自逆正交变换电路109的恢复差别块S4和来自图象存储器组112的匹配块S2之间进行逐个象素的相加，以便提供再现图象块S5。再现图象块被传送给由选择器111选择的图象存储器112A至112D中的一个，它被存储在这一图象存储器中。

再现图象块被存储在选择的图象存储器中，它在此形成了一(相应于当前块)再现图象，该块再现图象根据在选择的图象存储器中的再现图象块逐块地被再现。当再现结束时，该再现图象将被用来获取进行预测编码的匹配块，以便压缩运动图象信号的其它图象。

运动预测器102为当前图象的每一宏块确定在当前图象的宏块和存储在其中的运动图象信号的其它图象的不同宏块之间的运动矢量。运动预测器还产生在当前图象的每一宏块和其它图象的不同宏块中的象素之间差的绝对值之和(“差绝对值之和”)。每一差绝对值之和指出当前图象的每一宏块和其它图象的宏块之间的匹配程度。运动预测器将每一运动矢量以及其相应的差绝对值之和传送给预测模式确定电路115。

预测模式确定电路115利用从运动预测器102接收的数据来确定将被用来对与一个或多个其它再现图象有关的当前图象进行预测编码的预测模式。可以用以下预测模式中的任何一种来对当前图象进行预测编码：

(1)图象内模式，在这一模式中，图象由图象自身进行压缩，没有参看任何其它图象。以这种方式被编码的图象称为I-图象。

(2)前向预测模式，在这一模式中，参看在运动图象中较早出现的再现图象进行预测。以这种方式被编码的图象称为P-图象。

(3)双向预测模式，在这一模式中，参看从在运动图象中较早出现的再现图象和在运动图象中较后出现的再现图象进行逐块预测，或者通过执行在较早的再现图象和较后的再现图象之间的逐个象素的线性操作(例如平均值计算)来进行逐块预测。以这种方式被编码的图象称为B-图象。

换句话说，I-图象就是图象内编码在该图象内完成的图象。根据在运动图象中较早出现的再现I-图象或P-图象预测P-图象。利用较早的或较后的再现I-图象逐块预测B-图象，或者利用通过使用在运动图象中较早出现的再现I-图象或P-图象和在运动图象中较后出现的再现I-图象或P-图象进行线性操作得到的块来逐块预测B-图象。

预测模式确定电路115将预测模式和相应的运动矢量传送给预测器113和读出地址产生器114。读出地址产生器114根据该运动矢量给图象存储器组112提供读出地址，该读出地址使每一图象存储器112A至112D读出存储在其中的一块再现图象。该读出块在再现图象中的位置由运动矢量指定。预测器113根据从预测模式确定电路115接收的预测模式信号PM从图象存储器112A至112D选择一个读出块。屯被选的读出块提供当前块S1的匹配块S2。当当前块是B-图象的一部分时，预测器还对来自图象存储器112A至112D的读出块进行线性操作，以便提供所需的匹配块。预测器将匹配块S2传送给差别块计算电路103和加法器110。

基于MPEG系统的压缩运动图象信号扩展器设备结构的实例如图2所示。图中，直接从压缩器获得的或者从记录媒介再现的压缩运动图象信号作为位流输入到输入缓冲器121并暂存于此。该压缩数字信号包括编码变换系数块(包括一组表示当前块的编码变换系数)以及预测模式信息、量化步长信息和每一块的运动矢量。

每次一幅图象地从输入缓冲器121读出压缩运动图象信号并将其传送给逆可变长编码器(IVLC)122。该逆可变长编码器122对压缩运动图象信号施加逆可变长编码，并将压缩运动图象信号分离至其分量中，其中包括量化变换系数块和预测模式信息、步长信息以及每一块的运动矢量。

每一编码变换系数块输入到逆量化器123，该逆量化器123利用每一块的步长信息对量化变换系数块进行逆量化，以便提供一组变换系数。逆正交变换电路124对该组变换系数施加通常为IDCT处理的逆正交变换处理，以便获得恢复差别块。逆量化器123和逆正交变换电路124分别施加如在图1所示压缩器中的量化器105和正交变换电路104施加处理的互补的处理。

读出地址产生器130根据从逆可变长编码器122接收的当前块的运动矢量给图象存储器128A至128D提供读出地址。每一存储器128A至128D根据该读出地址读出一块存储在其中的再现图象。预测器129根据也从逆可变长编码器122接收的预测模式信号PM从图象存储器128A至128D选择一块读出块。被选的读出块提供用于再现当前块的匹配块。当当前块是被作为B-图象编码的图象的一部分时，预测器还对来自图象存储器112A至112D的读出块进行线性操作，以便提供匹配块。预测器129将该匹配块传送给加法器125。

加法器125在来自逆变换电路124的恢复差别块和来自预测器129的匹配块之间进行逐个象素的相加，以便再现当前图象的当前图象块。选择器126传送再现的当前图象块以便存储在图象存储器128A至128D中的一个，当前图象在该存储器中被再现。再现的当前图象块在被选的存储器中存储在再现当前图象中的当前图象块的位置处。当当前的图象的所有再现块已被存储在被选的图象存储器128A至128D中时，再现的当前图象就可被读出，并可作为用于再现在运动图象中较早或较后出现的其它图象的基准图象。

根据由显示地址产生器127产生的读出地址，通过选择器126将存储在图象存储器128A至128D中的再现图象作为输出运动图象信号读出。扫描转换器(未示出)将从图象存储器128A至128D读出的输出运动图象信号转换为所需视频信号格式、例如NTSC的光栅格式。得到的输出运动图象信号然后就能够在合适的显示器、例如CRT等上被显示。在该实例中，同步信号产生器131被外同步信号源锁定并周期性地产生传送给显示地址产生器127的帧同步信号。显示地址产生器127在帧同步信号同步下产生读出地址。

在上述压缩器和扩展器中使用的正交变换电路，例如DCT和IDCT电路分别对由具有有限位数目的整数表示的象素值和变换系数进行算术操作。因此，正交变换电路进行的正交变换操作就能够导致位数目的舍位。由于这一原因，在使用实数的正交变换操作精度方面的差别，或者在用于进行正交变换操作的电路的结构方面的差别就能够改变正交变换操作的结果。这会导致压缩器和扩展器之间的失配以及扩展常见压缩信号的扩展器之间的失配。

例如，在压缩器中，从运动图象信号获得的差别块被正交变换，在产生压缩运动图象信号的过程中施加预定的处理来量化获得的变换系数。然后，在扩展器中，如果实数操作的精度或者逆正交变换电路的结构与在压缩器中的实数操作的精度或者正交变换电路的结构不一致，则扩展器的输出就可能与压缩器的输入不同。因此，扩展器的输出是可以取决于用于扩展器的设备的精度和结构的。

逆正交变换的运算精度或结构根据进行逆正交变换的设备而变化。例如，利用同一类的两个不同结构的逆正交变换电路对一组变换系数进行逆变换会产生不同的结果。这种在结果上的差别称为逆正交变换失配误差(“失配误差”)。

MPEG系统规定了用于进行DCT和IDCT的运算精度，但没有规定运算方法和结构。这是因为在建立MPEG标准之前已经开发了进行DCT和IDCT的电路和方法。

如上所述，在MPEG系统中，压缩器对运动图象信号施予图象间运动补偿预测编码。这时运动图象信号被划分为块，从当前图象块获得差别块，通过给再现图象施加运动补偿获得匹配块，利用DCT处理对差别块进行正交变换，量化获得的变换系数，对量化变换系数进行可变长编码，将编码变换系数与预测模式信息、量化步长信息和运动矢量组合起来，提供压缩运动图象信号。

扩展器对编码变换系数施加逆可变长编码、对从逆可变长编码获得的量化变换系数进行逆量化、对从逆量化获得的变换系数施加IDCT处理。获得的恢复差别块与通过根据运动矢量给再现图象施加运动补偿获得的匹配块相加。获得的再现图象块作为一组再现图象被存储，它提供了运动图象输出信号的一幅图象并且可被用作基准图象。

压缩器包括一本地译码器，它从量化变换系数中产生用于实现预测编码的再现图象。该本地译码器包括一逆量化器和一逆正交变换电路。

如果在压缩器的本地译码器中的IDCT电路的结构不同于在扩展器中的IDCT电路的结构，就会出现由压缩器中的本地译码器产生的再现图象不同于由扩展器产生的再现图象的情况。当由符合MPEG标准的压缩器产生的压缩运动图象信号记录在诸如光盘等这样的记录介质上以便为公众所用时，实现过程中IDCT处理的相关性就会造成问题。当从光盘再现的压缩运动图象信号被不同制造商制造和销售的扩展器扩展时，再现的图象将与原来图象不同。此外，该差别将取决于实际所用的扩展器。当压缩运动图象信号由诸如地面或卫星广播这样的分配系统、电话系统、ISDN系统、电缆或光分配系统等分配时，也会出现不同扩展器之间的类似的非兼容性。

当进行图象间预测编码时，失配误差就更是一个问题。图象间预测编码可以是场间编码或帧间编码。图象间预测编码会使失配误差累积到在再现图象中造成非常严重的缺陷的程度。

在由MPEG系统完成的运动图象信号压缩中，每一视频序列被分为例如8或12幅图象的图象组(GOP)。如上所述，每一图象被分类为I-图象、P-图象和B-图象。

在进行运动预测时B-图象不作为基准图象。因此，在B-图象中出现的失配误差不在其它图象中造成误差。

当在一P-图象中出现失配误差时，带有该失配误差的该图象被存储在图象存储器中，以便用来进行预测编码。因此，当进行图象间预测编码时，存储在图象存储器中的该P-图象中的该误差就将逐渐扩散到P-图象和通过预测编码从其获得的B-图象中去。误差不断累积直到该图象被I-图象或没有这种误差的P-图象取代为止。

类似地，当在一I-图象中出现失配误差时，带有该失配误差的再现图象被存储在图象存储器中，以便用来进行预测编码。因此，当进行图象间预测编码时，在存储在图象存储器中的该I-图象中的该误差就将扩散到P-图象和通过预测编码从其获得的B-图象中去。误差不断累积直到该图象被没有这种误差的一新的I-图象取代为止。

误差累积如图3所示。在图3中，如果在译码I-图象时的失配误差是EI、在译码P-图象P1时的失配误差是EP1，则在再现的P-图象P1中的误差的值就是EI＋EP1。还有，当在译码P-图象P2时的失配误差是EP2，则在再现的P-图象P2中的误差的值就是EI＋EP1＋EP2。即使单个失配误差很小，但这些误差的逐渐累积将形成较大的误差。

由在压缩器和扩展器的MPEG译码器中使用的IDCT处理产生的失配误差可划分为两种截然不同的种类：

类型(1)：来自于不足的运算精度的误差。

类型(2)：来自于舍入时的系统差别的误差。

MPEG标准给出了对于运算精度的要求。但是，这一要求尚不是如此严格，以致它能够保证不出现失配误差。因此，在它们的运算精度满足MPEG要求的IDCT设备之间会出现类型(1)的失配误差。

IDCT处理的输出是整数。因此，在利用实数完成了IDCT处理之后，处理结果必须舍入成整数。一般来说，处理结果被舍入到最接近的整数。但是，当处理结果是*.5时就出现了问题，这时*是任何整数。MPEG标准没有规定*.5的处理结果应如果舍入。一些IDCT设备将*.5往上舍入，其它IDCT设备将*.5往下舍入。此外，还有往上舍入或往下舍入取决于处理结果的正负号的情况。来自刚刚所述的系统舍入误差的失配误差是类型(2)失配误差。

类型(1)失配误差与类型(2)失配误差的不同之处在于类型(1)误差的出现是随机的而类型(2)误差是非偶然的。因为类型(1)误差是随机的，所以正的误差和负的误差以大体上相等的概率出现。因此，当在较长的时间内进行预测编码时，可以假定类型(1)失配误差将抵消。

另一方面，由于类型(2)失配误差是非偶然的并且是IDCT处理本身所固有的，这种误差总是具有相同的极性。因此，当在较长的时间内进行预测编码时，失配误差将在一个方向上累积。虽然每一类型(2)失配误差只是+1或-1，但是，如果许多失配误差在一个方向上累积，则累积的失配误差将很大。

虽然类型(1)失配误差暂时地产生，但由于它随着时间抵消，类型(1)误差相对也是不成问题的。另一方面，由于类型(2)失配误差在一个方向上累积，所以类型(2)失配误差是成问题的。因此需要防止累积的类型(2)失配误差产生。

已建议在MPEG1系统中进行优先于IDCT处理的处理以便防止类型(2)失配误差产生。除了图象内编码图象的宏块(“内宏块”)的分量(0，0)的变换系数外，该处理将所有分量的变换系数设置为奇数值。在内宏块中，分量(0，0)是DC分量。例如，如图4所示，分量(0，1)、(7，1)、(2，3)、(5，3)、(1，5)、(6，5)、(3，7)和(4，7)的变换系数开始都是568。由于这是一偶数，预处理就将这些系数的值设置为奇数值，例如567。当对预处理的变换系数施加IDCT处理时，小数结果决不会出现。

由于内宏块的DC分量对于从压缩运动图象信号获得的图象的外观是非常重要的，所以它的精度只限为8位。它不被转换为奇数值，因为这将降低这一重要分量的精度。另一方面，对在变换利用图象间编码进行编码的图象的一宏块(“非内宏块”)时获得的所有变换系数，进行类似于对内宏块的除了DC分量外的分量的变换系数所进行的处理，以便将变换系数只限制为奇数值。

将要进行IDCT处理的变换系数的值全都设置为奇数值的处理称为奇数化处理。

通过进行奇数化处理，在压缩器和扩展器中的IDCT处理都将以共同的规则进行舍入。这就将有可能在不同的扩展器之间保持一致的图象质量。

但是，因为IDCT处理仍然产生*.5的结果，这时*表示整数，所以不管上述奇数化处理，上述累积的类型(2)失配误差仍然在MPEG处理器中出现。作为一实例，以下利用在MPEG系统中使用的两维8×8IDCT说明产生*.5结果的情况。两维8×8IDCT由以下方程表示：

f (x, y) = \frac{1}{4} Σ_{u = 0}^{7} Σ_{v = 0}^{7} C (u) C (v) F (u, v) \cos (\frac{(2 x + 1) uxπ}{16}) \cos (\frac{(2 y + 1) vxπ}{16})

u，v，x，y＝0，1，...，7 …(1)

C (u), C (v) = \frac{1}{\sqrt{2}} (u, v = 0)

＝1(u，v≠0)

在以上方程中，F(u，v)表示须进行两维IDCT的DCT系数。在方程(1)中，IDCT的每一输出值是实数，即有理数或无理数。因为*.5是一有理数，所以使IDCT的输出值为无理数将阻止累积失配误差产生。另一方面，当输出值是有理数时，该输出值就可能是*.5。

DCT系数F(0，0)、F(0，4)、F(4，0)、F(4，4)是特殊的DCT系数。当任一这些DCT系数具有非零值时，IDCT的输出值就是有理数。在这种情况下，IDCT的输出值由方程(2)表示。

f (x, y) = \frac{1}{4} F (0, 0)

f (x, y) = \frac{1}{4 \sqrt{2}} F (0, 4) \cos \frac{2 y + 1}{4} π

f (x, y) = \frac{1}{4 \sqrt{2}} F (4, 0) \cos \frac{2 x + 1}{4} π

f (x, y) = \frac{1}{4} F (4, 4) \cos \frac{2 x + 1}{4} π \cos \frac{2 y + 1}{4} π

其中

\cos \frac{2 x + 1}{4} π = &PlusMinus; \frac{1}{\sqrt{2}} - - - - - - - - - - (2)

因此，在只有特殊DCT系数F(0，0)、F(0，4)、F(4，0)、F(4，4)中的一个具有为4的倍数而不是8的倍数的非零值时，输出值才等于*.5。

当四个特殊DCT系数是仅有的非零值系数时，IDCT的输出值由方程(3)表示。

f (x, y) = \frac{1}{4} F (0, 0) + \frac{1}{4 \sqrt{2}} F (0, 4) \cos \frac{2 y + 1}{4} π + \frac{1}{4 \sqrt{2}} F (4, 0) \cos \frac{2 x + 1}{2} π

+ \frac{1}{4} F (4, 4) \cos \frac{2 x + 1}{4} π \cos \frac{2 y + 1}{4} π - - - - - - - - - (3)

根据x和y的不同组合，方程(3)中的f(x，y)可以具有以下值：

\frac{1}{8} [F (0, 0) + F (0, 4) + F (4, 0) + F (4, 4)]

\frac{1}{8} [F (0, 0) + F (0, 4) - F (4, 0) - F (4, 4)]

\frac{1}{8} [F (0, 0) - F (0, 4) + F (4, 0) - F (4, 4)] - - - - \cdot (4)

\frac{1}{8} [F (0, 0) - F (0, 4) - F (4, 0) + F (4, 4)]

因此，当四个特殊系数的值使得在方程(4)中表示的任一表达式是4的倍数而不是8的倍数时，就将出现*.5的结果。

因此，当四个特殊系数具有非零值时，IDCT的输出值等于*.5的概率就较大。

除了刚刚讨论的四个特殊系数外，具有非零值的各个对称的DCT系数对也能够产生*.5的输出值：

(1)当系数对X(2n＋1，2m＋1)、X(2m＋1，2n＋1)具有同一非零值并且该值是4的倍数而不是8的倍数时，或者

(2)当系数对X(2n＋1，2n＋1)、X(8－2n－1，8－2n－1)具有同一非零值并且该值是4的倍数而不是8的倍数时。

在上述表达式中，X(i，j)是两维8×8 DCT一个分量的变换系数。

当实际运动图象信号被与MPEG系统相应的压缩器压缩时，非零DCT系数通常以刚刚所述的形式被产生，它们会使IDCT输出值等于*.5。但是，四个特殊系数的值多半时间是非零的。

由于*.5结果的较通常的原因是使四个特殊系数的值为非零的DCT系数的形式，所以根据四个特殊系数防止失配误差产生就基本上减小了失配误产生的概率。

在MPEG1中对内宏块和非内宏块进行逆量化的处理方法如图5所示。在图5中，QAC(i，j)是第(i，j)个DCT系数，Wi(i，j)是加权矩阵的第(i，j)个元素，mquant是量化系数，rec(i，j)是第(i，j)个逆量化DCT系数。该处理方法用C编程语言的句法来说明。该语言的句法由Herbert Schildt利用Turbo C来规定，具体见第83-87页，Osborne McGraw Hill出版社(1988)。

量化DCT系数被逆量化，然后对获得的DCT系数进行IDCT处理。但是，在MPEG1中，具有偶数值的DCT系数将加上+1或-1，以便保证被进行IDCT处理的DCT系数都具有奇数值。由于这一操作，当例如只有四个特殊系数中的一个F(0，0)具有非零值时，如果这样处理DCT系数，使它们都具有奇数值，则因为失配误差在F(0，0)是4的倍数但不是8的倍数时出现，所以当对DCT系数进行IDCT处理时，结果就不会等于*.5。类似地，当只有其它四个特殊系数F(0，4)、F(4，0)、F(4，4)中的一个具有非零值时，失配误差将不会出现。但是，如图4所见的那样，当四个特殊系数的多个具有非零值时，或者如在上述情形(1)和(2)那样，出现对称排列的系数对时，使所有DCT系数为奇数值将不能使失配误差不出现。

因此，当两个或多个DCT系数具有非零值时，MPEG1的奇数化处理将不能防止累积失配误差出现。此外，由于变换系数不允许具有偶数值，所以MPEG1的奇数化处理将量化变换系数的分辨率减少一半。这就降低了图象质量。如果需要较高的图象质量，这就是一个问题。显然需要比在MPEG1中提出的方法更好的防止累积失配误差出现的方法。

考虑到已有技术的上述问题，本发明的目的是提供当对变换系数进行逆正交变换时能够有效地防止累积失配误差产生并且不降低变换系数的分辨率的方法和设备。

本发明的目的尤其是提供有效地解决了失配误差问题的对变换系数进行逆正交变换的方法和设备。

本发明的目的尤其是提供在对变换系数块进行逆正交变换之前对该变换系数块进行预处理，因此当该变换系数块被逆变换时防止了舍入误差的方法和设备。

此外，本发明的目的是提供运动图象信号压缩器、已压缩运动图象信号扩展器以及用于在其中消除了失配误差的压缩运动图象信号的记录介质，并且提供尽可能防止失配误并造成图象质量恶化的措施。

本发明有效地和容易地防止了通常的方案不能够防止的失配误差。

因此，本发明提供了对一组变换系数进行处理以便提供一组供逆正交变换处理的无误差的变换系数的方法。该组无误差的变换系数在进行逆正交变换时免除了舍入误差。在该方法中，在该组中的变换系数被求和。判断该和的奇偶性(即该和是奇数还是偶数)。当判断和的奇偶性为偶数时，在该组中的一个变换系数的奇偶性被反相，以便提供奇偶反相的变换系数。该奇偶反相的变换系数使和的奇偶性为奇数。最后，包括奇偶反相的变换系数的该组变换系数被作为无误差变换系数组。

本发明还提供了对一组变换系数进行预处理以便提供一组供逆正交变换处理的无误差的变换系数的设备。该组无误差的变换系数在进行逆正交变换时免除了舍入误差。该设备包括一累加器。该累加器接收在该组中的每一个变换系数并提供一和值。奇偶判断电路从累加器接收该和值并判断该和的奇偶性。奇偶反相电路在奇偶判断电路判断该和的奇偶性为偶数时启动，并反相一个变换系数的奇偶性，以便提供奇偶反相的变换系数。该奇偶反相的变换系数使和的奇偶性为奇数。最后，一电路将包括奇偶反相的变换系数的该组变换系数作为无误差变换系数组来提供。

本发明还提供不产生舍入误差地对一组变换系数进行逆正交变换的方法。每一变换系数由一个二进制数来表示。在该方法中，确定在该组中的每一变换系数的最低有效位。对最低有效位为1的变换系数进行计数，提供一计数值。判断该计数值以便确定其何时为一偶数。当该计数值被判断为一偶数时，就改变一个变换系数以便提供一改变的变换系数。该改变的变换系数使计数值为奇数。最后，对包括该改变的变换系数的该组变换系数进行逆正交变执

本发明还提供不产生舍入误差地对一组变换系数进行逆正交变换的设备。该设备包括对变换系数求和以便提供一和值的电路和判断该和值的奇偶性的奇偶判断电路。和奇数化电路在奇偶判断电路判断和的奇偶性为偶数时启动，并反相一个变换系数的奇偶性以便提供一奇偶反相的变换系数。该奇偶反相的变换系数使和的奇偶性为奇数。最后，逆正交变换电路从该和奇数化电路接收包括该奇偶反相的变换系数的该组变换系数。

本发明还提供不产生舍入误差地对一组变换系数进行逆正交变换的设备。该设备包括一最低有效位判断电路，用于判断每一变换系数的最低有效位的状态。计数电路通过对那些被最低有效位判断电路判断为具有最低有效位1的变换系数进行计数而提供一计数值。计数判断电路判断计数电路的计数值何时为偶数。最后，计数奇数化电路在计数判断电路判断计数值为偶数时启动，改变一个变换系数，提供一改变的变换系数。该改变的变换系数使计数值为奇数。最后，逆正交变换电路从计数奇数化电路接收包括该改变的变换系数的该组变换系数。

本发明还提供用于压缩运动图象信号的设备。运动图象信号包括图象，每一图象被分为图象块。该设备包括通过利用基准图象的匹配块对运动图象信号的图象块进行预测编码以便形成差别块的预测编码器。差别块编码器压缩来自预测编码器的差别块以便形成压缩运动图象信号。差别块编码器包括对来自预测编码器的差别块进行正交变换以便提供变换系数块的正交变换电路和对来自正交变换电路的变换系数块进行量化以便提供压缩信号块的量化器。从压缩信号块获得压缩运动图象信号。

该设备还包括本地译码器，该本地译码器在压缩信号块被逆正交变换时不产生舍入误差地扩展来自差别块编码器的压缩信号块以便提供恢复差别块。本地译码器包括对来自差别块编码器的压缩信号块进行逆量化以便提供恢复变换系数块的逆量化器。累加器对来自逆量化器的在每一块变换系数中的恢复变换系数求和以便提供一和值，该和值的奇偶性由奇偶判断电路来判断。和奇数化器在奇偶判断电路判断该和的奇偶性为偶数时启动，以便反相在该块中的一个恢复的变换系数的奇偶性以便提供使该和为奇数的奇偶反相的变换系数。最后，逆正交变换电路从和奇数化装置接收包括该奇偶反相的变换系数的恢复变换系数块。逆正交变换电路提供恢复的差别块。

该设备还包括预测译码器，该预测译码器对来自本地译码器的恢复差别块进行预测译码以便再现相应于运动图象信号块的图象块。最后，该设备包括图象存储器，该图象存储器将来自预测译码器的被再现的图象块作为被再现的图象的块进行存储，以便用作对运动图象信号的其它图象进行预测编码的基准图象。

在刚刚所述的设备中，在本地译码器中的累加器、奇偶判断电路以及和奇数化器可被最低有效位确定电路、计数器和计数判断电路所代替，最低有效位确定电路确定每一恢复的变换系数的最低有效位，计数器通过对在每一块中最低有效位为1的恢复变换系数进行计数提供计数值而计数判断电路判断计数器的计数值何时为偶数，计数奇数化电路在计数判断电路判断计数值为偶数时启动，改变在该块中的一个恢复变换系数以便提供使计数值为奇数的改变的变换系数。

本发明还提供对已压缩运动图象信号进行扩展以便提供运动图象输出信号的设备。已压缩运动图象信号包括每一个都表示运动图象输出信号的一幅图象的那些信号部分。这些信号部分包括可变长编码的压缩信号块。该设备包括对可变长编码的压缩信号块施加逆可变长编码以便提供压缩信号块的逆可变长编码器。

译码器在压缩信号块被逆正交变换时不产生舍入误差地对来自逆可变长编码器的信号块进行压缩以便提供恢复差别块。该译码器包括对来自差别块编码器的每一压缩信号块进行逆量化以便提供恢复变换系数块的逆量化器。累加器对来自逆量化器的在变换系数块中的恢复变换系数求和以便提供一和值，该和值的奇偶性由奇偶判断电路来判断。和奇数化器在奇偶判断电路判断该和的奇偶性为偶数时启动，反相在该块中的一个恢复变换系数的奇偶性以便提供使该和的奇偶性为奇数的奇偶反相的变换系数。逆正交变换电路从和奇数化器接收包括该奇偶反相的变换系数的恢复变换系数块并提供恢复差别块。

该设备还包括对来自译码器的恢复差别块进行预测译码的预测译码器和将来自预测译码器的实现再现的图象块作为被再现的图象的块进行存储的图象存储器。被再现的图象被用作对运动图象信号的其它图象进行预测编码的基准图象。最后，该设备包括从图象存储器读出运动图象输出信号的电路。

在刚刚所述的扩展器设备中，在译码器中的累加器、奇偶判断电路以及和奇数化器可被确定每一恢复变换系数的最低有效位的最低有效位确定电路、通过对在这一块中最低有效位为1的恢复变换系数进行计数提供计数值的计数器以及判断计数器的计数值何时为偶数的计数判断电路来代替，计数奇数化电路在计数判断电路判断计数值为偶数时启动，改变在该块中的一个恢复变换系数以便提供使计数值为奇数的改变的变换系数。

本发明还提供对运动图象信号进行压缩以便提供压缩运动图象信号的方法。在该方法中，对运动图象信号块施加预测编码和正交变换处理，以便提供可从其中获得压缩运动图象信号的变换系数块。在施加逆正交变换处理和预测译码之前，变换系数块的和被奇数化以便提供在对运动图象信号的其它图象进行预测编码时用作基准图象的再现图象块。

本发明还提供对运动图象信号进行压缩以便提供压缩运动图象信号的方法。在该方法中，检测在运动图象信号的图象块和作为基准图象的再现图象信号块之间的运动，根据检测的运动给基准图象施加运动补偿，以便获得基准图象的匹配块。基准图象的匹配块被用来对运动图象信号块进行预测编码以便提供差别块。差别块被进行正交变换以便提供变换系数块。通过进行量化和可变长编码从变换系数块获得压缩信号。在对变换系数块施加逆正交变换处理以便提供恢复差别块之前，每一变换系数块的和被奇数化，以便防止在逆正交变换处理中的舍入误差。最后，对恢复差别块进行预测译码，以便提供在对运动图象信号的其它图象进行预测编码时用作基准图象的再现图象的图象块。

最后，本发明提供在其上记录了表示运动图象的压缩运动信号的记录介质。通过对运动图象块进行预测编码和正交变换处理从运动图象信号中获得压缩运动图象信号，以便提供从其中能获得压缩运动图象信号的变换系数块。在对变换系数块进行逆正交变换处理和预测译码之前，变换系数块的和被奇数化，以便提供在对运动图象信号的其它图象进行预测编码时用作基准图象的再现图象块。

现在描述本发明防止累积失配误差的方式。

方程(4)指出，当方程中的表达式产生(2n＋1)/2的结果时(这里n是任意整数)失配就出现。

方程(4)可概括如下：

f (x, y) = \frac{1}{8} ACC

其中ACC是所有系数之和。最经常的失配模式是：

f (x, y) \frac{1}{8} ACC = (2 n + 1) / 2 = \frac{1}{8} (4 * (2 n + 1))

由此可见，如果使ACC为奇数，失配误差就决不会出现。

因此，本发明的方案是对DCT系数进行逆量化，然后在进行IDCT处理之前计算DCT系数的和。如果DCT系数之和为偶数值(即和的奇偶性为偶数)，就改变DCT系数中的一个的奇偶性，使DCT系数之和为奇数值(即使和的奇偶性为奇数)。改变仅仅一个DCT系数的奇偶性就足以使DCT系数之和为奇数。此外，可以改变对IDCT的输出值影响最小的系数的奇偶性。换句话说，本发明通过在IDCT处理之前检查DCT系数之和的奇偶性，并且在和的奇偶性为偶数的情况下改变一个DCT系数的奇偶性，使DCT系数之和为奇数就有效地防止了失配误差的产生。

根据本发明，必须强调，改变仅仅一个DCT系数的奇偶性就足以使DCT系数之和为奇数。MPEG1使所有系数奇数化，这就将要进行IDCT处理的DCT系数的分辨率减少了一半。另一方面，本发明的失配误差防止方法以这样的方式使DCT系数之和奇数化，即不显著地降低IDCT输入和输出值的精度。当将本发明的方法应用于运动图象信号压缩器、已压缩运动图象信号扩展器或者传送压缩运动图象信号的设备时，图象质量的恶化将减至最小。

此外，当将本发明的方法应用于MPEG系统时，与已有技术中的最小量化步长2相比，最小量化步长可以为1。

图1是表示在MPEG系统中的常用运动图象信号压缩器设备的结构的方框图；

图2是表示在MPEG系统中的常用运动图象信号扩展器设备的结构的方框图；

图3表示运动图象信号在MPEG系统中被压缩的顺序；

图4示出DCT系数值的实际例子；

图5是在通常的MPEG1系统中对内宏块和非内宏块进行逆量化的处理步骤；

图6是表示本发明的运动图象信号压缩器设备第一实施例的结构的方框图；

图7说明如何利用Z字形扫描阅读一组DCT系数；

图8是图6所示的奇数化电路14第一实用实施例的方框图；

图9是说明图8所示和奇数化电路的运行的流程图；

图10A是图6所示奇数化电路第二实施例的方框图；

图10B说明图6所示奇数化电路第二实施例的变化；

图11是表示图8所示奇偶反相器第一实施例的方框图；

图12是说明上述奇偶反相器第二实施例的运行的流程图；

图13是上述奇偶反相器第二实施例的方框图；

图14是说明上述奇偶反相器第三实施例的运行的流程图；

图15是上述奇偶反相器第三实施例的方框图；

图16是说明上述奇偶反相器第四实施例的运行的流程图；

图17是上述奇偶反相器第四实施例的方框图；

图18是图6所示的奇数化电路第三实施例的方框图；

图19是表示本发明的压缩运动图象信号扩展器设备第一实施例的结构的方框图；

图20是在图19所示压缩运动图象信号扩展器设备中的逆量化器以及和奇数化器的方框图；

图21是说明上述逆量化器以及和奇数化器的运行的时序图；

图22是表示本发明的运动图象信号压缩器设备第二实施例的结构的方框图；

图23是表示在图22所示运动图象信号压缩器设备第二实施例中的和奇数化电路第一实施例的方框图；

图24是表示在图22所示运动图象信号压缩器设备第二实施例中的和奇数化电路第二实施例的方框图；

图25是表示在图22所示运动图象信号压缩器设备第二实施例中的和奇数化电路第三实施例的方框图；

图26是表示在图23-25所示和奇数化电路中的奇偶反相器的实施例的方框图；

图27表示对图26所示奇偶反相器的第一种修改；

图28表示对图26所示奇偶反相器的第二种修改；

图29表示对图26所示奇偶反相器的第三种修改；

图30是表示本发明的压缩运动图象信号扩展器设备第二实施例的结构的方框图。

现在参看附图描述逆离散余弦变换方法、逆余弦变换设备、运动图象信号压缩器设备、已压缩运动图象信号扩展器设备、记录介质以及传送设备的最佳实施例。

本发明在结合了运动补偿预测编码和离散余弦变换(DCT)处理的混合编码系统中应用。在“国际电报和电话咨询委员会(CCITT)”的ISO-IEC/JTC1/SC2/WG11(常称为MPEG)的H.261中描述了这样的混合编码系统，“CCITT”是颁布特别用于压缩运动图象信号以及用于压缩运动图象以便存储在记录介质上的标准的国际委员会。MPEG混合编码系统的基本结构是众所周知的。WG11的报告包括了其中所用术语的有用的术语汇编。

运动补偿预测编码是通过利用运动图象信号在时域中的相关性减少运动图象信号的冗余的方法。当前图象(即正在被编码的图象)的运动补偿预测是利用作为基准图象的运动图象的另一已译码图象来进行的。得到的运动补偿预测误差与运动矢量和预测模式等一起被包括在压缩信号之中。这就显著地减少了在压缩运动图象信号中的表示当前图象所需的信息量。

通过利用了构成运动图象的每一图象的空间相关性的信号压缩器来压缩运动补偿预测误差信号。不同的信号压缩器一般包括正交变换电路，例如DCT电路和量化器。DCT是通过图象的图象内(场或帧)的两维相关性将信号功率集中在特定的频率分量中的正交变换形式。这样一来，只有集中的系数被直接地或者在附加的压缩之后被包括在压缩信号中。这就进一步减少了在压缩运动图象信号中的表示当前图象所需的信息量。

可以在运动图象信号的帧之间进行图象间运动补偿预测编码。或者，如果运动图象信号是隔行扫描信号，可以在场之间进行运动补偿预测编码。此外，根据运动图象信号的性质，图象间运动补偿预测编码可以适应性地在帧间编码和场间编码之间转换。

1.第一实施例

应用了本发明的运动图象信号压缩器设备的实用结构如图6所示。在图6所示的设备中，运动图象信号被划分为图象，并且逐个图象地被压缩。每一图象被划分为图象块，并且逐块地被压缩。正在被压缩的图象块称为当前图象块。当前图象块是一组称为当前图象的图象块。

通常为视频信号的运动图象信号输入到第一图象存储器组2，运动明信号的多个图象暂存在该图象存储器组中。存储控制器3控制从第一图象存储器组2和第二图象存储器组4读出图象。存储控制器3还将片启动信号SS和宏块启动信号BS传送给片/宏块计数器5。存储器控制器在从第一图象存储器组2读出的每一图象(例如当前图象)片和每一图象(例如当前图象)宏块的同步下分别传送这些信号用于压缩。一片就是覆盖图象宽度的一水平行块。

运动预测器6通过在当前图象块和存储在第一图象存储器组2中的在先图象和在后图象的多个块之间进行块匹配而进行运动预测。块匹配是利用例如16×16象素的块来进行的。由存储器控制器3产生的运动预测基准图象指示信号选择存储在第一图象存储器组2中的在先图象和在后图象的块来与当前块进行块匹配。运动预测器6然后将在第一图象存储器组2中的在先图象和在后图象中的一块的位置作为运动矢量MV传送给运动补偿器7，对于该位置，该块和当前图象块之间的差，即运动预测误差为最小。

运动补偿器7响应运动矢量MV使存储在第二图象存储器组4中的每一再现图象的一块成为读出的潜在匹配块。屯在再现图象中的读出潜在匹配块的位置由运动矢量MV来规定。来自存储器控制器的运动补偿基准图象指示信号然后将从第二图象存储器组4读出的潜在匹配块之一选作当前块的匹配块。存储在第二图象存储器组4中的再现图象是通过利用差别块编码器9对量化DCT系数进行本地译码而被再现的图象。

通过运动补偿基准图象指示信号从其中选择匹配块的再现图象取决于当前图象的预测模式。在前向预测模式中，从前面的再现图象选择匹配块。在双向预测模式中，从前面的再现图象和后面的再现图象选择匹配块，或者可以通过对前面的再现图象和后面的再现图象的块进行线性运算(例如平均值计算)产生匹配块。最后，当当前图象以图象内编码模式被编码时，即图象无预测地被编码时，在其中所有象素值被设置为零的零块被用作匹配块。从第二图象存储器组4读出的匹配块被适应性地修改，以便为运动图象信号的每一块选择最佳匹配的匹配块。

运动补偿器7通过首先计算在当前图象块和在不同预测模式中产生的潜在匹配块之间逐个象素之差的绝对值之和为每一图象选择预测模式。然后运动补偿器选择使该和为最小的预测模式。运动补偿器将表示选择的预测模式的预测模式信号MM传送给以下将要描述的可变长编码器17。运动补偿器7还使第二图象存储器组4将用于被选择的预测模式的匹配块S2传送给差产生电路8。

差产生电路8还接收从第一图象存储器组2读出的运动图象信号的当前图象块S1，并计算在当前图象决S1和匹配块S2之间的逐个象素之差。差产生电路将得到的差别块S3传送给差别块编码器9。差别块编码器9压缩差别块S3，形成量化变换系数块SC。量化变换系数块SC输入到本地译码器10，在本地译码器10中被扩展以便提供恢复差别块S4。运动图象信号压缩器设备中的本地译码器10具有类似于以下将要描述的压缩运动图象信号扩展器设备的结构，但在细节上有区别。

现在描述差别块编码器9和本地译码器10。

如图6所示，差别块编码器9包括DCT电路11和量化器12。DCT电路11利用DCT处理对来自差别块产生电路8的差别块S3进行正交变换。DCT电路11将得到的DCT系数块传送给量化器12。量化器12量化DCT系数块以便提供量化DCT系数块SC。

如图6所示，本地译码器10包括逆量化器13、和奇数化电路14和IDCT电路15。逆量化器13利用量化表来对来自量化器12的量化DCT系数块SC进行逆量化。奇数化电路在DCT系数之和不是奇数时对得到的DCT系数块执行奇偶变换操作。这就在和奇数化的DCT系数块被逆正交变换时防止了失配误差。IDCT电路15对来自奇数化电路14的和奇数化的DCT系数块执行逆离散余弦变换(IDCT)处理，以便提供恢复差别块。

现在描述量化器12所进行的量化。每个8×8DCT系数块被量化。在图象内编码模式中被压缩的图象(I-图象)的每一块称为内宏块。在图象间编码模式中被压缩的每一块称为非内宏块。当内宏块被正交变换时，(0，0)分量的DCT系数就是DC系数。通过用8(当以8位精度进行量化时)、用4(当以9位精度进行量化时)、用2(当以10位精度进行量化时)和用1(当以11位精度进行量化时)除DC系数(带舍入)而对DC系数进行量化。内宏块的DC分量按照以下公式被量化，这些公式用C编程句法来描述：

QDC＝dc∥8(8bits)

QDC＝dc∥4(9bits)

QDC＝dc∥2(10bits) …(5)

QDC＝dc∥1(11bits)

其中dc是DC系数而QDC是量化DC系数。

从对内宏块进行正交变换得到的除DC系数外的DCT系数(“AC分量”)是通过按照以下公式用加权矩阵Wi对DCT系数ac(i，j)进行加权确定量化因子ac^-(i，j)来进行量化的：

ac(i，j)＝(16*ac(i，j))∥Wi(i，j) (6)

加权矩阵Wi的系数如下：

Wi＝8 16 19 22 26 27 29 34

16 16 22 24 27 29 34 37

19 22 26 21 29 34 34 38

22 22 26 27 29 34 37 40

22 26 27 29 32 35 40 48 …(7)

26 21 29 32 35 40 48 58

26 21 29 34 38 46 56 69

因此，利用以下公式，对量化因子ac^-(i，j)进行量化就确定了各个AC系数的量化电平QAC(i，j)。

QAC (i, j) = \frac{{ac}^{-} (i, j) + sign ({ac}^{-} (i, j)) * ((p * mquant) / / q)}{(2 * mquant)} (8)

在上述公式中，p和q是任意固定的整数，例如p＝3和q＝4，mquant是量化系数。

通过按照以下公式用加权矩阵Wn对通过变换非内宏块得到的所有DCT系数进行加权确定量化因子ac^-(i，j)来量化从对图象间编码的宏块(“非内宏块”)进行正交变换得到的DCT系数：

ac^-(i，j)＝(16*(ac(i，j)//Wn(i，j) (9)

加权矩阵Wn的系数如下：

Wn＝16 17 18 19 20 21 22 23

17 18 19 20 21 22 23 24

18 19 20 21 22 23 24 25

19 20 21 22 23 24 25 27

20 21 22 23 25 26 27 28 …(10)

21 22 23 24 25 27 28 30

22 23 24 25 21 28 30 31

23 24 25 21 28 30 31 33

因此，利用以下公式，对量化因子ac^-(i，j)进行量化就确定了AC系数的量化电平QAC(i，j)。

QAc(i，j)＝ac^-(i，j)/(2*mquant)

if(mquant＝odd)

＝(ac^-(i，j)＋1/(2*mquant)

if(mquant＝even AND ac-＜0) …(11)

＝(ac^-(i，j)－1/(2*mquant)

if(mquant＝even AND ac-＞0)

得到的量化电平QAC(i，j)作为上述量化DCT系数块SC被传送给可变长编码器17和本地译码器10。

可变长编码器17对通过量化DCT系数块获得的量化DCT系数块施加可变长编码。可变长编码器17确定在构成每个宏块的四个亮度块中的量化变换系数和各个内宏块的DC系数之间的差。可变长编码器然后利用可变长编码表来对获得的差值进行可变长编码。这一技术利用了四个相邻亮度块之间的高度相关性，这意味着DC系数基本上具有相同的值。可变长编码器17还确定两个色度差别块的量化系数之间的差，并且利用可变长编码表来对获得的差值进行可变长编码。亮度系数的可变长编码表和色度差的可变长编码表是互不相同的。

如图7所示，可变长编码器17从分量(0，0)的DCT系数开始，通过从Z字形的扫描次序读出量化DCT系数块对量化DCT系数块进行可变长编码。因为从DCT处理得到的非零DCT系数通常被集中在(0，0)分量附近，所以以Z字形的扫描次序读出量化DCT系数块。因此，以Z字形的扫描次序读出DCT系数通过增大在每一非零DCT系数之间的相继的零DCT系数读出的行程就提高了可变长编码的效率。

可变长编码器17以Z字形的扫描次序读出DCT系数，并且确定每一非零DCT系数的值(换句话说，电平)，以及在其之前的零DCT系数的个数(换句话说，游程)。这就进行了DCT系数块的两维可变长编码。在编码之后，在该块中的系数用一些游程和电平对来表示。可变长编码器还附加表示是最后的非零DCT系数的非零DCT系数的两位代码EOB。可变长编码器17向地址转换器(未示出)传送最后非零系数Z字形扫描次序的地址。地址转换器将Z字形扫描次序的地址转换为光栅扫描次序的地址EOB_adrs。可变长编码器将地址EOB_adrs传送给和奇数化电路14。

和奇数化电路14将光栅扫描次序的地址EOB_adrs存储在例如图8所示的寄存器25中，以下将对此进行描述。

现在描述逆量化器13。逆量化器13从差别块编码器10接收量化DCT系数块SC，逆量化量化DCT系数块以便提供一组DCT系数。实际上，逆量化器13逆量化利用在公式(12)中定义的处理对内宏块进行正交变换得到的量化DC系数来提供各个DC系数。逆量化器13还逆量化利用在公式(13)中定义的处理对内宏块进行正交变换得到的AC系数。最后，逆量化器13逆量化利用在公式(14)中定义的处理对非内宏块进行正交变换得到的所有量化系数。

rec(0，0)＝8*QDC

rec(0，0)＝4*QDC(9位)

rec(0，0)＝2*QDC(10位) …(12)

rec(0，0)＝1*QDC(11位)

rec(i，j)＝(mquant*2*QAC(i，j)*Wi(i，j))/16

if(QAC(i，j)＝0)

rec(i，j)＝0 …(13)

if(QAC(i，j)＞0)rec(i，j)＝((2*QAC(i，j)＋1)mquant*Wn(i，j))/16

if(QAC(i，j)＜0)rec(i，j)＝((2*QAC(i，j)-1)*mquant*Wn(i，j))/16

if(QAC(i，j)＝0) …(14)rec(i，j)＝0

获得的DCT系数块从逆量化器13传送到和奇数化器14，其一实用实例如图8所示。

和奇数化电路14包括累加器23A、奇偶判断电路21和奇偶反相器28。累加器23A确定接收自逆量化器13的在DCT系数块中的DCT系数之和。奇偶判断电路21判断由累加器23A确定的DCT系数之和是奇数还是偶数，即DCT系数之和的奇偶性是奇还是偶。只有当奇偶判断电路判断DCT系数之和的奇偶性为偶时，奇偶反相器才改变在该块中的至少一个DCT系数的奇偶性，使DCT系数之和的奇偶性为奇，即DCT系数之和被奇数化。这就在IDCT电路15对来自和奇数化电路14的和奇数化的DCT系数块进行逆正交变换时防止了失配误差产生。

计数器20计算从逆量化器13接收的DCT系数的个数，并将获得的计数值coeff-adrs传送给奇偶判断电路21和存储器选择器22。

累加器23A包括加法器23和寄存器24。加法器23将从逆量化器13接收的在DCT系数块中的每一DCT系数与在寄存器24中的该块的已经接收的DCT系数之和相加。寄存器24在对于每一DCT系数块确定了和之后被复位。获得的DCT系数的和从加法器23传至寄存器24和奇偶判断电路21。累加器23A只需要对在块中的DCT系数的最低有效位进行求和，以便提供合适于奇偶判断电路判断DCT系数之和的奇偶性是奇的还是偶的结果。

奇偶判断电路21根据从计数器20接收的计数值coeff-adrs判断在DCT系数块中的DCT系数之和的奇偶性是奇还是偶的。当在该块中的所有DCT系数已经传送到累加器23A时，值coeff_adrs就指出累加器23A已经确定了在该块中的所有DCT系数的和。根据计数值coeff_adrs，奇偶判断电路21判断来自累加器23A的DCT系数之和的奇偶性是奇还是偶的。例如，在两维8×8DCT变换的情形中，当值coeff_adrs指出在该块中的所有64个DCT系数已经传送到累加器23A时，奇偶判断电路21就判断来自累加器23A的DCT系数之和的奇偶性是奇还是偶的。

实际上，例如当每一DCT系数用一个二进制数来表示时，奇偶判断电路21检测从累加器23A接收的DCT系数之和的最低有效位(LSB)。零的LSB表示了和的奇偶性是偶的。在这一情形中，奇偶判断电路21将处理请求信号REQ1传送给奇偶反相器28，使奇偶反相器执行奇偶变换操作。奇偶反相器28根据处理请求信号REQ1改变至少一个(即奇数个)DCT系数的奇偶性，以便奇数化DCT系数的和。另一方面，1的LSB表示了和的奇偶性是奇的。在这一情形中，奇偶判断电路21不提供处理请求信号REQ1，奇偶反相器28不改变在该块中的所有DCT系数的奇偶性。

在所示的实际电路中，来自逆量化器13的DCT系数通过存储器选择器22存储在第一存储器26或第二存储器27中。存储器选择器22根据从计数器20接收的计数值coeff_adrs而启动。因此，例如当存储器选择器22确定在该块中的所有DCT系数已被存储在第一存储器26中时，存储器选择器就指定第二存储器，使得下一块的DCT系数被存储在第二存储器27中。因此，相继的DCT系数块就交替地存储在第一存储器26和第二存储器27中。当在该块中的所有DCT系数已被存储在第一存储器26或第二存储器27中时，存储于该块中的所有DCT系数的存储器就给奇偶反相器28传送存储器满信号FULL1或FULL2。

当奇偶反相器28接收了存储器满信号FULL1或存储器满信号FULL2时，它就给传送了存储器满信号的存储器传送读启动信号RD_EN1或RD_EN2。这就使DCT系数块从产生了存储器满信号的存储器传送到奇偶反相器。根据奇偶判断电路21是否已产生了处理请求信号REQ1，奇偶反相器以两种方式中的一种对从存储器读出的DCT系数块进行操作。当奇偶反相器28接收了处理请求信号REQ1时，它就反相在一块中的某一DCT系数的LSB，例如反相Z字形扫描次序中的最后非零系数。奇偶反相器利用存储在寄存器25中的其奇偶性可被反相的DCT系数的地址识别其奇偶性可被反相的DCT系数。例如，图8显示了输入到比较器62的最后非零系数的地址EOB_adrs。因此，在这一例子中，其奇偶性可被反相的DCT系数是最后非零系数。当奇偶反相器28反相了其奇偶性可被反相的DCT系数的奇偶性时，在该块中的全部非零系数之和的奇偶性就成为奇的。奇偶反相器28将除了其LSB被反相的DCT系数外的所有DCT系数传送给IDCT电路15，它们的LSB的状态不改变。奇偶反相器28还给IDCT电路传送其奇偶性可被反相的DCT系数，它的LSB状态取决于奇偶反相器是否接收了请求处理信号REQ1。

可通过使用按照例如图9所示的流程图运行的计算机或数字信号处理器来提供奇偶反相器28。在这一例子中，其奇偶性可被反相的DCT系数是最后非零系数。在步骤S1中，奇偶反相器28根据地址EOB adrs判断正在被处理的DCT系数是否是其奇偶性可通过反相其LSB而被反相的DCT系数。如果步骤S1的结果是“是”，执行就到达步骤S2。否则，执行就到达步骤S5，这将在下面说明。

在步骤S2，奇偶反相器28确定是否已接收到处理请求信号REQ1。如果步骤S2的结果是“是”，就表明已接收到处理请求信号REQ1，执行到达步骤S3。否则，没有接收到处理请求，执行到达步骤S5。

在步骤S3，奇偶反相器28反相其奇偶性可被反相的DCT系数的LSB以便反相它的奇偶性，并由此改变DCT系数之和的奇偶性。执行到达步骤S4，奇偶反相的DCT系数被传送给IDCT电路15(图10A)。，执行回到步骤S1，处理下一个DCT系数。

当-正在被处理的DCT系数不是其奇偶性可被反相的DCT系数，或者当其奇偶性将要被反相的DCT系数没有使它的奇偶性被反相时，即当没有接收到处理请求信号REQ1时，执行到达步骤S5。在步骤S5，DCT系数不改变地被传送到IDCT电路15。然后执行回到步骤S1，处理下一个DCT系数。

当DCT系数用二进制补码表示法来表示时，上述LSB就是二进制补码表示法的LSB。另一方面，当DCT系数用正负号和绝对值来表示时，上述LSB就是绝对值的LSB。

和奇数化电路14的结构不限于图8所示的结构。例如，在图10A所示的和奇数化电路中增加了LSB检测器29，并且用异或门30来代替图8所示的和奇数化电路中的加法器23。图10A所示电路中的相应于图8所示电路中的部件的部件用同样的标号来表示，在此不再说明。

在图10A中，LSB检测器29检测在DCT系数块中的每一DCT系数的LSB。异或门30在该块的每一DCT系数和在已被处理的块中的DCT的LSB的存储在寄存器24中的异或逻辑和之间进行异或运算。因此异或门30和寄存器24就获得了在每一块中的DCT系数的LSB的异或逻辑和。异或门30和寄存器24的组合也可被认为对具有1的LSB的DCT系数进行了计数。然后，当在该块中的所有DCT系数已被接收时，异或门30的输出状态就指出具有1的LSB的DCT系数的计数值是奇数还是偶数。当具有1的LSB的DCT系数的计数值为偶数时，奇偶判断电路21然后就发出处理请求信号REQ1。

图10B表示能够代替异或门30和寄存器24的另一结构。在这一结构中，从逆量化器13接收的每一DCT系数的LSB从LSB检测器29传送到与门88。与门只将为1的那些LSB传送给计数器89。计数器在每一块DCT系数的开始处复位，对其接收到的每一为1的LSB进行计数。计数器89的计数值COUNT的LSB被传送给奇偶判断电路21。当每一块结束时，奇偶判断电路确定计数器89的计数值COUNT的LSB的奇偶性。如果计数值COUNT的奇偶性是奇的(即COUNT的LSB是1)，这就表明在该块中有奇数个具有1的LSB的DCT系数，在该块中的DCT系数之和的奇偶性是奇的。另一方面，如果计数值COUNT的奇偶性是偶的(即COUNT的LSB是零)，这就表明在该块中有偶数个具有1的LSB的DCT系数，在该块中的DCT系数之和的奇偶性是偶的。

现在参看图11描述的图8所示和奇数化电路中的奇偶反相器28第一实施例的实用结构。奇偶反相器28包括读出计数器61、地址比较器62、LSB反相器63、与门64、65、67和68、或门66和69，以及反相器71和72。

奇偶反相器28的操作如下。当读出计数器61从第一存储器26或第二存储器27接收到存储器满信号FULL时，它就输出读启动信号RD_EN给第一存储器26或第二存储器27。读启动信号使各个存储器通过标为RDATA的通道顺序地将存在其中的DCT系数块中的DCT系数传送给第一与门67。

存储器满信号FULL还使读出计数器61开始对接收的DCT系数进行计数并且给比较器62提供表示接收的DCT系数的个数的计数值。比较器62将计数值与从寄存器25接收的地址作比较，以便确定第一与门67接收的DCT系数是否是其奇偶性可被反相的DCT系数，即其LSB可被反相的DCT系数。在图11所示的例子中，其奇偶性可被反相的DCT系数是最后非零的DCT系数，由存储在寄存器62中的地址EOB_adrs来识别。当计数值等于其奇偶性可被反相的DCT系数的地址时，本例中为EOB_adrs，比较器62就确认该DCT系数是其奇偶性可被反相的DCT系数，并将其输出状态从0改变为1。

比较器62的输出直接传送给第二与门68，并通过反相器72传送给第一与门67。因此，当计数值不等于地址EOB_adrs时，第一与门67被打开而第二与门电路68被关闭。这样一来，DCT系数无变化地通过第一与门67和或门69到达IDCT电路15。

另一方面，当传送给奇偶反相器28的DCT系数是其奇偶性可被反相的DCT系数，并且计数值等于其奇偶性可被反相的系数的地址时，本例中为EOB_adrs，比较器62的输出就如上所述改变状态。这就关闭了第一与门67而打开了第二与门68。这样一来，通过或门66接收的其LSB被反相的DCT系数就通过第二与门68和或门69被传送给IDCT电路15。

根据处理请求信号REQ1将在通道RDATA上接收的DCT系数传送给第三与门64和LSB反相器63就有选择地将其LSB被反相的DCT系数传送给了IDCT电路15。处理请求信号REQ1从奇偶判断电路21直接传送给第四与门65，并通过反相器71传送给第三与门电路64。LSB的反相器63反相在通道RDATA上接收的每一DCT系数的LSB并将获得的其LSB被反相的DCT系数传送给第四与门65。

处理请求信号REQ1不存在，即处理请求信号在其零状态，表示奇偶性可被反相的DCT系数将要在其LSB不被反相的情况下被传送给IDCT电路。处理请求信号在其零状态打开了第三与门64、关闭了第四与门65。这就将奇偶性可被反相的DCT系数在其LSB无变化的情况下通过第三与门64、或门66、第二与门68和或门69从通道RDATA传送到IDCT电路15。

另一方面，处理请求信号REQ1存在，即处理请求信号在其1收态，表示奇偶性可被反相的DCT系数将要在其LSB被反相的情况下被传送给IDCT电路，以便改变DCT系数之和的奇偶性。处理请求信号在其1状态关闭了第三与门64、打开了第四与门65。这就将奇偶性可被反相的DCT系数在其LSB被反相的情况下从LSB反相器63通过第四与门65、或门66、第二与门68和或门69传送到IDCT电路15。

现在参看图12描述奇偶反相器28的第二实施例。当奇偶反相器28的第二实施例接收了处理请求信号REQ1，它就通过给其奇偶性可被反相的DCT系数加1而奇数化DCT系数的和。

可利用按照图12所示的流程图运行的计算机或数字信号处理器来提供奇偶反相器28的第二实施例。除了在步骤S3执行的操作外，图12所示的流程图类似于图9所示的流程图。在步骤S3，奇偶反相器28的第二实施例通过给其奇偶性可被反相的DCT系数加1而不是反相其奇偶性可被反相的DCT系数的LSB而奇数化DCT系数的和。奇偶性可被反相的DCT系数例如可以是在一块中的最后非零系数，或者在一块中的最高频率分量的DCT系数。

现在参看图13描述奇偶反相器第二实施例的实用电路结构，在该电路中，1被加到其奇偶性可被反相的DCT系数，以便奇数化在DCT系数块中的DCT系数之和。图13所示奇偶反相器的第二实施例类似于图11所示奇偶反相器28的第一实施例。在图13所示电路中的相应于图11所示电路中的部件的部件用相同的标号来表示，在此不再说明。

图13所示奇偶反相器包括代替了图11所示LSB反相器63的+1加法器73。+1加法器给从第一存储器26或从第二存储器27读出的并通过通道RDATA接收的每一DCT系数加1。根据处理请求信号REQ1选择一个被加了1的DCT系数，以便奇数化DCT系数的和。

除了给在通道RDATA上接收的每一DCT系数加1的+1加法器73外，图13所示奇偶反相器的操作与图11所示电路的操作相同。还有，当存在处理请求信号REQ1并检测到其奇偶性可被反相的DCT系数时，被加了1的DCT系数通过第四与门64、或门66、第二与门68和或门69从+1加法器被传送到IDCT电路15。

现在参看图14和15描述奇偶反相器28的第三实施例。

当奇偶反相器的第三实施例接收了处理请求信号REQ1，它就通过用其奇偶性将要被反相的被减了1(当该DCT系数的符号为正时)和被加了1(当该DCT系数的符号为负时)的DCT系数来取代其奇偶性将要被反相的DCT系数以对在一块中的DCT系数之和进行奇数化。这一处理不仅反相了其奇偶性将要被反相的DCT系数的奇偶性，而且减少了这一DCT系数的幅值，即，使奇偶性将要被反相的DCT系数更接近零。施加给奇偶性将要被反相的DCT系数的该处理由以下公式来定义：

if(rec＞0)

rec＝rec－1 …(15)

if(rec＜0)

rec＝rec＋1

其中rec是奇偶性将要被反相的DCT系数。

可利用按照图14所示的流程图运行的计算机或数字信号处理器来提供奇偶反相器28的第三实施例。在步骤S1，奇偶反相器28根据地址EOB_adrs判断DCT系数是否是奇偶性可被反相的DCT系数。例如，奇偶反相器判断DCT系数是否是最后非零的DCT系数。如果步骤S1的结果是“是”，且DCT系数是其奇偶性可被反相的DCT系数，执行就到达步骤S2。否则，即DCT系数不是其奇偶性可被反相的DCT系数，执行到达步骤S8。

在步骤S2，奇偶反相器28确定是否已接收到处理请求信号REQ1。如果步骤S2的结果是“是”，表明已接收到处理请求信号REQ1，执行到达步骤S3。否则，执行到达步骤S8。由于只有在步骤S1获得“是”的结果才能在步骤S2出现“是”的结果，所以在步骤S2的“是”结果表明DCT系数是奇偶性将要被反相的DCT系数。

在步骤S3，奇偶反相器28确定奇偶性将要被反相的DCT系数的极性。如果步骤S3的结果是“是”，表明DCT系数的极性为正，执行就到达步骤S4。否则，DCT系数的极性是零或负，执行到达步骤S6。

在步骤S4，奇偶反相器28从其奇偶性将要被反相的DCT系数减1(即给其加-1)，此后，执行到达步骤S5，奇偶反相的DCT系数输入到IDCT电路15(图10A)。然后执行返回步骤S1，处理下一个DCT系数。

否则，在步骤S6，奇偶反相器28给其奇偶性将要被反相的DCT系数加-1，此后，执行到达步骤S7，奇偶反相的DCT系数输入到IDCT电路15。然后执行返回步骤S1，处理下一个DCT系数。

当DCT系数不是其奇偶性可被反相的DCT系数，或者当其奇偶性可被反相的DCT系数没有使其奇偶性反相时，即当没有接收到处理请求信号REQ1时，执行就到达步骤S8。在步骤S8，DCT系数无变化地输入到IDCT电路15。执行然后回到步骤S1，处理下一个DCT系数。

图15表示奇偶反相器28第三实施例电路结构的实例，在该电路中执行奇偶反相，减小其奇偶性被反相的DCT系数的幅值，亦即，使其奇偶性被反相的DCT系数更接近零。

图15所示奇偶反相器类似于图11所示奇偶反相器28。图15所示电路中的相应于在图11所示电路中的部件的部件用相同的标号来表示，在此不再说明。图15所示奇偶反相器与图11所示奇偶反相器的不同在于它包括代替了LSB反相器63的幅值减小电路80。

幅值减小电路80确定通过通道RDATA从第一存储器26或第二存储器27接收的每一DCT系数的极性。当DCT系数的极性为正时，幅值减小电路从DCT系数中减去1，而当DCT系数的极性为零或负时，它给DCT系数加1。图15所示奇偶反相电路通过从幅值减小电路80选择其奇偶性被反相的DCT系数、并用该幅值已减小、奇偶反相的DCT系数代替其奇偶性将要被反相的DCT系数来奇数化在一块中的DCT系数之和。

幅值减小电路80包括极性判断电路81，该电路直接控制第五与门84，并通过反相器87控制第六与门85。幅值减小电路80还包括分别从在通道RDATA上接收的每一DCT系数减去1和给在通道RDATA上接收的每一DCT系数加1的-1减法器82和+1加法器83。根据极性判断电路81的输出通过第五与门84或第六与门85选择-1减法器82的输出或+1加法器83的输出。与门84和85的输出输入或门86，该或门86将选择的幅值减小的DCT系数提供给第四与门65。当在一块中的DCT系数之和的奇偶性需要反相时，第四与门65选择幅值减小电路80的幅值减小、奇偶反相的输出传送给IDCT电路15，以便代替其奇偶性可被反相的DCT系数。

极性判断电路81判断在通道RDATA上接收的在DCT系数块中的每一DCT系数的极性，并根据DCT系数的极性是正还是负而将其输出犬态置为1或0。当极性判断电路判断DCT系数的极性为正时，极性判断电路的输出就打开第五与门84同时关闭第六与门电路85。这就通过第五与门84和或门86将-1减法器82的输出、即被减了1的DCT系数传送给第四与门65。

另一方面，当极性判断电路81判断DCT系数的极性为负或零时，极性判断电路和的输出就关闭第五与门84同时打开第六与门电路85。这就通过第六与门85和或门86将+1加法器83的输出、即被加了1的DCT系数传送给第四与门65。

第四与门65响应处理请求信号REQ1将来自幅值减小电路80的奇偶反相、幅值减小的DCT系数传送给第二与门68。当比较器62确认在通道RDATA上接收的DCT系数是其奇偶性可被反相的DCT系数时，幅值减小、奇偶反相的DCT系数就按以上参看图11描述的方式从幅值减小电路80被传送给IDCT电路15(图10A)。另一方面，当图15所示奇偶反相器的第三实施例没有接收到处理请求信号REQ1，其奇偶性可被反相的DCT系数就无变化地传送到IDCT电路15。

当要对DCT系数之和进行奇数化时，图15所示奇偶反相器28的第三实施例在其奇偶性将要被反相的DCT系数的极性为正时，通过从该系数减去1而将其奇偶性已被反相的DCT系数传送给IDCT电路15；在其奇偶性将要被反相的DCT系数的极性为零或负时，通过给该系数加1而将其奇偶性已被反相的DCT系数传送给IDCT电路15。这一处理反相了其奇偶性将要被反相的DCT系数的奇偶性、减小了该系数的幅值，并且奇数化了DCT系数的和。

现在参看图16和17描述奇偶反相器28的第四实施例。

当奇偶反相器的第四实施例接收了处理请求信号REQ1，它就通过用其奇偶性将要被反相的被加了1(当该DCT系数的符号为正时)和被减了1(当该DCT系数的符号为负时)的DCT系数来取代其奇偶性将要被反相的DCT系数来对在一块中的DCT系数之和进行奇数化。这一处理不仅反相了其奇偶性将要被反相的DCT系数的奇偶性，而且增大了这一DCT系数的幅值，即，使其奇偶性将要被反相的DCT系数更远离零。施加给其奇偶性将要被反相的DCT系数的该处理由以下公式来定义：

if(rec＞0)

rec＝rec＋1

if(rac＜0) …(16)

rec＝rec－1

其中rec是其奇偶性将要被反相的DCT系数。

可利用按照图16所示的流程图运行的计算机或数字信号处理器来提供奇偶反相器28的第四实施例。在步骤S1，奇偶反相器28根据地址EOB_adrs判断DCT系数是否是其奇偶性可被反相的DCT系数。例如，奇偶反相器判断DCT系数是否是最后非零的DCT系数。如果步骤S1的结果是“是”，即DCT系数是其奇偶性可被反相的DCT系数，执行就到达步骤S2。否则，即DCT系数不是其奇偶性可被反相的DCT系数，执行到达步骤S8。

在步骤S2，奇偶反相器28确定是否已接收到处理请求信号REQ1。如果步骤S2的结果是“是”，表明已接收到处理请求信号REQ1，执行到达步骤S3。否则，执行到达步骤S8。由于只有在步骤S1获得“是”的结果才能在步骤S2出现“是”的结果，所以在步骤S2的“是”结果表明DCT系数是其奇偶性将要被反相的DCT系数。

在步骤S3，奇偶反相器28确定其奇偶性将要被反相的DCT系数的极性。如果步骤S3的结果是“是”，表明DCT系数的极性为正，执行就到达步骤S4。否则，若DCT系数的极性是零或负，执行到达步骤S6。

在步骤S4，奇偶反相器28给DCT系数加1，此后，执行到达步骤S5，奇偶反相的DCT系数输入到IDCT电路15(图10A)。然后执行返回步骤S1，处理下一个DCT系数。

否则，在步骤S6，奇偶反相器28从DCT系数减去1(即给其加-1)，此后，执行到达步骤S7，奇偶反相的DCT系数输入到IDCT电路15。然后执行返回步骤S1，处理下一个DCT系数。

图17表示奇偶反相器28第四实施例电路结构的实例，在该电路中执行奇偶反相，以增大其奇偶性被反相的DCT系数的幅值，亦即，使其奇偶性要被反相的DCT系数更远离零。

图17所示奇偶反相器类似于图11所示奇偶反相器28。图17所示电路中的相应于在图11所示电路中的部件的部件用相同的标号来表示，在此不再说明。图17所示奇偶反相器与图11所示奇偶反相器的不同在于它包括代替了LSB反相器63的幅值增大电路90。

幅值增大电路90确定通过通道RDATA从第一存储器26或第二存储器27接收的每一DCT系数的极性。当DCT系数的极性为正时，幅值增大电路给DCT系数加1，而当DCT系数的极性为零或负时，它从DCT系数中减去1。图17所示奇偶反相电路通过从幅值增大电路选择其奇偶性将要被反相的DCT系数、并用该幅值增大的DCT系数代替其奇偶性将要被反相的DCT系数来奇数化在一块中的DCT系数之和。

幅值增大电路90包括极性判断电路91，该电路直接控制第五与门94，并通过反相器97控制第六与门95。幅值增大电路90还包括分别给在通道RDATA上接收的第一DCT系数加1和从在通道RDATA上接收的每一DCT系数减去1的+1加法器92和-1减法器93。根据极性判断电路91的输出，通过第五与门94或第六与门95选择+1加法器92的输出或-1减法器93的输出。与门94和95的输出输入或门96，该或门96将选择的幅值增大DCT系数提供给第四与门65。当在一块中的DCT系数之和的奇偶性需要反相时，第四与门65选择幅值增大电路90的奇偶反相、幅值增大的输出传送给IDCT电路15，以便代替其奇偶性可被反相的DCT系数。

极性判断电路91判断在通道RDATA上接收的在DCT系数块中的每一DCT系数的极性，并根据DCT系数的极性是正还是负而将其输出状态置为1或0。当极性判断电路判断DCT系数的极性为正时，极性判断电路的输出就打开第五与门94同时关闭第六与门电路95。这就通过第五与门94和或门96将+1加法器92的输出、即被加了1的DCT系数传送给第四与门65。

另一方面，当极性判断电路91判断DCT系数的极性为负或零时，极性判断电路的输出就关闭第五与门94同时打开第六与门电路95。这就通过第六与门95和或门96将-1减法器93的输出，即被减了1的DCT系数传送给第四与门65。

第四与门65响应处理请求信号REQ1将来自幅值增大电路90的奇偶反相、幅值增大的DCT系数传送给第二与门68。当比较器62确认在通道RDATA上接收的DCT系数是其奇偶性可被反相的DCT系数时，DCT系数就按以上参看图11描述的公式从幅值增大电路90被传送给IDCT电路15(图10A)。

另一方面，当图17所示奇偶反相器的第四实施例没有接收到处理请求信号REQ1，其奇偶性可被反相的DCT系数就无变化地传送到IDCT电路15。

当要对DCT系数之和进行奇数化时，图17所示奇偶反相器28的第四实施例在其奇偶性将要被反相的DCT系数的极性为正时，通过给该系数加1而将其奇偶性已被反相的DCT系数传送给IDCT电路15；在其奇偶性将要被反相的DCT系数的极性为零或负时，通过从该系数减去1而将其奇偶性已被反相的DCT系数传送给IDCT电路15。这一处理反相了其奇偶性将要被反相的DCT系数的奇偶性、增大了该系数的幅值，并且奇数化了DCT系数的和。

可以改变图11、13、15和17所示的并按图9、12、14和16所示的流程图运行的奇偶反相器28，使它们通过改变不是按Z字形扫描读出的最后非零DCT系数的DCT系数的奇偶性来奇数化DCT系数的和。例如，在两维8×8DCT变换中，可以改变DC分量的DCT系数、(7，7)分量即最高频率分量的DCT系数、在右上角的(7，0)分量的DCT系数、或者在左下角的(0，7)分量的DCT系数中的一个的奇偶性。特别由于作为最高频率分量的(7，7)分量的DCT系数对图象质量影响较小，所以这一分量特别适合作为其奇偶性可被改变的系数。

在图11、13、15和17所示的奇偶反相器中，通过用DCT系数的地址代替输入到比较器62的地址EOB_adrs，其它的DCT系数可被选作其奇偶性可被改变的DCT系数。另一方面，如果最高频率分量的DCT系数的奇偶性要被改变，读出计数器61和比较器62可省略，存储器满信号FULL可被用来将最高频率分量的DCT系数识别为其奇偶性可被改变的DCT系数。

在另一种选择方案中，图6、8和10所示的和奇数化电路14可确定特定DCT系数，例如(0，0)分量、(4，0)分量、(0，4)分量和(4，4)分量的DCT系数的和。然后，和奇数化电路将执行奇偶反相操作，以便使特定DCT系数的和为奇数。图18表示对图8所示和奇数化电路14的改进。在该电路中，特定DCT系数的和被确定，以便确定奇偶变换是否是必需的。图18所示电路中相应于图8所示电路中的部件的部件用相同标号来表示，在此不再说明。

在图18所示的和奇数化电路中，选择器51中断了逆量化器13和累加器23A之间的导线。选择器51还从计数器20接收计数值coeff_adrs，该计数值表示已从逆量化器13接收的在一块中的DCT系数的个数。

选择器51根据从计数器20接收的计数值coeff_adrs确定从逆量化器13接收的每一DCT系数是否是特定的DCT系数之一，由此是否应被包括在由累加器23A确定的和之中。因此，选择器例如确定计数值coeff_adrs是否是相应于(0，0)分量、(4，0)分量、(0，4)分量或(4，4)分量的值。当选择器51确定该DCT系数是特定DCT系数中的一个，它就将该DCT系数传送给累加器23A。这样一来，图18所示和奇数化电路就确定了在一块中的DCT系数的和，并且在该和的奇偶性为偶的情况下改变至少一个DCT系数的奇偶性，使该和为奇数。图18所示和奇数化电路然后将奇偶被调整的DCT系数块传送给IDCT电路15。

可以用类似于图10A所示方式的方式来改进图18所示的实施例，以便使该电路确定特定DCT系数的LSB的异或逻辑和。通过用图10A所示的LSB检测器29和异或门30代替加法器23来改进图18的电路。

现在参看图6，如上所述，在DCT系数块中的DCT系数从和奇数化电路14被传送到IDCT电路15。来自和奇数化电路的DCT系数之和是一奇数。如果来自逆量化器的DCT系数之和是一偶数，和奇数化电路14就改变至少一个DCT系数的奇偶性，以便奇数化输入到IDCT电路15的DCT系数之和。IDCT电路15施加IDCT处理给在一块中的DCT系数，以便提供差别块S4。恢复差别块输入到加法器16。

加法器16在恢复差别块S4和从第二图象存储器组4接收的匹配块S2之间进行逐个像素的相加。得到的再现图象块S5输入到图象存储器组4，图象存储器组4提供存储在由存储器控制器3指定的图象存储器之一中的一组再现图象。

可变长编码器17对来自差别块编码器9的每一块量化DCT系数SC及该块的运动矢量MV、运动补偿模式MM和量化表数据等施加例如霍夫曼编码等的可变长编码。可变长编码器还将可变长编码的数据与MPEG标准的各个层次的启动代码和首标信息组合在一起，以便形成压缩运动图象信号。

片/宏块计数器5对与从第一图象存储器组2读出的图象的每一片或每一宏块的启动同步的、由存储器控制器3产生的片启动信号SS和宏块启动信号B5进行计数，以便进行处理。当其计数值达到预定值时，片/宏块计数器5就产生启动信号SO，该信号输入到可变长编码器17。

可变长编码器17响应启动信号将压缩运动图象信号输入到输出缓冲器，压缩运动图象信号在输出缓冲器中暂存。然后，以预定的位速率将压缩运动图象信号作为位流从输出缓冲器读出。压缩运动图象信号的位流通过传输通道、或者通过在合适的记录介质、例如光盘上记录压缩运动图象信号的位流而被输入到互补的扩展器中。

该记录介质是记录了利用预测编码和离散余弦变换处理从运动图象信号获得的压缩运动图象信号的记录介质。用作预测编码中的基准图象的每一再现图象的每一块是通过逆量化包括在已压缩运动图象信号中的一块量化DCT系数、奇数化在获得的DCT系数块中的DCT系数之和以及逆正交变换和奇数化的DCT系数块来再现的。

如上所述，本发明的传送设备可以包括本发明的压缩器。

可以设想，在压缩器中的差别块编码器中执行和奇数化操作将更好。和奇数化操作将使被包括在压缩运动图象信号中的每一块量化DCT系数中的DCT系数之和为奇数。可以想到，这样处理压缩运动图象信号将使在扩展器中奇数化DCT系数之和成为不必要的。但是，对于这样的方案，在压缩器中量化DCT系数并在扩展器中逆量化DCT系数之后，进入扩展器中的IDCT电路的DCT系数之和可以不再是奇数。因此，在扩展器的IDCT处理之前必须进行和奇数化处理，以便保证失配误差将不出现。

现在参看图19描述应用了本发明的已压缩运动图象信号扩展器。在图19中，利用传送线路从压缩器接收作为位流的压缩的运动图象信号，或者通过从合适的记录介质，例如光盘再生压缩的运动图象信号。位流输入到输入缓冲器，位流在此暂存，并由此逐个图象地被读入到逆可变长编码器(“IVLC”)32。逆可变长编码器32从压缩的运动图象信号提取MPEG编码各个层次的首标信息，并从首标信息提取图象译码控制信号PH，该信息输入到存储器控制器33。

IVLC32对可变长编码DCT系数块进行逆可变长编码，以便提供包括量化DCT系数的当前块的量化DCT系数块Cb。该量化DCT系数块Cb输入到差别块译码器34。差别块译码器34译码量化DCT系数块Cb，以便提供恢复差别块BS，并将该恢复差别块传送给加法器39。

IVLC32从压缩的运动图象信号提取用于量化DCT系数块Cb的运动矢量MV和运动补偿模式MM，并将它们传送给运动补偿器37。运动补偿器37使恢复差别块BS的匹配块从图象存储器组38被读出。

存储器组包括几个图象存储器，每一个图象存储器存储一幅已再生的图象。匹配块BS是一组存储在一个图象存储器的由运动矢量MV指定的地址处的再生图象。图象存储器组38中的存储了从中读出匹配块的再生图象的图象存储器由存储器控制器33来指定。

如上所述，可通过根据前面的再生图象进行预测、根据后面的再生图象进行预测以及根据对前面的再生图象和后面的再生图象执行逐个象素的线性运算获得的块进行预测而对图象进行编码。最后，图象也可无预测地被编码。这时由图象存储器组38提供的匹配块是零块，即所有象素值被设置为零的块。由图象存储器组38提供的运动补偿的匹配块被适应性地修改，为每一块选择最好的一块匹配块。这一处理是通过利用块尺寸为16×16象素的块来进行的。

由图象存储器组38提供的每一匹配块输入到加法器39。加法器39在从差别块译码器34接收的恢复差别块BS和由图象存储器组38提供的匹配块之间进行逐个象素的相加。这一相加的结果就是再现图象块，它被存储在图象存储器组38的由存储器控制器BS指定的一个存储器中。加法器39产生的再生图象块逐一地存储在选择的图象存储器中，重写了先前存储在该存储器中的再生图象，形成一新的再生图象。

存储在图象存储器组38中的再生图象按照由存储控制器33提供的输出图象指示信号控制的顺序被读出。被读出的图象作为再现运动图象信号被输入到合适的图象显示设备，例如视频监视器。图象显示设备响应再现运动图象信号显示运动图象。

现在参看图19描述差别块译码器34。差别块译码器34包括逆量化器40、和奇数化电路35以及逆离散余弦变换电路36。逆量化器40利用量化表来逆量化从逆可变长编码器32接收的量化变换系数块Cb。和奇数化电路35从逆量化器40接收获得的DCT系数块，并防止失配误差在IDCT电路36所做的IDCT处理中出现。IDCT电路36对来自和奇数化电路35的和奇数化的DCT系数块进行IDCT处理。

图20表示逆量化器40的结构的一实例。逆量化器40的主要部件是游程/电平译码器41、地址计数器47、地址转换器48、选择器49、第一组存储器42、第二组存储器43和逆量化电路(“IQ电路”)46。

游程/电平译码器41从逆可变长编码器32接收量化DCT系数块Cb。游程/电平译码器对在压缩器的可变长编码器中施加给量化DCT系数的游程/电平编码进行译码。得到的量化DCT系数块以Z字形的扫描次序输入到第一组存储器42或第二组存储器43。第一组存储器42和第二组存储器43的每一个存储一个量化DCT系数块。

地址计数器47和地址转换器48分别为第一组存储器42和第二组存储器43产生写地址和读地址。量化DCT系数块交替地写入第一组存储器和第二组存储器、交替地从第一组存储器和第二组存储器读出。每一块量化DCT系数按照由地址计数器47提供的地址以Z字形的扫描次序写入到存储器组中的一个，按照由地址转换器48提供的地址以光栅扫描次序从存储器组读出。写和读之间的不同地址次序将在一块中的量化DCT系数的次序从Z字形扫描次序转换为光栅扫描次序。

地址计数器47产生Z字形扫描次序的写地址。地址转换器48从地址计数器接收Z字形扫描次序的地址，并利用地址转换表将地址转换为光栅扫描次序的地址。由地址计数器47和地址转换器48产生的地址被选择器49选择，以便作为地址adrs1和adrs2传送给第一组存储器42和第二组存储器43。当来自游程/电平译码器41的一块量化DCT系数被写入第一组存储器42或第二组存储器43时，各个地址adrs1和adrs2由地址计数器47通过选择器49以Z字形扫描次序来提供。当一块量化DCT系数从第一组存储器42或第二组存储器43读出到逆量化器46时，各个地址adrs1和adrs2由地址转换器通过选择器49以光栅扫描次序来提供。

当在该块中的所有量化DCT系数已存储在第一组存储器42或第二组存储器43中时，该块DCT系数就以光栅扫描次序被读出到逆量化器(“IQ”)46。IQ46逆量化在该块中的量化DCT系数，并将得到的DCT系数块传送给和奇数化电路35。IQ46进行的逆量化与由在图6所示的运动图象信号压缩器的本地译码器的中的逆量化器13所做的逆量化一样。

当和奇数化电路35确定来自逆量化器40的在DCT系数块中的DCT系数之和的奇偶性是偶的时，它对该块中的至少一个DCT系数进行操作，以便使在该块中的DCT系数之和为奇数。和奇数化电路35将和奇数化的DCT系数块传送给IDCT电路36。和奇数化电路35进行的和奇数化操作与由在图6所示运动图象信号压缩器的本地译码器中的和奇数化电路14所做的和奇数化操作一样。

IDCT电路36对和奇数化的DCT系数块进行IDCT处理，以便提供恢复差别块BS，该恢复差别块BS输入到加法器39。

图20所示逆量化器40的实际运行由图21A至21I所示的时序图来说明。逆可变长编码器32从已压缩运动图象信号提取量化DCT系数块Cb。逆可变长编码器产生图21A所示的事件启动信号EV_EN，它使游程/电平译码器41读出该量化DCT系数块。在该量化DCT系数块Cb中的量化DCT系数被游程/电平编码。

IVLC32还给游程/电平译码器41提供如图21B所示的事件数目信号EVENT_NO。事件数目信号表示在量化DCT系数块Cb中的游程/电平对的个数，即表示游程和电平的信号对的个数。

当游程/电平译码器41接收了事件数目信号EVENT_NO时，对于每一游程/电平对，它就给逆可变长编码器32传送如图21C所示的读出请求信号RE_REQ。每当逆可变长编码器32接收到读出请求信号RE_REQ，它就给游程/电平译码器41传送如图21D和21E所示的一个游程/电平对。因此，IVLC32给游程/电平译码器41传送的游程/电平对的个数相应于它接收的读出请求信号的个数。

游程/电平译码器41对游程/电平编码的量化DCT系数的游程/电平编码进行译码，以便以Z字形扫描次序给第一组存储器42传送如图21G所示的作为WDATA的一块量化DCT系数。与此同时，如图21F所示，地址计数器47对来自游程/电平译码器的量化DCT系数进行计数，并且以Z字形扫描次序通过选择器49给第一组存储器42传送地址信号adrs1，该信号表示每一量化DCT系数的写地址。

当游程/电平译码器41从IVLC32接收了EOB代码，就表示它已接收到最后非零DCT系数，游程/电平译码器就将相应于该EOB代码的量化DCT系数以及所有随后的量化DCT系数置为零，并将这些零DCT系数输入到第一组存储器42。

同样，当游程/电平译码器41接收了EOB代码时，它就给位置寄存器(POS REG)44和45传送如图21H所示的EOB EN信号。该信号向位置寄存器指出已接收到EOB代码。位置寄存器也通过地址转换器48从地址计数器47接收输入到第一和第二组存储器42和43的每一量化DCT系数的地址。当游程/电平译码器接收了EOB代码，由地址计数器47产生的地址就是最后非零系数的地址。EOBEN信号使被转换器48置换为光栅扫描地址的最后非零系数的地址EOB_POS将被写入到存储器组的位置寄存器之中，量化DCT系数块正在写入该存储器组。位置寄存器44和45之一因此就存储了量化DCT系数块的最后非零系数的地址。

当游程/电平译码器41已将整个量化DCT系数块输入到第一组存储器42或第二组存储器43时，地址计数器47就将存储单元切换信号BANK传送给第一组存储器42和第二组存储器43。信号BANK切换存储器组的模式，由此先前处于写模式的第一组存储器被切换到读模式，第二组存储器被切换到写模式。因此，当游程/电平译码器41对下一块量化DCT系数进行译码时，得到的量化DCT系数将被写入到第二组存储器43。信号BANK还切换选择器49，因此在写模式中输入到存储器组的地址是来自地址计数器47的Z字形扫描次序的地址，在读模式中输入到存储器组的地址是来自地址置换器48的光栅扫描次序的地址。

还有，当游程/电平译码器41已将整个量化DCT系数块输入到第一组存储器42时，第一组存储器42就将存储器满信号FULL1传送给逆量化器46。该存储器满信号表示在该块中的所有量化DCT系数已被存储。当IQ46接收到存储器满信号FULL1时，它就将读出请求信号RD_EN传送给第一组存储器42。该读出请求信号使第一组存储器根据由地址置换器48通过选择器49以光栅扫描次序提供的adrs1地址读出存储在其内的量化DCT系数。因此，就从第一组存储器42读出了在该块中的量化DCT系数。根据每一地址读出的DCT系数被传送给逆量化器46。

与在该块中的量化DCT系数从第一组存储器42被读出同时，下一块中的量化DCT系数根据来自地址计数器47的地址以Z字形扫描次序被写入到第二组存储器43。

逆量化器46以类似于在以上参看图6描述的运动图象信号压缩器中的逆量化器13的方式对在量化DCT系数块中的量化DCT系数进行逆量化。获得的DCT系数块输入到和奇数化电路35。

当在该块中的DCT系数之和的奇偶性是偶数时，和奇数化电路35以类似于在上述运动图象信号压缩器中的和奇数化电路14的方式对该块中的至少一个DCT系数进行操作，以便奇数化在该块中的DCT系数的和。获得的和奇数化的DCT系数块输入到IDCT电路36。

例如，和奇数化电路35可访问位置寄存器44和45来确定当前DCT系数是否是Z字形扫描次序的最后非零系数，因此和奇数化电路能够改变该最后非零DCT系数的奇偶性，以便奇数化在该块中的DCT系数之和。另一方面，和奇数化电路35可对最高频率分量的DCT系数进行操作，以便奇数化DCT系数之和。因为最高频率分量对图象质量影响较小，并且没有必要确定哪一个DCT系数是最后非零系数，所以最好是反相最高频率分量的DCT系数的奇偶性。在扫描次序不是Z字形扫描次序的场合中也是如此。

必须强调的是，为了避免失配误差，在运动图象信号压缩器中进行的和奇数化操作必须与在已压缩运动图象信号扩展器中进行的和奇数化操作完全一样。

2.第二实施例

运动图象信号压缩器第二实施例的结构如图22所示。第二实施例是本发明的最佳实施例。图22所示运动图象信号压缩器的和奇数化电路50的结构如图23所示。运动图象信号压缩器第二实施例的相应于在图5所示运动图象信号压缩器第一实施例中的部件的部件用相同的标号来表示，在此不再说明。第二实施例与第一实施例的不同之处在于和奇数化电路50的结构。

在图23详细所示的和奇数化电路50中，计数器20对从逆量化器13接收的DCT系数的个数进行计数，并将获得的计数值coeff_adrs传送给奇偶判断电路21。

累加器23A包括加法器23和寄存器24。加法器23将从逆量化器13接收的在DCT系数块中的每一DCT系数与在该块的存储在寄存器24中的已接收DCT系数的和相加。寄存器24在对每一块DCT系数确定了和之后被复位。获得的DCT系数之和从加法器23传送给寄存器24和奇偶判断电路21。累加器23A只需要对在该块中的DCT系数的最低有效位求和，以便适合于奇偶判断电路判断DCT系数之和的奇偶性是奇还是偶的结果。

奇偶判断电路21根据从计数器20接收的计数值coeff_adrs运行如下。当该计数值表示在该块中的所有DCT系数已被累加器23A求和时，奇偶判断电路21就确定从累加器23A接收的DCT系数之和的奇偶性是奇的还是偶的。例如，在两维8×8DCT变换的情形中，当计数值表示在该块中的64个DCT系数之和已被确定时，奇偶判断电路21就确定从累加器23A接收的DCT系数之和的奇偶性是奇的还是偶的。

实际上，当DCT系数用二进制数来表示时，奇偶判断电路21检测从累加器23A接收的DCT系数之和的最低有效位(LSB)。零的LSB表示了和的奇偶性是偶的。在这一情形中，奇偶判断电路21将处理请求信号REQ1传送给奇偶反相器53，使该奇偶反相器执行奇偶变换操作。奇偶反相器53根据处理请求信号REQ1改变在该块中的至少一个(即奇数个)DCT系数的奇偶性，以便奇数化DCT系数的和。另一方面，1的LSB表示了和的奇偶性是奇的。在这一情形中，奇偶判断电路21不提供处理请求信号REQ1，奇偶反相器53不改变在该块中的所有DCT系数的奇偶性，这是因为DCT系数之和的奇偶性已是奇的。

DCT系数块从逆量化器13不仅传送到累加器23A，而且通过延迟电路52传送到奇偶反相器53。延迟电路52将在该块中的DCT系数延迟一段相应于累加器23A和奇偶判断电路21的处理时间的时间，使得最后的DCT系数、最高频率的系数(例如在8×8DCT变换中的(7，7)分量的DCT系数)与处理请求信号REQ1同时到达奇偶反相器53。

这样一来，奇偶反相器53就将除最高频率的系数外的所有DCT系数原样地传送给IDCT电路15。当奇偶判断电路21没有产生处理请求信号REQ1时，奇偶反相器53也将最高频率的DCT系数原样地传送给IDCT电路。只有当奇偶判断电路21已经产生了处理请求信号REQ1，奇偶反相器53才反相最高频率的DCT系数的LSB，并将该奇偶反相的最高频率的DCT系数传送给IDCT电路15。

因此，当奇偶判断电路21指出在该块中的DCT系数之和的奇偶性是偶的时，奇偶反相器53就对在该块中的最高频率的DCT系数(例如在8×8DCT变换中的(7，7)分量的DCT系数)进行操作。奇偶反相器反相最高频率的DCT系数的奇偶性，并因此奇数化了传送给IDCT电路15的在DCT系数块中的DCT系数之和。因此，在该DCT系数块中的DCT系数之和的奇偶性总是奇的。(7，7)分量的DCT系数是对IDCT的输出值具有最小影响的系数。

现在描述本发明最佳实施例的和奇数化电路50的其它实例。

图24表示的实例用LSB检测器29和异或(EXOR)门30代替图23中的加法器23。图24所示电路中的相应于图23所示电路中的部件的部件用相同的标号来表示，在此不再说明。LSB检测器检测在一块中的每一DCT系数的LSB，EXOR电路30和寄存器24共同确定在该块中的DCT系数的LSB的异或逻辑和。如以上参看图10A和23所描述的那样，该异或逻辑和的奇偶性由奇偶判断电路21来确定。

另一方面，图10B所示的与门88和计数器89可代替图24所示的异或门30和寄存器24。

另一例子如图25所示。在这一例子中，选择器51插在图23所示和奇数化电路50中的逆量化器13和累加器23A之间。图25所示电路中的相应于图23所示电路中的部件的部件用相同的标号来表示，在此不再说明。图25所示电路只确定特定系数，例如(0，0)分量、(4，0)分量、(0，4)分量和(4，4)分量的DCT系数的和来确定和奇数化是否需要。选择器51从计数器20接收计数值coeff_adrs以便确定从逆量化器13接收的每一DCT系数是否是特定系数中的一个，并且因此被求和。当选择器确定该DCT系数是特定系数之一并且被求和时，即计数值coeff_adrs具有相应于例如(0，0)分量、(4，0)分量、(0，4)分量或(4，4)分量的值时，选择器51就将该DCT系数传送给累加器23A。选择器51使图25所示和奇数化电路确定特定系数的和。如果需要的话，奇偶反相器53然后就对特定DCT系数中的至少一个进行操作，使特定DCT系数之和为奇数。和奇数化的DCT系数块然后输入到IDCT电路15。

在另一选择方案中，图25所示的选择器51可插入图24所示电路中的逆量化器13和LSB检测器29之间的线路中。这样改进之后，图24所示的电路将确定由选择器选择的特定DCT系数的LSB的异或逻辑和。

在和奇数化电路50的再一实施例中，当从逆量化器13接收的最后的DCT系数是DC分量的DCT系数时，即当光栅扫描的次序与在以上实施例中的相反时，被施加奇偶反相操作的DCT系数就不是最高频率的DCT分量而是DC分量的DCT系数。

现在参看图26描述奇偶反相器53的实际电路结构的一个例子。奇偶反相器53是上述示于图11的奇偶反相器28的简化型。奇偶反相器53包括LSB反相器63、第三和第四与门64和65、或门66和反相器71。

在奇偶反相器53中，LSB反相器反相从逆量化器13接收的在DCT系数块中的每一DCT系数的LSB。这就反相了每一DCT系数的奇偶性。处理请求信号REQ1通常不存在，所以奇偶反相器通过第三与门64和或门69将每一接收的DCT系数传送给IDCT电路15(图23)。

当在一块中的最高频率的DCT系数被和奇数化电路50(图23)接收时，计数器20的计数值coeff_adrs就向奇偶判断电路21指出奇偶判断电路接收的值是该块中的所有DCT系数的和。作为响应，奇偶判断电路确定DCT系数之和的奇偶性是奇的还是偶的。

当奇偶判断电路21确定在该块中的DCT系数之和的奇偶性是偶的时，它就将处理请求信号REQ1传送给奇偶反相器53。处理请求信号通过延迟电路52与最高频率的DCT系数同时到达奇偶反相器53。处理请求信号REQ1改变第三和第四与门64和65的状态。这就通过第四与门65和或门69将来自LSB反相器63的LSB反相的最高频率的DCT系数传送给IDCT电路15。LSB反相的最高频率的DCT系数输入到IDCT电路以便代替正常的最高频率的DCT系数，由此奇数化输入到IDCT电路的DCT系数之和。

另一方面，当奇偶判断电路21确定在该块中的DCT系数之和的奇偶性是奇的时，它就不产生处理请求信号。由于DCT系数块的和奇数化不需要，所以奇偶反相器53就通过与门64和或门69将正常的最高频率的DCT系数传送给IDCT电路15。

对图26所示奇偶反相器53的改进如图27至29所示。

图27表示类似于图13所示的+1加法器的+1加法器73，该+1加法器代替图26所示奇偶反相器中的LSB反相器63。图26所示电路其它部分不变。图27所示改进的奇偶反相器通过给在一块中的每一DCT系数加1而反相每一DCT系数的奇偶性。因此，当奇偶判断电路21给奇偶反相器传送处理请求信号REQ1时，奇偶反相器就将加了1的最高频率的DCT系数代替正常的最高频率的DCT系数传送给IDCT电路15。这一替换奇数化了在该块中的DCT系数之和。

如图28所示，图15所示的幅值减小电路80可代替图26所示电路中的LSB反相器63。图26所示电路的其它部分不变。图26所示的奇偶反相器如图28所示改进后就如上所述按照公式(15)奇数化DCT系数的和。当奇偶判断电路21产生处理请求信号REQ1时，在一块中的DCT系数之和通过将其奇偶性被反相的最高频率的DCT系数传送给IDCT电路15而被奇数化。以两种方式中的一种反相最高频率的DCT系数的奇偶性：当最高频率的DCT系数为正时，-1减法器82从最高频率的DCT系数中减去1；或者当最高频率的DCT系数为零或负时，+1加法器83给最高频率的DCT系数加1。

如图29所示，图17所示的幅值增大电路90可代替图26所示电路中的LSB反相器63。图26所示电路的其它部分不变。图26所示的奇偶反相器如图29所示改进后就如上所述按照公式(16)奇数化DCT系数的和。当奇偶判断电路21产生处理请求信号REQ1时，在一块中的DCT系数之和通过将其奇偶性被反相的最高频率的DCT系数传送给IDCT电路15而被奇数化。以两种方式中的一种反相最高频率的DCT系数的奇偶性：当最高频率的DCT系数为零或负时，-1减法器93从最高频率的DCT系数中减去1；或者当最高频率的DCT系数为正时，+1加法器92给最高频率的DCT系数加1。

现在描述已压缩运动图象信号扩展器的第二实施例。

在已压缩运动图象信号扩展器的第二实施例中，和奇数化电路50代替以上参看图19描述并示于该图的已压缩运动图象信号译码器第一实施例中的和奇数化电路35。图19所示电路的其它部分不变。在已压缩运动图象信号扩展器的第二实施例中，以类似于以上参看图22描述并示于该图的运动图象信号压缩器第二实施例中的和奇数化电路进行的处理的方式进行奇数化DCT系数之和的处理。因此，在已压缩运动图象信号扩展器的第二实施例中，不需要将逆可变长编码器32的地址EOB_adrs传送给和奇数化电路50。

以上描述的发明能够实现将在逆离散余弦变换处理的过程中失配误差出现的概率减少到在实际中该失配误差不出现的程度的逆离散余弦变换方法和逆余弦变换设备、运动图象信号压缩器、已压缩运动图象信号扩展器以及用于已压缩运动图象信号的传送设备。此外，本发明还提供了当从其中再生压缩运动图象信号以及利用包括逆正交变换的处理扩展该信号时没有失配误差出现的记录介质。

当在压缩运动图象信号时使用离散余弦变换以及在扩展已压缩运动图象信号时使用逆离散余弦变换，本发明就可以防止逆离散余弦变换失配误差出现。这就防止了图象质量的恶化。因此，在应用了本发明的运动图象信号压缩器和已压缩运动图象信号扩展器中，压缩器的本地译码图象与扩展器再生的图象不可能不相同。这样就能够提供高的图象质量。

虽然在此详细描述了本发明的示范性实施例，但应当理解本发明不受所述实施例限制，在所附权利要求限定的发明范畴之内可以进行各种改进。

Claims

1.预处理一组变换系数、每一变换系数具有奇偶性、以便提供一组供逆正交变换处理的无误差的变换系数的设备，该组无误差的变换系数在被进行逆正交变换时免除了舍入误差，该设备包括：

累加器，该累加器接收该组中的每一变换系数并提供具有奇偶性的和数；

奇偶判断装置，从累加器接收和数、判断该和数的奇偶性；

奇偶反相装置，在奇偶判断装置判断和数的奇偶性为偶时启动，反相变换系数之一的奇偶性以便提供奇偶反相的变换系数，该奇偶反相的变换系数使和数的奇偶性为奇；以及

提供包括该奇偶反相的变换系数的变换系数作为无误差变换系数组的装置。

2.权利要求1的设备，其特征在于：

该设备用于预处理由两维离散余弦变换产生的一组变换系数；

该组变换系数包括表示DC分量的变换系数；

奇偶反相装置用于反相除表示DC分量的变换系数外的变换系数之一的奇偶性。

3.权利要求2的设备，其特征在于：

该组变换系数还包括表示最高频率分量的变换系数；

奇偶反相装置用于反相表示最高频率分量的变换系数的奇偶性。

4.权利要求3的设备，其特征在于：

该组中的每一变换系数用具有最低有效位的二进制数来表示；

奇偶反相装置包括反相变换系数之一的最低有效位的装置。

5.权利要求1的设备，其特征在于：

累加器包括只对每一变换系数的最低有效位求和的装置。

6.权利要求1的设备，其特征在于还包括从一变换系数块中选择该组中的变换系数的装置。

7.不产生舍入误差地逆正交变换一组变换系数的方法，每一变换系数用具有最低有效位的二进制数来表示，该方法包括以下步骤：

确定每一变换系数的最低有效位；

计数最低有效位为1的变换系数以便提供计数值；

判断计数值何时为奇数；

当计数值为偶数时，改变变换系数之一以便提供变化的变换系数，该变化的变换系数使计数值为奇数；

逆正交变换包括该变化的变换系数的该组变换系数。

8.不产生舍入误差地逆正交变换一组变换系数的设备，其特征在于每一变换系数具有奇偶性，该设备包括：

对变换系数求和以便提供和数的装置，该和数具有奇偶性；

奇偶判断装置，判断和数的奇偶性；

和奇数化装置，在奇偶判断装置判断和数的奇偶性为偶时启动，反相变换系数之一的奇偶性以便提供奇偶反相的变换系数，该奇偶反相的变换系数使和数为奇；

逆正交变换电路，从和奇数化装置接收包括该奇偶反相的变换系数的该组交换系数。

9.权利要求8的设备，其特征在于，其中的和奇数化装置在奇偶判断装置判断和数的奇偶性为偶时给变换系数之一加上1。

10.权利要求8的设备，其特征在于：

每一变换系数具有极性；

和奇数化装置包括：

极性确定装置，确定每一变换系数的极性；

在极性确定装置确定变换系数的极性为正时，给该变换系数加上1；以及在极性确定装置确定变换系数的极性为负时，从该变换系数中减去1的装置。

11.权利要求8的设备，其特征在于：

用二进制数表示的每一变换系数具有最低有效位；

奇偶判断电路包括：

LSB检测装置，检测每一变换系数的最低有效位；

异或逻辑门，包括从LSB检测装置接收每一变换系数的最低有效位的第一输入端、第二输入端和输出端；

寄存器，其输入端与异或门的输出端连接，其输出端与异或门的第二输入端连接；

奇偶判断电路与寄存器的输出端连接。

12.不产生舍入误差地逆正交变换一组变换系数的设备，每一变换系数用包括最低有效位的二进制数来表示，最低有效位具有状态，该设备包括：

最低有效位判断装置，判断每一变换系数的最低有效位的状态；

计数装置，通过计数变换系数提供计数值，最低有效位判断装置判断变换系数的最低有效位为一种状态；

计数判断装置，判断计数装置的计数值何时为偶数；

计数奇数化装置，当计数判断装置判断计数值为偶数时启动，改变变换系数之一以便提供变化的变换系数，该变化的变换系数使计数值为奇数；

逆正交变换电路，从计数奇数化装置接收包括该变化的变换系数的该组变换系数。

13.用于压缩运动图象信号的设备，该运动图象信号包括图象，每一图象被分成图象块，该设备包括：

预测编码器装置，利用差别图象的匹配块预测编码运动图象信号块来形成差别块；

差别块编码装置，压缩预测编码器装置的差别块来形成压缩运动图象信号，该差别块编码装置包括：

正交变换装置，正交变换预测编码器装置的差别块以便提供变换系数块；

量化装置，量化正交变换装置的变换系数块以便提供压缩信号块，从该压缩信号块获取压缩运动图象信号；

本地译码装置，当压缩信号块被逆正交变换时不产生舍入误差地扩展差别块编码装置的压缩信号块以便提供恢复差别块，该本地译码装置包括：

逆量化装置，逆量化差别块编码装置的压缩信号块以便提供恢复变换系数块，每一恢复变换系数块具有奇偶性；

对来自逆量化装置的在每一变换系数块中的恢复变换系数求和以便提供和数的装置，该和数具有奇偶性；

奇偶判断装置，判断和数的奇偶性；

和奇数化装置，当奇偶判断装置判断和数的奇偶性为偶时启动，反相在该块中的恢复变换系数之一的奇偶性以便提供奇偶反相的变换系数，该奇偶反相的变换系数使和数为奇；

逆正交变换电路，从和奇数化装置接收包括该奇偶反相的变换系数的恢复变换系数块，该逆正交变换电路提供恢复差别块；

预测译码器装置，对本地译码装置的恢复差别块进行预测译码以便再现相应于运动图象信号块的图象块；

图象存储器，将预测译码装置的再现图象块作为被用作对其它运动图象信号的图象进行预测编码的基准图象的再现图象的图象块进行存储。

14.权利要求13的设备，其特征在于：

该设备还用于在记录介质上记录已压缩运动图象信号；

该设备还包括：

对已压缩信号块进行可变长编码以便获取已压缩运动图象信号的装置；

从已压缩运动图象信号获取记录信号的装置；

在记录介质上记录该记录信号的装置。

15.权利要求13的设备，其特征在于：

该设备还用于通过传送媒介传送已压缩运动图象信号；该设备还包括：

从已压缩运动图象信号获取传送信号的装置；

通过传送媒介传送该传送信号的装置。

16.权利要求13的设备，其特征在于：

图象存储器是第二图象存储器，该设备还包括第一图象存储器，第一图象存储器暂存运动图象信号；

预测编码器装置用于对从第一图象存储器读出的运动图象信号块进行预测编码；

该设备还包括：

可变长编码装置，通过对差别块编码器装置的已压缩信号块进行可变长编码获取已压缩运动图象信号，以及

运动补偿器装置，检测存储在第二图象存储器中的再生图象和存储在第一图象存储器中的运动图象信号之间的运动，以便根据检测的运动对存储在第二图象存储器中的已再生图象进行运动补偿来获得被选作基准图象的再生图象之一的图象块，并且提供基准图象块给预测编码器装置。

17.权利要求16的设备，其特征在于：

该设备还用于在记录介质上记录已压缩运动图象信号；

该设备还包括：

从已压缩运动图象信号获取记录信号的装置；

在记录介质上记录该记录信号的装置。

18.权利要求16的设备，其特征在于：

该设备还用于通过传送媒介传送已压缩运动图象信号；

该设备还包括：

从已压缩运动图象信号获取传送信号的装置；

通过传送媒介传送该传送信号的装置。

19.用于压缩运动图象信号的设备，该运动图象信号包括图象，每一图象被分为图象块，该设备包括：

逆量化装置，逆量化差别块编码装置的压缩信号块以便提供恢复变换系数块，每一恢复变换系数块用具有最低有效位的二进制数来表示，

最低有效位确定装置，确定每一恢复变换系数决的最低有效位，

计数装置，通过计数在每一块中具有1的最低有效位的恢复变换系数来提供计数值，

计数判断装置，判断计数装置的计数值何时为偶数；

计数奇数化装置，在计数判断装置判断计数值为偶数时启动，改变在该块中的恢复变换系数之一以便提供变化的变换系数，该变化的变换系数使计数值为奇数，

逆正交变换电路，从计数奇数化装置接收包括该变化的变换系数的每一恢复变换系数块，逆正交变换电路提供恢复差别块，

预测译码器装置，对本地译码装置的恢复差别块进行预测译码以便再现相应于运动图象信号块的图象块，

图象存储器，将预测译码装置的再现图象块作为被用作对运动图象信号的其它图象进行预测编码的基准图象的再现图象的图象块进行存储。

20.权利要求19的设备，其特征在于：

该设备还用于在记录介质上记录压缩运动图象信号；

该设备还包括：

对压缩信号块进行可变长编码以便获取压缩运动图象信号的装置；

从压缩运动图象信号获取记录信号的装置；

在记录介质上记录该记录信号的装置。

21.权利要求19的设备，其特征在于：

该设备还用于通过传送媒介传送压缩运动图象信号；

该设备还包括：

从压缩运动图象信号获取传送信号的装置；

通过传送媒介传送该传送信号的装置。

22.权利要求19的设备，其特征在于：

该设备还包括：

可变长编码装置，通过对差别块编码器装置的压缩信号块进行可变长编码获取压缩运动图象信号，以及

运动补偿器装置，检测存储在第二图象存储器中的再现图象和存储在第一图象存储器中的运动图象信号之间的运动，以便根据检测的运动对存储在第二图象存储器中的已再生图象进行运动补偿来获得被选作基准图象的再现图象之一的图象块，并且提供基准图象块给预测编码器装置。

23.权利要求22的设备，其特征在于：

该设备还用于在记录介质上记录压缩运动图象信号；

该设备还包括：

从压缩运动图象信号获取记录信号的装置；

在记录介质上记录该记录信号的装置。

24.权利要求22的设备，其特征在于：

该设备还用于通过传送媒介传送已压缩运动图象信号；

该设备还包括：

从已压缩运动图象信号获取传送信号的装置；

通过传送媒介传送该传送信号的装置。

25.扩展已压缩运动图象信号以便提供运动图象输入信号的设备，该已压缩运动图象信号包括许多信号部分，每一信号部分表示运动图象输出信号的图象，这些信号部分包括可变长编码的压缩信号块，该设备包括：

逆可变长编码装置，对可变长编码的压缩信号块进行逆可变长编码以便提供压缩信号块；

译码装置，在压缩信号块被逆正交变换时不产生舍入误差地扩展逆可变长编码装置的压缩信号块，以便提供恢复差别块，该译码装置包括：

逆量化装置，逆量化差别块编码装置的每一压缩信号块，以便提供恢复变换系数块，每一恢复变换系数具有奇偶性；

对来自逆量化装置的在变换系数块中的恢复变换系数求和以便提供和数的装置，该和数具有奇偶性；

奇偶判断装置，判断和数的奇偶性；

和奇数化装置，在奇偶判断装置判断和数的奇偶性为偶时启动，反相在该块中的恢复变换系数之一的奇偶性以便提供奇偶反相的变换系数，该奇偶反相的变换系数使和数的奇偶性为奇；

逆正交变换电路，从和奇数化装置接收包括该奇偶反相的变换系数的恢复变换系数块，该逆正交变换电路提供恢复差别块。

26.权利要求25的设备，其特征在于：

可变长译码装置还提供运动矢量和运动补偿模式信号；

该设备还包括：

预测译码器装置，对译码装置的恢复差别块进行预测译码以便再现图象块；

图象存储器，将预测译码装置的再现图象块作为被用作对运动图象信号的其它图象进行预测译码的基准图象的再现图象的图象块进行存储；

响应逆可变长编码装置的运动矢量和运动补偿模式数据而启动、对存储在图象存储器中的已再现图象进行运动补偿，以便从被选作基准图象的已再现图象之一获取基准图象块和给预测译码器装置提供该基准图象块的装置；以及

从图象存储器读出运动图象输出信号的装置。

27.扩展已压缩运动图象信号以便提供运动图象输出信号的设备，该已压缩运动图象信号包括许多信号部分，每一信号部分表示运动图象输出信号的图象，这些信号部分包括可变长编码的压缩信号块，该设备包括：

译码装置，在压缩信号块被逆正交变换时不产生舍入误差地扩展逆可变长编码器的压缩信号块，以便提供恢复差别块，该本地译码装置包括：

逆量化装置，逆量化差别块编码器的每一压缩信号块，以便提供恢复变换系数块，每一恢复变换系数块用包括具有一状态的最低有效位的二进制数来表示；

最低有效位判断装置，判断每一恢复变换系数的最低有效位的状态；

计数装置，通过计数在该块中的变换系数提供计数值，最低有效位判断装置判断变换系数的最低有效位为一种状态；

计数判断装置，判断计数装置的计数值何时为偶数；

计数奇数化装置，在计数判断装置判断计数值为偶数时启动，改变恢复变换系数之一以便提供变化的变换系数，该变化的变换系数使计数值为奇数，以及

逆正交变换电路，从计数奇数化装置接收包括该变化的变换系数的恢复变换系数块，该逆正交变换电路提供恢复差别块。

28.权利要求27的设备，其特征在于：

可变长译码装置还提供运动矢量和运动补偿模式数据；

该设备还包括：

从图象存储器读出运动图象输出信号的装置。

29.压缩运动图象信号以便提供压缩运动图象信号的方法，该方法包括以下步骤：

对运动图象信号块施加预测编码和正交变换处理，以便提供变换系数块，从变换系数块获得压缩运动图象信号；

在给变换系数块施加逆正交变换处理和预测译码之前对该变换系数块进行和奇数化，以便提供在对运动图象信号的其它图象进行预测编码时用作基准图象的再现图象的图象块。

30.权利要求29的方法，其中对变换系数块进行和奇数化的步骤包括以下步骤：

对在每一块中的变换系数求和以便提供和数，各变换系数具有奇偶性，该和数具有奇偶性；

判断和数的奇偶性何时为偶；

当和数的奇偶性被判断为偶时，反相在该块中的变换系数之一的奇偶性，使和数的奇偶性为奇。

31.权利要求29的方法，其特征在于：

每一变换系数用包括最低有效位的二进制数来表示；

对变换系数块进行和奇数化的步骤包括以下步骤：

确定每一变换系数的最低有效位；

对在该块中的具有1的最低有效位的变换系数进行计数以便提供计数值；

当该计数值为偶数时，将在该块中的变换系数之一改变1。

32.权利要求29、30或31之一的方法，其特征在于：

该方法还用于在记录介质上记录已压缩运动图象信号；

该方法还包括以下步骤：

提供记录介质；

从压缩运动图象信号获取记录信号；

在记录介质上记录该记录信号。

33.权利要求29、30或31之一的方法，其特征在于：

该方法还用于通过传送媒介传送已压缩运动图象信号；

该方法还包括以下步骤：

提供传送媒介；

从已压缩运动图象信号获取传送信号；

将该传送信号传送给传送媒介。

34.压缩运动图象信号以便提供压缩运动图象信号的方法，该方法包括以下步骤：

检测运动图象信号的图象块和作为基准图象的再现图象信号的图象块之间的运动；

响应所检测的运动对基准图象进行运动补偿以便获得该基准图象的匹配块；

利用基准图象的匹配块来对运动图象信号块进行预测编码，以便提供差别块；

正交变换差别块以便提供变换系数块；

通过进行量化和可变长编码从变换系数块获得压缩信号；

在施加逆正交变换处理给变换系数块以便提供恢复差别块之前，和奇数化每一变换系数块以便防止在逆正交变换处理中的舍入误差；

施加预测译码给恢复差别块，以便提供在对运动图象信号的其它图象进行预测编码时用作基准图象的再现图象的图象块。

35.权利要求34的方法，其特征在于其中和奇数化变换系数块的步骤包括以下步骤：

对在该块中的变换系数求和以便提供和数，各变换系数具有奇偶性，该和数具有奇偶性；

判断和数的奇偶性何时为偶；

36.权利要求34的方法，其特征在于：

每一变换系数用包括最低有效位的二进制数来表示；

和奇数化每一变换系数块的步骤包括以下步骤：

确定每一变换系数的最低有效位；

对在该块中的最低有效位为1的变换系数进行计数以便提供和数；

当该和数为偶数时，用1改变在该块中的变换系数之一。

37.权利要求34、35或36之一的方法，其特征在于：

该方法还用于通过传送媒介传送已压缩运动图象信号；

该方法还包括以下步骤：

提供传送媒介；

从已压缩运动图象信号获得传送信号；

将该传送信号传送给传送媒介。