CN107611256B - 磁器件 - Google Patents
磁器件 Download PDFInfo
- Publication number
- CN107611256B CN107611256B CN201710056924.7A CN201710056924A CN107611256B CN 107611256 B CN107611256 B CN 107611256B CN 201710056924 A CN201710056924 A CN 201710056924A CN 107611256 B CN107611256 B CN 107611256B
- Authority
- CN
- China
- Prior art keywords
- layer
- magnetic
- diffusion trap
- ferromagnetic
- magnetic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Materials of the active region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
磁器件包括自由层;钉扎层;隧道势垒,设置在自由层和钉扎层之间;极化增强层,设置在隧道势垒和钉扎层之间;以及阻挡层,设置在极化增强层和钉扎层之间,其中阻挡层包括第一扩散陷阱层和设置在第一扩散陷阱层上的第二扩散陷阱层。
Description
相关申请的交叉引用
本申请要求于2016年7月12日在韩国知识产权局提交的韩国专利申请No.10-2016-0088052的优先权,该申请的公开内容通过引用全部并入本文中。
技术领域
本发明构思涉及一种磁器件,并且更具体地,涉及一种包括具有垂直磁各向异性(PMA)的磁隧道结(MTJ)的磁器件。
背景技术
已经对使用磁隧道结(MTJ)的磁阻性质的电子设备进行了大量研究。特别地,由于高度集成的磁随机存取存储器(MRAM)器件具有精细大小的MTJ单元,所以自旋转移力矩(STT)-MRAM已经受到关注,因为电流被直接施加到MTJ单元,这引起磁化反转并通过STT的物理现象来存储信息。高度集成的STT-MRAM器件提供了快速切换和低电流操作,但是需要在包括MTJ结构的磁层中具有足够的垂直磁各向异性 (PMA)水平。
发明内容
本发明构思提供了一种磁器件,其可以基于优异的耐热特性在高温下保持稳定的垂直磁各向异性(PMA),可以执行低电流操作的读和写操作,并且可以确保高隧穿磁阻比(TMR)。
根据本发明构思的一个方面,磁器件可以包括自由层;钉扎层;隧道势垒,设置在自由层和钉扎层之间;极化增强层,设置在隧道势垒和钉扎层之间;以及阻挡层,设置在极化增强层和钉扎层之间,其中阻挡层可以包括第一扩散陷阱层和设置在第一扩散陷阱层上的第二扩散陷阱层。
根据本发明构思的另一方面,一种磁器件可以包括:自由层;钉扎层;隧道势垒,设置在自由层和钉扎层之间;极化增强层,设置在隧道势垒和钉扎层之间;以及阻挡层,设置在极化增强层和钉扎层之间,其中阻挡层可以包括过渡金属和磁性材料的混合物。
根据本发明构思的一个方面,磁存储器件可以包括具有第一表面和第二表面的钉扎磁层;阻挡层,位于钉扎磁层的第一表面上,其中阻挡层可以包括第一扩散陷阱层和设置在第一扩散陷阱层上的第二扩散陷阱层;极化增强层,位于阻挡层上;以及隧道势垒层,位于极化增强层上。
附图说明
根据以下结合附图进行的详细描述,将更清楚地理解本发明构思的实施例,在附图中:
图1描绘了根据本发明构思的实施例的磁器件的示意图示;
图2A至图2D描绘了根据本发明构思的示例性实施例的可被包含在MTJ结构中的磁结的横截面图;
图3描绘了根据本发明构思的实施例的可被包括在MTJ结构中的磁结的横截面图;
图4描绘了根据本发明构思的实施例的可被包括在MTJ结构中的磁结的横截面图;
图5A至图5K描绘了用于顺序地描述根据本发明构思的实施例的制造磁器件的方法的横截面图。
具体实施方式
图1描绘了根据本发明构思的实施例的磁器件10的示意图示。更具体地,图1描绘了形成为自旋转移力矩磁阻随机存取存储器 (STT-MRAM)器件的磁器件10的存储器单元20。
存储器单元20可以包括磁隧道结(MTJ)结构30和单元晶体管 CT。单元晶体管CT的栅极可以连接到字线WL。单元晶体管CT的一个电极可以通过MTJ结构30连接到位线BL。单元晶体管CT的另一电极可以连接到源极线SL。
MTJ结构30可以包括自由层34、钉扎层32和设置在自由层34 和钉扎层32之间的隧道势垒36。自由层34可以具有被定向在与自由层34从自由层34和隧道势垒层36之间的表面延伸的方向垂直或基本上垂直的方向上的易磁化轴,并且可以具有根据条件可变的磁化方向。钉扎层32可以具有被定向在与钉扎层32从钉扎层32和隧道势垒层 36之间的表面延伸的方向垂直或基本上垂直的方向上的易磁化轴,并且可以具有钉扎磁化方向。
MTJ结构30的电阻值可以根据自由层34的磁化方向而改变。例如,如果自由层34的磁化方向和钉扎层32的磁化方向彼此平行,则 MTJ结构30可以具有低电阻,并且可以被认为是存储例如数据“0”。如果自由层34的磁化方向和钉扎层32的磁化方向彼此反平行,则MTJ 结构30可以具有高电阻值,并且可以被认为是存储例如数据“1”。
自由层34和/或钉扎层32可以包括根据本发明构思的示例性实施例的混合磁化层50,其将在下面结合图2A至图2D进行描述。如本文所使用的,词语“示例性的”意指“用作示例、实例或说明”。本文中描述为“示例性的”任何实施例不必解释为相比其他实施例优选或者有利。
自由层34和钉扎层32相对于隧道势垒层36的位置不限于图1 所描绘的那些,并且可以被交换。也就是说,自由层34可以被定位为接近单元晶体管CT,并且钉扎层32可以被定位为远离单元晶体管CT。
对于图1的磁器件10,对于STT-MRAM的写操作,可以通过向具有高逻辑电平的字线WL施加电压来导通单元晶体管CT,并且可以将写电流WC1和WC2施加在位线BL和源极线SL之间。在这点上,可以基于写电流WC1和WC2的方向来确定或设置自由层34的磁化方向。MTJ 结构30中的自由层34的磁化方向可以根据STT物理现象而改变。
在图1的磁器件10中,对于STT-MRAM的读操作,可以通过向具有高逻辑电平的字线施加电压来导通单元晶体管CT,并且可以通过在从位线BL到源极线SL的方向上施加读电流来确定或读取存储在MTJ 结构30中的数据。在这点上,因为读电流的幅度远小于写电流WC1和WC2的幅度,所以读电流不可以改变自由层34的磁化方向。
图2A描绘了根据本发明构思的实施例的可被包括在图1的MTJ 结构30中的磁结50a的横截面图。
参考图2A,磁结50a可以包括钉扎层130。钉扎层130可以包括具有固有垂直磁化特性的磁性材料(在本文中称为垂直磁性材料)。在这点上,固有垂直磁化特性意味着如果没有影响磁化的外部因素,则磁层具有在与磁层的厚度方向平行或基本上平行的方向上的磁化特性。例如,如果在衬底上形成具有垂直磁化特性的磁层,则磁层的磁化方向可以垂直或基本上垂直于衬底的上表面。
钉扎层130的固有垂直磁化特性可以由包括了包含钴的垂直磁性材料中的至少一种的单层或多层结构形成。在一些实施例中,钉扎层 130可以具有单层或多层结构,其包括钴铂合金或包含成分X的钴铂合金,其中组分X可以是硼、钌、铬、钽、硼、钌、铬或钽的氧化物或其组合。在其他实施例中,钉扎层130可以被提供为包括交替地且重复地堆叠的含钴膜和贵金属膜的多层结构。在堆叠层的情况下,含钴膜可以包括钴、钴铁、钴镍和/或钴铬,并且贵金属膜可以包括铂和 /或钯。在其他实施例中,钉扎层130可以被提供为包括根据上述一些其他实施例的薄膜的多层结构。
为了更好地理解本发明构思的思想,上述材料仅仅被提及作为具有上述钉扎层130的固有垂直磁化特性的材料的示例。然而,应当理解,本发明构思的示例实施例不限于此。例如,钉扎层130可以是但不限于:a)铽(Tb)的含量比大于10%的钴-铁-铽(CoFeTb),b)钆(Gd)的含量比大于10%的钴-铁-钆(CoFeGd),c)钴-铁-镝(CoFeDy), d)L10结构的FePt,e)L10结构的FePd,f)L10结构的CoPd,g)L10结构或L11结构的CoPt,h)六方最密堆积(HCP)结构的CoPt,i) 包括a)至h)的上述材料中的至少一种的合金和包括a)至h)的上述材料的超晶格材料,以及j)磁层和非磁层交替且重复堆叠的结构。在这点上,L11和L10结构通过Strukturbericht指定来命名。磁层和非磁层交替且重复堆叠的结构可以是(Co/Pt)n,(CoFe/Pt)n、 (CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n或 (CoCr/Pd)n的结构,其中n是堆叠数量。在示例性实施例中,钉扎层 130可以具有沿着HCP结构的(0001)晶面或面心立方(FCC)结构的 (111)晶面定向的结构。
用于增加钉扎层130的自旋极化的极化增强层150可以形成在钉扎层130上。极化增强层150可以包括CoFeB磁层。极化增强层150 的磁化方向可以与钉扎层130的磁化方向相同。极化增强层150可以具有范围从约到约的厚度。
磁结50a还可以包括设置在极化增强层150上的隧道势垒160。隧道势垒160可以包括绝缘材料。例如,隧道势垒160可以包括氧化镁、氧化钛、氧化铝、氧化镁锌、氧化镁-硼或其组合。
磁结50a还可以包括设置在隧道势垒160上的自由层170。自由层170可以在与自由层170从自由层170和隧道势垒160之间的表面延伸的方向垂直或基本上垂直的方向(即,图2A的Y方向)上具有易磁化轴。在一些实施例中,自由层170可以包括包含表示为CoaFebBcZ(1-a-b-c)的材料的单层或多层,其中Z表示掺杂剂,a、b和c表示原子比,其分别为0≤a≤0.9、0≤b≤0.9和0≤c≤0.4,并且a、b和c 不同时为0。自由层170的掺杂剂Z可以包括选自以下中的至少一种元素:Si、Cr、Al、Ta、Hf、Zr、Ni、V、Mo、P、C、W、Nb、Mn和Ge,或备选地,其可以被省略。在示例性实施例中,自由层170可以具有沿体心立方(BCC)结构的(0001)晶面定向的结构。
磁结50a还可以包括设置在极化增强层150和钉扎层130之间的阻挡层140a。阻挡层140a可以包括第一扩散陷阱层142a、第二扩散陷阱层142b和设置在第一扩散陷阱层142a和第二扩散陷阱层142b 之间的磁中间层144。
第一扩散陷阱层142a和第二扩散陷阱层142b中的至少一个可以包括金属、合金、金属氧化物、金属氮化物、金属氧氮化物或其组合。第一扩散陷阱层142a和/或第二扩散陷阱层142b可以包括过渡金属。更详细地,第一扩散陷阱层142a和/或第二扩散陷阱层142b可以包括 Mo、W、Ta、Ti、Zr、Hf、V、Nb或其合金。
第一扩散陷阱层142a和第二扩散陷阱层142b中的每一个的厚度可以小于如果第一扩散陷阱层142a和第二扩散陷阱层142b中的每一个的厚度非常小,则下面将描述的陷阱能力可能不足。另一方面,如果第一扩散陷阱层142a和第二扩散陷阱层142b中的每一个的厚度相当大,则自由层170、极化增强层150和钉扎层130之间的磁耦合可能劣化或可能解耦合。
第一扩散陷阱层142a和第二扩散陷阱层142b可以具有不同的厚度。第一扩散陷阱层142a和第二扩散陷阱层142b可以具有不同的组成。然而,应当理解,本发明构思不限于此。也就是说,第一扩散陷阱层142a和第二扩散陷阱层142b可以具有相同的厚度。备选地,第一扩散陷阱层142a和第二扩散陷阱层142b可以具有相同的组成。
磁中间层144可以包括磁性材料。磁性材料144可以包括非晶磁性材料。更详细地,磁中间层144可以包括表示为CoaFebNicBdZ(1-a-b-c-d)的材料,其中Z表示掺杂剂,a、b和c表示原子比,其分别为0≤a≤0.9、 0≤b≤0.9、0≤c≤0.9和0≤d≤0.5,并且a、b和c不同时为0。掺杂剂Z可以包括选自以下中的至少一种元素:Si、Cr、Al、Ta、Hf、 Zr、Ni、V、Mo、P、C、W、Nb、Mn和Ge。可以基于第一扩散陷阱层 142a和第二扩散陷阱层142b的厚度和/或基于第一扩散陷阱层142a 和第二扩散陷阱层142b的组成的性质来调整磁中间层144的厚度。磁中间层144可以具有范围从约到约的厚度。如果磁中间层144 的厚度小于则将在下面描述的自由层170、极化增强层150和钉扎层130之间的磁耦合的补充效应可能不足,并且自由层170、极化增强层150和钉扎层130之间的磁耦合可能劣化或可能被解耦合。另一方面,如果磁中间层144的厚度大于约则从处理的角度来看,它可能是不经济的。另外,如果磁中间层144的厚度显著大于包括过渡金属的第一扩散陷阱层142a和第二扩散陷阱层142b的厚度,则可能降低下面将描述的陷阱能力。
如果需要增加磁阻比,则可以对磁器件执行退火工艺。包括在一个层中的一些材料可以基于退火温度而扩散到相邻层中,这可能使磁器件的性能劣化。更详细地,如果一个层仅包括单个捕获层,则捕获层可以防止一些材料在约350℃的低温退火期间扩散到相邻层中,而捕获层可能不足以防止材料在大于约350℃的温度下扩散到相邻层中。
在本发明构思的示例性实施例中,阻挡层140a可以包括第一扩散陷阱层142a和第二扩散陷阱层142b。也就是说,阻挡层140a可以包括多个扩散陷阱层,以针对大于约350℃的退火温度防止包括在极化增强层150中的原子扩散到钉扎层130中,或者防止包括在钉扎层 130中的原子扩散到极化增强层150。例如,阻挡层140a可以防止可以包括在钉扎层130中的诸如Pt等的材料扩散到极化增强层150中,或者可以防止可以包括在极化增强层150中的诸如B等的材料扩散到钉扎层130中。
包括在钉扎层130中的材料在大于约400℃的温度下可能增加晶粒生长倾向。在这点上,过渡金属,特别是诸如Mo、W、Ta、T、Zr、 Hf、V和Nb或其合金的材料可以抵消晶粒生长倾向。例如,过渡金属可以抵消可以包括在钉扎层130中的Pt等的晶粒生长倾向。另外,当过渡金属硼化时,有利地提供高耐热性,因为钉扎层1 30的熔点提高。
同时,包括第一扩散陷阱层142a和第二扩散陷阱层142b的阻挡层140a可以被设置在极化增强层150和钉扎层130之间,并且磁耦合可能劣化或者可能在自由层170、极化增强层150和钉扎层130之间解耦合。在本发明构思的示例性实施例中,磁中间层144可以被设置在第一扩散陷阱层142a和第二扩散陷阱层142b之间,从而补充磁耦合并同时防止包括在钉扎层130中的原子扩散到极化增强层150中。
特别地,如果磁中间层144包括上述非晶磁性材料中的至少一种,则可以减少从钉扎层130到极化增强层150的扩散,因为材料通过非晶层的扩散比通过晶体层的扩散更困难,并且因此可以实现具有高耐热性的磁器件。此外,磁中间层144可以如第一扩散陷阱层142a和第二扩散陷阱层142b一样捕获原子。例如,磁中间层144可以防止可以包括在钉扎层130中的诸如Pt等的材料扩散到极化增强层150中。
上述效应是为了更好地理解本发明构思而描述的,并且不在任何意义上限制本发明构思。
图2B描绘了可包含在图1的MTJ结构30中的磁结50b的横截面图。
为了便于描述,下面将描述图2B和图2A之间的差异。
根据示例性实施例,阻挡层140b可以包括第一扩散陷阱层142a、第二扩散陷阱层142b和第三扩散陷阱层142c。在这点上,第一至第三扩散陷阱层142a、142b和142c中的至少一个可以包括一种或多种过渡金属。特别地,第一至第三扩散陷阱层142a、142b和142c中的至少一个可以包括一种或多种过渡金属,例如Mo、W、Ta、Ti、Zr、 Hf、V或Nb或其合金。
第一至第三扩散陷阱层142a、142b和142c中的每一个的厚度可以小于约第一至第三扩散陷阱层142a、142b和142c可以具有不同的厚度。第一至第三扩散陷阱层142a、142b和142c可以具有不同的组成。然而,本发明构思不限于此。第一至第三扩散陷阱层142a、 142b和142c可以具有相同的厚度,和/或第一至第三扩散陷阱层142a、 142b和142c可以备选地具有相同的组成。
在这点上,阻挡层140b包括三个扩散陷阱层142a、142b和142c,但是本发明构思不限于此。也就是说,阻挡层140b可以包括三个或更多个扩散陷阱层。例如,阻挡层140b可以包括四个、五个或六个或附加的扩散陷阱层。
图2C描绘了可包含在图1的MTJ结构30中的磁结50c的横截面图。
为了便于描述,下面将描述图2C和图2A之间的差异。
根据示例性实施例,阻挡层140c可以包括第一扩散陷阱层142a、第二扩散陷阱层142b和第三扩散陷阱层142c。阻挡层140c还可以包括设置在第一扩散陷阱层142a和第二扩散陷阱层142b之间的第一磁中间层144a。阻挡层140c还可以包括设置在第二扩散陷阱层142b和第三扩散陷阱层142c之间的第二磁中间层144b。
第一磁中间层144a和第二磁中间层144b可以具有不同的厚度。第一磁中间层144a和第二磁中间层144b可以具有不同的组成。然而,本发明构思不限于此。第一磁中间层144a和第二磁中间层144b可以具有相同的厚度,和/或第一磁中间层144a和第二磁中间层144b可以备选地具有相同的组成。
在这点上,阻挡层140c可以包括三个扩散陷阱层142a、142b和 142c以及两个磁中间层144a和144b,但是本发明构思不限于此。也就是说,阻挡层140c可以包括三个或更多个扩散陷阱层和设置在相邻的扩散陷阱层之间的两个或更多个磁中间层。例如,阻挡层140c可以包括多个扩散陷阱层和设置在相邻的扩散陷阱层之间的一个或多个磁中间层。
图2D描绘了可包含在图1的MTJ结构30中的磁结50d的横截面图。
为了便于描述,下面将描述图2D和图2A之间的差异。
根据示例性实施例,阻挡层140d可以包括过渡金属和磁性材料。
如结合图2A描述的,过渡金属可以包括Mo、W、Ta、Ti、Zr、Hf、V 和Nb,并且磁性材料可以包括表示为CoaFebNicBdZ(1-a-b-c-d)的材料,其中Z表示掺杂剂,a、b和c表示原子比,其分别为0≤a≤0.9、0≤b≤0.9、 0≤c≤0.9和0.1≤d≤0.5,并且其中a、b和c不同时为0。掺杂剂Z 可以包括选自以下中的至少一种元素:Si、Cr、Al、Ta、Hf、Zr、Ni、 V、Mo、P、C、W、Nb、Mn和Ge。磁性材料可以是非晶的。
在一些实施例中,阻挡层140d可以包括磁性材料和过渡金属的混合物。如本文所使用的短语“磁性材料和过渡金属的混合物”是指磁性材料和过渡金属形成某种晶体形状或在非晶结构中混合而不形成晶体结构。例如,过渡金属可以以合金形式与磁性材料混合。
在这点上,磁性材料和过渡金属中的过渡金属的含量可以例如在约10%的原子百分比至约50%的原子百分比的范围内。如果需要,磁性材料和过渡金属中的过渡金属的含量可以例如在约20%的原子百分比至约30%的原子百分比的范围内。如果过渡金属的原子比小于约10%的原子百分比,则上述防止一层中包含的一些材料扩散到外围层中的功能可能不足。另一方面,如果过渡金属的原子比大于约50%的原子百分比,则自由层170、极化增强层150和钉扎层130之间的磁耦合可能被解耦合或可能劣化。然而,过渡金属和磁性材料的原子比不限于上述范围。捕获效应和结合图2A描述的补充磁结50a的效应可以通过适当调整过渡金属和磁性材料的比率来获得。
图3描绘了包含在图1的MTJ结构30中的磁结60的横截面图。
为了便于描述,下面将描述图3和图2A之间的差异。
根据示例性实施例,钉扎层230可以具有合成反铁磁(SAF)结构。钉扎层230可以包括第一铁磁层232、第二铁磁层234和设置在第一铁磁层232和第二铁磁层234之间的非磁性薄膜236。由于 Ruderman-Kittel-Kasuya-Yosida(RKKY)相互作用,SAF结构可以表现出反铁磁耦合(AFC)特性。因此,第一铁磁层232和第二铁磁层 234的磁畴可以在相反方向上对准,使得SAF结构的总磁化可以最小化。也就是说,第二铁磁层234可以具有与第一铁磁层232反平行的磁矩。第一铁磁层232和第二铁磁层234可以配置钉扎层230,使得第一铁磁层232和第二铁磁层234的磁化方向不改变。
第一铁磁层232和第二铁磁层234可以包括CoFeB、CoFe、NiFo、 FePt、CoPt等。更详细地,第一铁磁层232和第二铁磁层234可以具有与结合图2A描述的钉扎层130类似的组成。非磁性薄膜236可以包括选自以下的单个金属:Ru、Cr、Pt、Pd、Ir、Rh、Os、Re、Au和Cu 或其合金。
图4描绘了根据本发明构思的一些实施例的磁器件100的示意横截面图。
为了便于描述,下面将描述图4和图2A之间的差异。
磁器件100可以包括电极110、形成在电极110上的籽晶层120 和形成在籽晶层120上的钉扎层230。
电极110可以包括金属或金属氮化物。例如,电极110可以包括 TiN。在一些实施例中,电极110可以包括具有相对小的N含量的TiN 层,以便实现低布线电阻。例如,电极110可以包括N的原子比小于 Ti的原子比的TiN层。
籽晶层120可以包括Ru、Pt或Pd。
在一些实施例中,缓冲层(未示出)可以被设置在电极110和籽晶层120之间。缓冲层的晶体结构在电极110和籽晶层120之间可以匹配电极110的晶体结构和籽晶层120的晶体结构。例如,缓冲层可以包括Ta。
钉扎层230可以具有上述SAF结构,并且可以包括第一铁磁层232、第二铁磁层234和设置在第一铁磁层232和第二铁磁层234之间的非磁性薄膜236。第一铁磁层232和第二铁磁层234可以在与钉扎层230 的接触籽晶层120的表面垂直或基本上垂直的方向上具有易磁化轴。钉扎层230的磁化方向可以不改变。在图4中,第一铁磁层232的磁化方向可以在远离电极110并且朝向自由层170的方向上,并且第二铁磁层234的磁化方向可以在朝向电极110并远离自由层170的方向上,但是本发明构思不限于此。也就是说,第一铁磁层232的磁化方向可以是朝向电极110的方向,并且第二铁磁层234的磁化方向可以是远离电极110的方向。
在一些实施例中,第一铁磁层232和第二铁磁层234可以具有与结合图2A描述的钉扎层130相同的组成。
可以通过超薄膜外延生长工艺(诸如固相外延生长)形成第一铁磁层232和第二铁磁层234。例如,可以使用分子束外延(MBE)工艺或金属有机CVD(MOCVD)工艺形成第一铁磁层232和第二铁磁层234。可以在范围从约200℃到约400℃的相对低的工艺温度下形成第一铁磁层232和第二铁磁层234。例如,可以在约300℃的温度下形成第一铁磁层232和第二铁磁层234。第一铁磁层232和第二铁磁层234可以具有范围从约到约的厚度。
阻挡层140可以形成在钉扎层230上以提供防止包括在钉扎层 230中的原子扩散到极化增强层150中的势垒。在本文中的其他地方描述阻挡层140的几个示例性实施例。
极化增强层150可以形成在钉扎层230上以增加钉扎层230的自旋极化。极化增强层150可以包括包含CoFeB的磁层。极化增强层150 的磁化方向可以与第一铁磁层232或第二铁磁层234的磁化方向相同。极化增强层150可以具有范围从约到约的厚度。
第一隧道势垒160可以形成在极化增强层150上。具有可变磁化方向的自由层170可以形成在第一隧道势垒160上。自由层170可以具有与结合图2A描述的自由层170相同的组成。
第二隧道势垒180可以形成在自由层170上。
第一隧道势垒160和第二隧道势垒180可以包括非磁性材料。在一些实施例中,第一隧道势垒160和第二隧道势垒180中的每一个可以包括Mg、Ti、Al、MgZn或MgB的氧化物。在一些其他实施例中,第一隧道势垒160和第二隧道势垒180中的每一个可以包括Ti氧化物或钒(V)氮化物。在一些实施例中,第一隧道势垒160和/或第二隧道势垒180可以具有单层结构。在其他实施例中,第一隧道势垒160和/ 或第二隧道势垒180可以具有包括多个层的多层结构。例如,第一隧道势垒160和/或第二隧道势垒180可以具有选自Mg/MgO、MgO/Mg和/或Mg/MgO/Mg的多层结构。在一些实施例中,第一隧道势垒160可以具有大于第二隧道势垒180的厚度的厚度。
覆盖层190可以形成在第二隧道势垒180上。覆盖层190可以包括Ru、Ta、Al、Cu、Au、Ag、Ti、TaN、TiN或其组合。
图5A至图5K描绘了用于顺序地描述根据本发明构思的实施例的制造磁器件500(参见图5K)的方法的横截面图。现在将结合图5A 至图5K进行描述制造体现为包括图4的MTJ结构100的STT-MRAM器件的磁器件500的过程。
参考图5A,可以通过在衬底502上形成器件隔离层504来限定有源区506,并且可以在有源区506中形成晶体管510。
在一些实施例中,衬底502可以是半导体晶片。衬底502可以包括硅(Si)。在其他实施例中,衬底502可以包括半导体元素,例如锗 (Ge),或化合物半导体,例如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)和磷化铟(InP)。在其他实施例中,衬底502可以具有绝缘体上硅(SOI)结构。例如,衬底502可以包括隐埋氧化物(BOX) 层。在一些实施例中,衬底502可以包括导电区,例如掺杂有杂质的阱或掺杂有杂质的结构。器件隔离层504可以具有浅沟槽隔离(STI) 结构。
晶体管510可以包括栅极绝缘层512、栅电极514、源极区516 和漏极区518。栅电极514可以具有分别由绝缘覆盖图案520和绝缘间隔物522绝缘的上表面和侧壁。
此后,可以在衬底502上形成被平坦化并且覆盖晶体管510的第一层间绝缘层530。可以形成穿透第一层间绝缘层530并且电连接到源极区516的第一接触插塞532。可以形成穿透第一层间绝缘层530 并且电连接到漏极区518的第二接触插塞534。当在第一层间绝缘层 530上形成导电层之后,导电层可以被图案化以形成源极线536和导电图案538,源极线536通过第一接触插塞532电连接到源极区516,导电图案538在源极线536两侧通过第二接触插塞534电连接到漏极区518。
此后,第二层间绝缘层540可以形成在第一层间绝缘层530上以覆盖源极线536和导电图案538。可以通过光刻工艺部分地去除第二层间绝缘层540以形成下电极接触孔540H,使得导电图案538的上表面被暴露。导电材料可以填充在下电极接触孔540H中,然后抛光以暴露第二层间绝缘层540的上表面,并且因此可以形成下电极接触插塞 542。在一些实施例中,下电极接触插塞542可以包括选自TiN、Ti、 TaN、Ta和W中的至少一种材料。
参考图5B,下电极层552可以形成在第二层间绝缘层540和下电极接触插塞542上。
在一些实施例中,下电极层552可以包括金属或金属氮化物。例如,下电极层552可以包括TiN。可以使用化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺、原子层沉积(ALD)工艺或反应脉冲激光沉积(反应PLD)工艺形成下电极层552。下电极层552的详细描述与结合图4提供的电极110的详细描述相同。
参考图5C,籽晶层556可以形成在下电极层552上。
籽晶层556可以包括Ru层、Pt层或Pd层。可以使用CVD工艺、 PVD工艺、ALD工艺或反应PLD工艺形成籽晶层556。在一些实施例中,可以利用使用氪(Kr)作为溅射气体的DC磁控溅射工艺来形成籽晶层 556。
参考图5D,可以通过在籽晶层556上顺序地形成第一铁磁层560A、非磁性薄膜560B和第二铁磁层560C来形成钉扎层560。
结合图3提供了包括第一铁磁层560A、非磁性薄膜560B和第二铁磁层560C的钉扎层560的更详细描述。
可以使用MBE工艺或MOCVD工艺形成第一铁磁层560A、非磁性薄膜560B和第二铁磁层560C。可以在范围从约200℃到约400℃的相对低的工艺温度下形成第一铁磁层560A、非磁性薄膜560B和第二铁磁层560C。
参考图5E,阻挡层562可以形成在钉扎层560上。阻挡层562可以包括第一扩散陷阱层562A、第二扩散陷阱层562C和设置在第一扩散陷阱层562A和第二扩散陷阱层562C之间的磁中间层562B。
第一扩散陷阱层562A和第二扩散陷阱层562C可以包括诸如Mo、 W、Ta、Ti、Zr、Hf、V和Nb、其合金或其组合的材料。在这点上,扩散陷阱层562A和第二扩散陷阱层562C中的每一个的厚度可以小于约可以使用ALD工艺或溅射工艺形成扩散陷阱层562A和第二扩散陷阱层562C。
磁中间层562B可以包括表示为CoaFebNicBdZ(1-a-b-c-d)的材料,其中 Z表示掺杂剂,a、b和c表示原子比,并且分别为0≤a≤0.9、0≤b≤0.9、 0≤c≤0.9和0≤d≤0.5,并且a、b和c不同时为0。掺杂剂Z可以包括选自以下中的至少一种元素:Si、Cr、Al、Ta、Hf、Zr、Ni、V、Mo、P、C、W、Nb、Mn和Ge。磁中间层562B可以具有范围从约到约的厚度。可以使用ALD工艺或溅射工艺来形成磁中间层562B。备选地,可以使用MBE工艺或MOCVD工艺形成磁中间层562B。
包括第一扩散陷阱层562A、第二扩散陷阱层562C和磁中间层 562B的阻挡层562的更详细描述通常与结合图2A描述的包括第一扩散陷阱层142a、第二扩散陷阱层142b和磁层144的阻挡层140a的更详细描述相同。
再次参考图5E,阻挡层562包括第一扩散陷阱层562A、第二扩散陷阱层562C和设置在第一扩散陷阱层562A和第二扩散陷阱层562C 之间的磁中间层562B,但是本发明构思不限于此。阻挡层562可以具有结合图2B至图2D描述的各种结构中的一种。
参考图5F,可以在阻挡层562上顺序地形成极化增强层564、第一隧道势垒566、自由层568和第二隧道势垒570。
极化增强层564可以包括CoFeB磁中间层。极化增强层564可以具有范围从约到约的厚度。第一隧道势垒566和第二隧道势垒570可以通常与结合图4描述的第一隧道势垒160和第二隧道势垒 180相同。自由层568可以通常与结合图2A描述的自由层170相同。
参考图5G,可以在第二隧道势垒570上形成覆盖层572。
覆盖层572可以包括选自Ta、Al、Cu、Au、Ti、TaN和TiN中的至少一种材料。在一些实施例中,覆盖层572可以省略。
从下电极层552到覆盖层572顺序地堆叠层的堆叠结构PS不限于图5G所描绘的堆叠结构,而是可以在本发明构思的范围内进行修改和改变。
参考图5H,多个导电掩模图案574可以形成在堆叠结构PS上。
多个导电掩模图案574可以包括金属或金属氮化物。在一些实施例中,多个导电掩模图案574可以包括选自Ru、W、TiN、TaN、Ti、 Ta和金属玻璃合金中的至少一种材料。例如,多个导电掩模图案574 可以具有包括Ru/TiN或TiN/W的双层结构。多个导电掩模图案574可以形成在与下电极接触插塞542的轴线相同的轴线上。
参考图5I,通过使用多个导电掩模图案574作为蚀刻掩模蚀刻堆叠结构PS(参见图5H),可以将多个导电掩模图案574形成为多个磁阻器件PSA。
在一些实施例中,蚀刻堆叠结构PS以形成多个导电掩模图案574 可以包括将堆叠结构PS装载到等离子体蚀刻室中,然后可以执行等离子体蚀刻工艺。在一些实施例中,可以执行反应离子蚀刻(RIE)工艺、离子束蚀刻(IBE)工艺或Ar铣削工艺以蚀刻堆叠结构PS。在一些实施例中,包括SF6、NF3、SiF4、CF4、Cl2、CH3OH、CH4、CO、NH3、H2、 N2、HBr或其组合的第一蚀刻气体可用于蚀刻堆叠结构PS。在其他实施例中,当蚀刻堆叠结构PS时,除了第一蚀刻气体之外,还可以使用包括选自Ne、Ar、Kr和Xe中的至少一种材料的第一附加气体。
堆叠结构PS的蚀刻可以通过使用由感应耦合等离子体(ICP)源、电容耦合等离子体(CCP)源、电子回旋加速器共振(ECR)等离子体源、螺旋波激发等离子体(HWEP)源或自适应耦合等离子体(ACP) 源形成的等离子体来执行。
堆叠结构PS的蚀刻还可以包括使用具有与第一蚀刻气体不同的组成的第二蚀刻气体的蚀刻工艺。第二蚀刻气体可以包括SF6、NF3、 SiF4、CF4、Cl2、CH3OH、CH4、CO、NH3、H2、N2、HBr或其组合。在一些实施例中,在使用第二蚀刻气体的蚀刻工艺期间,还可以使用包括选自Ne、Ar、Kr和Xe中的至少一种材料的第二附加气体。
堆叠结构PS的蚀刻工艺可以在范围从约-10℃至约65℃的温度和范围从约2mTorr至约5mTorr的压力下执行。在堆叠结构PS的蚀刻期间,多个导电掩模图案574的一些上表面可能由于蚀刻气氛而被消耗,并且因此多个导电掩模图案574可能具有减小的厚度。
虽然未描绘,但是在堆叠结构PS已经被蚀刻之后暴露的第二层间绝缘层540的上表面可以被蚀刻达预定量那样多。
多个磁阻器件PSA可以形成为蚀刻下电极接触插塞542上的堆叠结构PS的结果。在多个磁阻器件PSA中,多个导电掩模图案574和覆盖层572的剩余部分可以用作上电极。
参考图5J,可以形成覆盖多个磁阻器件PSA的第三层间绝缘层 580,然后将其平坦化。可以通过使用蚀刻去除第三层间绝缘层580 的部分区域来形成多个位线接触孔580H,使得形成多个磁阻器件PSA 的多个导电掩模图案574的上表面被暴露。此后,可以形成填充多个位线接触孔580H的内部的导电层,然后对其进行抛光或回蚀直到第三层间绝缘层580的上表面被暴露。因此,多个位线接触插塞582可以形成在多个位线接触孔580H中。
参考图5K,用于形成位线590的导电层可以形成在第三层间绝缘层580上。多个位线接触插塞582可以被形成和图案化,并且因此可以通过形成电连接到多个位线接触插塞582的线形的位线590来完成磁器件500。
尽管参考本发明构思的实施例特别地示出并描述了本发明构思,但是将理解的是,在不脱离下面权利要求的范围的前提下,可以在其中进行形式和细节上的各种改变。
Claims (17)
1.一种磁器件,包括:
自由层;
钉扎层;
隧道势垒层,设置在所述自由层和所述钉扎层之间;
极化增强层,设置在所述隧道势垒层和所述钉扎层之间;以及
阻挡层,设置在所述极化增强层和所述钉扎层之间,
其中所述阻挡层包括第一扩散陷阱层、第二扩散陷阱层、第三扩散陷阱层、设置在所述第一扩散陷阱层与所述第二扩散陷阱层之间的第一磁中间层和设置在所述第二扩散陷阱层与所述第三扩散陷阱层之间的第二磁中间层。
2.根据权利要求1所述的磁器件,其中,所述阻挡层包括Mo、W、Ta、Ti、Zr、Hf、V或Nb或其合金中的至少一种。
4.根据权利要求1所述的磁器件,其中,所述钉扎层包括合成反铁磁耦合SAF结构,所述合成反铁磁耦合SAF结构具有第一铁磁层、第二铁磁层和在第一铁磁层与第二铁磁层之间的非磁性膜。
5.根据权利要求4所述的磁器件,其中,所述第一铁磁层包括CoPt。
6.根据权利要求4所述的磁器件,其中,所述非磁性膜包括Ir。
7.根据权利要求4所述的磁器件,还包括:第二势垒层,具有包括Mg的多层结构。
8.根据权利要求7所述的磁器件,还包括:在所述自由层上的包括Ru的覆盖层。
9.根据权利要求8所述的磁器件,还包括:接触所述第一铁磁层的包括Ru的籽晶层。
10.根据权利要求9所述的磁器件,还包括:在所述籽晶层下方的包括TiN的电极。
11.一种磁器件,包括:
自由层,包括CoFeB;
钉扎层,包括合成反铁磁耦合SAF结构,所述合成反铁磁耦合SAF结构具有第一铁磁层、第二铁磁层和在所述第一铁磁层和所述第二铁磁层之间的非磁性膜,所述非磁性膜包括Ir;
隧道势垒层,设置在所述自由层和所述钉扎层之间;
极化增强层,设置在所述隧道势垒层和所述钉扎层之间,包括CoFeB;以及
阻挡层,设置在所述极化增强层和所述钉扎层之间,包括W,其中所述阻挡层包括第一扩散陷阱层、第二扩散陷阱层、第三扩散陷阱层、设置在所述第一扩散陷阱层与所述第二扩散陷阱层之间的第一磁中间层和设置在所述第二扩散陷阱层与所述第三扩散陷阱层之间的第二磁中间层。
12.根据权利要求11所述的磁器件,其中,所述第二铁磁层比所述第一铁磁层更接近隧道势垒层。
13.根据权利要求11所述的磁器件,还包括:第二势垒层,具有包括Mg的多层结构。
14.根据权利要求13所述的磁器件,还包括:在所述自由层上的包括Ru的覆盖层。
15.根据权利要求14所述的磁器件,还包括:接触所述第一铁磁层的包括Ru的籽晶层。
16.根据权利要求15所述的磁器件,还包括:在所述籽晶层下方的包括TiN的电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160088052A KR102567975B1 (ko) | 2016-07-12 | 2016-07-12 | 자기 소자 |
| KR10-2016-0088052 | 2016-07-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107611256A CN107611256A (zh) | 2018-01-19 |
| CN107611256B true CN107611256B (zh) | 2021-02-12 |
Family
ID=59886453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710056924.7A Active CN107611256B (zh) | 2016-07-12 | 2017-01-25 | 磁器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US9773972B1 (zh) |
| KR (1) | KR102567975B1 (zh) |
| CN (1) | CN107611256B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102567975B1 (ko) * | 2016-07-12 | 2023-08-17 | 삼성전자주식회사 | 자기 소자 |
| JP6374452B2 (ja) * | 2016-08-04 | 2018-08-15 | 株式会社東芝 | 磁気メモリ |
| US10522745B2 (en) * | 2017-12-14 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions |
| US10665773B2 (en) * | 2018-01-26 | 2020-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM) |
| US10468592B1 (en) * | 2018-07-09 | 2019-11-05 | Applied Materials, Inc. | Magnetic tunnel junctions and methods of fabrication thereof |
| US11763972B2 (en) * | 2018-08-12 | 2023-09-19 | HeFeChip Corporation Limited | Magnetic tunnel junction element with a robust reference layer |
| US20200052191A1 (en) * | 2018-08-12 | 2020-02-13 | HeFeChip Corporation Limited | Magnetic tunnel junction element with a robust reference layer |
| CN111293138A (zh) * | 2018-12-07 | 2020-06-16 | 中国科学院上海微系统与信息技术研究所 | 三维mram存储结构及其制作方法 |
| KR102632986B1 (ko) * | 2019-10-01 | 2024-02-05 | 에스케이하이닉스 주식회사 | 전자 장치 |
| EP3836171B1 (en) | 2019-12-12 | 2024-04-10 | Imec VZW | Magnetic tri-layer spacer between a magnetic pinned or hard layer and a magnetic reference layer |
| JP7435057B2 (ja) * | 2020-03-10 | 2024-02-21 | Tdk株式会社 | 磁気抵抗効果素子 |
| KR102866042B1 (ko) | 2020-11-16 | 2025-09-26 | 삼성전자주식회사 | 자기 메모리 소자 |
| CN114171676B (zh) * | 2021-11-09 | 2025-10-17 | 中电海康集团有限公司 | 一种具有高热稳定性的磁隧道结 |
| EP4525008A1 (en) | 2023-09-14 | 2025-03-19 | Proterial, Ltd. | Matrix transformer |
| KR20250074218A (ko) * | 2023-11-20 | 2025-05-27 | 삼성전자주식회사 | 자기터널접합 소자 및 자기터널접합 소자를 포함하는 메모리 장치 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6767655B2 (en) * | 2000-08-21 | 2004-07-27 | Matsushita Electric Industrial Co., Ltd. | Magneto-resistive element |
| US6838740B2 (en) | 2002-09-27 | 2005-01-04 | Grandis, Inc. | Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
| US6847510B2 (en) | 2002-09-27 | 2005-01-25 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetic tunnel junction device with bottom free layer and improved underlayer |
| JP4120589B2 (ja) * | 2004-01-13 | 2008-07-16 | セイコーエプソン株式会社 | 磁気抵抗効果素子及び磁気メモリ装置 |
| US7576956B2 (en) | 2004-07-26 | 2009-08-18 | Grandis Inc. | Magnetic tunnel junction having diffusion stop layer |
| JP2006319259A (ja) | 2005-05-16 | 2006-11-24 | Fujitsu Ltd | 強磁性トンネル接合素子、これを用いた磁気ヘッド、磁気記録装置、および磁気メモリ装置 |
| JP2008085208A (ja) * | 2006-09-28 | 2008-04-10 | Fujitsu Ltd | トンネル磁気抵抗素子、磁気ヘッドおよび磁気メモリ |
| JP2010093157A (ja) | 2008-10-10 | 2010-04-22 | Fujitsu Ltd | 磁気抵抗効果素子、磁気再生ヘッド、磁気抵抗デバイスおよび情報記憶装置 |
| US20110031569A1 (en) * | 2009-08-10 | 2011-02-10 | Grandis, Inc. | Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements |
| KR101652006B1 (ko) * | 2010-07-20 | 2016-08-30 | 삼성전자주식회사 | 자기 기억 소자 및 그 제조 방법 |
| JP5665707B2 (ja) * | 2011-09-21 | 2015-02-04 | 株式会社東芝 | 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法 |
| US9123884B2 (en) * | 2011-09-22 | 2015-09-01 | Agency For Science, Technology And Research | Magnetoresistive device and a writing method for a magnetoresistive device |
| US8817426B2 (en) | 2011-10-17 | 2014-08-26 | HGST Netherlands B.V. | Magnetic sensor having CoFeBTa in pinned and free layer structures |
| JP2013197409A (ja) | 2012-03-21 | 2013-09-30 | Toshiba Corp | 磁気抵抗素子及びそれを備える磁気ランダムアクセスメモリ |
| KR101446338B1 (ko) * | 2012-07-17 | 2014-10-01 | 삼성전자주식회사 | 자기 소자 및 그 제조 방법 |
| US9053719B2 (en) | 2012-11-30 | 2015-06-09 | Western Digital (Fremont), Llc | Magnetoresistive sensor for a magnetic storage system read head, and fabrication method thereof |
| US8796796B2 (en) * | 2012-12-20 | 2014-08-05 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions having improved polarization enhancement and reference layers |
| US9130155B2 (en) * | 2013-03-15 | 2015-09-08 | Samsung Electronics Co., Ltd. | Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions |
| US9082960B2 (en) * | 2013-04-16 | 2015-07-14 | Headway Technologies, Inc. | Fully compensated synthetic antiferromagnet for spintronics applications |
| KR102099879B1 (ko) * | 2013-05-03 | 2020-04-10 | 삼성전자 주식회사 | 자기 소자 |
| US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
| KR102238527B1 (ko) * | 2014-09-29 | 2021-04-09 | 삼성전자주식회사 | 수직 자기 터널 접합 패턴을 포함하는 자기 기억 소자 |
| KR102567975B1 (ko) * | 2016-07-12 | 2023-08-17 | 삼성전자주식회사 | 자기 소자 |
-
2016
- 2016-07-12 KR KR1020160088052A patent/KR102567975B1/ko active Active
-
2017
- 2017-01-25 CN CN201710056924.7A patent/CN107611256B/zh active Active
- 2017-01-30 US US15/420,091 patent/US9773972B1/en active Active
- 2017-08-15 US US15/678,098 patent/US10249817B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20180026182A1 (en) | 2018-01-25 |
| US10249817B2 (en) | 2019-04-02 |
| KR102567975B1 (ko) | 2023-08-17 |
| CN107611256A (zh) | 2018-01-19 |
| KR20180007172A (ko) | 2018-01-22 |
| US9773972B1 (en) | 2017-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107611256B (zh) | 磁器件 | |
| KR102099879B1 (ko) | 자기 소자 | |
| KR101446338B1 (ko) | 자기 소자 및 그 제조 방법 | |
| KR102335104B1 (ko) | 자기 소자 | |
| US20120299133A1 (en) | Magnetic devices and methods of fabricating the same | |
| US20210175412A1 (en) | Magnetic memory device with multiple sidewall spacers covering sidewall of mtj element and method for manufacturing the same | |
| US11545617B2 (en) | Method of fabricating magnetic memory device | |
| JP2012099741A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
| US8710604B2 (en) | Magnetoresistive element and manufacturing method of the same | |
| US11342496B2 (en) | Semiconductor memory structure with magnetic tunneling junction stack and method for forming the same | |
| KR20180135149A (ko) | 자기 메모리 장치 및 이의 제조 방법 | |
| US20160020386A1 (en) | Method of manufacturing magnetic device | |
| US9515252B1 (en) | Low degradation MRAM encapsulation process using silicon-rich silicon nitride film | |
| US20130001715A1 (en) | Magnetoresistive element and manufacturing method of the same | |
| US11588100B2 (en) | Magnetic memory devices including magnetic tunnel junctions | |
| US11935677B2 (en) | Magnetic device | |
| KR101997154B1 (ko) | 자기 소자 | |
| US12310254B2 (en) | Magnetic device | |
| KR20090114682A (ko) | 자기터널접합 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |