CN107611036A - 封装基板及其制作方法、封装结构 - Google Patents

Abstract

一种封装基板包括第一导电线路层以及绝缘层。第一导电线路层包括相对的第一端部以及第二端部。绝缘层包覆第二端部并填充第一导电线路层所形成的间隙，以使第一导电线路层内埋于绝缘层中，第一端部的宽度大于第二端部的宽度。绝缘层内开设多个用于暴露第一导电线路层的盲孔，盲孔中形成有导电部。绝缘层上还形成有第二导电线路层。第二导电线路层与绝缘层接触的部分设有一第二铜箔层。第二导电线路层包括临近第二端部设置的第三端部以及与第三端部相对的第四端部。第三端部的宽度大于第四端部的宽度。第一导电线路层和第二导电线路层上形成有防焊层。每一防焊层上开设有开口。本发明还提供一种以上封装基板的制作方法以及一种封装结构。

Description

封装基板及其制作方法、封装结构

技术领域

本发明涉及一种封装基板以及所述封装基板的制作方法，以及一种封装结构。

背景技术

封装基板(又称载板)是用于承载电子元器件(例如半导体芯片)的一类印刷线路板。通常，封装基板上的导电线路层通过电镀方法形成。然而，此方法通常成本较高。

发明内容

有鉴于此，有必要提供一种封装基板及其制作方法，能够解决以上问题。

另，还有必要提供一种封装结构。

本发明提供一种封装基板的制作方法，包括：

提供一基板单元，包括一承载板、结合于所述承载板的至少一表面的一抗蚀层以及形成于每一抗蚀层上的一第一铜箔层；

利用二流体蚀刻技术蚀刻每一第一铜箔层而得到一第一导电线路层，使所述第一导电线路层形成有临近所述抗蚀层设置的第一端部以及与所述第一端部相对的第二端部，所述第一端部的宽度大于所述第二端部的宽度；

在每一第一导电线路层的表面上压合一覆铜基板，所述覆铜基板包含一绝缘层与一第二铜箔层，并使所述绝缘层填充于所述第一导电线路层所形成的间隙中，从而使所述第一导电线路层被所述绝缘层包覆而呈嵌埋型态；

利用半蚀刻技术薄化每一第二铜箔层，并在薄化后的每一第二铜箔层及绝缘层上开设多个用于暴露所述第一导电线路层的盲孔；

在薄化后的每一第二铜箔层上形成一电镀铜层，并使所述电镀铜层填充于所述盲孔中而形成导电部；

利用二流体蚀刻技术蚀刻每一电镀铜层以及形成于于所述电镀铜层下的第二铜箔层而得到一第二导电线路层，使所述第二导电线路层形成有临近所述第一导电线路层的第二端部设置的第三端部以及与所述第三端部相对的第四端部，所述第三端部的宽度大于所述第四端部的宽度，其中所述第二导电线路层通过所述导电部与所述第一导电线路层电性连接；以及

移除每一抗蚀层及该承载板之后，在所述第一导电线路层和所述第二导电线路层上分别形成一防焊层，然后在每一防焊层上开设用于分别暴露所述第一导电线路层的第一端部和第二导电线路层的第四端部的开口，从而得到所述封装基板。

优选的，所述第一端部的宽度与所述第二端部的宽度的差值小于10μm，所述第三端部的宽度与所述第四端部的宽度的差值小于10μm。

优选的，上述制作方法还包括：

在每一开口中形成焊球而结合至所述第一导电线路层的第一端部和第二导电线路层的第四端部；以及

在位于所述第二端部的焊球上电性连接半导体芯片。

优选的，所述盲孔的内壁还形成有导体层。

优选的，在所述开口的底部还形成表面处理层。

本发明还提供一种封装基板，包括第一导电线路层以及绝缘层，所述第一导电线路层包括一第一端部以及与所述第一端部相对的第二端部，所述绝缘层包覆所述第一导电线路层的第二端部并填充所述第一导电线路层所形成的间隙，以使所述第一导电线路层内埋于所述绝缘层中，所述第一端部的宽度大于所述第二端部的宽度，所述绝缘层内开设多个用于暴露所述第一导电线路层的盲孔，所述盲孔中形成有导电部，所述绝缘层上还形成有第二导电线路层，所述第二导电线路层与所述绝缘层接触的部分设有一第二铜箔层，所述第二导电线路层通过所述导电部与所述第一导电线路层电性连接，所述第二导电线路层包括临近所述第二端部设置的第三端部以及与所述第三端部相对的第四端部，所述第三端部的宽度大于所述第四端部的宽度，所述第一导电线路层和第二导电线路层上分别形成有防焊层，每一防焊层上开设有用于分别暴露所述第一导电线路层的第一端部和第二导电线路层的第四端部的开口。

优选的，所述第一端部的宽度大于所述第二端部的宽度，且所述第一端部的宽度与所述第二端部的宽度的差值小于10μm。

优选的，所述盲孔的内壁还形成有导体层。

优选的，在所述开口的底部还形成表面处理层。

本发明还提供一种封装结构，包括第一导电线路层以及绝缘层，所述第一导电线路层包括一第一端部以及与所述第一端部相对的第二端部，所述绝缘层包覆所述第一导电线路层的第二端部并填充所述第一导电线路层所形成的间隙，以使所述第一导电线路层内埋于所述绝缘层中，所述第一端部的宽度大于所述第二端部的宽度，所述绝缘层内开设多个用于暴露所述第一导电线路层的盲孔，所述盲孔中形成有导电部，所述绝缘层上还形成有第二导电线路层，所述第二导电线路层与所述绝缘层接触的部分设有一第二铜箔层，所述第二导电线路层通过所述导电部与所述第一导电线路层电性连接，所述第二导电线路层包括临近所述第二端部设置的第三端部以及与所述第三端部相对的第四端部，所述第三端部的宽度大于所述第四端部的宽度，所述第一导电线路层和第二导电线路层上分别形成有防焊层，每一防焊层上开设有用于分别暴露所述第一导电线路层的第一端部和第二导电线路层的第四端部的开口，在每一开口中形成有结合于所述第一端部和第四端部的焊球，在位于所述第二端部的焊球上电性连接有一半导体芯片。

由以上封装基板的制作方法制程较为简单，有利于降低制作成本。

附图说明

图1为制作本发明较佳实施例的封装基板所使用的基板单元的剖视图。

图2为在图1所示的基板单元上覆盖干膜后的剖视图。

图3为通过图2所示的干膜对基板单元进行蚀刻而得到第一导电线路层后的剖视图。

图4为在图3所示的第一导电线路层上覆盖绝缘层和第二铜箔层后的剖视图。

图5为将图4所示的第二铜箔层减薄并形成盲孔后的剖视图。

图6为在图5所示的减薄后的第二铜箔层上形成电镀铜层后的剖视图。

图7为在图6所示的电镀铜层上覆盖干膜后的剖视图。

图8为通过图7所示的干膜对电镀铜层进行蚀刻而得到第二导电线路层后的剖视图。

图9为将图8所示的抗蚀层和承载板移除而得到的中间体的剖视图。

图10为在图9所示的中间体上形成防焊层并开设开口后得到的封装基板的剖视图。

图11为在图10所示的封装基板上形成表面处理层后的剖视图。

图12为在图11所示的封装基板上形成焊球并连接电子元件后形成的封装结构的剖视图。

主要元件符号说明

基板单元	10
		承载板	11
第三铜箔层	12
		抗蚀层	13
第一铜箔层	14
		第一导电线路层	20
第一端部	21
		第二端部	22
干膜	23,43
		绝缘层	30
第二铜箔层	31
		盲孔	32
导体层	33
		电镀铜层	40
导电部	41
		第二导电线路层	42
防焊层	50
		开口	51
焊球	52
		表面处理层	60
半导体芯片	61
		封装基板	100
中间体	200
		封装结构	300

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面将结合图1～12及实施例对本发明提供的封装基板100及其制作方法作进一步说明。其中，所述封装基板100可应用于高密度积层板。

请参阅图1～12，本发明一较佳实施方式提供的封装基板100的制作方法包括如下步骤：

步骤一，请参阅图1，提供一基板单元10。所述基板单元10包括一绝缘的承载板11、结合于所述承载板11的至少一表面的一抗蚀层13、以及形成于每一抗蚀层13上的一第一铜箔层14(图1仅示出一抗蚀层13以及一第一铜箔层14)。

在本实施方式中，所述抗蚀层13材质为镍，其厚度大致为0.5～1μm。所述第一铜箔层14的厚度大致为18μm。所述承载板11的材质可为树脂。所述树脂可选自聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等中的一种。所述基板单元10还可包括结合于该承载板11和每一抗蚀层13之间的一第三铜箔层12。所述第三铜箔层12的厚度大致为3～5μm。

步骤二，请参阅图2和图3，利用二流体蚀刻技术蚀刻每一第一铜箔层14而得到一第一导电线路层20，使所述第一导电线路层20形成有临近所述抗蚀层13设置的第一端部21以及与所述第一端部21相对的第二端部22，所述第一端部21的宽度大于所述第二端部22的宽度，即，所述第一导电线路层20的横截面为梯形。其中，所述二流体蚀刻技术为使用二流体(即空气与液体的混合物)进行蚀刻的技术，其为现有技术，此不赘述。

在本实施方式中，由于所述第一导电线路层20采用二流体蚀刻技术制成，所述第一端部21的宽度与所述第二端部22的宽度的差值小于10μm。

在本实施方式中，首先在每一第一铜箔层14上覆盖一干膜23(参图2)，然后利用二流体蚀刻技术通过所述干膜23蚀刻每一第一铜箔层14而得到所述第一导电线路层20，然后移除所述干膜23(参图3)。

其中，所述干膜23为感光型干膜，其经曝光显影后转换为一图形化干膜，从而以该图形化干膜为光罩蚀刻所述第一铜箔层14而形成所述第一导电线路层20。

步骤三，请参阅图4，在每一第一导电线路层20的表面上压合一覆铜基板，该覆铜基板包括一绝缘层30以及一第二铜箔层31，并使所述绝缘层30流动并填充于所述第一导电线路层20所形成的间隙中，从而使所述第一导电线路层20被所述绝缘层30包覆而呈嵌埋形态。

可以理解的，所述绝缘层30呈半固化状态，因此，其在压合过程中可流动并填充于所述第一导电线路层20所形成的间隙中。

步骤四，请参阅图5，利用半蚀刻技术薄化每一第二铜箔层31，并在薄化后的每一第二铜箔层31及绝缘层30上开设多个用于暴露所述第一导电线路层20的盲孔32。

在本实施方式中，所述盲孔32采用激光技术开设。

在本实施方式中，所述盲孔32的内壁还形成有一导体层33。所述导体层33通过化学镀的方式形成。

步骤五，请参阅图6，在薄化后的每一第二铜箔层31上形成一电镀铜层40，并使所述电镀铜层40填充于所述盲孔32中而形成导电部41。

步骤六，请参阅图7和图8，利用二流体蚀刻技术蚀刻每一电镀铜层40以及形成于所述电镀铜层40下的第二铜箔层31而得到一第二导电线路层42，使所述第二导电线路层42形成有临近所述第一导电线路层20的第二端部22设置的第三端部44以及与所述第三端部44相对的第四端部45，所述第三端部44的宽度大于所述第四端部45的宽度，即，所述第二导电线路层42的横截面亦为梯形。其中，所述第二导电线路层42通过所述导电部41与所述第一导电线路层20电性连接。

在本实施方式中，由于所述第二导电线路层42采用二流体蚀刻技术制成，所述第三端部44的宽度与所述第四端部45的宽度的差值小于10μm。

在本实施方式中，所述第二导电线路层42的线宽/线距不小于所述第一导电线路层20的线宽/线距。

在本实施方式中，首先在每一电镀铜层40上覆盖一干膜43(参图7)，然后利用二流体蚀刻技术通过所述干膜43蚀刻每一电镀铜层40以及形成于所述电镀铜层40下的第二铜箔层31而得到所述第二导电线路层42，然后移除所述干膜43(参图8)。

其中，所述干膜43为感光型干膜，其经曝光显影后转换为一图形化干膜，从而以该图形化干膜为光罩蚀刻所述电镀铜层40以及形成于所述电镀铜层40下的第二铜箔层31而形成所述第二导电线路层42。

步骤七，请参阅图9，移除每一抗蚀层13及该承载板11以得到至少一中间体200。

步骤八，请参阅图10，在每一中间体200的所述第一导电线路层20和所述第二导电线路层42上分别形成一防焊层50，然后在每一防焊层50上开设用于分别暴露所述第一导电线路层20的第一端部21和第二导电线路层42的第四端部45的开口51，从而得到所述封装基板100。

在本实施方式中，所述防焊层50为通过涂布的方式形成。在形成所述防焊层50后，可在每一防焊层50上覆盖一干膜(图未示)，然后以所述干膜作为光罩，利用曝光显影技术对每一防焊层50进行蚀刻而得到所述开口51，然后再移除所述干膜。

在本实施方式中，所述第二导电线路层42未被防焊层50覆盖的区域(即位于所述第四端部45的开口51)可作为对外连接的焊球连接垫(ball pad)，用于结合至一外部装置(图未示)。所述第一导电线路层20未被防焊层50覆盖的区域(即位于所述第一端部21的开口51)则作为对外连接的凸块连接垫(bump pad)，用于结合一半导体芯片61(在图12中示出)。在所述防焊层50的涂布过程中，由于所述第一导电线路层20的第一端部21的宽度大于所述第二端部22的宽度，有利于增加所述防焊层50涂布过程的容许误差，从而有利于细线路的形成。

请参阅图11和图12，在制得所述封装基板100后，还可进一步在所述开口51的底部形成表面处理层60(参图11)，并在每一开口51中形成焊球52而结合至所述第一导电线路层20的第一端部21和第二导电线路层42的第四端部45，然后在位于所述第一导电线路层20的第二端部22的焊球52上电性连接一半导体芯片61，从而得到一封装结构300(参图12)。

在本实施方式中，所述表面处理层60为镍金层。

以上封装基板100的制作方法制程较为简单，有利于降低制作成本。

本发明还提供一种由以上制作方法制得的封装基板100。请参阅图11和图12，所述封装基板100包括第一导电线路层20以及绝缘层30。所述第一导电线路层20包括第一端部21以及与所述第一端部21相对的第二端部22，所述第一端部21的宽度大于所述第二端部22的宽度(即，所述第一导电线路层20的横截面为梯形)。所述绝缘层30包覆所述第一导电线路层20的第二端部22并填充所述第一导电线路层20所形成的间隙，以使所述第一导电线路层20内埋于所述绝缘层30中。所述绝缘层30上开设多个用于暴露所述第一导电线路层20的盲孔32，所述盲孔32中形成有导电部41。所述绝缘层30上还形成有第二导电线路层42。所述第二导电线路层42与所述绝缘层30接触的部分还设有第二铜箔层31。其中，所述第二导电线路层42通过所述导电部41与所述第一导电线路层20电性连接。所述第二导电线路层42包括临近所述第二端部22设置的第三端部44以及与所述第三端部44相对的第四端部45，所述第三端部44的宽度大于所述第四端部45的宽度(即，所述第二导电线路层42的横截面为梯形)。所述第一导电线路层20和第二导电线路层42上分别形成有防焊层50，在每一防焊层50上开设有用于分别暴露所述第一导电线路层20的第一端部21和第二导电线路层42的第四端部45的开口51。

在本实施方式中，所述开口51的底部形成有表面处理层60。

在本实施方式中，所述第一端部21的宽度与所述第二端部22的宽度的差值小于10μm，所述第三端部44的宽度与所述第四端部45的宽度的差值小于10μm。

在本实施方式中，所述盲孔32的内壁还形成有导体层33。

本发明还提供一种由以上制作方法制得的封装结构300。请参阅图12，所述封装基板100包括第一导电线路层20以及绝缘层30。所述第一导电线路层20包括第一端部21以及与所述第一端部21相对的第二端部22，所述第一端部21的宽度大于所述第二端部22的宽度(即，所述第一导电线路层20的横截面为梯形)。所述绝缘层30包覆所述第一导电线路层20的第二端部22并填充所述第一导电线路层20所形成的间隙，以使所述第一导电线路层20内埋于所述绝缘层30中。所述绝缘层30上开设多个用于暴露所述第一导电线路层20的盲孔32，所述盲孔32中形成有导电部41。所述绝缘层30上还形成有第二导电线路层42。所述第二导电线路层42与所述绝缘层30接触的部分还设有第二铜箔层31。其中，所述第二导电线路层42通过所述导电部41与所述第一导电线路层20电性连接。所述第二导电线路层42包括临近所述第二端部22设置的第三端部44以及与所述第三端部44相对的第四端部45，所述第三端部44的宽度大于所述第四端部45的宽度(即，所述第二导电线路层42的横截面为梯形)。所述第一导电线路层20和第二导电线路层42上分别形成有防焊层50，在每一防焊层50上开设有用于分别暴露所述第一导电线路层20的第一端部21和第二导电线路层42的第四端部45的开口51。所述每一开口51中形成有结合至所述第一导电线路层20的第一端部21和第二导电线路层42的第四端部45的焊球52。位于所述第一导电线路层20的第二端部22的焊球52上电性连接有一半导体芯片61。

可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种封装基板的制作方法，包括：

提供一基板单元，包括一承载板、结合于所述承载板的至少一表面的一抗蚀层以及形成于每一抗蚀层上的一第一铜箔层；

利用二流体蚀刻技术蚀刻每一第一铜箔层而得到一第一导电线路层，使所述第一导电线路层形成有临近所述抗蚀层设置的第一端部以及与所述第一端部相对的第二端部，所述第一端部的宽度大于所述第二端部的宽度；

在每一第一导电线路层的表面上压合一覆铜基板，所述覆铜基板包含一绝缘层与一第二铜箔层，并使所述绝缘层填充于所述第一导电线路层所形成的间隙中，从而使所述第一导电线路层被所述绝缘层包覆而呈嵌埋型态；

利用半蚀刻技术薄化每一第二铜箔层，并在薄化后的每一第二铜箔层及绝缘层上开设多个用于暴露所述第一导电线路层的盲孔；

在薄化后的每一第二铜箔层上形成一电镀铜层，并使所述电镀铜层填充于所述盲孔中而形成导电部；

利用二流体蚀刻技术蚀刻每一电镀铜层以及形成于于所述电镀铜层下的第二铜箔层而得到一第二导电线路层，使所述第二导电线路层形成有临近所述第一导电线路层的第二端部设置的第三端部以及与所述第三端部相对的第四端部，所述第三端部的宽度大于所述第四端部的宽度，其中所述第二导电线路层通过所述导电部与所述第一导电线路层电性连接；以及

移除每一抗蚀层及该承载板之后，在所述第一导电线路层和所述第二导电线路层上分别形成一防焊层，然后在每一防焊层上开设用于分别暴露所述第一导电线路层的第一端部和第二导电线路层的第四端部的开口，从而得到所述封装基板。

2.如权利要求1所述的封装基板的制备方法，其特征在于，所述第一端部的宽度与所述第二端部的宽度的差值小于10μm，所述第三端部的宽度与所述第四端部的宽度的差值小于10μm。

3.如权利要求1所述的封装基板的制备方法，其特征在于，还包括：

在每一开口中形成焊球而结合至所述第一导电线路层的第一端部和第二导电线路层的第四端部；以及

在位于所述第二端部的焊球上电性连接半导体芯片。

4.如权利要求1所述的封装基板的制备方法，其特征在于，所述盲孔的内壁还形成有导体层。

5.如权利要求1所述的封装基板的制备方法，其特征在于，在所述开口的底部还形成表面处理层。

6.一种封装基板，包括第一导电线路层以及绝缘层，所述第一导电线路层包括一第一端部以及与所述第一端部相对的第二端部，其特征在于，所述绝缘层包覆所述第一导电线路层的第二端部并填充所述第一导电线路层所形成的间隙，以使所述第一导电线路层内埋于所述绝缘层中，所述第一端部的宽度大于所述第二端部的宽度，所述绝缘层内开设多个用于暴露所述第一导电线路层的盲孔，所述盲孔中形成有导电部，所述绝缘层上还形成有第二导电线路层，所述第二导电线路层与所述绝缘层接触的部分设有一第二铜箔层，所述第二导电线路层通过所述导电部与所述第一导电线路层电性连接，所述第二导电线路层包括临近所述第二端部设置的第三端部以及与所述第三端部相对的第四端部，所述第三端部的宽度大于所述第四端部的宽度，所述第一导电线路层和第二导电线路层上分别形成有防焊层，每一防焊层上开设有用于分别暴露所述第一导电线路层的第一端部和第二导电线路层的第四端部的开口。

7.如权利要求6所述的封装基板，其特征在于，所述第一端部的宽度大于所述第二端部的宽度，且所述第一端部的宽度与所述第二端部的宽度的差值小于10μm。

8.如权利要求6所述的封装基板，其特征在于，所述盲孔的内壁还形成有导体层。

9.如权利要求6所述的封装基板，其特征在于，在所述开口的底部还形成表面处理层。

10.一种封装结构，包括第一导电线路层以及绝缘层，所述第一导电线路层包括一第一端部以及与所述第一端部相对的第二端部，其特征在于，所述绝缘层包覆所述第一导电线路层的第二端部并填充所述第一导电线路层所形成的间隙，以使所述第一导电线路层内埋于所述绝缘层中，所述第一端部的宽度大于所述第二端部的宽度，所述绝缘层内开设多个用于暴露所述第一导电线路层的盲孔，所述盲孔中形成有导电部，所述绝缘层上还形成有第二导电线路层，所述第二导电线路层与所述绝缘层接触的部分设有一第二铜箔层，所述第二导电线路层通过所述导电部与所述第一导电线路层电性连接，所述第二导电线路层包括临近所述第二端部设置的第三端部以及与所述第三端部相对的第四端部，所述第三端部的宽度大于所述第四端部的宽度，所述第一导电线路层和第二导电线路层上分别形成有防焊层，每一防焊层上开设有用于分别暴露所述第一导电线路层的第一端部和第二导电线路层的第四端部的开口，在每一开口中形成有结合于所述第一端部和第四端部的焊球，在位于所述第二端部的焊球上电性连接有一半导体芯片。