CN107579058A - 一种多类型芯片叠层封装结构及其制作方法 - Google Patents

Abstract

本发明公开了一种多类型芯片叠层封装结构及其制作方法，该封装结构包括由下至上依次堆叠的至少二个芯片封装体，芯片封装体包括功能芯片、钝化层、再布线层和阵列焊柱，功能芯片注塑形成一塑封体，塑封体的下表面设有钝化层，塑封体的下表面和钝化层之间设有再布线层，阵列焊柱设置于塑封体内且电连接于位于塑封体上表面上的焊盘和再布线层之间，功能芯片为引线键合芯片、大尺寸倒装焊芯片、至少二个同一水平放置的小尺寸倒装焊芯片中的一种且堆叠的芯片封装体内的功能芯片之间任意组合。本发明可以完成多类型芯片的叠层封装，减小多类型芯片封装的总体积，垂直互联通过阵列焊柱完成，制造加工流程简单，成本低。

Description

一种多类型芯片叠层封装结构及其制作方法

技术领域

本发明属于集成电路技术领域，具体涉及一种多类型芯片叠层封装结构及其制作方法。

背景技术

随着半导体集成电路的快速发展，满足用户定制化功能需求是集成电路未来的发展趋势，为了达到多功能的输出，需进行多类型芯片的集成互联，于此同时集成电路体积小、重量轻的硬性要求也在逐步上升，针对上述应用需求，多类型芯片三维叠层的封装逐渐发展起来。但是目前在三维结构中集成多品种、多尺寸芯片并无很固定的通用结构，一般都需专门设计定制，耗费大量设计及仿真费用，同时生产工艺千差万别，成品率无法保证。另外一方面三维叠层封装一般是采用硅通孔（TSV）实现三维的垂直互联，虽然采用该技术封装体积最小，但是工艺成本较高。

发明内容

为了解决上述技术问题，本发明提供了一种多类型芯片叠层封装结构及其制作方法。

为了达到上述目的，本发明的技术方案如下：

本发明提供一种多类型芯片叠层封装结构，包括由下至上依次堆叠的至少二个芯片封装体，芯片封装体包括功能芯片、钝化层、再布线层和阵列焊柱，功能芯片注塑形成一塑封体，塑封体的下表面设有钝化层，塑封体的下表面和钝化层之间设有再布线层，塑封体的上表面上、以及再布线层上还设有焊盘，位于塑封体上表面上的焊盘上还设有阵列凸点，阵列焊柱设置于塑封体内且电连接于位于塑封体上表面上的焊盘和再布线层之间，功能芯片为引线键合芯片、大尺寸倒装焊芯片、至少二个同一水平放置的小尺寸倒装焊芯片中的一种且堆叠的芯片封装体内的功能芯片之间任意组合。

优选的，引线键合芯片设置于钝化层上且其与再布线层通过键合丝电连接。

优选的，阵列焊柱的高度高于键合丝弧线最高处水平高度，阵列焊柱材料为铜线。

优选的，阵列焊柱的底部形成焊接凸环，焊接凸环的直径尺寸大于阵列焊柱的直径尺寸。

优选的，大尺寸倒装焊芯片与再布线层通过焊接凸点电连接，小尺寸倒装焊芯片与再布线层通过焊接凸点电连接。

优选的，阵列凸点为球形或柱形。

本发明还提供一种多类型芯片叠层封装结构的制作方法，包括以下步骤：

S1、选用一载体圆片，在载体圆片的上表面制作或贴装一层临时键合膜；

S2、制作再布线层和钝化层；

S3、将引线键合芯片的背面贴装在钝化层上，并用键合丝进行引线键合；

S4、在再布线层上进行阵列式的植柱形成阵列焊柱；

S5、采用注塑工艺将引线键合芯片和所有引线固定通过注塑形成塑封体；

S6、将塑封体外多余阵列焊柱打磨平整，在塑封体的上表面和再布线层上制作焊盘，在塑封体上表面上的焊盘上制作阵列凸点；

S7、采用解键合方法将引线键合芯片封装体和临时键合膜剥离，然后通过圆片的划切形成多个独立的第一芯片封装体；

S8、采用上述步骤S1-步骤S7的工艺方法，选择大尺寸倒装焊芯片替换引线键合芯片，制作独立的第二芯片封装体；

S9、采用上述步骤1-步骤S7的工艺方法，选择至少二个小尺寸倒装焊芯片替换引线键合芯片，同时倒装焊在再布线层上，制作独立的第三芯片封装体；

S10、采用倒装焊工艺，将独立的第一芯片封装体、第二芯片封装体和第三芯片封装体任意组合堆叠在一起，完成多类型芯片叠层封装结构。

优选的，步骤S2中通过晶圆级再布线制作工艺制作再布线层，通过旋涂或喷涂方法制作钝化层。

优选的，步骤S6中通过晶圆级工艺制作焊盘和阵列凸点。

本发明具有以下有益效果：

1、每个芯片封装体的外部结构相同，封装结构的设计可以进行通用化定制，有效降低封装设计成本，而且生产工艺过程相同，生产时成品率容易控制；

2、每个芯片封装体内部可以封装任意类型的芯片，比如引线键合芯片、大尺寸倒装焊芯片或者多个小尺寸的倒装焊芯片等，可以适用于各种类型的芯片组合封装，通用性强；

3、每个芯片封装体上下两面通过阵列焊柱完成电互联，相比较硅通孔（TSV）工艺成本较低；

4、再布线层上预留的焊盘，与阵列焊柱上端制作的阵列凸点，可以实现多个同样结构的封装体三维堆叠；

5、每个芯片封装体通过晶圆级工艺制作正反两面的再布线层，整个圆片同时加工，生产效率高，有效降低封装成本。

附图说明

图1 是本发明一种多类型芯片叠层封装结构在载体圆片上临时键合膜后的结构示意图。

图2 是本发明一种多类型芯片叠层封装结构在临时键合膜上制作再布线层和钝化层后的示意图。

图3 是本发明一种多类型芯片叠层封装结构贴装引线键合芯片和键合丝后的示意图。

图4 是本发明一种多类型芯片叠层封装结构制作阵列焊柱后的示意图。

图5 是本发明一种多类型芯片叠层封装结构注塑成塑封体后的示意图。

图6 是本发明一种多类型芯片叠层封装结构制作焊盘和阵列凸点后的示意图。

图7是本发明一种多类型芯片叠层封装结构剥离临时键合膜后圆片划切完成单个引线键合芯片封装体的示意图。

图8 是本发明一种多类型芯片叠层封装结构的大尺寸倒装焊芯片封装体结构的结构示意图。

图9 是本发明一种多类型芯片叠层封装结构的双小尺寸倒装焊芯片封装体结构的结构示意图。

图10 是本发明一种多类型芯片叠层封装结构的三种不同类型芯片封装体叠层结构示意图。

其中，1、再布线层，2、钝化层，3、引线键合芯片，4、键合丝，5、阵列焊柱，6、塑封体，7、焊盘，8、阵列凸点，9、大尺寸倒装焊芯片，10、第一小尺寸倒装焊芯片1，11、第二小尺寸倒装焊芯片，100、第一芯片封装体，200、第二芯片封装体，300、第三芯片封装体。

具体实施方式

下面结合附图详细说明本发明的优选实施方式。

为了达到本发明的目的，如图10所示，在本发明的其中一种实施方式中提供一种多类型芯片叠层封装结构，包括由下至上依次堆叠的第三芯片封装体300、第二芯片封装体200和第一芯片封装体100，每个芯片封装体包括功能芯片、钝化层2、再布线层1和阵列焊柱5，功能芯片通过注塑形成一塑封体6，塑封体6的下表面设有钝化层2，塑封体6的下表面和钝化层2之间设有再布线层1，塑封体6的上表面上、以及再布线层1上还设有焊盘7，位于塑封体6上表面上的焊盘7上还设有阵列凸点8，阵列焊柱5设置于塑封体6内且电连接于位于塑封体6上表面上的焊盘7和再布线层1之间，第一芯片封装体100的功能芯片为引线键合芯片，第二芯片封装体200的功能芯片为大尺寸倒装焊芯片9，第三芯片封装体300的功能芯片为同一水平放置的第一小尺寸倒装焊芯片10和第二小尺寸倒装焊芯片11。

其中，引线键合芯片3设置于钝化层2上且其与再布线层1通过键合丝4电连接；阵列焊柱5的高度高于键合丝4弧线最高处水平高度，阵列焊柱5材料为铜线；阵列焊柱5的底部形成焊接凸环，焊接凸环的直径尺寸大于阵列焊柱的直径尺寸；大尺寸倒装焊芯片9与再布线层通过焊接凸点电连接，第一小尺寸倒装焊芯片10和第二小尺寸倒装焊芯片11分别与再布线层通过焊接凸点电连接；阵列凸点为球形或柱形。

为了进一步地优化本发明的实施效果，在本发明的另一种实施方式中，在前述内容的基础上，本实施方式还提供一种多类型芯片叠层封装结构的制作方法，如图1至图10所示，包括以下步骤：

S1、选用一载体圆片13，在载体圆片13的上表面制作或贴装一层临时键合膜12；

S2、通过晶圆级再布线制作工艺制作再布线层1，通过旋涂或喷涂方法制作钝化层2；

S3、将引线键合芯片3的背面贴装在钝化层1上，并用键合丝4进行引线键合；

S4、在再布线层1上进行阵列式的植柱形成阵列焊柱5；

S5、采用注塑工艺将引线键合芯片3和所有引线固定通过注塑形成塑封体6；

S6、将塑封体6外多余阵列焊柱打磨平整，在塑封体6的上表面和再布线层上制作焊盘7，在塑封体6上表面上的焊盘7上制作阵列凸点8；其中，通过晶圆级工艺制作焊盘7和阵列凸点8；

S7、采用解键合方法将引线键合芯片封装体和临时键合膜剥离，然后通过圆片的划切形成多个独立的第一芯片封装体100；

S8、采用上述步骤S1-步骤S7的工艺方法，选择大尺寸倒装焊芯片替换引线键合芯片，制作独立的第二芯片封装体200；

S9、采用上述步骤1-步骤S7的工艺方法，选择第一小尺寸倒装焊芯片和第二小尺寸倒装焊芯片替换引线键合芯片，同时倒装焊在再布线层上，制作独立的第三芯片封装体300；

S10、采用倒装焊工艺，将独立的第三芯片封装体300、第二芯片封装体200和第一芯片封装体100由下至上依次堆叠在一起，完成多类型芯片叠层封装结构。

以上所述的仅是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (10)

1.一种多类型芯片叠层封装结构，其特征在于，包括由下至上依次堆叠的至少二个芯片封装体，芯片封装体包括功能芯片、钝化层、再布线层和阵列焊柱，功能芯片注塑形成一塑封体，塑封体的下表面设有钝化层，塑封体的下表面和钝化层之间设有再布线层，塑封体的上表面上、以及再布线层上还设有焊盘，位于塑封体上表面上的焊盘上还设有阵列凸点，阵列焊柱设置于塑封体内且电连接于位于塑封体上表面上的焊盘和再布线层之间，功能芯片为引线键合芯片、大尺寸倒装焊芯片、至少二个同一水平放置的小尺寸倒装焊芯片中的一种且堆叠的芯片封装体内的功能芯片之间任意组合。

2.根据权利要求1所述的多类型芯片叠层封装结构，其特征在于，引线键合芯片设置于钝化层上且其与再布线层通过键合丝电连接。

3.根据权利要求2所述的多类型芯片叠层封装结构，其特征在于，阵列焊柱的高度高于键合丝弧线最高处水平高度。

4.根据权利要求1所述的多类型芯片叠层封装结构，其特征在于，阵列焊柱材料为铜线。

5.根据权利要求1所述的多类型芯片叠层封装结构，其特征在于，阵列焊柱的底部形成焊接凸环，焊接凸环的直径尺寸大于阵列焊柱的直径尺寸。

6.根据权利要求1所述的多类型芯片叠层封装结构，其特征在于，大尺寸倒装焊芯片与再布线层通过焊接凸点电连接，小尺寸倒装焊芯片与再布线层通过焊接凸点电连接。

7.根据权利要求1所述的多类型芯片叠层封装结构，其特征在于，阵列凸点为球形或柱形。

8.一种如权利要求1-7任一所述的多类型芯片叠层封装结构的制作方法，其特征在于，包括以下步骤：

S1、选用一载体圆片，在载体圆片的上表面制作或贴装一层临时键合膜；

S2、制作再布线层和钝化层；

S3、将引线键合芯片的背面贴装在钝化层上，并用键合丝进行引线键合；

S4、在再布线层上进行阵列式的植柱形成阵列焊柱；

S5、采用注塑工艺将引线键合芯片和所有引线固定通过注塑形成塑封体；

S6、将塑封体外多余阵列焊柱打磨平整，在塑封体的上表面和再布线层上制作焊盘，在塑封体上表面上的焊盘上制作阵列凸点；

S7、采用解键合方法将引线键合芯片封装体和临时键合膜剥离，然后通过圆片的划切形成多个独立的第一芯片封装体；

S8、采用上述步骤S1-步骤S7的工艺方法，选择大尺寸倒装焊芯片替换引线键合芯片，制作独立的第二芯片封装体；

S9、采用上述步骤1-步骤S7的工艺方法，选择至少二个小尺寸倒装焊芯片替换引线键合芯片，同时倒装焊在再布线层上，制作独立的第三芯片封装体；

S10、采用倒装焊工艺，将独立的第一芯片封装体、第二芯片封装体和第三芯片封装体任意组合堆叠在一起，完成多类型芯片叠层封装结构。

9.根据权利要求1所述的多类型芯片叠层封装结构的制作方法，其特征在于，步骤S2中通过晶圆级再布线制作工艺制作再布线层，通过旋涂或喷涂方法制作钝化层。

10.根据权利要求1所述的多类型芯片叠层封装结构的制作方法，其特征在于，步骤S6中通过晶圆级工艺制作焊盘和阵列凸点。