[go: up one dir, main page]

CN107527879A - 用于有源控制的触发和锁存释放晶闸管的设备和方法 - Google Patents

用于有源控制的触发和锁存释放晶闸管的设备和方法 Download PDF

Info

Publication number
CN107527879A
CN107527879A CN201710472186.4A CN201710472186A CN107527879A CN 107527879 A CN107527879 A CN 107527879A CN 201710472186 A CN201710472186 A CN 201710472186A CN 107527879 A CN107527879 A CN 107527879A
Authority
CN
China
Prior art keywords
scr
voltage
node
trigger
latch release
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710472186.4A
Other languages
English (en)
Other versions
CN107527879B (zh
Inventor
J·赵
J·A·塞尔瑟多
S·帕萨萨拉希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN107527879A publication Critical patent/CN107527879A/zh
Application granted granted Critical
Publication of CN107527879B publication Critical patent/CN107527879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H10W74/114—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H10D89/713—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base region coupled to the collector region of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H10W42/60—
    • H10W74/00—
    • H10W90/752—
    • H10W90/756—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供用于有源控制的触发和锁存释放晶闸管的设备和方法。在某些构造中，有源控制的保护电路包括：过电压传感电路、在信号节点和放电节点之间电连接的晶闸管或硅控整流器(SCR)、以及有源触发和锁存释放电路。过电压传感电路基于信号节点的电压控制虚拟供电节点的电压，并且有源触发和锁存释放电路基于虚拟供电节点的电压检测信号节点处瞬态过应力事件的存在。有源触发和锁存释放电路提供一个或多个触发信号至SCR以控制SCR的激活电压，并且有源触发和锁存释放电路基于是否检测到瞬态过应力事件来激活或失活一个或多个触发信号。

Description

用于有源控制的触发和锁存释放晶闸管的设备和方法
技术领域
本发明的实施方案涉及电子系统，更具体地，涉及有源控制的晶闸管保护装置。
背景技术
某些电子系统可能暴露于瞬态过应力事件或具有快速变化的电压和高功率的短持续时间的电信号。瞬态过应力事件可以包括例如源自电荷从物体或人员突然释放到电子系统产生的电气过应力(EOS)事件和/或静电放电(ESD)事件。
通过在IC的相对较小的区域产生过电压条件和高水平的功耗，瞬态过应力事件可能会损坏或破坏集成电路(IC)。高功率耗散可以增加IC温度，并且可能导致诸如栅极氧化物穿通、结损坏、金属损坏和表面电荷积累之类的众多问题。
发明内容
在一个方面，提供集成电路。集成电路包括在信号节点和放电节点之间电连接的硅控整流器(SCR)，并且所述SCR被构造为接收可操作以控制所述SCR的激活电压的一个或多个触发信号。集成电路还包括过电压传感电路，被构造为基于所述信号节点的电压控制虚拟供电节点的电压。集成电路还包括有源触发和锁存释放电路，被构造为基于所述虚拟供电节点的电压来检测信号节点处瞬态过应力事件的存在，并控制所述SCR的激活和锁存释放。所述有源触发和锁存释放电路还被构造为对应于检测所述瞬态过应力事件的存在来激活一个或多个触发信号
在另一方面中，提供一种保护集成电路避免电过应力的方法。该方法包括：使用过电压传感电路基于信号节点的电压来控制虚拟供电节点的电压；使用有源触发和锁存释放电路基于所述虚拟供电节点的电压检测所述信号节点处瞬态过应力事件的存在；使用有源触发和锁存释放电路对应于检测所述瞬态过应力事件的存在来激活一个或多个触发信号；以及基于所述一个或多个触发信号控制在所述信号节点和放电节点之间电连接的SCR的激活电压。
在另一方面中，封装系统，包括引线和电连接所述引线的第一片上系统(SOC)。所述第一SOC包括在信号节点和放电节点之间电连接的SCR，并且所述SCR被构造为接收可操作以控制所述SCR的激活电压的一个或多个触发信号。第一SOC还包括过电压传感电路，被构造为基于所述信号节点的电压控制虚拟供电节点的电压。第一SOC还包括有源触发和锁存释放电路，被构造为基于所述虚拟供电节点和所述放电节点之间的电压差检测所述信号节点处瞬态过应力事件的存在。所述有源触发和锁存释放电路还被构造为对应于检测所述瞬态过应力事件的存在来激活一个或多个触发信号。
附图说明
图1A是根据一个实施方案的封装上系统(SOP)的横截面的示意图。
图1B是图1A的SOP的俯视图的示意图。
图2是根据一个实施方案的收发器接口的示意图。
图3A是根据一个实施方案的有源控制的晶闸管或硅控整流器(SCR)的示意图。
图3B是根据另一实施方案的有源控制的SCR的示意图。
图3C是根据另一实施方案的有源控制的SCR的示意图。
图4是根据一个实施方案的有源控制的SCR的电流和电压对时间的图。
图5A是根据一个实施方案的有源控制的SCR的注释示意性剖视图。
图5B是根据另一实施方案的有源控制的SCR的注释示意性剖视图。
图6A是根据另一实施方案的有源控制的SCR的示意图。
图6B是根据另一实施方案的有源控制的SCR的示意图。
图6C是根据另一实施方案的有源控制的SCR的示意图。
图6D是根据另一实施方案的有源控制的SCR的示意图。
图6E是根据另一实施方案的有源控制的SCR的示意图。
图6F是根据另一实施方案的有源控制的SCR的示意图。
图6G是根据另一实施方案的有源控制的SCR的示意图。
图6H是根据另一实施方案的有源控制的SCR的示意图。
图6I是根据另一实施方案的有源控制的SCR的示意图。
图7A是根据另一实施方案的收发器接口的示意图。
图7B是根据另一实施方案的收发器接口的示意图。
图8是根据另一实施方案的有源控制的SCR的示意图。
图9是根据一个实施方案的有源触发和锁存释放电路的示意图。
图10A是根据一个实施方案的有源控制的SCR的DC电流对DC电压的图。
图10B是根据一个实施方案的有源控制的SCR的传输线脉冲(TLP)电流对TLP电压的图。
图11A是根据一个实施方案的有源控制的SCR的电压和电流对时间的一个例子的图。
图11B是没有有源控制的SCR的电压和电流对时间的一个例子的图。
具体实施方式
以下对某些实施方案的详细描述给出了本发明的具体实施方案的各种描述。然而，本发明可以以权利要求所限定和覆盖的多种不同方式来体现。在本说明书中，参考附图，其中相同的附图标记可以表示相同或功能相似的元件。应当理解，附图中所示的元件不一定按比例绘制。而且，应当理解，某些实施例可以包括比图中所示的更多的元件和/或图中所示的元件的子集。此外，一些实施例可以包括来自两个或更多个附图的特征的任何合适的组合。
某些电子系统包括过载保护电路，以保护电路或组件免受瞬态过载事件的影响。为了保证电子系统的可靠性，制造商可以在规定的应力条件下对电子系统进行测试，这可以通过联合电子设备工程委员会(JEDEC)、国际电工委员会(IEC)和汽车工程委员会(AEC)。这些标准可以涵盖广泛的瞬态过应力事件，包括电力过应力(EOS)和/或静电放电(ESD)事件。
有源控制的保护电路是一种类型的过应力保护电路，其通过监视与过应力相关联的电气条件检测瞬态过应力事件的存在。通过实施有源控制保护电路，相对快速的激活时间、相对较低的静态功耗、和/或相对紧凑的区域可以相对于依赖于天然结击穿以提供夹紧的实施方式来来实现。
在本文某些构造中，有源控制的保护电路包括过电压传感电路、在信号节点和放电节点之间电连接的硅控整流器(SCR)、和有源触发和锁存释放电路。过电压传感电路基于所述信号节点的电压控制虚拟供电节点的电压，并且有源触发和锁存释放电路基于虚拟供电节点的电压检测信号节点处瞬态过应力事件的存在。有源触发和锁存释放电路提供一个或多个触发信号至SCR以控制SCR的激活电压，并且有源触发和锁存释放电路基于是否检测到瞬态过应力事件来激活或失活一个或多个触发信号。例如，有源触发和锁存释放电路可对应于检测瞬态过应力事件来激活一个或多个触发信号，以降低SCR的激活电压，并在瞬态过应力事件通过后随后失活一个或多个触发信号以控制SCR的锁存释放。
SCR，其在本文中也称为晶闸管，可以通过可扩展布局来实现，以助于提供期望用于特定应用和/或实施的过应力保护的量。例如，SCR可具有与可缩放以提供定制的保护和/或装载控制的单位区域中实现的布局。
SCR包括彼此交叉耦合的NPN双极晶体管和PNP双极晶体管。在某些实施方式中，一个或多个触发信号包括提供至NPN双极晶体管的基底的电压信号或提供至所述PNP双极晶体管的基底的电流中的至少一种。因此，控制SCR的闩锁/触发和锁存释放可以通过触发信号实现：在SCR的嵌入的双极晶体管的基底处提供局部控制。通过以这种方式实现有源控制的SCR，可以实现快速激活时间和每单位面积的高电流处理能力。在某些实施方式中，有源控制的SCR可以在过应力条件期间打开，以在电压低于正常电路操作的电压电平处提供瞬态过应力保护。
与此相反，依赖于天然结击穿的SCR可不具有足够快的激活时间，并因此通过这样SCR保护的电路可暴露于可能引线损坏的电压过冲。此外，经由直接结击穿触发SCR可以使用激活电压来实施，其具有足够高的电压裕度，以减少该SCR在正常电路工作电压水平存在中被无意触发的可能性。尽管使用激活电压裕度实施SCR可以减少或消除错误触发，但是激活电压裕度可进一步降低SCR的导通速度。
因此，基于SCR-保护电路的激活时间保持挑战以为具有相对低的击穿电压的应用程序保护装置提供合适的保护，包括例如，采用先进的互补金属氧化物半导体(CMOS)技术、双极互补金属氧化物半导体(BiCMOS工艺制造的挑战)技术、和/或化合物半导体技术制造的装置。
图1A是根据一个实施方案的封装上系统(SOP)10的横截面的示意图。图1B是图1A的SOP 10的俯视图的示意图。SOP 10包括第一片上系统(SOC)1、第二SOC 2、焊盘3、引脚4、第一焊线6和第二焊线8。第一SOC 1包括有源控制的SCR 5和片上无源电路7，其在该实施方案中使用电阻来实施。
尽管图1A描述SOP的具体实施方案，但是本文的教导适用于使用多种结构实施的SOP。例如，SOP可包括更多或更少的SOC、引线、焊线和/或其他结构。在另一实施方案中，忽略焊线以支持使用倒装芯片配置连接SOC。而且，本文的教导可用于提供适于保护在多种系统中提供过应力保护(例如ESD保护)的有源控制的保护电路，包括但不限于片上系统(SOC)、封装中系统(SIP)、封装上系统(SOP)和/或板上系统(SOB)。
在所描述的实施方案中，第一SOC 1位于焊盘3上并且第二SOC 2位于第一SOC 1上。因此，第一和第二SOC 1、2在该实施方案中布置为层叠构造。第一和第二SOC 1、2可以多种方式彼此物理和/或电连接，例如通过粘合剂、介电材料、半导体和/或封装。
在第一和第二SOC 1、2之间以及SOC和SIP的引线或销之间提供电连接，以提供期望的导电性。例如，在所描述的实施方案中，第一焊线1在第一SOC 1的第一垫和第二SOC 2的垫之间提供电连接，并且第二焊线8在第一SOC 1的第二垫和引脚4之间提供电连接。在某些实施方式中，一个或多个有源控制的SCR 5在第一SOC 1的第一垫和放电节点例如地之间、和/或第一SOC 1的第二垫和放电节点之间电连接。
在所描述的实施方案中，第一SOC 1的第一和第二垫通过片上无源电路7彼此电连接。在某些构造中，引脚4起到传导节点的作用，例如输入和/或输出(I/O)节点，并且片上无源电路7提供电阻，其通过阻碍电荷的流动来帮助保护第二SOC 2避免过应力的损害。
有源控制的SCR 5可用于保护第一SOC 1和/或第二SOC 2避免瞬态过应力事件的损害。有源控制的SCR 5可以依照本文所述的任何有源控制的SCR来实施。尽管图1A-1B描述了可包括有源控制的SCR的电子系统的一个例子，但是有源控制的SCR可包括在多种电子系统中。
在某些构造中，第一SOC 1包括模拟前端(AFE)，并且第二SOC 2包括收发器，如高级CMOS通用异步接收器/发送器(UART)。在一个实施方案中，第二SOC 2包括测试用于与IEC64000-4-2ESD事件依从的接收和/或发射垫。
SIP 10可用于各种各样的应用中，包括但不限于传感器系统(例如，气体检测仪)、医疗系统、工业控制系统、接口系统、电源管理系统、微机电系统(MEMS)系统、汽车系统、和/或无线基础设施系统。
在某些实施方式中，第一和第二SOC 1、2利用不同的制造技术制造。在一个例子中，第一SOC 1使用低成本互补金属氧化物半导体(CMOS)工艺(诸如0.18微米CMOS工艺)实现，并且第二SOC 2使用先进的CMOS工艺(例如具有的尺寸为90纳米或更小的CMOS工艺)来实现。在另一例子中，第一SOC 1使用CMOS工艺实现，并且第二SOC 2是使用化合物半导体的制造方法实现，例如III-V族半导体技术。
因此，在某些实施方式中，第一SOC 1的有源控制的SCR 5保护第二SOC 2上的电路，其具有相对于第一SOC 1对过电压条件较低的耐受性和/或对过应力更高的易感性。通过实施具有有源控制的SCR而不是提供基于原生结击穿夹紧的SCR的第一SOC 1，提供更强大的过应力保护。特别地，有源控制的SCR 5能够表现出相对快的开启速度，这有助于响应于瞬态过应力事件减少电压过冲。快速开启速度可以通过使用一个或多个触发信号提供，以对嵌入双极晶体管SCR的至少一个基底提供有源控制，从而动态地降低SCR的激活电压。
图2是根据一个实施方案的收发器接口20的示意图。收发器接口20包括信号节点IN、放电节点V1、供电节点V2、有源控制的晶闸管或SCR25、输入接收器28和输入电阻29。
为了附图清楚，图2中仅示出了收发器接口20的某些结构。因此，收发器接口20可以包括其他电路、装置和/或其他结构。
在所描述的实施方案中，输入电阻29在信号节点IN和输入接收器28的输入之间电连接。另外，输入接收器28电连接放电节点V1和供电节点V2，从而供电输入接收器28。在某些构造中，放电节点V1电连接低电力供应或接地电压，并且供电节点V2电连接电源高电压。
有源控制的SCR 25包括电连接信号节点IN的第一端子、电连接放电节点V1的第二端子和电连接供电节点V2的第三端子。如图2中所示，有源控制的SCR 25包括有源触发和锁存释放电路26和SCR 27。
当收发器接口20在正常的信号的电压电平或条件下操作，所述有源控制的SCR 25处于OFF状态操作，其中有源控制的SCR 25不应干扰输入接收器28的操作。然而，对应于检测瞬态过应力事件的存在，有源触发和锁存释放电路26提供一个或多个触发信号到SCR27，以选择性地降低SCR的激活电压。
因此，SCR 27可在低泄漏/高阻抗OFF状态开始。在检测到瞬态过应力事件满足一个或多个信号传导条件下，有源触发和锁存释放电路26激活提供到SCR 27的一个或多个触发信号，从而提高了SCR 27的导电性，并且选择性降低激活电压，在此处SCR 27从高阻抗状态过渡到高电流/低阻抗ON状态。因此，SCR 27作为锁存器操作。在一个实施方案中，OFF状态的阻抗可以是例如在约10至1000GΩ的范围内，和所述ON状态的阻抗可以是例如在约0.1至5Ω的范围内。
在激活触发信号时，SCR 27具有增强的导电性和选择性降低的激活电压。在瞬态过应力事件通过后，有源触发和锁存释放电路26失活触发信号以释放SCR 27，并且SCR 27在瞬态过应力事件通过后回到低泄漏/高阻抗OFF状态。
尽管有源控制的SCR 25在保护收发器接口的输入接收器的上下文中描述，但是本文的教导适用于多种应用。在另一实施方案中，有源控制的SCR 25保护与输出发射机相关联的信号节点。因此，尽管图2的收发器接口20描述IC接口的一个示例，其可以包括使用触发和锁存释放的有源控制实施的一个或多个SCR，本文的教导适用于IC和/或其他系统的其他构造。
图3A是根据一个实施方案的有源控制的SCR 30的示意图。有源控制的SCR 30包括SCR或晶闸管31、有源触发和锁存释放电路32、过电压传感电路33和隔离电路34。
有源控制的SCR 30提供电连接信号节点I/O的电路的保护。如图3A中所示，SCR 31在信号节点I/O和放电节点V1之间电连接，并且SCR 31接收来自有源触发和锁存释放电路32的触发电压VTX。当激活时，触发电压VTX降低SCR的激活电压，从而加速有源控制的SCR30的开启时间，依次可降低信号节点I/O处电压过冲。如图3A中所示，触发电压VTX可提供至SCR31的嵌入NPN双极晶体管的基底。
所描述的过电压传感电路33在信号节点I/O和虚拟供电节点VDDX之间电连接。过电压传感电路33基于所述信号节点的电压I/O来控制虚拟供电节点VDDX的电压。因此，过电压传感电路33用于传感在信号节点I/O处过应力条件的存在。
包括过电压传感电路33供了相对于这样结构的广泛优点，其中有源触发和锁存释放电路32直接连接信号节点I/O。例如，过电压传感电路33通过提供低通滤波至所述信号节点的电压I/O，帮助预防有源触发和锁存释放电路32的误触发。因此，过电压传感电路33可基于所述信号节点的电压I/O控制虚拟供电节点VDDX的电压，同时提供滤波以预防信号节点I/O上的高频信号传导无意地触发有源触发和锁存释放电路32。
过电压传感电路33还用于减少信号节点I/O上的有源触发和锁存释放电路32的电容负载的影响。例如，有源触发和锁存释放电路32可以包括一个或多个电容器，如用于检测瞬态过应力事件的RC网络的电容器，并且过电压传感电路33可以减少或消除来自所述电容器所产生的信号节点I/O上的电容负载。因此，信号节点I/O可以以更高的频率、更高的性能、和/或相对于这样结构更宽的带宽操作，其中所述有源触发和锁存释放电路32直接连接信号节点I/O。
如图3A中所示，隔离电路34在供电节点V2和虚拟供电节点VDDX之间电连接。隔离电路34有助于基于电连接供电节点V2的电源高电压的电压来偏压虚拟供电节点VDDX。在某些实施方式中，供电节点V2使用电源高电压偏压，其具有比信号节点I/O的标称工作电压范围更大的电压电平。
有源触发和锁存释放电路32在虚拟供电节点VDDX和放电节点V1之间电连接，并且在该实施方案中产生触发电压VTX。有源触发和锁存释放电路32基于虚拟供电节点VDDX的电压检测信号节点I/O处瞬态过应力事件的存在，并且对应于检测瞬态过应力事件的存在来选择性激活触发电压VTX。
在某些构造中，有源触发和锁存释放电路32在虚拟供电节点VDDX和放电节点V1之间观察到电压变化率，并且当检测到有资格的瞬态过应力事件时选择性激活触发电压VTX。然而，有源触发和锁存释放电路32可以检测瞬态过应力事件的存在，其基于指示瞬态过应力事件的潜在损坏敏感的电子设备的多个检测条件，包括但不限于观察功率、电压、电流和/或电荷。
在某些实施方式中，有源触发和锁存释放电路32确定瞬态过应力事件存在响应于检测到快速变化的电压的时间足够长的时间，例如在约1纳秒至约1000纳秒的时间长度内、在约0.1V/ns至约100V/ns的范围内电压变化率的上升边缘。在某些实施方式中，有源触发和锁存释放电路32对于与供电正常系统操作条件失活或释放一个或多个触发信号。
图3B是根据另一实施方案的有源控制的SCR 40的示意图。有源控制的SCR 40包括SCR 31、有源触发和锁存释放电路32、过电压传感电路33、隔离电路34和电压控制的电源35。
图3B的有源控制的SCR 40类似于图3A的有源控制的SCR 30，除了图3B的有源控制的SCR 40还包括电压控制的电源35，其产生用于SCR 31的触发电流ITX。如图3A中所示，触发电流ITX可提供至SCR 31的嵌入PNP双极晶体管的基底。控制SCR的激活电压使用多个触发信号，诸如触发电压和触发电流的组合，可提供的激活电压的更大控制，和/或有助于提供相对于使用单一触发信号的构造激活电压的更大降低。
有源控制的SCR 40的其他细节可以如前面所述。
图3C是根据另一实施方案的有源控制的SCR 50的示意图。有源控制的SCR 50包括SCR 31、有源触发和锁存释放电路32、过电压传感电路33、隔离电路34和反向保护二极管36。
图3C的有源控制的SCR 50类似于图3A的有源控制的SCR 30，除了图3C的有源控制的SCR 50还包括反向保护二极管36。另外，图3C的实施方案描述这样的实施方案，其中过电压传感电路33在SCR 31的内部节点(例如，嵌入的PNP双极晶体管的基底)和虚拟供电节点VDDX之间电连接。以这种方式实现有源控制的SCR提高对误触发的坚固性，而且还可以降低开启速度。
如图3C中所示，反向保护二极管36包括电连接放电节点V1的阳极和电连接信号节点I/O的阴极。包括反向保护二极管36可以辅助提供针对负极性瞬态过应力事件的信号节点I/O的保护，这相对于放电节点V1降低所述信号节点的电压I/O。例如，反向保护二极管36可对应于负极性瞬态过应力事件激活以提供保护，其在放电节点V1和信号节点I/O之间的电压差约大于或等于反向保护二极管的正向电压。
尽管反向保护二极管36相对于SCR 31作为单独组件描述，但是在某些实施方式中，反向保护二极管36集成在SCR 31的布局。例如，如将在下面参考地讨论图5A和5B的实施例中，反向保护二极管可以内置到或集成的SCR的布局。然而，其它构造也是可能的，例如这样的实施方案，其中反向保护二极管包括单独的布局，由此便于独立优化用于反向状态。
有源控制的SCR 50的其他细节可以如前面所述。
图4是根据一个实施方案的有源控制的SCR的电流和电压对时间的图60。图60可表示实施图3B的有源控制的SCR 40的电流和电压特性的一个例子，其中放电节点V1电连接低电力供应电压VSS，并且其中供电节点V2电连接电源高电压VDD。尽管图4描述图3B的有源控制的SCR 40的电流对电压特性的一个例子，但是其他电流对电压特性也是可能的。
图60包括供电节点V2的第一曲线，在该例子中其显示供电的集成电路。本文所述有源控制的SCR可用于在加电和断电条件期间提供过应力保护，从而提供在活跃的用户操作以及处理和/或测试过程中提供强大保护。
图60还包括提供至信号节点的ESD事件的电流的第二曲线62(例如，图3B的I/O)。图60还包括提供至SCR的NPN双极晶体管的基底的触发电压的第三曲线63(例如，图3B的VTX)。如图4中所示，对应于检测和第二曲线62的ESD电流相关的瞬态过应力事件的存在的有源触发和锁存释放电路，触发电压被激活。另外，对应于不在检测瞬态过应力事件存在的有源触发和锁存释放电路，触发电压失活。
图60还包括SCR的PNP双极晶体管的基底的电压的第四曲线64。如图4中所示，PNP双极晶体管的基极电压可以通过触发电流(例如，图3B的ITX)的激活被拉低。当触发电流被有源触发和锁存释放电路失活时，PNP的基极电压可以恢复正常的工作电压水平，此后SCR可以释放。在该实施方案中，当触发电流失活时，PNP双极晶体管的基极电压是电浮动的，或基本上没有直接电压或电流偏置进行操作。
图5A是根据一个实施方案的有源控制的SCR 100的注释示意性剖视图。尽管图5A描述有源控制的SCR的合适布局实施方式的一个例子，但是有源控制的SCR能以各种各样的方式来实现。例如，各种各样的装置剖视图和装置的布局可以根据本文的教导来使用。
有源控制的SCR 100制造于p-型基板(PSUB)101，并包括第一p-型阱(PWL)102a、第二PWL 102b、第三PWL 102c、第一n-型阱(NWL)103a、第二NWL 103b、第一p-型有源(P+)区域104a、第二P+区域104b、第三P+区域104c、第四P+区域104d、第一n-型有源(N+)区域105a、第二N+区域105b、第三N+区域105c、第四N+区域105d、第一浅沟道隔离(STI)区域106a、第二STI区域106b、第三STI区域106c、第四STI区域106d、第五STI区域106e、第六STI区域106f、第七STI区域106g、介电区域107、n-型掺杂导电区域108和p-型掺杂导电区域109。
有源控制的SCR 100已被示意性地注释以示出某些电连接、装置和电路。例如，如图5A所示，信号节点I/O、放电节点V1、供电节点V2、虚拟供电节点VDDX、有源触发和锁存释放电路32、过电压传感电路33、隔离电路34、PNP双极晶体管111、NPN双极晶体管112、第一反向保护二极管113a、第二反向保护二极管113b和它们之间的电连接已经使用所描述的装置剖视图注释。
虽然使用盒体示意性描绘的设备的剖视图，但是有源触发和锁存释放电路32、过电压传感电路33和隔离电路34可以在PSUB 101来制造，如在PSUB 101的部分，其不在所描述的剖视图中可见。例如，有源触发和锁存释放电路32、过电压传感电路33和隔离电路34可包括无源组件，例如电阻、电容器、和/或电感器，和有源组件，例如晶体管和/或二极管，在PSUB 101来制造。虽然电连接被示意性地用线示出，但是本领域的普通技术人员将理解的是，注释的电连接可以部分地经由后端处理使用金属化来制备。而且，在某些实施方式中，焊盘或其他结构可以被包括，并且可以对应于某些节点，包括但不限于信号节点I/O、放电节点V1和/或供电节点V2。为了附图的清晰度，这些细节被省略。
如图5A中所示，第一NWL 103a位于第一和第二PWL 102a、102b之间，第二PWL 102b位于第一和第二NWL 103a、103b之间，并且第二NWL 103b位于第二和第三PWL 102b、102c之间。另外，第一P+区域104a和第一N+区域105a形成于第一PWL 102a。而且，第二N+区域105b沿着第一PWL 102a和第一NWL 103a的边界形成。另外，第二P+区域104b和第三N+区域105c形成于第一NWL 103a。而且，第三P+区域104c形成于第二PWL 102b，第四N+区域105d形成于第二NWL 103b，和第四P+区域104d形成于第三PWL 102c。如图5A中描述，STI区域106a-106g形成于所示有源区域之间。
在某些实施方式中，有源控制的SCR 100以环形构造来实现。在一个例子中，有源控制的SCR 100可被实现为相对于线119线对称。尽管有源控制的SCR 100可以环形布置结构实施，但是有源控制的SCR的布置结构不必是环形的。例如，在另一例子中，有源控制的SCR可以平面布置结构实施。
在所描述的构造中，有源控制的SCR 100直接形成在P-SUB 101中。然而，本文的教导也适用于其它的构造，如这样的实施方式中，其中基板包括p型外延层之上的掺杂或未掺杂的支撑基板，所述有源控制的SCR100制造于p型外延层中。虽然在图5A中未示出，但是P-SUB 101通常包括形成于其中的其它装置或结构。
所描述的STI区域106a-106g可以用多种方式来形成。在一个例子中，STI区域106a-106g的形成包括在P-SUB 101中蚀刻沟槽，使用介电材料填充沟槽，诸如二氧化硅(SiO2)，并使用任何合适的方法除去过量的介电材料，如化学-机械平坦化。尽管示为STI区域，但是有源区域之间绝缘的其它实施方式是可能的。
如图5A中所示，放电节点V1电连接第一N+区域105a、第三P+区域104c和第四P+区域104d。另外，信号节点I/O电连接第二P+区域104b和第四N+区域105d。放电节点V1和信号节点I/O以这种方式电连接用于SCR和反向保护二极管结构以类似于图3C中所示的方式电连接。
例如，所描述的剖视图注释以显示由横截面的n-型和p-型掺杂区域形成的PNP双极晶体管111、NPN双极晶体管112、第一反向保护二极管113a和第二反向保护二极管113b。如图5A中所示，PNP双极晶体管111和NPN双极晶体管112彼此交叉耦合，并且PNP双极晶体管111的发射器和NPN双极晶体管112的发射器分别电连接信号节点I/O和放电节点V1。另外，反向保护二极管113a、113b彼此并联操作，其中反向保护二极管113a、113b的阳极电连接放电节点V1，并且反向保护二极管113a、113b的阴极电连接信号节点I/O。
在所描述的实施方案中，第二N+区域105b沿着第一PWL 102a和第一NWL 103a之间的边界形成。按照这种方式实施第二N+区域105b在阱的边界附近增加大量的电子，从而有助于实现期望的SCR激活电压。然而，其他实施是可行的。另外，所描述的实施方案包括在第一NWL 103a上形成的p-型掺杂导电区域108和p-型掺杂导电区域109，其中介电区域107形成在导电区域和第一NWL 103a的表面之间。导电区域108、109作为虚拟深氧化物形成阻挡场板，其通过加快靠近半导体表面的传导操作以加速装置的开启响应。然而，其他实施是可行的。
所描述的隔离电路34在供电节点V2和虚拟供电节点VDDX之间电连接。另外，过电压传感电路33在信号节点I/O和虚拟供电节点VDDX之间电连接。而且，有源触发和锁存释放电路32在虚拟供电节点VDDX和放电节点V1之间电连接。
在该实施方案中，有源触发和锁存释放电路32产生触发信号118。在该实施方案中，触发信号118提供至第三N+区域105c，并因此提供至所述PNP双极晶体管的基底111。在某些实施方式中，有源触发和锁存释放电路产生用于所述PNP双极晶体管的基底111和/或所述NPN双极晶体管的基底112的触发信号。例如，触发信号可通过第一P+区域104a提供至所述NPN双极晶体管的基底112。
图5B是根据另一实施方案的有源控制的SCR 120的注释示意性剖视图。
图5B的有源控制的SCR 120类似于图5A的有源控制的SCR，除了图5B的有源控制的SCR 120还包括第三NWL 103c、第五N+区域105e、第八STI区域106h和n型掩埋层(NBL)125。如图5B中所示，NBL 125在PWL 102a-102下面、NWL 103a-103b下面和NWL 103c部分下面延伸。N+区域105e形成于第三NWL 103c。如图5B中所示，触发信号118提供至N+区域105e。
在所描述的实施方案中，NBL 125和第三NWL 103c作为n-型绝缘结构操作，其使PWL 102a-102c电绝缘P-SUB 51。尽管有源控制的SCR 120包括可用于绝缘p型阱区域的n型绝缘结构的一个例子，本文的教导适用于其他构造的n型绝缘结构。例如，在另一例子中，n-型绝缘结构可使用深n阱技术来实施。
有源控制的SCR 120的其他细节可类似于前面所述那些。
参考图5A和5B，诸如上、下、上面等之类的术语是指如图所示定向的装置，并且应相应地解释。还应当理解，由于半导体器件中的区域是通过掺杂具有不同杂质或不同浓度杂质的半导体材料的不同部分来限定的，不同区域之间的离散物理边界可能实际上不存在于完成的器件中，而是区域转变可能从一个到另一个。如图5A和5B所示的一些边界是这种类型的，并且被示为仅用于帮助读者的突变结构。如本领域普通技术人员将理解的那样，p型区域可以包括诸如硼的p型半导体材料作为掺杂剂。此外，n型区域可以包括诸如磷的n型半导体材料作为掺杂剂。本领域普通技术人员将理解上述区域中的各种掺杂剂的浓度。
图6A是根据另一实施方案的有源控制的SCR 200的示意图。有源控制的SCR 200包括SCR或晶闸管201、有源触发和锁存释放电路202、过电压传感二极管203、隔离电路204、反向保护二极管206、第一电阻207、第二电阻208、焊盘电容器209、电源n型金属氧化物半导体(NMOS)晶体管221、箝位NMOS晶体管222、信号垫I/O、地或低功率垫VSS和高功率垫VDD。
SCR 201包括彼此交叉耦合的PNP双极晶体管211和NPN双极晶体管212。例如，所述PNP双极晶体管的基底211电连接NPN双极晶体管212的收集器，并且所述NPN双极晶体管的基底212电连接PNP双极晶体管212的收集器。如图6A中所示，PNP双极晶体管211的发射器电连接信号垫I/O，并且NPN双极晶体管212的发射器电连接地垫VSS。
有源控制的SCR 200提供电连接信号垫I/O的电路的保护。如图6A中所示，SCR 201在信号垫I/O和地垫VSS之间电连接，并且在该实施方案中SCR 201接收来自有源触发和锁存释放电路202的触发电压VTX。当激活时，触发电压VTX降低SCR的激活电压，从而帮助加速开启有源控制的SCR 200，这依次可降低信号垫I/O处电压过冲。如图6A中所示，触发电压VTX提供至NPN双极晶体管212的基底。
在该实施方案中SCR 201还接收来自电源NMOS晶体管221的触发电流ITX。电源NMOS晶体管221的门压使用触发电压VTX控制，因此有源触发和锁存释放电路202控制触发电流ITX的激活和失活。尽管如有源触发和锁存释放电路202单独所示，在某些实施方式中电源NMOS晶体管221或其他电源集成有源触发和锁存释放电路202。
所描述的实施方案还包括箝位NMOS晶体管222，其在虚拟供电节点VDDX和地垫VSS之间电连接。如图6A中所示，箝位NMOS晶体管222的门压由触发电压VTX控制，并因此有源触发和锁存释放电路202控制箝位NMOS晶体管222的激活和失活。包括箝位NMOS晶体管222可进一步增强过应力保护。
如图6A中所示，第一电阻207包括在NPN双极晶体管212的基底和发射器之间，并且第二电阻208包括在PNP双极晶体管211的基底和发射器之间。第一和第二电阻207、208助于控制SCR的激活电压和/或保持电压。在一个实施方案中，第一电阻207的电阻为5Ω至5kΩ，并且第二电阻208的电阻为5Ω至1kΩ。
所描述的实施方案还包括反向保护二极管206，其包括电连接地垫VSS的阳极和电连接信号垫I/O的阴极。反向保护二极管206有助于提供针对相对于地垫VSS降低信号垫I/O的电压的瞬态过应力事件的保护。
如图6A中所示，过电压传感二极管203包括电连接信号垫I/O的阳极和电连接所述虚拟供电节点的阴极VDDX。过电压传感二极管203基于信号垫I/O的电压控制虚拟供电节点VDDX的电压。特别地，当信号垫I/O的电压增加高于电源垫VDD时，过电压传感二极管203控制虚拟供电节点VDDX大致等于信号垫I/O的电压减去二极管的正向电压。因此，过电压传感二极管203对应于信号垫I/O处正极性瞬态过应力事件增加虚拟供电节点VDDX的电压。
包括过电压传感二极管203相对于其中有源触发和锁存释放电路202直接连接信号垫I/O的构造提供较大范围的优点。例如，过电压传感二极管203有助于预防有源触发和锁存释放电路202的误触发，同时提供滤波以预防信号垫I/O上的高频信号传导无意地触发有源触发和锁存释放电路202。另外，过电压传感二极管203还用于减少信号垫I/O上有源触发和锁存释放电路202的电容负载的影响。例如，有源触发和锁存释放电路202可以包括一个或多个相对较大的电容器，并且过电压传感二极管203可至少部分屏蔽信号垫I/O与和电容器关联的电容负载。
尽管所描述的实施方案包括使用二极管实现的过电压传感电路，但是可以使用过电压传感电路的其他实现方式。
如图6A中所示，隔离电路204在电源垫VDD和虚拟供电节点VDDX之间电连接。在所描述的实施方案中，隔离电路204包括彼此电性并联的绝缘电阻228和绝缘二极管227，其中绝缘二极管227的阳极电连接电源垫VDD并且绝缘二极管227的阴极电连接虚拟供电节点VDDX。然而，可以使用其他隔离电路的实施方式。
隔离电路204有助于基于电连接电源垫VDD的电源高电压的电压来偏压虚拟供电节点VDDX。在某些实施方式中，电源垫VDD使用大于信号垫I/O的标称操作电压范围的电压水平的电源高电压来偏压。
有源触发和锁存释放电路202在虚拟供电节点VDDX和地垫VSS之间电连接，并且在该实施方案中产生触发电压VTX。有源触发和锁存释放电路202基于虚拟供电节点VDDX的电压检测信号垫I/O处瞬态过应力事件的存在，并且对应于检测到瞬态过应力事件的存在来选择性激活触发电压VTX。
所描述的实施方案包括焊盘电容器209，其有助于对应于和瞬态过应力事件关联的电压改变耦合触发电压VTX，从而增强开启时间。因此，焊盘的电容可以通过提供有助于检测瞬态过应力事件的电容耦合来促进有源电路实现。尽管包括焊盘电容器209可增强开启速度，焊盘电容器209还可增强信号垫I/O的电容负载。
焊盘电容器209使用信号垫I/O的电容部分地实施。例如，焊盘电容器209可包括使用信号垫I/O焊盘结构的金属化来实现的第一板、和使用定位在焊盘结构下方的金属化层来实现的第二板。在一个实施方案中，焊盘电容器209的电容为至少100fF。
图6B是根据另一实施方案的有源控制的SCR 230的示意图。有源控制的SCR 230包括SCR 201、有源触发和锁存释放电路202、过电压传感二极管203、隔离电路204、反向保护二极管206、第一电阻207、第二电阻208、焊盘电容器209、电源NMOS晶体管221、信号垫I/O、地垫VSS和高功率垫VDD。
图6B的有源控制的SCR 230类似于图6A的有源控制的SCR 200，除了图6B的有源控制的SCR 230描述了这样的构造，其中过电压传感二极管203的阳极和阴极分别电连接所述PNP双极晶体管的基底211和虚拟供电节点VDDX。以这种方式实施有源控制的SCR 230降低错误或无意激活的易感性，同时也可以减少开启速度。所描述的实施方案还忽略图6B中所示的箝位NMOS晶体管222。然而，在另一实施方案中，包括NMOS晶体管222。
有源控制的SCR 230的其他细节可类似于前面所述那些。
图6C是根据另一实施方案的有源控制的SCR 240的示意图。有源控制的SCR 240包括SCR 201、有源触发和锁存释放电路202、过电压传感二极管203、绝缘电阻228、反向保护二极管206、第一电阻207、第二电阻208、焊盘电容器209、电源NMOS晶体管221、箝位NMOS晶体管222、信号垫I/O、地垫VSS和高功率垫VDD。
图6C的有源控制的SCR 240类似于图6A的有源控制的SCR 200，除了图6C的有源控制的SCR 240描述了忽略图6A的绝缘二极管227的构造。
有源控制的SCR 240的其他细节可类似于前面所述那些。
图6D是根据另一实施方案的有源控制的SCR 250的示意图。有源控制的SCR 250包括SCR 201、有源触发和锁存释放电路202、过电压传感二极管203、隔离电路204、反向保护二极管206、第一电阻207、第二电阻208、焊盘电容器209、电源NPN双极晶体管251、箝位NPN双极晶体管252、信号垫I/O、地垫VSS和高功率垫VDD。
图6D的有源控制的SCR 250类似于图6A的有源控制的SCR 200，除了图6D有源控制的SCR 250描述了这样的结构，其中电源NMOS晶体管221被电源NPN双极晶体管251取代，并且其中箝位NMOS晶体管222被箝位NPN双极晶体管252取代。
有源控制的SCR 250的其他细节可类似于前面所述那些。
图6E是根据另一实施方案的有源控制的SCR 260的示意图。有源控制的SCR 260包括SCR 201、有源触发和锁存释放电路262、过电压传感二极管203、绝缘电阻228、电阻207、焊盘电容器209、电源NMOS晶体管221、箝位NMOS晶体管222、信号垫I/O、地垫VSS和高功率垫VDD。
图6E的有源控制的SCR 260类似于图6A的有源控制的SCR 200，除了图6E的有源控制的SCR 260忽略图6A中所示的反向保护二极管206、第二电阻208和绝缘二极管227。然而，其他实施方式是可行的，包括例如，包括一种或多种这些组件的实施方式。另外，图6E的有源控制的SCR260描述这样的构造，其中有源触发和锁存释放电路262包括在虚拟供电节点VDDX和所述NPN双极晶体管的基底212之间电连接的电容器263。
尽管图6E中示出了有源触发和锁存释放电路的一个实施方案，但是可以以各种各样的方式实现有源触发和锁存释放电路。
有源控制的SCR 260的其他细节可类似于前面所述那些。
图6F是根据另一实施方案的有源控制的SCR 270的示意图。有源控制的SCR 270包括过电压传感电路33、隔离电路34、SCR 201、电阻208、信号垫I/O、地垫VSS和高功率垫VDD，这可以如前面所述。
有源控制的SCR 270还包括有源触发和锁存释放电路272，其描述可用于提供SCR的闩锁和锁存释放的有源控制的有源触发和锁存释放电路的一个实施方案。然而，有源触发和锁存释放电路可以通过其他方式来实现。
所描述的有源触发和锁存释放电路272包括检测电容器281、检测电阻282、NPN双极晶体管283、PNP双极晶体管284和偏压电阻285。检测电容器281和检测电阻282作为高通滤波器操作以基于虚拟供电节点VDDX和地垫VSS之间的电压变化率来检测瞬态过应力事件。当检测瞬态过应力事件时，NPN双极晶体管283开启，并依次控制PNP双极晶体管284以激活检测电流ITX。偏压电阻285有助于偏压NPN双极晶体管283的收集器和所述PNP双极晶体管的基底284。在所描述的实施方案中，检测电流ITX提供至所述PNP双极晶体管的基底211以选择性降低SCR 201的激活电压。
有源控制的SCR 270的其他细节可类似于前面所述那些。
图6G是根据另一实施方案的有源控制的SCR 290的示意图。有源控制的SCR 290包括SCR 201、有源触发和锁存释放电路202、隔离电路34、第一电阻207、第二电阻208、焊盘电容器209、电源NMOS晶体管221、箝位NMOS晶体管222、信号垫I/O、地垫VSS和高功率垫VDD，这可以如前面所述。
有源控制的SCR 290还包括低电容反向保护二极管结构296，其用于提供针对负极性保护瞬态过应力事件的保护，这相对于地垫VSS降低了信号垫I/O的电压。有源控制的SCR290还包括低电容过电压传感二极管结构294，其用于基于信号垫I/O的电压来控制虚拟供电节点VDDX的电压。
低电容反向保护二极管结构296和低电容过电压传感二极管结构294分别描述反向保护电路和过电压传感电路的实施方案，其适于其中相对少量的电容负载的被期望用于信号垫I/O的应用。然而，反向保护电路和/或过电压传感电路可以通过其他方式来实现。
在一个实施方案中，低电容反向保护二极管结构296使用串联的两个或更多个结节二极管实现，其中场板设置在所述结节二极管上以加速二极管激活。结节二极管可以单片集成，以减少面积和提高设备的坚固性，或独立地连接。低电容过电压传感二极管结构294可以通过类似方式来实现。
有源控制的SCR 290的其他细节可类似于前面所述那些。
图6H是根据另一实施方案的有源控制的SCR 300的示意图。有源控制的SCR 300包括SCR 201、有源触发和锁存释放电路202、过电压传感二极管203、隔离电路204、反向保护二极管206、第一电阻207、第二电阻208、焊盘电容器209、电源NMOS晶体管221、信号垫I/O、地垫VSS、和高功率垫VDD。
图6H的有源控制的SCR 300类似于图6B的有源控制的SCR 230，除了图6H的有源控制的SCR 300描述了这样的构造，其中触发电压VTX不提供至所述NPN双极晶体管的基底212。
有源控制的SCR 300的其他细节可类似于前面所述那些。
图6I是根据另一实施方案的有源控制的SCR 310的示意图。有源控制的SCR 310包括SCR 201、有源触发和锁存释放电路202、隔离电路34、第一电阻207、第二电阻208、焊盘电容器209、电源NMOS晶体管221、箝位NMOS晶体管222、低电容过电压传感二极管结构294m、低电容反向保护二极管结构296、信号垫I/O、地垫VSS和高功率垫VDD。
图6I的有源控制的SCR 310类似于图6G的有源控制的SCR 290，除了图6I的有源控制的SCR 310描述了这样的构造，其中触发电压VTX不提供至所述NPN双极晶体管的基底212。
有源控制的SCR 310的其他细节可类似于前面所述那些。
图7A是根据另一实施方案的收发器接口400的示意图。收发器接口400包括信号垫I/O、地垫VSS、电源垫VDD、输入接收器28、输入电阻29、过电压传感电路33、隔离电路34、第一SCR 401、第二SCR 402和分享有源触发和锁存释放电路403。
为了清楚附图，图7A中仅示出了收发器接口400的某些结构。因此，收发器接口400可以包括其他电路、装置和/或其他结构。
在所描述的实施方案中，输入电阻29在信号垫I/O和输入接收器28的输入之间电连接。另外，输入接收器28电连接地垫VSS和电源垫VDD。过电压传感电路33在信号垫I/O和虚拟供电节点VDDX之间电连接，并且隔离电路34在电源垫VDD和虚拟供电节点VDDX之间电连接。如图7A中所示，过电压传感电路33相对于信号垫I/O分流电连接。分享有源触发和锁存释放电路403在虚拟供电节点VDDX和地垫VSS之间电连接，并且产生用于第一SCR 401和第二SCR 402的触发信号404。如图7A中所示，第一SCR 401在信号垫I/O和地垫VSS之间电连接，并且第二SCR402在输入接收器28的输入和地垫VSS之间电连接。
所描述的实施方案使用分享有源触发和锁存释放电路403以有源控制多个SCR。以这种方式实施保护方案能够减少布局面积和/或集中有源控制。
如图7A中所示，输入电阻29在第一和第二SCR 401、402之间电连接。在某些实施方式中，第一SCR 401具有相对于第二SCR 402更大的过应力处理能力。在这种构造中，第一SCR 401可作为主过应力保护装置，和所述第二SCR 402可以作为次过应力保护装置。例如，尽管输入电阻29能够减小电荷的到达输入接收器28的量，但是来自过应力事件的部分电荷可经由输入电阻29到达输入接收器28的输入。因此，第二SCR 402通过分流到达输入接收器28的电荷到地垫VSS以进一步增强整体过应力保护。
尽管图7A描述在保护收发器接口的输入接收器的上下文中使用多个SCR和分享有源触发和锁存释放电路的保护方案，这种保护方案适用于多种应用。在另一实施方案中，第一和第二SCR 401、402和分享有源触发和锁存释放电路403保护和收发器接口的输出发射机相关联的信号节点。
收发器接口400的其他细节可以如前面所述。
图7B是根据另一实施方案的收发器接口410的示意图。收发器接口410包括信号垫I/O、地垫VSS、电源垫VDD、输入接收器28、输入电阻29、过电压传感二极管203和绝缘电阻228，这可如前面所述。收发器接口410还包括第一SCR 405、第二SCR 406、分享有源触发和锁存释放电路407、第一反向保护二极管413a和第二反向保护二极管413b。第一SCR405包括彼此交叉耦合的第一PNP双极晶体管411a和第一NPN双极晶体管412a。另外，第二SCR 406包括彼此交叉耦合的第二PNP双极晶体管411b和第二NPN双极晶体管412b。
图7B的收发器接口410描述图7A的收发器接口400的一个实施方案。然而，图7A的收发器接口400可以通过其它方式实现，包括但不限于，使用反向保护电路、隔离电路、过电压传感电路和/或分享有源触发和锁存释放电路的不同实施方式的结构。
在所描述的实施方案中，分享有源触发和锁存释放电路407包括检测电容器421、检测电阻422和NMOS晶体管423。检测电容器421和检测电阻422操作滤波器低信号频率以基于虚拟供电节点VDDX和地垫VSS之间的电压变化率来检测瞬态过应力事件。当检测到具有足够高的电压变化率的瞬态过应力事件时，NMOS晶体管423开启和激活检测电流ITX。在所描述的实施方案中，检测电流ITX的第一部分提供至第一PNP双极晶体管411a的基底，并且检测电流ITX的第二部分提供至第二PNP双极晶体管411b的基底。然而，其他实施是可行的。
收发器接口410的其他细节可以如前面所述。
图8是根据另一实施方案的有源控制的SCR 500的示意图。有源控制的SCR 500包括SCR 201、过电压传感二极管203、绝缘电阻228、反向保护二极管206、第一电阻207、第二电阻208、焊盘电容器209、电源NMOS晶体管221、箝位NMOS晶体管222、信号垫I/O、地垫VSS和高功率垫VDD，这可以如前面所述。
有源控制的SCR 500还包括有源触发和锁存释放电路510，其包括有源触发控制电路501和锁存释放电路502。图8的有源触发和锁存释放电路510描述有源触发和锁存释放电路的一个实施方案，其包括用于控制SCR锁存器或触发和用于控制SCR的锁存释放单独的子电路。通过以这种方式实现有源触发和锁存释放电路，在触发和锁存释放期间可以提供增强的控制(包括例如，分别进行优化控制)。
如图8中所示，有源控制的SCR 500还包括上拉p-型金属氧化物半导体(PMOS)晶体管504，其包括由触发电压VTX控制的门、电连接信号垫I/O的电源和电连接所述PNP双极晶体管的基底211的漏极。包括上拉PMOS晶体管504有助于在瞬态过应力事件期间增加或上拉PNP双极晶体管211的基极电压，从而增强SCR 201的开启速度和降低信号垫I/O处电压过冲。尽管所描述的上拉晶体管使用PMOS晶体管来实施，但是上拉晶体管可以以其他方式来实施，包括例如使用其他晶体管型。
有源控制的SCR 500的其他细节可以如前面所述。
图9是根据一个实施方案的有源触发和锁存释放电路550的示意图。有源触发和锁存释放电路550包括有源触发控制电路531和锁存释放控制电路532。尽管有源触发和锁存释放电路550描述有源触发和锁存释放电路的一个实施方案，其包括用于控制SCR的触发和用于控制SCR的锁存释放单独的子电路，其他实施是可行的。
所描述的有源触发控制电路531包括触发检测电阻561、触发检测电容器562、触发NMOS晶体管563、触发PMOS晶体管564、第一偏压电阻581、第二偏压电阻582、第一门保护齐纳二极管571和第二门保护齐纳二极管572。触发检测电容器562和触发检测电阻561在虚拟供电节点VDDX和接地节点VSS之间电性串联，并且作为高通滤波器操作以检测瞬态过应力事件。当检测瞬态过应力事件时，开启触发NMOS晶体管563，其依次开启触发PMOS晶体管564以激活触发电压VTX。
如图9中所示，所描述的锁存释放控制电路532包括释放检测电阻593、释放检测电容器594、释放NMOS晶体管591和第三门保护齐纳二极管573。释放检测电阻593和释放检测电容器594在虚拟供电节点VDDX和接地节点VSS之间电性串联，并且作为低通滤波器操作以检测瞬态过应力事件通过的时间。当检测瞬态过应力事件通过时，释放NMOS晶体管591开启并失活触发电压VTX。
齐纳二极管571-573用于限制过电压状态，从而保护有源控制的SCR的敏感电路，例如MOS晶体管门。
有源触发和锁存释放电路550的其他细节可如前面所述。
图10A是根据一个实施方案的有源控制的SCR的DC电流对DC电压的图700。图700包括有源控制的SCR在125℃下DC电流对DC电压的第一模拟曲线701，其中触发信号被激活。图700还包括有源控制的SCR在125℃下DC电流对DC电压的第二模拟曲线702，其中触发信号被失活或释放。如第一模拟曲线701和第二模拟曲线702的比较所示，触发信号的激活提供更早激活的SCR。图700包括有源控制的SCR在25℃下DC电流对DC电压的第三模拟曲线703，其中触发信号被激活。图700包括有源控制的SCR在25℃下DC电流对DC电压的第四模拟曲线704，其中触发信号被失活或释放。如第三模拟曲线703和第四模拟曲线704的比较所示，触发信号的激活提供更早激活的SCR。
图10A的图700显示使用图6B中所示的实施方案实现的有源控制的SCR的一个实施方式的模拟结果。尽管图700示出模拟结果的一个例子，但是其他模拟的结果是可能的，包括取决于实施方式、应用程序、和/或处理技术的结果。
图10B是根据一个实施方案的有源控制的SCR的传输线脉冲(TLP)电流对TLP电压的图710。图710包括有源控制的SCR的第一TLP曲线711，其中触发信号被激活，和有源控制的SCR的第二TLP曲线712，其中触发信号被释放。如第一TLP曲线701和第二TLP曲线702的比较所示，触发信号激活的SCR的激活电压为约2V，同时触发信号释放的SCR的激活电压为约7V。因此，触发信号的激活选择性降低SCR的激活电压。
图11A是根据一个实施方案的有源控制的SCR的电压和电流对时间的一个例子的图720。图720包括模拟的电流对时间的第一曲线721和电压对时间的第二曲线722，其中ESD事件以约2ns发生。如图11A中所示，电压过冲为约11.5V。
图11B是根据一个实施方案的有源控制的SCR的电压和电流对时间的一个例子的图720。图720包括模拟的电流对时间的第一曲线721和电压对时间的第二曲线722，其中ESD事件以约2ns发生。如图11A中所示，电压过冲为约11.5V。
图11B是没有有源控制的SCR的电压和电流对时间的一个例子的图。图720包括模拟的电流对时间的第一曲线731和电压对时间的第二曲线732，其中ESD事件以约2ns发生。如图11B中所示，电压过冲为约16V。
如图11A的图720和图11B的图730的比较所示，通过有源控制SCR会降低电压过冲。例如，图11A的电流对时间曲线721类似于图11B的电流对时间曲线731，除了图11A的电压对时间曲线722相对于图11B的电压对时间曲线732显示出降低的电压过冲。
应用
采用上述方案的装置可以实现为各种电子装置。电子设备的示例可以包括但不限于消费电子产品、消费电子产品的部件、电子测试设备、通信基础设施应用等。此外，电子设备可以包括未完成的产品，包括用于通信的产品、工业、医疗和汽车应用。
上述描述和权利要求可以将元件或特征称为“连接”或“耦合”在一起。如本文所使用的，除非另有明确说明，“连接”是指一个元件/特征直接或间接地连接到另一元件/特征，而不一定是机械地连接。同样，除非另有明确说明，否则“耦合”是指一个元件/特征直接或间接耦合到另一个元件/特征，而不一定是机械的。因此，尽管附图中所示的各种原理图描绘了元件和部件的示例性布置，但是在实际实施例中可以存在附加的中间元件、装置、特征或部件(假设所描绘的电路的功能性不受不利影响)。
虽然已经根据某些实施例描述了本发明，但是对于本领域普通技术人员显而易见的包括不提供本文阐述的所有特征和优点的实施例的其他实施例也在本发明的范围内。此外，可以组合上述各种实施例以提供其他实施例。此外，在一个实施例的上下文中示出的某些特征也可以并入其它实施例中。因此，仅通过参考所附权利要求来限定本发明的范围。

Claims (20)

1.一种集成电路，包括：
在信号节点和放电节点之间电连接的硅控整流器(SCR)，其中所述SCR被构造为接收可操作以控制所述SCR的激活电压的一个或多个触发信号；
过电压传感电路，被构造为基于所述信号节点的电压控制虚拟供电节点的电压；以及
有源触发和锁存释放电路，被构造为基于所述虚拟供电节点的电压来检测信号节点处瞬态过应力事件的存在，并控制所述SCR的激活和锁存释放，其中所述有源触发和锁存释放电路还被构造为对应于检测所述瞬态过应力事件的存在来激活一个或多个触发信号。
2.权利要求1所述的集成电路，还包括供电节点与在所述供电节点和所述虚拟供电节点之间电连接的隔离电路。
3.权利要求2所述的集成电路，其中所述供电节点电连接高功率垫，所述放电节点电连接地垫，并且所述信号节点电连接信号垫。
4.权利要求2所述的集成电路，其中所述隔离电路包括在所述供电节点和所述虚拟供电节点之间电连接的电阻。
5.权利要求2所述的集成电路，其中所述隔离电路包括二极管，包括电连接所述供电节点的阳极和电连接所述虚拟供电节点的阴极。
6.权利要求2所述的集成电路，其中所述供电节点的电压由电源高电压控制，并且其中所述放电节点的电压由接地电压控制。
7.权利要求1所述的集成电路，其中所述SCR包括NPN双极晶体管和PNP双极晶体管，其中所述NPN双极晶体管和所述PNP双极晶体管交叉耦合。
8.权利要求7所述的集成电路，其中所述一个或多个触发信号包括提供至所述NPN双极晶体管的基底的触发电压。
9.权利要求8所述的集成电路，还包括在所述虚拟供电节点和所述放电节点之间电连接的箝位晶体管，其中所述箝位晶体管的打开由所述触发电压控制。
10.权利要求8所述的集成电路，还包括在所述信号节点和所述PNP双极晶体管的基底之间电连接的上拉晶体管，其中所述上拉晶体管的打开由所述触发电压控制。
11.权利要求7所述的集成电路，其中所述一个或多个触发信号包括提供至所述PNP双极晶体管的基底的触发电流。
12.权利要求7所述的集成电路，还包括在所述信号节点和所述NPN双极晶体管的基底之间电连接的焊盘电容器。
13.权利要求7所述的集成电路，其中所述过电压传感电路包括二极管，包括电连接所述PNP双极晶体管的基底的阳极和电连接所述虚拟供电节点的阴极。
14.权利要求1所述的集成电路，其中所述过电压传感电路包括二极管，包括电连接所述信号节点的阳极和电连接所述虚拟供电节点的阴极。
15.权利要求1所述的集成电路，其中所述有源触发和锁存释放电路包括：有源触发控制电路，被构造为对应于检测所述瞬态过应力事件的存在来控制激活一个或多个触发信号；和锁存释放控制电路，被构造为对应于检测所述瞬态过应力事件的通过来控制失活所述一个或多个触发信号。
16.权利要求15所述的集成电路，其中所述有源触发控制电路包括高通滤波器，包括在所述虚拟供电节点和所述放电节点之间电性串联的第一电容器和第一电阻，其中所述锁存释放控制电路包括低通滤波器，包括在所述虚拟供电节点和所述放电节点之间电性串联的第二电阻和第二电容器。
17.一种保护集成电路避免电过应力的方法，该方法包括：
使用过电压传感电路基于信号节点的电压来控制虚拟供电节点的电压；
使用有源触发和锁存释放电路基于所述虚拟供电节点的电压检测所述信号节点处瞬态过应力事件的存在；
使用有源触发和锁存释放电路对应于检测所述瞬态过应力事件的存在来激活一个或多个触发信号；以及
基于所述一个或多个触发信号控制在所述信号节点和放电节点之间电连接的硅控整流器(SCR)的激活电压。
18.一种封装系统，包括：
引线；
电连接所述引线的第一片上系统(SOC)，其中所述第一SOC包括：
在信号节点和放电节点之间电连接的硅控整流器(SCR)，其中所述SCR被构造为接收可操作以控制所述SCR的激活电压的一个或多个触发信号；
过电压传感电路，被构造为基于所述信号节点的电压控制虚拟供电节点的电压；以及
有源触发和锁存释放电路，被构造为基于所述虚拟供电节点和所述放电节点之间的电压差检测所述信号节点处瞬态过应力事件的存在，其中所述有源触发和锁存释放电路还被构造为对应于检测所述瞬态过应力事件的存在来激活一个或多个触发信号。
19.权利要求18所述的封装系统，还包括供电节点与在所述供电节点和所述虚拟供电节点之间电连接的隔离电路。
20.权利要求18所述的封装系统，还包括电连接所述第一SOC的第二SOC，其中所述SCR提供过应力保护至所述第二SOC的至少一个垫。
CN201710472186.4A 2016-06-21 2017-06-21 用于有源控制的触发和锁存释放晶闸管的设备和方法 Active CN107527879B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/188,626 2016-06-21
US15/188,626 US10177566B2 (en) 2016-06-21 2016-06-21 Apparatus and methods for actively-controlled trigger and latch release thyristor

Publications (2)

Publication Number Publication Date
CN107527879A true CN107527879A (zh) 2017-12-29
CN107527879B CN107527879B (zh) 2020-09-22

Family

ID=60481152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710472186.4A Active CN107527879B (zh) 2016-06-21 2017-06-21 用于有源控制的触发和锁存释放晶闸管的设备和方法

Country Status (3)

Country Link
US (1) US10177566B2 (zh)
CN (1) CN107527879B (zh)
DE (1) DE102017111285B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153925A (zh) * 2022-12-28 2023-05-23 杭州傲芯科技有限公司 基于类二极管可控硅的静电保护器件

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US10734806B2 (en) * 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10163888B2 (en) * 2016-11-23 2018-12-25 Texas Instruments Incorporated Self-biased bidirectional ESD protection circuit
US10749336B2 (en) * 2016-11-28 2020-08-18 Texas Instruments Incorporated ESD protection circuit with passive trigger voltage controlled shut-off
US10861845B2 (en) * 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US10319714B2 (en) 2017-01-24 2019-06-11 Analog Devices, Inc. Drain-extended metal-oxide-semiconductor bipolar switch for electrical overstress protection
US10404059B2 (en) 2017-02-09 2019-09-03 Analog Devices, Inc. Distributed switches to suppress transient electrical overstress-induced latch-up
US10249609B2 (en) 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces
US10608431B2 (en) 2017-10-26 2020-03-31 Analog Devices, Inc. Silicon controlled rectifier dynamic triggering and shutdown via control signal amplification
US10581423B1 (en) 2018-08-17 2020-03-03 Analog Devices Global Unlimited Company Fault tolerant low leakage switch
US10700056B2 (en) 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces
US11289903B2 (en) * 2018-10-04 2022-03-29 Texas Instruments Incorporated Suppressing overvoltage transients in a serial interface
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US11004849B2 (en) 2019-03-06 2021-05-11 Analog Devices, Inc. Distributed electrical overstress protection for large density and high data rate communication applications
DE102020111863B4 (de) 2019-05-03 2026-02-05 Analog Devices International Unlimited Company Monolithisch integrierte Mikrowellenschaltung mit integriertem elektrischem Überlastungsschutz, Verfahren für elektrischen Überlastungsschutz in einer solchen und Halbleiterbaustein
US11469717B2 (en) 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress
US11342323B2 (en) 2019-05-30 2022-05-24 Analog Devices, Inc. High voltage tolerant circuit architecture for applications subject to electrical overstress fault conditions
US12032014B2 (en) 2019-09-09 2024-07-09 Analog Devices International Unlimited Company Semiconductor device configured for gate dielectric monitoring
DE102020123481A1 (de) 2019-09-09 2021-03-11 Analog Devices International Unlimited Company Halbleitervorrichtung, die zur gate-dielektrikum-überwachung ausgebildet ist
US11362203B2 (en) 2019-09-26 2022-06-14 Analog Devices, Inc. Electrical overstress protection for electronic systems subject to electromagnetic compatibility fault conditions
US11552190B2 (en) 2019-12-12 2023-01-10 Analog Devices International Unlimited Company High voltage double-diffused metal oxide semiconductor transistor with isolated parasitic bipolar junction transistor region
US11595036B2 (en) 2020-04-30 2023-02-28 Analog Devices, Inc. FinFET thyristors for protecting high-speed communication interfaces
US20210408784A1 (en) * 2020-06-26 2021-12-30 Intel Corp Integrated circuit device including electrostatic discharge protection and current limiting circuitry
CN115050734B (zh) * 2021-03-09 2025-06-10 力晶积成电子制造股份有限公司 可控硅整流器
CN115621273B (zh) * 2021-07-12 2024-12-06 长鑫存储技术有限公司 静电保护电路及半导体器件
US11848322B2 (en) * 2021-07-12 2023-12-19 Changxin Memory Technologies, Inc. Electro-static discharge protection circuit and semiconductor device
US11646576B2 (en) 2021-09-08 2023-05-09 Analog Devices International Unlimited Company Electrical overstress protection of microelectromechanical systems
US12316107B2 (en) * 2022-11-18 2025-05-27 Nxp B.V. Semiconductor device with fast turn-on ESD protection circuit and method therefor
TWI856487B (zh) * 2023-01-17 2024-09-21 世界先進積體電路股份有限公司 過度電性應力保護電路
US12477836B2 (en) 2023-12-08 2025-11-18 Analog Devices, Inc. Low capacitance silicon controlled rectifier topology for overvoltage protection

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8248741B2 (en) * 2009-09-16 2012-08-21 Integrated Device Technology, Inc. Apparatuses and methods for a SCR-based clamped electrostatic discharge protection device
US20120257317A1 (en) * 2011-04-05 2012-10-11 International Business Machines Corporation RC-triggered Semiconductor Controlled Rectifier for ESD Protection of Signal Pads
CN103839941A (zh) * 2012-11-20 2014-06-04 美国亚德诺半导体公司 具有集成保护结构的结隔离阻断电压装置及其形成方法
CN103915828A (zh) * 2014-03-31 2014-07-09 电子科技大学 一种用于集成电路的rc触发式esd保护电路
CN104753055A (zh) * 2015-04-17 2015-07-01 上海华虹宏力半导体制造有限公司 静电释放保护电路

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19539079A1 (de) 1995-10-20 1997-04-24 Telefunken Microelectron Schaltungsanordnung
US5719733A (en) 1995-11-13 1998-02-17 Lsi Logic Corporation ESD protection for deep submicron CMOS devices with minimum tradeoff for latchup behavior
US5835328A (en) 1995-12-21 1998-11-10 Intel Corporation Breakdown-tiggered transient discharge circuit
US5870268A (en) 1997-10-22 1999-02-09 Winbond Electronics Corp. Early trigger of ESD protection device by a current spike generator
US6611044B2 (en) 1998-09-11 2003-08-26 Koninklijke Philips Electronics N.V. Lateral bipolar transistor and method of making same
US5973341A (en) 1998-12-14 1999-10-26 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) JFET device
US6614633B1 (en) 1999-03-19 2003-09-02 Denso Corporation Semiconductor device including a surge protecting circuit
US6442008B1 (en) 1999-11-29 2002-08-27 Compaq Information Technologies Group, L.P. Low leakage clamp for E.S.D. protection
TW479342B (en) * 2001-01-05 2002-03-11 Macronix Int Co Ltd Electrostatic discharge protection circuit of input/output pad
JP4005920B2 (ja) 2001-03-16 2007-11-14 サーノフ コーポレーション ラッチアップ耐性のための高保持電流を有する静電放電保護構造
US6429489B1 (en) 2001-05-18 2002-08-06 International Business Machines Corporation Electrostatic discharge power clamp circuit
TW575989B (en) 2002-09-25 2004-02-11 Mediatek Inc NPN Darlington ESD protection circuit
US7102862B1 (en) 2002-10-29 2006-09-05 Integrated Device Technology, Inc. Electrostatic discharge protection circuit
TW577166B (en) 2003-03-14 2004-02-21 United Microelectronics Corp BiCMOS electrostatic discharge power clamp
JP4691624B2 (ja) 2003-03-31 2011-06-01 学校法人近畿大学 ラティラルバイポーラｃｍｏｓ集積回路
US7202114B2 (en) 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
JP4651044B2 (ja) 2004-02-13 2011-03-16 オーストリアマイクロシステムズ アクチエンゲゼルシャフト 集積半導体回路を保護するための回路装置および方法
US7196890B2 (en) 2004-11-12 2007-03-27 Texas Instruments Incorporated Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry
US7285828B2 (en) 2005-01-12 2007-10-23 Intersail Americas Inc. Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
US7566914B2 (en) 2005-07-07 2009-07-28 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
US8064175B2 (en) 2005-09-15 2011-11-22 Rambus Inc. Power supply shunt
US7545614B2 (en) 2005-09-30 2009-06-09 Renesas Technology America, Inc. Electrostatic discharge device with variable on time
KR100814437B1 (ko) 2006-11-03 2008-03-17 삼성전자주식회사 하이브리드 정전기 방전 보호회로
US7706113B1 (en) 2007-01-29 2010-04-27 Integrated Device Technology, Inc. Electrical overstress (EOS) and electrostatic discharge (ESD) protection circuit and method of use
US8064176B2 (en) 2007-04-06 2011-11-22 Intersil Americas Inc. EOS robust bipolar transient clamp
US7760476B2 (en) 2007-06-07 2010-07-20 Atmel Corporation Threshold voltage method and apparatus for ESD protection
US20080316659A1 (en) 2007-06-19 2008-12-25 Ismail Hakki Oguzman High voltage esd protection featuring pnp bipolar junction transistor
EP2212912B1 (en) 2007-10-17 2014-03-19 Nxp B.V. Voltage surge protection circuit
US8238067B2 (en) 2008-12-11 2012-08-07 Ati Technologies Ulc Electrostatic discharge circuit and method
US7884617B2 (en) 2008-12-14 2011-02-08 Faraday Technology Corp. ESD detection circuit and related method thereof
CN201536104U (zh) 2009-01-16 2010-07-28 比亚迪股份有限公司 一种静电保护电路
US8222698B2 (en) 2009-06-29 2012-07-17 Analog Devices, Inc. Bond pad with integrated transient over-voltage protection
US8044457B2 (en) 2009-06-29 2011-10-25 Analog Devices, Inc. Transient over-voltage clamp
US8400742B2 (en) 2009-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge (ESD) protection circuits, integrated circuits, systems, and operating methods thereof
US8345394B2 (en) 2009-10-05 2013-01-01 Analog Devices, Inc. ESD protection circuit for a switching power converter
CN102118024B (zh) 2009-12-30 2014-07-02 上海天马微电子有限公司 静电防护电路、液晶显示面板的静电防护电路及其阵列
US8649134B2 (en) 2010-03-11 2014-02-11 Silicon Laboratories Inc. Electrostatic discharge protection rail clamp with discharge interruption circuitry
US8320091B2 (en) 2010-03-25 2012-11-27 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8422187B2 (en) 2010-07-02 2013-04-16 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8416543B2 (en) 2010-07-08 2013-04-09 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8553380B2 (en) 2010-07-08 2013-10-08 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8462477B2 (en) 2010-09-13 2013-06-11 Analog Devices, Inc. Junction field effect transistor for voltage protection
US8390360B2 (en) 2011-01-12 2013-03-05 Advanced Micro Devices, Inc. Electronic component protection power supply clamp circuit
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US8564065B2 (en) 2011-06-03 2013-10-22 Analog Devices, Inc. Circuit architecture for metal oxide semiconductor (MOS) output driver electrical overstress self-protection
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
FR2984604B1 (fr) 2011-12-16 2014-01-17 St Microelectronics Sa Dispositif electronique compact de protection contre les decharges electrostatiques.
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US9088256B2 (en) 2012-08-08 2015-07-21 Analog Devices, Inc. Apparatus and methods for amplifier fault protection
US8773826B2 (en) 2012-08-29 2014-07-08 Amazing Microelectronic Corp. Power-rail electro-static discharge (ESD) clamp circuit
JP5752659B2 (ja) 2012-09-20 2015-07-22 株式会社東芝 半導体回路
US9184098B2 (en) 2012-09-24 2015-11-10 Analog Devices, Inc. Bidirectional heterojunction compound semiconductor protection devices and methods of forming the same
US8723227B2 (en) 2012-09-24 2014-05-13 Analog Devices, Inc. Heterojunction compound semiconductor protection clamps and methods of forming the same
US8958187B2 (en) 2012-11-09 2015-02-17 Analog Devices, Inc. Active detection and protection of sensitive circuits against transient electrical stress events
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US9172243B2 (en) 2012-12-28 2015-10-27 Texas Instruments Corporated Shut-off circuits for latched active ESD FET
US9275991B2 (en) 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
CN103217720A (zh) 2013-03-28 2013-07-24 常州星宇车灯股份有限公司 零部件漏装检测机构
CN103248033B (zh) 2013-05-09 2015-07-22 北京大学 瞬态和直流同步触发型电源钳位esd保护电路
US9147677B2 (en) 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9171832B2 (en) 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
TWI573248B (zh) 2013-05-28 2017-03-01 普誠科技股份有限公司 可承受過度電性應力及避免栓鎖的靜電放電防護電路
US9293912B2 (en) 2013-09-11 2016-03-22 Analog Devices, Inc. High voltage tolerant supply clamp
US9634482B2 (en) 2014-07-18 2017-04-25 Analog Devices, Inc. Apparatus and methods for transient overstress protection with active feedback
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US9929142B2 (en) 2015-03-04 2018-03-27 Analog Devices, Inc. Apparatus and methods for overvoltage switches with active leakage current compensation
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
US9673187B2 (en) 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
US9954356B2 (en) 2015-05-15 2018-04-24 Analog Devices, Inc. Electrostatic discharge protection circuits for radio frequency communication systems
US10158029B2 (en) 2016-02-23 2018-12-18 Analog Devices, Inc. Apparatus and methods for robust overstress protection in compound semiconductor circuit applications
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US10319714B2 (en) 2017-01-24 2019-06-11 Analog Devices, Inc. Drain-extended metal-oxide-semiconductor bipolar switch for electrical overstress protection
US10404059B2 (en) 2017-02-09 2019-09-03 Analog Devices, Inc. Distributed switches to suppress transient electrical overstress-induced latch-up

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8248741B2 (en) * 2009-09-16 2012-08-21 Integrated Device Technology, Inc. Apparatuses and methods for a SCR-based clamped electrostatic discharge protection device
US20120257317A1 (en) * 2011-04-05 2012-10-11 International Business Machines Corporation RC-triggered Semiconductor Controlled Rectifier for ESD Protection of Signal Pads
CN103839941A (zh) * 2012-11-20 2014-06-04 美国亚德诺半导体公司 具有集成保护结构的结隔离阻断电压装置及其形成方法
CN103915828A (zh) * 2014-03-31 2014-07-09 电子科技大学 一种用于集成电路的rc触发式esd保护电路
CN104753055A (zh) * 2015-04-17 2015-07-01 上海华虹宏力半导体制造有限公司 静电释放保护电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153925A (zh) * 2022-12-28 2023-05-23 杭州傲芯科技有限公司 基于类二极管可控硅的静电保护器件
CN116153925B (zh) * 2022-12-28 2026-01-23 杭州傲芯科技有限公司 基于类二极管可控硅的静电保护器件

Also Published As

Publication number Publication date
DE102017111285A1 (de) 2017-12-21
CN107527879B (zh) 2020-09-22
US10177566B2 (en) 2019-01-08
US20170366002A1 (en) 2017-12-21
DE102017111285B4 (de) 2020-09-24

Similar Documents

Publication Publication Date Title
CN107527879B (zh) 用于有源控制的触发和锁存释放晶闸管的设备和方法
US11784488B2 (en) Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US10249609B2 (en) Apparatuses for communication systems transceiver interfaces
CN112018103B (zh) 承受电气过应力故障条件的应用的耐高压电路架构
CN106298902B (zh) 具有集成保护结构的结隔离阻断电压装置及其形成方法
US10700056B2 (en) Apparatus for automotive and communication systems transceiver interfaces
US9831233B2 (en) Apparatuses for communication systems transceiver interfaces
US9362265B2 (en) Protection devices for precision mixed-signal electronic circuits and methods of forming the same
US8680620B2 (en) Bi-directional blocking voltage protection devices and methods of forming the same
CN104205345B (zh) 具有交替导电类型的区域的用于静电放电保护的半导体装置
US9368486B2 (en) Direct connected silicon controlled rectifier (SCR) having internal trigger
US9478608B2 (en) Apparatus and methods for transceiver interface overvoltage clamping
US8637899B2 (en) Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
CN109103178B (zh) 静电放电装置
US11362203B2 (en) Electrical overstress protection for electronic systems subject to electromagnetic compatibility fault conditions
TWI714297B (zh) 靜電放電保護裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant