[go: up one dir, main page]

CN107437937B - 工作周期产生装置与工作周期产生方法 - Google Patents

工作周期产生装置与工作周期产生方法 Download PDF

Info

Publication number
CN107437937B
CN107437937B CN201610351867.0A CN201610351867A CN107437937B CN 107437937 B CN107437937 B CN 107437937B CN 201610351867 A CN201610351867 A CN 201610351867A CN 107437937 B CN107437937 B CN 107437937B
Authority
CN
China
Prior art keywords
current
duty cycle
signal
output
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610351867.0A
Other languages
English (en)
Other versions
CN107437937A (zh
Inventor
简廷旭
郑智文
蔡政宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd, Global Unichip Corp filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201610351867.0A priority Critical patent/CN107437937B/zh
Priority to US15/255,148 priority patent/US10389112B2/en
Publication of CN107437937A publication Critical patent/CN107437937A/zh
Priority to US16/453,989 priority patent/US20190319455A1/en
Application granted granted Critical
Publication of CN107437937B publication Critical patent/CN107437937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/02Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明揭露一种工作周期产生装置与工作周期产生方法。工作周期产生装置包含转换器、校正器以及控制电路。转换器用以根据输入信号产生具有工作周期的输出信号至输出端。校正器用以根据控制信号调整输出信号的工作周期,其中转换器与校正电路并联设置于第一电源与第二电源之间。控制电路用以根据输出信号与参考信号产生控制信号。本发明所提供的工作周期产生装置与其工作周期产生方法可透过产生并联电流的设置方式以及回授机制来校正输出信号的工作周期,以改善输出信号的工作周期的准确度。

Description

工作周期产生装置与工作周期产生方法
技术领域
本发明是有关于一种集成电路,且特别是有关于工作周期产生装置与其方法。
背景技术
在高速操作的应用中,例如包含记忆体装置、通讯数据传输等等,由于时间精准度与功率消耗两者之间的取舍,使得时脉产生电路的设计困难度越来越高。
一些技术中,采用半速率(Half-rate)的时脉模式以在不牺牲系统操作速度下进行操作。半速率(Half-rate)的时脉模式通常需要具有工作周期为50%的时脉信号,以利用此时脉信号的上升边缘与下降边缘进行操作。然而,于实际应用中,由于制程误差、时脉速度过高等因素,时脉信号的工作周期无法准确地被固定。
发明内容
为了解决上述问题,本发明的一方面是于提供一种工作周期产生装置。工作周期产生装置包含转换器、校正器以及控制电路。转换器用以根据输入信号产生具有工作周期的第一输出信号至输出端。校正器耦接至输出端,并用以根据控制信号调整第一输出信号的工作周期,其中转换器与校正电路并联设置于第一电源与第二电源之间。控制电路耦接至输出端,并用以根据第一输出信号与参考信号产生控制信号。
于一些实施例中,转换器包含第一晶体管与第二晶体管。第一晶体管耦接于第一电源与输出端之间。第二晶体管耦接于输出端与第二电源之间,其中第一晶体管与第二晶体管用以根据输入信号输出第一输出信号至输出端。
于一些实施例中,校正器包含第一电流源电路以及第二电流源电路。第一电流源电路耦接于第一电源与输出端之间,并用以根据控制信号产生第一电流至输出端。第二电流源电路耦接于输出端与第二电源之间,并用以根据控制信号产生第二电流,且第二电流由输出端流经至第二电源。
于一些实施例中,控制电路包含比较器以及输出电容。比较器用以比较第一输出信号与参考信号,以产生控制信号至输出节点。输出电容耦接于输出节点。
于一些实施例中,工作周期产生装置还包含缓冲器。缓冲器耦接至输出端,并用以根据第一输出信号产生第二输出信号。其中比较器还用以比较第二输出信号与参考信号,以产生控制信号。
于一些实施例中,校正器包含多个第一电流源电路、多个第一开关、多个第二电流源电路以及多个第二开关。多个第一开关耦接于第一电源与多个第一电流源电路之间,并用以根据多个第一切换信号导通,其中多个第一电流源电路中每一者用以在多个第一开关中的一对应者导通时,产生第一电流至输出端。多个第二开关耦接于第二电源与多个第二电流源电路之间,并用以根据多个第二切换信号导通,其中多个第二电流源电路中每一者用以在多个第二开关中的一对应者导通时产生第二电流,且第二电流由输出端流经至第二电源。
于一些实施例中,控制电路包含比较器、编码器以及解多工器。比较器用以根据第一输出信号与参考信号产生控制信号。编码器用以根据控制信号产生编码信号。解多工器,用以根据编码信号产生多个第一切换信号与多个第二切换信号。
本发明的另一方面是于提供一种工作周期产生装置。工作周期产生装置包含第一晶体管、第二晶体管以及校正器。第二晶体管用以协同第一晶体管根据输入信号产生具有工作周期的输出信号至输出端。校正器用以响应于输出信号以产生至少一电流至输出端,以调整输出信号的工作周期,其中至少一电流不流经第一晶体管与第二晶体管。
本发明的又一方面是于提供一种工作周期产生方法,其包含下列操作。经由转换器根据输入信号产生输出信号至输出端;基于输出信号与参考信号产生控制信号;以及根据控制信号产生至少一电流,并在不流经转换器下传输至少一电流至输出端,以校正输出信号的一工作周期。
于一些实施例中,前述的至少一电流经由校正器产生,且校正器与转换器并联耦接于第一电源与第二电源之间。
综上所述,本发明所提供的工作周期产生装置与其工作周期产生方法可透过产生并联电流的设置方式以及回授机制来校正输出信号的工作周期,以改善输出信号的工作周期的准确度。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,所附附图的说明如下:
图1为根据本发明中的一些实施例所绘示的一种工作周期产生装置的示意图;
图2为根据本发明中的一些实施例所绘示图1中的输入信号与输出信号的暂态波形示意图;
图3为根据本发明中的另一些实施例所绘示的一种工作周期产生装置的示意图;以及
图4为根据本发明的一些实施例所绘示一种工作周期产生方法的流程图。
具体实施方式
下文是举实施例配合所附附图作详细说明,但所提供的实施例并非用以限制本发明所涵盖的范围,而结构操作的描述非用以限制其执行的顺序,任何由元件重新组合的结构,所产生具有均等功效的装置,皆为本发明所涵盖的范围。此外,附图仅以说明为目的,并未依照原尺寸作图。为使便于理解,下述说明中相同元件将以相同的符号标示来说明。
关于本文中所使用的“第一”、“第二”、…等,并非特别指称次序或顺位的意思,亦非用以限定本发明,其仅仅是为了区别以相同技术用语描述的元件或操作而已。
另外,关于本文中所使用的“耦接”或“连接”,均可指二或多个元件相互直接作实体或电性接触,或是相互间接作实体或电性接触,亦可指二或多个元件相互操作或动作。
请参照图1,图1为根据本发明中的一些实施例所绘示的一种工作周期产生装置100的示意图。示例而言,工作周期产生装置100包含转换器110、校正器120以及控制电路130。
转换器110用以根据输入信号VIN产生输出信号VA至一输出端101,其中输出信号VA具有工作周期(duty cycle)。于一些实施例中,转换器110设置以转换电压信号为脉波信号。于一些实施例中,输出信号VA的工作周期设置为约50%。
于一些实施例中,转换器110包含晶体管T1与晶体管T2。晶体管T1的第一端耦接至电源102,以接收电压VDD。晶体管T1的第二端耦接至输出端101,且晶体管T1的控制端用以接收输入信号VIN。晶体管T2的第一端耦接至输出端101,晶体管T2的第二端耦接至电源103,且晶体管T2的控制端用以接收输入信号VIN。于一些实施例中,如图1所示,电源103为一参考地端。或者,于另一些实施例中,电源103可用以提供低于电压VDD的一系统电压。
于一些实施例中,晶体管T1设置以协同晶体管T2根据输入信号VIN产生输出信号VA。于一些实施例中,晶体管T1与晶体管T2配置为一反相器。上述关于转换器110的设置方式仅为示例。各种类型的转换器110皆为本发明所涵盖的范围。
校正器120耦接至输出端101,并用以基于输出信号VA调整输出信号VA的工作周期。示例而言,校正器120根据控制信号VC产生电流IU与电流ID至输出端101,以调整输出信号VA的工作周期,其中控制信号VC是经由控制电路130基于输出信号VA产生。
于一些实施例中,校正器120与转换器110设置以并联耦接于电源102与电源103之间。如此,校正器120可在不流经转换器110(例如包含晶体管T1与晶体管T2)的情况下,传递电流IU与电流ID至输出端101。
示例而言,如图1所示,校正器120包含电流源电路121以及电流源电路122。电流源电路121耦接至电源102与输出端101之间,并设置以根据控制信号VC产生电流IU至输出端101。电流源电路122耦接至电源103与输出端101之间,并设置以根据控制信号VC产生电流ID,其中电流ID由输出端101流经至电源103。
于一些实施例中,电流源电路121与电流源电路122由压控电流源电路实现,以根据控制信号VC产生不同数值的电流IU与电流ID。于一些实施例中,上述的可变电流源电路可由各种类型的电流镜电路实现。上述关于校正器120的电路实现方式仅为示例,各种类型的校正器120皆为本发明所涵盖的范围内。
于一些实施例中,工作周期产生装置100还包含缓冲器140与缓冲器150。缓冲器140耦接至输出端101,以根据输出信号VA产生驱动能力较大的输出信号VB至控制电路130。缓冲器150耦接至输出端101,以根据输出信号VA产生驱动能力较大的输出信号VOUT至外部电子装置(未绘示)。应当了解的是,缓冲器140与缓冲器150为选择性应用。本领域具有通常知识者可根据实际应用选择性地设置缓冲器140与缓冲器150。
请继续参照图1,控制电路130耦接至输出端101,以基于输出信号VA产生前述的控制信号VC。示例而言,于一些实施例中,控制电路130包含比较器131以及输出电容CO,其中输出电容CO耦接至输出节点104。比较器131设置以比较输出信号VB与参考信号VREF,以产生控制信号VC至输出节点104。于另一些实施例中,比较器131亦可在未设置缓冲器140的情况下直接接收输出信号VA,并比较输出信号VA与参考信号VREF产生控制信号VC。
图2为根据本发明中的一些实施例所绘示图1中的输入信号VIN与输出信号VA的暂态波形示意图。请一并参照图1与图2,以说明校正器120的相关操作。
如图2所示,输入信号VIN在每一周期的致能期间TDN(亦即处于高电压位准的期间)设置以大致相同于输入信号VIN在每一周期的禁能期间TUP(亦即处于低电压位准的期间)。当处于输入信号VIN的致能期间TDN时,晶体管T1关断,且晶体管T2导通。此时,输出端101的寄生电容CP经由晶体管T2的电流IN放电,且输出信号VA的电压位准因此下降。或者,当处于输入信号VIN的禁能期间TUP时,晶体管T1导通,且晶体管T2关断。此时,输出端101的寄生电容CP经由晶体管T1的电流IP充电,且输出信号VA的电压位准因此上升。
在理想情况下,在校正器110未操作时,为了达到具有50%的工作周期,输出信号VA于在充放电过程中产生的电压差ΔVA被预期为0,上述关系可被描述为下式(1):
Figure BDA0000999106460000051
从式(1)可得知,在理想情况下,若电流IP与禁能期间TUP的乘积与电流IN与致能期间TDN的乘积相同,可使得电压差ΔVA为零。然而,于实际应用中,电流IP与电流IN会因为制程偏差、晶体管T1与晶体管T2内部的寄生电阻、操作速度过快等因素而彼此不匹配,而使得电压差ΔVA无法为零。如此一来,输出信号VA的工作周期无法准确地被固定至50%。
于一些实施例中,通过控制电路130的负回授控制的设置方式,当电流IP与电流IN发生不匹配时,可透过电流源电路121与电流源电路121产生不同的电流IU与电流ID至输出端101进行补偿,以使电压差ΔVA为零。等效而言,电流不匹配的现象已被校正。如此一来,输出信号VA的工作周期能够被维持于50%。上述关系可表示为下式(2):
TUP×(IP+IU)=TDN×(IN+ID)…(2)
于一些相关技术中,用来校正工作周期的校正器与转换器串迭连接。换句话说,校正器所输出的电流会透过转换器而传递至输出端进行补偿。因此,校正器所输出的电流仍会因为转换器内部晶体管的寄生电阻不匹配而产生误差。如此一来,输出信号的工作周期仍无法精确地维持于50%。此外,使用串迭连接的电路架构的校正器,因其所输出的电流的传递路径较长,且其控制机制通常较复杂,输出信号的工作周期需要较长的稳定时间,故无法适用于操作速度较快的应用中。
相较于上述技术,本发明的校正器120设置以与转换器110并联耦接。换句话说,校正器120产生的电流IU与电流ID皆在不透过转换器110的晶体管T1或晶体管T2的设置方式下而传输至输出端101。相较于上述相关技术,输出信号VA的工作周期可较准确地维持于50%。同时,由于电流IU与电流ID可直接传输至输出端101,输出信号VA的工作周期可相对较快地被校正回50%。相对而言,本发明的工作周期产生装置100可适用于操作较快速度的应用。
请参照图3,图3为根据本发明中的另一些实施例所绘示的一种工作周期产生装置300的示意图。为易于理解,图3中与图1相类似的元件将被指定为相同元件标号。
相较于图1的工作周期产生装置100,工作周期产生装置300的校正器120以及控制电路130可由数字电路实现。示例而言,如图3所示,校正器120包含多个电流源电路321、多个电流源电路322、多个开关SW1以及多个开关SW2。
如图3所示,多个开关SW1中的每一者耦接于电源102以及多个电流源电路321中的一对应者之间。多个开关SW1中的每一者设置以根据多个切换信号VS1中的对应者选择性导通。多个电流源电路321中的每一者设置以在对应的开关SW1导通时,产生电流IU至输出端101。
多个开关SW2中每一者耦接于电源103以及多个电流源电路322中的一对应者之间。多个开关SW2中每一者设置以根据多个切换信号VS2中的对应者选择性导通。多个电流源电路322中的每一者设置以在对应的开关SW2导通时导生电流ID,其中电流ID经输出端101流经至电源103。
请继续参照图3,于一些实施例中,控制电路130包含比较器131、编码器332以及解多工器333。比较器131用以比较输出信号VB与参考信号VREF,以产生控制信号VC。编码器332耦接至比较器131的输出端,以接收控制信号VC。编码器332根据控制信号VC产生编码信号VE。例如,于一些实施例中,编码器332对控制信号VC进行编码,以产生编码信号VE。或者,于另一些实施例中,编码器332可由计数器实现,并根据控制信号VC的状态进行计数以产生不同的编码信号VE。解多工器333耦接至编码器332的输出端,以接收编码信号VE。于一些实施例中,编码信号VE设置以具有n+1位,n为正整数,且多个开关SW1的个数与多个开关SW2的个数皆为n。于一些实施例中,解多工器333设置以根据编码信号VE中的一位选择编码信号VE中的剩余n位的输出,以产生多个切换信号VS1以及多个切换信号VS2。
通过上述设置方式,当输出信号VA出现偏差时,比较器131会输出不同状态的控制信号VC。编码器332因此输出不同的编码信号VE。如此一来,解多工器332会基于编码信号VE产生对应的多个切换信号VS1以及多个切换信号VS2,以决定开启对应数量的多个开关SW1与多个开关SW2以传送相应的电流IU与电流ID至输出端101。如先前所述,等效而言,校正输出信号VA的工作周期可经由电流IU与电流ID被校正至预定的工作周期(例如为50%)。
如先前所述,于另一些实施例中,图3中的比较器131亦可在未设置缓冲器140的情况下直接接收输出信号VA,并比较输出信号VA与参考信号VREF产生控制信号VC。
上述关于校正器120以及控制电路130的设置方式仅为示例。可用于实现校正器120以及控制电路130的各种类型的数字电路亦为本发明所涵盖的范围。
上述各实施例中关于工作周期的数值仅为示例。各种工作周期的数值亦为本发明所涵盖的范围。
请参照图4,图4为根据本发明的一些实施例所绘示一种工作周期产生方法400的流程图。为易于理解,请一并参照图1与图4。
如图4所示,工作周期产生方法400包含步骤S410、S420以及S430。于步骤S410中,转换器110根据输入信号VIN产生输出信号VA。例如,如图1所示,转换器110配置为一反相器电路,以根据输入信号VIN产生不同的输出信号VA。
于步骤S420中,控制电路130基于输出信号VA与参考信号VREF产生控制信号VC。例如,如图1所示,比较器131可比较输出信号VB与参考信号VREF,以产生控制信号VC,其中输出信号VB经由缓冲器140根据输出信号VA产生。
于步骤S430中,校正器120根据控制信号VC产生电流IU以及电流ID,并在不流经转换器110的情况下传输电流IU以及电流ID至输出端101,以校正输出信号VA的工作周期。例如,如图1所示,电流源电路121与电流源电路122根据控制信号VC选择性地提供电流IU以及电流ID至输出端101。其中,电流源电路121与电流源电路122两者与转换器110并联设置于电源102与电源103之间。如此一来,电流IU以及电流ID会在不流经转换器110的情况下传送到输出端101。
综上所述,本发明所提供的工作周期产生装置100与其工作周期产生方法400可透过产生并联电流的设置方式以及回授机制来校正输出信号的工作周期,以改善输出信号的工作周期的准确度。
虽然本发明已以实施方式揭露如上,然其并非用以限定本发明,任何熟悉此技艺者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (10)

1.一种工作周期产生装置,其特征在于,包含:
一转换器设置于一第一电源与一第二电源之间,用以根据一输入信号产生具有一工作周期的一第一输出信号至一输出端,其中在该工作周期的一致能期间,该转换器产生一第一电流,该第一电流由该输出端经该转换器流至该第二电源,以及在该工作周期的一禁能期间,该转换器产生一第二电流,该第二电流由该转换器流至该输出端;
一校正器,耦接至该输出端,并用以根据一控制信号产生一第三电流以及一第四电流来分别补偿该第二电流和该第一电流,以调整该第一输出信号的该工作周期,其中该转换器与该校正器 并联设置于该第一电源与该第二电源之间;以及
一控制电路,耦接至该输出端,并用以根据该第一输出信号与一参考信号产生该控制信号,其中,于该致能期间的该第一电流和该第四电流总合,与该禁能期间该第二电流和该第三电流的总和相等。
2.根据权利要求1所述的工作周期产生装置,其特征在于,该转换器包含:
一第一晶体管,耦接于该第一电源与该输出端之间;以及
一第二晶体管,耦接于该输出端与该第二电源之间,
其中该第一晶体管与该第二晶体管用以根据该输入信号输出该第一输出信号至该输出端。
3.根据权利要求1所述的工作周期产生装置,其特征在于,该校正器包含:
一第一电流源电路,耦接于该第一电源与该输出端之间,并用以根据该控制信号产生该第三电流至该输出端;以及
一第二电流源电路,耦接于该输出端与该第二电源之间,并用以根据该控制信号产生该第四电流,其中该第四电流由该输出端流经至该第二电源。
4.根据权利要求1所述的工作周期产生装置,其特征在于,该控制电路包含:
一比较器,用以比较该第一输出信号与该参考信号,以产生该控制信号至一输出节点;以及
一输出电容,耦接于该输出节点。
5.根据权利要求4所述的工作周期产生装置,其特征在于,还包含:
一缓冲器,耦接至该输出端,并用以根据该第一输出信号产生一第二输出信号,
其中该比较器还用以比较该第二输出信号与该参考信号,以产生该控制信号。
6.根据权利要求1所述的工作周期产生装置,其特征在于,该校正器包含:
多个第一电流源电路;
多个第一开关,耦接于该第一电源与所述第一电流源电路之间,并用以根据多个第一切换信号导通,其中所述第一电流源电路中每一者用以在所述第一开关中的一对应者导通时,产生该第三电流至该输出端;
多个第二电流源电路;以及
多个第二开关,耦接于该第二电源与所述第二电流源电路之间,并用以根据多个第二切换信号导通,其中所述第二电流源电路中每一者用以在所述第二开关中的一对应者导通时产生该第四电流,且该第四电流由该输出端流经至该第二电源。
7.根据权利要求6所述的工作周期产生装置,其特征在于,该控制电路包含:
一比较器,用以根据该第一输出信号与该参考信号产生该控制信号;
一编码器,用以根据该控制信号产生一编码信号;以及
一解多工器,用以根据该编码信号产生所述第一切换信号与所述第二切换信号。
8.一种工作周期产生装置,其特征在于,包含:
一第一晶体管;
一第二晶体管,用以协同该第一晶体管根据一输入信号产生具有一工作周期的一输出信号至一输出端,其中在该工作周期的一致能期间,一第一电流經该第二晶体管放电,以及在该工作周期的一禁能期间,一第二电流由该第一晶体管流至该输出端;以及
一校正器,用以响应于该输出信号产生一第三电流以及一第四电流来分别补偿该第二电流和该第一电流,以调整该输出信号的该工作周期,
其中该第三电流以及该第四电流不流经该第一晶体管与该第二晶体管,
其中,于该致能期间的该第一电流和该第四电流总和,與该禁能期间该第二电流和该第三电流的总和相等。
9.一种工作周期产生方法,其特征在于,包含:
经由一转换器根据一输入信号产生具有一工作周期的一输出信号至一输出端,其中在该工作周期的一致能期间,该转换器产生一第一电流,该第一电流由该输出端经该转换器流至一电源,以及在该工作周期的一禁能期间,该转换器产生一第二电流,该第二电流由该转换器流至该输出端;
基于该输出信号与一参考信号产生一控制信号;以及
根据该控制信号产生一第三电流以及一第四电流,并在不流经该转换器下来分别补偿该第二电流和该第一电流,以校正该输出信号的该工作周期,
其中,于该致能期间的该第一电流和该第四电流总和,與该禁能期间该第二电流和该第三电流的总和相等。
10.根据权利要求9所述的工作周期产生方法,其特征在于,该第三电流以及该第四电流经由一校正器产生,且该校正器与该转换器并联耦接于一第一电源与一第二电源之间。
CN201610351867.0A 2016-05-25 2016-05-25 工作周期产生装置与工作周期产生方法 Active CN107437937B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610351867.0A CN107437937B (zh) 2016-05-25 2016-05-25 工作周期产生装置与工作周期产生方法
US15/255,148 US10389112B2 (en) 2016-05-25 2016-09-02 Device and method for generating duty cycle
US16/453,989 US20190319455A1 (en) 2016-05-25 2019-06-26 Device and method for generating duty cycle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610351867.0A CN107437937B (zh) 2016-05-25 2016-05-25 工作周期产生装置与工作周期产生方法

Publications (2)

Publication Number Publication Date
CN107437937A CN107437937A (zh) 2017-12-05
CN107437937B true CN107437937B (zh) 2020-08-21

Family

ID=60418363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610351867.0A Active CN107437937B (zh) 2016-05-25 2016-05-25 工作周期产生装置与工作周期产生方法

Country Status (2)

Country Link
US (2) US10389112B2 (zh)
CN (1) CN107437937B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12253563B2 (en) * 2022-05-31 2025-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method for measuring a duty cycle of a clock signal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384652B1 (en) * 2000-08-17 2002-05-07 Vanguard International Semiconductor Corporation Clock duty cycle correction circuit
CN102474243A (zh) * 2009-09-24 2012-05-23 飞思卡尔半导体公司 占空比校正器和占空比校正方法
CN103095110A (zh) * 2011-10-31 2013-05-08 快捷韩国半导体有限公司 控制电压延迟装置、使用其的数字电源转换器及其驱动方法
CN103973245A (zh) * 2013-01-24 2014-08-06 联发科技股份有限公司 放大器电路以及应用于放大器电路的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907254A (en) * 1996-02-05 1999-05-25 Chang; Theodore H. Reshaping periodic waveforms to a selected duty cycle
JP3745123B2 (ja) * 1998-08-24 2006-02-15 三菱電機株式会社 デューティ比補正回路及びクロック生成回路
US6578154B1 (en) * 2000-01-10 2003-06-10 Research In Motion Limited Clock duty cycle correction circuit which corrects an input clock by directly comparing the input clock with a reference clock generated by the output clock
US6424178B1 (en) * 2000-08-30 2002-07-23 Micron Technology, Inc. Method and system for controlling the duty cycle of a clock signal
US6664834B2 (en) * 2000-12-22 2003-12-16 Intel Corporation Method for automatic duty cycle control using adaptive body bias control
US6967514B2 (en) 2002-10-21 2005-11-22 Rambus, Inc. Method and apparatus for digital duty cycle adjustment
KR100560660B1 (ko) * 2003-03-28 2006-03-16 삼성전자주식회사 듀티 사이클 보정을 위한 장치 및 방법
US6819155B1 (en) * 2003-06-23 2004-11-16 Teradyne, Inc. High-speed duty cycle control circuit
JP4556648B2 (ja) * 2004-12-03 2010-10-06 ヤマハ株式会社 デューティ比補正回路
KR100715158B1 (ko) * 2005-12-13 2007-05-10 삼성전자주식회사 동작특성 및 동작전압을 개선하는 듀티보정 증폭회로
US7330061B2 (en) 2006-05-01 2008-02-12 International Business Machines Corporation Method and apparatus for correcting the duty cycle of a digital signal
KR100784907B1 (ko) * 2006-06-30 2007-12-11 주식회사 하이닉스반도체 Dll 회로 및 그 제어 방법
KR100871695B1 (ko) * 2007-01-05 2008-12-05 삼성전자주식회사 샘플 앤드 홀드 차아지 펌핑 방법을 채용한 듀티 사이클보정 회로
US7667512B2 (en) * 2007-03-29 2010-02-23 Standard Microsystems Corporation Duty cycle comparator
KR100915813B1 (ko) * 2007-09-04 2009-09-07 주식회사 하이닉스반도체 듀티 싸이클 보정 회로
US8248130B2 (en) * 2010-05-25 2012-08-21 Freescale Semiconductor, Inc. Duty cycle correction circuit
KR101818505B1 (ko) * 2011-07-11 2018-01-15 삼성전자 주식회사 듀티비 보정 회로
US9059691B2 (en) * 2012-12-31 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Duty cycle detection and correction circuit in an integrated circuit
US9705519B1 (en) * 2016-06-29 2017-07-11 Hrl Laboratories, Llc Correction technique for analog pulse processing time encoder

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384652B1 (en) * 2000-08-17 2002-05-07 Vanguard International Semiconductor Corporation Clock duty cycle correction circuit
CN102474243A (zh) * 2009-09-24 2012-05-23 飞思卡尔半导体公司 占空比校正器和占空比校正方法
CN103095110A (zh) * 2011-10-31 2013-05-08 快捷韩国半导体有限公司 控制电压延迟装置、使用其的数字电源转换器及其驱动方法
CN103973245A (zh) * 2013-01-24 2014-08-06 联发科技股份有限公司 放大器电路以及应用于放大器电路的方法

Also Published As

Publication number Publication date
CN107437937A (zh) 2017-12-05
US10389112B2 (en) 2019-08-20
US20190319455A1 (en) 2019-10-17
US20170346282A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
US7990184B2 (en) Comparing device having hysteresis characteristics and voltage regulator using the same
US8829881B2 (en) Reference current generation circuit
US7750703B2 (en) Duty cycle correcting circuit
US9209822B2 (en) A/D converter and semiconductor integrated circuit
TWI707547B (zh) 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
US10340912B2 (en) Power on reset circuit
US20170063363A1 (en) Comparator, electronic circuit, and method of controlling comparator
TW201818184A (zh) 參考電壓緩衝電路
US10348200B2 (en) Digital current sensor for on-die switching voltage regulator
CN107437937B (zh) 工作周期产生装置与工作周期产生方法
CN104935321B (zh) 输入输出阻抗校正电路与方法
JP2004032721A (ja) インピーダンス整合用の制御信号生成方法及びその回路
US20140035688A1 (en) Oscillator
KR20150019000A (ko) 기준 전류 생성 회로 및 이의 구동 방법
TWI535198B (zh) 差分信號驅動器
TWI573398B (zh) 工作週期產生裝置與工作週期產生方法
TWI389449B (zh) 訊號接收器以及電壓補償方法
CN102317798B (zh) 电阻检测装置及方法
KR100623343B1 (ko) 레귤레이터
KR101411696B1 (ko) 출력 회로
KR100940851B1 (ko) 온도 적응형 지연 장치
CN105572603A (zh) 电源管理系统及其电源模块的检测装置
TWI813197B (zh) 訊號轉換電路及其偏壓產生電路
TWI792939B (zh) 訊號轉換電路
CN110048709B (zh) 电流模式逻辑驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant