CN107403810A - 一种阵列基板及其制备方法和显示装置 - Google Patents

Abstract

本发明提供了一种阵列基板及其制备方法和显示装置，涉及显示技术领域。本发明通过在基板上形成多个栅线组和多条数据线，以及阵列排布的多个像素单元，每个所述栅线组包括绝缘设置的第一栅线和第二栅线，且所述第一栅线和所述第二栅线在所述基板上的正投影层叠排布。通过将阵列基板中的双栅线设置成层叠排布，即可减少一根栅线的宽度与栅线间的间距，有效降低栅线所占用的面积，增大阵列基板的开口率，进而实现透过率的提高。

Description

一种阵列基板及其制备方法和显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种阵列基板及其制备方法和显示装置。

背景技术

随着显示技术的不断发展，各种降低成本的驱动技术被广泛应用于显示装置中，其中，Dual gate(双栅)技术作为一种可以降低产品成本的技术，得到人们的广泛重视。

Dual gate技术是将显示面板的数据线的数量减少一半，栅线的数量增加一倍的驱动技术，即将与数据线连接的源极驱动IC(Integrated Circuit，集成电路)的数量减半，将与栅线连接的栅极驱动IC的数量加倍，因为栅极驱动IC的单价比源极驱动IC的单价便宜，从而可实现成本的降低。

目前，Dual gate技术中栅线采用同层并行布线的方式，两根并行的栅线宽度与栅线间的间距会占用较多的面积，使得阵列基板的开口率降低，进而影响阵列基板的透过率。

发明内容

本发明提供一种阵列基板及其制备方法和显示装置，以解决现有Dual gate技术中栅线采用同层并行布线的方式导致阵列基板的开口率和透过率低的问题。

为了解决上述问题，本发明公开了一种阵列基板，包括形成在基板上的多个栅线组和多条数据线，以及阵列排布的多个像素单元，每个所述栅线组包括绝缘设置的第一栅线和第二栅线，且所述第一栅线和所述第二栅线在所述基板上的正投影层叠排布。

优选地，所述第一栅线与所述第二栅线之间设置有有机膜层。

优选地，所述有机膜层的材料为树脂材料。

优选地，相邻的两行像素单元之间设置有所述第一栅线和所述第二栅线。

优选地，每一行的像素单元包括多个像素单元组，所述像素单元租包括第一像素单元和第二像素单元，且所述第一像素单元和所述第二像素单元共用一条数据线。

优选地，所述第一像素单元的薄膜晶体管与所述第一栅线连接，所述第二像素单元的薄膜晶体管与所述第二栅线连接。

优选地，所述第一栅线设置在所述有机膜层靠近所述基板的一侧，所述第二栅线设置在所述有机膜层远离所述基板的一侧；在所述第一像素单元的薄膜晶体管的位置，还包括与所述第二栅线同层形成的第一栅极连接线，所述第一栅线通过过孔连接至所述第一栅极连接线。

优选地，还包括：

在所述第二栅线上依次形成的栅绝缘层、有源层、数据线、漏极、公共电极、第一电极层、钝化层以及第二电极层。

为了解决上述问题，本发明还公开了一种显示装置，包括上述的阵列基板。

为了解决上述问题，本发明还公开了一种阵列基板的制备方法，包括：

在基板上形成第一栅线；

在所述基板和所述第一栅线上形成有机膜层；

在所述有机膜层上形成第二栅线；所述第一栅线和所述第二栅线在所述基板上的正投影层叠排布。

优选地，所述在所述有机膜层上形成第二栅线的步骤，包括：

对所述有机膜层进行过孔刻蚀；

在所述有机膜层上形成第二栅线和第一栅极连接线；所述第一栅线通过过孔连接至所述第一栅极连接线，所述第一栅极连接线位于与所述第一栅线连接的薄膜晶体管的位置。

优选地，在所述有机膜层上形成第二栅线的步骤之后，还包括：

在所述第二栅线上依次形成栅绝缘层、有源层、数据线、漏极、公共电极、第一电极层、钝化层以及第二电极层。

与现有技术相比，本发明包括以下优点：

通过在基板上形成多个栅线组和多条数据线，以及阵列排布的多个像素单元，每个所述栅线组包括绝缘设置的第一栅线和第二栅线，且所述第一栅线和所述第二栅线在所述基板上的正投影层叠排布。通过将阵列基板中的双栅线设置成层叠排布，即可减少一根栅线的宽度与栅线间的间距，有效降低栅线所占用的面积，增大阵列基板的开口率，进而实现透过率的提高。

附图说明

图1示出了本发明提供的一种阵列基板的局部结构示意图；

图2示出了本发明的阵列基板中截面A-A’的剖视图；

图3示出了本发明的阵列基板中截面B-B’的剖视图；

图4示出了本发明的阵列基板中截面C-C’的剖视图；

图5示出了本发明实施例的一种阵列基板的制备方法的流程图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

实施例一

参照图1，示出了本发明提供的一种阵列基板的局部结构示意图。

本发明实施例提供了一种阵列基板，包括形成在基板上的多个栅线组10和多条数据线13，以及阵列排布的多个像素单元，每个所述栅线组10包括绝缘设置的第一栅线和第二栅线，且所述第一栅线和所述第二栅线在所述基板上的正投影层叠排布。

因此，对于栅线组10来说，其宽度只有一根栅线的宽度，因此，本发明实施例的阵列基板相对于现有的阵列基板，每个栅线组可相应的减少一根栅线的宽度与栅线间的间距，有效降低栅线所占用的面积。相应的，可增大栅线组的宽度，进而降低栅线的线阻，减小gate delay(栅极延迟)，同时保证栅线组的宽度小于两根并行的栅线宽度与栅线间的间距的和，有效降低栅线所占用的面积。

其中，M1、M2、M3、M4分别表示一个像素单元，15为公共电极，14为漏极，20为有源层。由于图1中只给出了阵列基板的局部结构示意图，在像素单元M1左侧的公共电极15未在图1中示出，在像素单元M4右侧的公共电极15也未在图1中示出；且M1、M2、M3、M4只表示像素单元所处的位置，不表示其所占的面积及结构。

在相邻的两行像素单元之间设置有第一栅线和第二栅线。如图1所示，M1、M2、M3、M4表示第M行像素单元中的部分像素单元，在第M行像素单元的相邻行设置有第M－1行像素单元和第M+1行像素单元，M为大于1的整数；其中，第M－1行像素单元位于第M行像素单元上方的栅线组10的另一侧，未在图1中示出，第M+1行像素单元位于第M行像素单元下方的栅线组10的另一侧，未在图1中示出；每个栅线组10包括第一栅线和第二栅线，因此，在M－1行像素单元和第M行像素单元之间设置有第一栅线和第二栅线，在第M行像素单元和第M+1行像素单元之间也设置有第一栅线和第二栅线。

每一行的像素单元包括多个像素单元组，所述像素单元组包括第一像素单元和第二像素单元，且所述第一像素单元和所述第二像素单元共用一条数据线。如图1所示，M1、M2、M3、M4表示第M行像素单元中的部分像素单元，像素单元M1和像素单元M2可以看作一个像素单元组M12，像素单元M3和像素单元M4可以看作另一个像素单元组M34，且两个像素单元组相邻设置，像素单元组M12包括第一像素单元M1和第二像素单元M2，像素单元组M34包括第一像素单元M3和第二像素单元M4，且第一像素单元M1和第二像素单元M2共用一条数据线13，第一像素单元M3和第二像素单元M4也共用一条数据线13。相邻的两个像素单元组之间设置有公共电极，如图1所示，在像素单元组M12和像素单元组M34之间设置有公共电极15。

本发明实施例中，所述第一像素单元的薄膜晶体管与所述第一栅线连接，所述第二像素单元的薄膜晶体管与所述第二栅线连接。如图1所示，第一像素单元M1的薄膜晶体管与像素单元组M12上方的第一栅线连接，第二像素单元M2的薄膜晶体管与像素单元组M12下方的第二栅线连接。

下面将结合各个位置处的膜层状态示意图，说明本发明的阵列基板的结构。

参照图2，示出了本发明的阵列基板中截面A-A’的剖视图。

本发明实施例中，阵列基板中截面A-A’的剖视图为非TFT(Thin FilmTransistor，薄膜晶体管)位置处的膜层状态示意图。其中，16为基板，在基板16上依次形成有第一栅线11、有机膜层23和第二栅线12，所述第一栅线11与所述第二栅线12之间设置有有机膜层23，且所述第一栅线11和所述第二栅线12在所述基板16上的正投影层叠排布。一般通常在第一栅线与第二栅线之间设置GI(Gate Insulator，栅绝缘层)膜或PS(聚苯乙烯)膜等，而本发明在第一栅线11与所述第二栅线12之间设置有有机膜层，有机膜层的厚度在微米级别，GI膜或PS膜的厚度通常在10^-7m级别，由于第一栅线与第二栅线均为金属走线，在两层金属走线之间会形成电容，而有机膜层的厚度大于GI膜或PS膜的厚度，使得两层金属走线之间的距离增大，电容减小，从而减小负载。其中，所述有机膜层23的材料为树脂材料。

此外，在有机膜层23和第二栅线12上还形成有栅绝缘层19、第一电极层21、钝化层18、第二电极层22。第一电极层21和第二电极层22的材料为ITO(Indium Tin Oxide，氧化铟锡)。

参照图3，示出了本发明的阵列基板中截面B-B’的剖视图。

本发明实施例中，阵列基板中截面B-B’的剖视图为TFT位置处的膜层状态示意图。其中，16为基板，在基板16上依次形成有第一栅线11、有机膜层23，对有机膜层23进行过孔刻蚀，然后在有机膜层23上形成第二栅线12和第一栅极连接线111，接着在第二栅线12、第一栅极连接线111和有机膜层23上依次形成有栅绝缘层19、有源层20、数据线13、漏极14、第一电极层21、钝化层18以及第二电极层22。其中，左侧的漏极14、左侧的有源层20、数据线13可看作一个薄膜晶体管，其通过第二栅线12进行控制，右侧的漏极14、右侧的有源层20、数据线13可看作另一个薄膜晶体管，其通过与第一栅线11过孔连接的第一栅极连接线111进行控制，第一电极层21与漏极14连接，用于提供像素单元的像素电压，第二电极层22用于提供公共电压。

其中，所述第一栅线11设置在所述有机膜层23靠近所述基板16的一侧，所述第二栅线12设置在所述有机膜层23远离所述基板16的一侧；在所述第一像素单元的薄膜晶体管的位置，还包括与所述第二栅线12同层形成的第一栅极连接线111，所述第一栅线11通过过孔17连接至所述第一栅极连接线111。第一栅极连接线111与第二栅线12同层，且通过过孔17与第一栅线11连接，使得第一栅线、第二栅线与其对应薄膜晶体管的距离相等，使得两个薄膜晶体管的特性相同。第一栅线可为Gate even(偶数行栅线)，第二栅线可为Gate odd(奇数行栅线)。

需要说明的是，右侧的薄膜晶体管为第一像素单元的薄膜晶体管，左侧的薄膜晶体管不是同一像素单元组的第二像素单元的薄膜晶体管，而是相邻行的像素单元组中的第二像素单元的薄膜晶体管。

参照图4，示出了本发明的阵列基板中截面C-C’的剖视图。

本发明实施例中，阵列基板中截面C-C’的剖视图为第一栅线处的膜层状态示意图。其中，16为基板，在基板16上依次形成有第一栅线11、有机膜层23，对有机膜层23进行过孔刻蚀，然后在有机膜层23上形成第一栅极连接线111，第一栅线11通过过孔17连接至第一栅极连接线111，接着在第一栅极连接线111和有机膜层23上依次形成有栅绝缘层19、有源层20、数据线13、公共电极15、钝化层18以及第二电极层22。

结合图2、图3、图4可知，阵列基板还包括在所述第二栅线12上依次形成的栅绝缘层19、有源层20、数据线13、漏极14、公共电极15、第一电极层21、钝化层18以及第二电极层22。

本发明实施例中，通过在基板上形成多个栅线组和多条数据线，以及阵列排布的多个像素单元，每个所述栅线组包括绝缘设置的第一栅线和第二栅线，且所述第一栅线和所述第二栅线在所述基板上的正投影层叠排布。通过将阵列基板中的双栅线设置成层叠排布，即可减少一根栅线的宽度与栅线间的间距，有效降低栅线所占用的面积，增大阵列基板的开口率，进而实现透过率的提高。

实施例二

本发明实施例二还提供了一种显示装置，包括上述的阵列基板，该阵列基板包括形成在基板上的多个栅线组和多条数据线，以及阵列排布的多个像素单元，每个所述栅线组包括绝缘设置的第一栅线和第二栅线，且所述第一栅线和所述第二栅线在所述基板上的正投影层叠排布。

其中，所述第一栅线与所述第二栅线之间设置有有机膜层。所述有机膜层的材料为树脂材料。

相邻的两行像素单元之间设置有所述第一栅线和所述第二栅线。每一行的像素单元包括多个像素单元组，所述像素单元组包括第一像素单元和第二像素单元，且所述第一像素单元和所述第二像素单元共用一条数据线。所述第一像素单元的薄膜晶体管与所述第一栅线连接，所述第二像素单元的薄膜晶体管与所述第二栅线连接。所述第一栅线设置在所述有机膜层靠近所述基板的一侧，所述第二栅线设置在所述有机膜层远离所述基板的一侧；在所述第一像素单元的薄膜晶体管的位置，还包括与所述第二栅线同层形成的第一栅极连接线，所述第一栅线通过过孔连接至所述第一栅极连接线。

该阵列基板还包括：在所述第二栅线上依次形成的栅绝缘层、有源层、数据线、漏极、公共电极、第一电极层、钝化层以及第二电极层。

具体的，该显示装置可为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本发明实施例中，该显示装置包括阵列基板，通过在基板上形成多个栅线组和多条数据线，以及阵列排布的多个像素单元，每个所述栅线组包括第一栅线和第二栅线，且所述第一栅线和所述第二栅线在所述基板上的正投影层叠排布。通过将阵列基板中的双栅线设置成层叠排布，即可减少一根栅线的宽度与栅线间的间距，有效降低栅线所占用的面积，增大阵列基板的开口率，进而实现透过率的提高。

实施例三

参照图5，示出了本发明实施例的一种阵列基板的制备方法的流程图，具体可以包括如下步骤：

步骤501，在基板上形成第一栅线。

结合图2和图3，在基板16上通过构图工艺形成第一栅线11，构图工艺一般包括曝光、显影、刻蚀等。

步骤502，在所述基板和所述第一栅线上形成有机膜层。

结合图2和图3，在基板16上形成第一栅线11后，在基板16(未被第一栅线11覆盖的位置)和第一栅线11上沉积有机膜层23。

步骤503，在所述有机膜层上形成第二栅线；所述第一栅线和所述第二栅线在所述基板上的正投影层叠排布。

结合图2和图3，在沉积完成有机膜层23后，在有机膜层上形成第二栅线12，使得第一栅线和第二栅线在基板上的正投影层叠排布，有效降低栅线所占用的面积。

具体的，对所述有机膜层进行过孔刻蚀；在所述有机膜层上形成第二栅线和第一栅极连接线；所述第一栅线通过过孔连接至所述第一栅极连接线，所述第一栅极连接线位于与所述第一栅线连接的薄膜晶体管的位置。

在TFT位置处，对有机膜层23进行过孔刻蚀，然后在有机膜层23上形成第二栅线12和第一栅极连接线111，第一栅线11通过过孔17连接至第一栅极连接线111。

优选地，在所述有机膜层上形成第二栅线后，在所述第二栅线上依次形成栅绝缘层、有源层、数据线、漏极、公共电极、第一电极层、钝化层以及第二电极层。

结合图2、图3、图4，在第二栅线12上依次形成栅绝缘层19、有源层20、数据线13、漏极14、公共电极15、第一电极层21、钝化层18以及第二电极层22。具体的形成方法与现有技术类似，本发明实施例对此不再进行说明。

本发明实施例中，通过在基板上形成第一栅线，在所述基板和所述第一栅线上形成有机膜层，在所述有机膜层上形成第二栅线；所述第一栅线和所述第二栅线在所述基板上的正投影层叠排布。通过将阵列基板中的双栅线设置成层叠排布，即可减少一根栅线的宽度与栅线间的间距，有效降低栅线所占用的面积，增大阵列基板的开口率，进而实现透过率的提高。

对于前述的方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种阵列基板及其制备方法和显示装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (12)

1.一种阵列基板，包括形成在基板上的多个栅线组和多条数据线，以及阵列排布的多个像素单元，其特征在于，每个所述栅线组包括绝缘设置的第一栅线和第二栅线，且所述第一栅线和所述第二栅线在所述基板上的正投影层叠排布。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一栅线与所述第二栅线之间设置有有机膜层。

3.根据权利要求2所述的阵列基板，其特征在于，所述有机膜层的材料为树脂材料。

4.根据权利要求1所述的阵列基板，其特征在于，相邻的两行像素单元之间设置有所述第一栅线和所述第二栅线。

5.根据权利要求4所述的阵列基板，其特征在于，每一行的像素单元包括多个像素单元组，所述像素单元组包括第一像素单元和第二像素单元，且所述第一像素单元和所述第二像素单元共用一条数据线。

6.根据权利要求5所述的阵列基板，其特征在于，所述第一像素单元的薄膜晶体管与所述第一栅线连接，所述第二像素单元的薄膜晶体管与所述第二栅线连接。

7.根据权利要求6所述的阵列基板，其特征在于，所述第一栅线设置在所述有机膜层靠近所述基板的一侧，所述第二栅线设置在所述有机膜层远离所述基板的一侧；在所述第一像素单元的薄膜晶体管的位置，还包括与所述第二栅线同层形成的第一栅极连接线，所述第一栅线通过过孔连接至所述第一栅极连接线。

8.根据权利要求7所述的阵列基板，其特征在于，还包括：

在所述第二栅线上依次形成的栅绝缘层、有源层、数据线、漏极、公共电极、第一电极层、钝化层以及第二电极层。

9.一种显示装置，其特征在于，包括如权利要求1-8任一项所述的阵列基板。

10.一种阵列基板的制备方法，其特征在于，包括：

在基板上形成第一栅线；

在所述基板和所述第一栅线上形成有机膜层；

在所述有机膜层上形成第二栅线；所述第一栅线和所述第二栅线在所述基板上的正投影层叠排布。

11.根据权利要求10所述的制备方法，其特征在于，所述在所述有机膜层上形成第二栅线的步骤，包括：

对所述有机膜层进行过孔刻蚀；

在所述有机膜层上形成第二栅线和第一栅极连接线；所述第一栅线通过过孔连接至所述第一栅极连接线，所述第一栅极连接线位于与所述第一栅线连接的薄膜晶体管的位置。

12.根据权利要求10所述的制备方法，其特征在于，在所述有机膜层上形成第二栅线的步骤之后，还包括：

在所述第二栅线上依次形成栅绝缘层、有源层、数据线、漏极、公共电极、第一电极层、钝化层以及第二电极层。