CN107395201B - 一种基于电压域与时域结合量化的流水线逐次逼近adc - Google Patents
一种基于电压域与时域结合量化的流水线逐次逼近adc Download PDFInfo
- Publication number
- CN107395201B CN107395201B CN201710605483.1A CN201710605483A CN107395201B CN 107395201 B CN107395201 B CN 107395201B CN 201710605483 A CN201710605483 A CN 201710605483A CN 107395201 B CN107395201 B CN 107395201B
- Authority
- CN
- China
- Prior art keywords
- adc
- stage
- quantization
- input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013139 quantization Methods 0.000 title claims abstract description 59
- 239000003990 capacitor Substances 0.000 claims description 41
- 230000003071 parasitic effect Effects 0.000 claims description 6
- 238000003491 array Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 15
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种基于电压域与时域结合量化的流水线逐次逼近ADC，属于模拟集成电路技术领域。采用两级流水线结构，第一级ADC的输入端连接输入信号，其第一输出端输出输入信号中高几位进行量化后得到的第一级量化结果，其第二输出端输出输入信号中未被处理的部分并经过缓冲器后输入第二级ADC的输入端，第二级ADC的输出端输出量化后的第二级量化结果，第一级量化结果和第二级量化结果作为最终输出码字的高位与低位并依次编码后得到最终量化结果。第二级ADC采用电压域与时域结合量化的SAR模数转换器，能实现每周期两位的输出码字，有效提高了转换速率；由于时域的量化在低压下更为准确，可用一个单位增益缓冲器来实现两级间的转换，提升了线性度，有效提高了电路精度。
Description
技术领域
本发明属于模拟集成电路技术领域，特别涉及一种采用电压域与时域结合量化的流水线逐次逼近型的模数转换器。
背景技术
近年来，计算机、通信和多媒体技术飞速发展，全球高新领域的数字化程度不断加深，在许多电子系统中都需要用到模数转换器来将电压、电流等模拟信号转化为数字编码后再进行处理，以利用大规模数字集成电路强大的数据处理能力。
随着半导体制造工艺的革新与芯片供电电压的下降，高性能的模数转换器设计面临新的挑战。传统的逐次逼近SAR模数转换器与流水线Pipelined模数转化器难以实现高转化速率、高精度与低功耗的性能指标，常常需要牺牲某个指标来满足其他要求。
传统的SAR模数转换器由比较器、数模转化器和数字控制逻辑组成。数字控制逻辑根据比较器的输出结果依次决定输出编码每一位的值。利用逐次逼近的二分算法方式每次转化都需要N个量化周期，经历N次比较，其转换速率受到了很大的限制。除此之外，传统的SAR模数转换器只利用了比较器输出的电压比较结果而忽略了比较器可以提供的其他信息，使得每次量化只能单位进行，这也严重限制了SAR模数转换器的转换速率。
传统的流水线Pipelined模数转化器属于多级转换器，每一级都有采样保持电路，并有一个级间放大器对本级的量化余量进行放大，再输出给后级作进一步的量化。采样保持电路使得在一个周期内只需每个流水线级分别完成量化与残差放大，而无需整个转换器一次性完成转化，因此转换速率不会随着级数的增加而下降，但由于需要用到增益精确的级间放大器，整体功耗较大，特别是在低压短沟道的先进工艺下，实现高增益的运算放大器用以设计增益稳定的反馈网络显得更加困难。
发明内容
针对传统模数转换器电路结构在精度、转换速率以及功耗方面的不足之处，本发明提供了一种基于电压域与时域结合量化的流水线逐次逼近ADC，采用两级流水线结构，第二级采用电压域与时域结合量化的SAR模数转换器实现，可以充分利用输入电压幅值较小的特点，实现整体电路性能的优化。
本发明的技术方案为：
一种基于电压域与时域结合量化的流水线逐次逼近ADC，包括第一级ADC、第二级ADC和缓冲器，
所述第一级ADC的输入端连接输入信号，其第一输出端输出所述第一级ADC对输入信号的高位进行量化后得到的第一级量化结果，其第二输出端输出输入信号中未被第一级ADC处理的部分并经过所述缓冲器后输入第二级ADC的输入端，所述第二级ADC的输出端输出所述第二级ADC对输入其中的信号进行量化后的第二级量化结果，所述第一级量化结果和第二级量化结果作为最终输出码字的高位与低位并依次编码后得到最终量化结果；
所述第二级ADC包括时域基准的模数转换器、电压域基准的模数转换器和数字逻辑控制模块，
所述时域基准的模数转换器包括第一比较器和N位的第一电容阵列，所述第一电容阵列包括两组分别与第一比较器的第一输入端和第二输入端连接的相同的电容组，每组电容组包括N个量化电容和一个寄生单位电容，所述N个量化电容相间的接地或者通过开关分别与地电位、共模电位或基准电位中的一个连接，所述寄生单位电容通过开关分别与地电位、共模电位或基准电位中的一个连接；
所述电压域基准的模数转换器包括第二比较器和N位的第二电容阵列，所述第二电容阵列的输出端连接所述第二比较器的输入端，所述第二电容阵列的输入端通过开关分别与地电位、输入到第二级ADC中的输入信号或基准电压中的一个连接；
所述数字逻辑控制模块的输入端连接所述第一比较器和第二比较器的输出端，所述数字逻辑控制模块的输出端作为所述第二级ADC的输出端。
具体的，所述第一级ADC为逐次逼近型ADC。
具体的，所述缓冲器为单位增益缓冲器。
具体的，所述第一电容阵列和第二电容阵列为偶数位的电容阵列。
具体的，所述第一比较器和第二比较器为相同的比较器。
本发明的有益效果为：本发明利用两级流水线的整体架构，在第二级采用电压域与时域结合量化的方式，可以实现每周期两位的输出码字，有效提高了电路的转换速率；实施例中第一级ADC为逐次逼近型ADC，缓冲器为单位增益缓冲器，由于时域的量化在低压下更为准确，因而不用像传统Pipelined模数转换器需将前一级的残差电压进行放大，只需用一个单位增益缓冲器来实现两级间的转换，线性度有了提升，有效提高整体电路的精度；同时用SAR模数转换器实现每个流水线级可以有效降低整体电路的功耗。
附图说明
图1是本发明提出的基于电压域与时域结合量化的流水线逐次逼近ADC的整体电路系统架构；
图2是电压域与时域结合量化过程原理说明图；
图3是实施例中第一级ADC采用传统SAR模数转换器的电路原理图；
图4是实施例中第二级ADC采用10位的电压域与时域结合量化的SAR模数转换器的原理图；
图5是实施例中整体电路量化时序图。
具体实施方式
下面结合附图和具体实施例对本发明的流水线逐次逼近ADC结构作进一步的阐述。需要说明的是：实施实例中的参数并不影响本发明的一般性。
如图1所示是本发明提出的基于电压域与时域结合量化的流水线逐次逼近ADC的整体电路系统架构，包括第一级ADC、第二级ADC和缓冲器，所述第一级ADC的输入端连接输入信号，其第一输出端输出所述第一级ADC将输入信号的高位进行量化后得到的第一级量化结果，其第二输出端输出输入信号中未被第一级ADC处理的部分并经过所述缓冲器后输入第二级ADC的输入端，所述第二级ADC的输出端输出通过所述第二级ADC量化后的第二级量化结果，所述第一级量化结果和第二级量化结果作为最终输出码字的高位与低位并依次编码后得到最终量化结果；所述第二级ADC包括时域基准的模数转换器、电压域基准的模数转换器和数字逻辑控制模块，所述时域基准的模数转换器包括第一比较器和N位的第一电容阵列，所述第一电容阵列包括两组分别与第一比较器的第一输入端和第二输入端连接的相同的电容组，每组电容组包括N个量化电容和一个寄生单位电容，所述N个量化电容相间的接地或者通过开关分别与地电位、共模电位或基准电位中的一个连接，所述寄生单位电容通过开关分别与地电位、共模电位或基准电位中的一个连接；所述电压域基准的模数转换器包括第二比较器和N位的第二电容阵列，所述第二电容阵列的输出端连接所述第二比较器的输入端，所述第二电容阵列的输入端通过开关分别与地电位、输入到第二级ADC中的输入信号或基准电压中的一个连接；所述数字逻辑控制模块的输入端连接所述第一比较器和第二比较器的输出端，所述数字逻辑控制模块的输出端作为所述第二级ADC的输出端。
本实施例中第一级ADC为逐次逼近型ADC，其结构如图3所示，缓冲器为单位增益缓冲器。本实施例通过两级流水线的方式实现量化，每一级ADC为逐次逼近模数转换器。输入信号经过第一级量化，输入信号的幅度在逐次逼近中不断减小。比较器的输出延时随着比较器输入电压幅值的减小而呈指数增大，而比较时间随幅值的变化差异越大，比较的精度也越高。利用这样一个特性，不需将第一级量化后的残差电压进行放大，只需级联一个单位增益缓冲器将第一级的输出电压传递到第二级作为输入电压。
本实施例中第二级ADC用一个10位的模数转换器来加以说明，如图4所示，值得说明的是本发明不仅适用于第二级ADC采用10位的电压域与时域结合量化的SAR模数转换器。电压域基准模数转换器502的连接方式与传统SAR模数转换器的连接方式一致。时域基准模数转换器501的最高位电容下极板始终接地电位，相应的第三位、第五位、第七位与第九位电容下极板也始终接地电位，除此之外的其他电容下极板会通过开关分别连接基准电压VREF、地电位GND与共模电位Vcm，这个数模转换器的作用是在量化过程中顺序地提供1/4VREF、1/16VREF、1/32VREF、1/64VREF与1/128VREF的电压幅值。以第一次量化来具体说明，如图2所示，第一比较器的每一位输出结果包含两位信息，一位是输入电压与参考电压的比较结果，另外一位是与输入电压大小相关的输出延时时间1。当增加一个相同的第二比较器，输入电压差为每个周期的参考电压的1/4时，第二比较器的输出时间延时0就是每个比较周期的基准时间。将该时间与第一比较器的延时时间1做比较可以判断第一比较器的输入电压压差与1/4VREF的大小关系，从而将每次量化分为4个区间，完成两位的量化。
本实施例中的第一电容阵列和第二电容阵列采用偶数位的电容阵列，但也可以为奇数位，采用奇数位电容阵列时最后一次就量化一位。
本实施例的量化时序图如图5所示，第一级、第二级模数转换器采用流水线的方式进行量化，第一级ADC按照传统SAR的工作方式进行逐次逼近，每个周期量化1位，经历采样、量化和缓冲保持的过程。第二级ADC利用电压域与时域相结合的方式实现每个周期量化2位，提高了电路转换的速率。第一级ADC和第二级ADC通过流水线的工作方式实现了在同时间内的量化，提高了整体的转换速率，本实施例采用两级SAR而不是整体流水线的实现方式是考虑到SAR模数转化器的低功耗特性，这也会降低整个电路的功耗。综上所述，本发明在电路的转换速率、量化精度以及功耗等方面都有较好的特性。
本领域的技术人员应明确，在不脱离本发明的精神所做的非实质性改变或改进，都应该属于本发明权利要求保护的范围。
Claims (5)
1.一种基于电压域与时域结合量化的流水线逐次逼近ADC，其特征在于，包括第一级ADC、第二级ADC和缓冲器，
所述第一级ADC的输入端连接输入信号，其第一输出端输出所述第一级ADC对输入信号的高位进行量化后得到的第一级量化结果，其第二输出端输出输入信号中未被第一级ADC处理的部分并经过所述缓冲器后输入第二级ADC的输入端，所述第二级ADC的输出端输出所述第二级ADC对输入其中的信号进行量化后的第二级量化结果，所述第一级量化结果和第二级量化结果作为最终输出码字的高位与低位并依次编码后得到最终量化结果；
所述第二级ADC包括时域基准的模数转换器、电压域基准的模数转换器和数字逻辑控制模块，
所述时域基准的模数转换器包括第一比较器和N位的第一电容阵列，所述第一电容阵列包括两组分别与第一比较器的第一输入端和第二输入端连接的相同的电容组，每组电容组包括N个量化电容和一个寄生单位电容，所述N个量化电容相间的接地或者通过开关分别与地电位、共模电位或基准电位中的一个连接，所述寄生单位电容通过开关分别与地电位、共模电位或基准电位中的一个连接；
所述电压域基准的模数转换器包括第二比较器和N位的第二电容阵列，所述第二电容阵列的输出端连接所述第二比较器的输入端，所述第二电容阵列的输入端通过开关分别与地电位、输入到第二级ADC中的输入信号或基准电压中的一个连接；
所述数字逻辑控制模块的输入端连接所述第一比较器和第二比较器的输出端，所述数字逻辑控制模块的输出端作为所述第二级ADC的输出端。
2.根据权利要求1所述的基于电压域与时域结合量化的流水线逐次逼近ADC，其特征在于，所述第一级ADC为逐次逼近型ADC。
3.根据权利要求2所述的基于电压域与时域结合量化的流水线逐次逼近ADC，其特征在于，所述缓冲器为单位增益缓冲器。
4.根据权利要求1所述的基于电压域与时域结合量化的流水线逐次逼近ADC，其特征在于，所述第一电容阵列和第二电容阵列为偶数位的电容阵列。
5.根据权利要求1所述的基于电压域与时域结合量化的流水线逐次逼近ADC，其特征在于，所述第一比较器和第二比较器为相同的比较器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710605483.1A CN107395201B (zh) | 2017-07-24 | 2017-07-24 | 一种基于电压域与时域结合量化的流水线逐次逼近adc |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710605483.1A CN107395201B (zh) | 2017-07-24 | 2017-07-24 | 一种基于电压域与时域结合量化的流水线逐次逼近adc |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107395201A CN107395201A (zh) | 2017-11-24 |
| CN107395201B true CN107395201B (zh) | 2020-03-17 |
Family
ID=60336238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710605483.1A Active CN107395201B (zh) | 2017-07-24 | 2017-07-24 | 一种基于电压域与时域结合量化的流水线逐次逼近adc |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107395201B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108075778B (zh) * | 2017-11-29 | 2023-10-27 | 四川知微传感技术有限公司 | 一种Pipeline SAR-ADC电路结构 |
| CN108599763B (zh) * | 2018-05-11 | 2022-04-15 | 成都华微电子科技股份有限公司 | Sar型adc带有源运放型电容重分布阵列 |
| CN109977458B (zh) * | 2019-02-03 | 2021-04-30 | 北京大学 | 一种混合模数转换器 |
| CN112653468B (zh) * | 2020-12-15 | 2023-05-26 | 西安电子科技大学 | 一种基于级间缓冲隔离的时序流水线adc |
| CN116170021B (zh) * | 2021-11-24 | 2025-09-02 | 深圳市中兴微电子技术有限公司 | 流水线逐次逼近型模数转换器、集成电路和电子设备 |
| CN114499529B (zh) * | 2022-04-01 | 2022-07-19 | 浙江地芯引力科技有限公司 | 模拟数字转换器电路、模拟数字转换器及电子设备 |
| CN114614822B (zh) * | 2022-04-12 | 2023-04-25 | 电子科技大学 | 一种Pipelined-SAR ADC的级间增益非线性校准方法 |
| CN115149948B (zh) * | 2022-07-15 | 2024-10-01 | 电子科技大学 | 一种具有高线性度特性的Pipelined SAR ADC |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103888141A (zh) * | 2014-04-09 | 2014-06-25 | 华为技术有限公司 | 流水线逐次比较模数转换器的自校准方法和装置 |
| CN104168025A (zh) * | 2014-08-25 | 2014-11-26 | 西安交通大学 | 一种电荷式流水线逐次逼近型模数转换器 |
| CN105071813A (zh) * | 2015-08-24 | 2015-11-18 | 合肥工业大学 | 应用于流水线—逐次逼近模拟数字转换器的新型两级结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8643529B2 (en) * | 2012-06-05 | 2014-02-04 | Himax Technologies Limited | SAR assisted pipelined ADC and method for operating the same |
-
2017
- 2017-07-24 CN CN201710605483.1A patent/CN107395201B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103888141A (zh) * | 2014-04-09 | 2014-06-25 | 华为技术有限公司 | 流水线逐次比较模数转换器的自校准方法和装置 |
| CN104168025A (zh) * | 2014-08-25 | 2014-11-26 | 西安交通大学 | 一种电荷式流水线逐次逼近型模数转换器 |
| CN105071813A (zh) * | 2015-08-24 | 2015-11-18 | 合肥工业大学 | 应用于流水线—逐次逼近模拟数字转换器的新型两级结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107395201A (zh) | 2017-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107395201B (zh) | 一种基于电压域与时域结合量化的流水线逐次逼近adc | |
| CN106817131B (zh) | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc | |
| CN105322966B (zh) | 提高逐次逼近模数转换器线性度的电容交换与平均方法 | |
| CN105227186B (zh) | 模数转换器以及流水线模数转换器 | |
| CN104320141B (zh) | 一种低功耗12位流水线式逐次逼近模数转换器 | |
| CN106230439B (zh) | 一种提高流水线型逐次逼近模数转换器线性度的方法 | |
| CN102983863A (zh) | 一种流水线模数转换器的第一级电路结构 | |
| CN104168025B (zh) | 一种电荷式流水线逐次逼近型模数转换器 | |
| CN111464186A (zh) | 一种高速Pipeline-SAR型的模数转换电路 | |
| CN112600560B (zh) | 高精度两步型逐次逼近寄存器模数转换器 | |
| CN101783684B (zh) | 管线式模数转换器 | |
| US12512848B2 (en) | Pipelined successive approximation register analog-to-digital converter, integrated circuit, and electronic device | |
| CN107682014A (zh) | 一种混合型adc系统及其提高分辨率和速度的方法 | |
| CN114679179B (zh) | 一种高速时域可重构混合型模数转换器 | |
| CN111446964A (zh) | 一种新型十四比特流水线-逐次逼近型模数转换器 | |
| CN104682958B (zh) | 一种带噪声整形的并行逐次逼近模数转换器 | |
| CN113225085B (zh) | 一种高速一步多位逐次逼近-流水线混合型模数转换器 | |
| CN113659988B (zh) | 一种单周期多位量化逐次逼近型模数转换器 | |
| CN114614822A (zh) | 一种Pipelined-SAR ADC的级间增益非线性校准方法 | |
| CN113765523B (zh) | 一种时域量化的高速流水线adc电路 | |
| CN112688688B (zh) | 基于分区式与逐次逼近寄存器辅助的流水线模数转换器 | |
| CN119210454B (zh) | 连续时间余差放大模数转换器 | |
| CN115149948B (zh) | 一种具有高线性度特性的Pipelined SAR ADC | |
| CN113037289A (zh) | 一种基于高线性度低功耗放大器的流水线模数转换器 | |
| CN107294536A (zh) | 3bit流水线式ADC的时序控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |