[go: up one dir, main page]

CN107369703B - 载流子增强注入型igbt结构 - Google Patents

载流子增强注入型igbt结构 Download PDF

Info

Publication number
CN107369703B
CN107369703B CN201610318414.8A CN201610318414A CN107369703B CN 107369703 B CN107369703 B CN 107369703B CN 201610318414 A CN201610318414 A CN 201610318414A CN 107369703 B CN107369703 B CN 107369703B
Authority
CN
China
Prior art keywords
region
carrier storage
carrier
semiconductor substrate
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610318414.8A
Other languages
English (en)
Other versions
CN107369703A (zh
Inventor
刘国友
朱利恒
覃荣震
罗海辉
黄建伟
戴小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Electric Co Ltd filed Critical Zhuzhou CRRC Times Electric Co Ltd
Priority to CN201610318414.8A priority Critical patent/CN107369703B/zh
Publication of CN107369703A publication Critical patent/CN107369703A/zh
Application granted granted Critical
Publication of CN107369703B publication Critical patent/CN107369703B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种新型载流子增强注入型IGBT结构，包括：半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区、第一载流子存储区、第二载流子存储区和位于第一载流子存储区与第二载流子存储区之间的浮空区，浮空区与第一载流子存储区、第二载流子存储区均不接触。浮空区的设置使IGBT反向耐压时形成的电离受主，能吸收部分位于两侧载流子存储区发出的电离线，削弱曲率效应，降低元胞区附近的电场峰值，使电场分布均匀，进而提高IGBT的击穿电压，实现在提高IGBT电流密度的同时，提高击穿电压的目的。

Description

载流子增强注入型IGBT结构
技术领域
本发明涉及半导体器件领域，尤其涉及一种载流子增强注入型IGBT结构。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)作为绝缘栅控制的双极型器件，其体内的非平衡载流子浓度越高则其电导调制效应越显著，其电流密度越高。其中以N型衬底的N型IGBT为例，空穴依靠阳极发射结注入，电子依靠阴极沟道注入。受沟道电阻影响，阴极一侧电子注入能力受到限制。为增强IGBT阴极的电子注入能力，人们引入载流子存储层a，其结构简图如图1所示。载流子存储层a通过在P基区外围增加N型注入的方法增强阴极一侧的载流子浓度，能够比较明显的增强IGBT的电导调制能力，提高IGBT的电流密度。
但是现有技术中，由于引入的载流子存储层a依靠注入掺杂浓度较高的N型杂质实现，但是这些N型杂质会增加该区域附近的电场峰值，降低IGBT元胞的击穿电压。为提高阴极载流子注入效果，必须提高N型杂质的掺杂浓度，然而N 型杂质浓度过高的话会导致IGBT元胞击穿电压的急剧下降。
因此亟需一种新的IGBT元胞结构使在提高载流子存储层注入的杂质掺杂浓度的同时，又可避免降低IGBT元胞的击穿电压。
发明内容
本发明提供一种载流子增强注入型IGBT结构，用以解决现有技术中不能在提高IGBT电流密度的同时，提高击穿电压的技术问题。
本发明提供一种载流子增强注入型IGBT结构，包括：
半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区、第一载流子存储区、第二载流子存储区和位于第一载流子存储区与第二载流子存储区之间的浮空区，其中，第一载流子存储区将第一基区与浮空区、半导体衬底分隔开，第二载流子存储区将第二基区与浮空区、半导体衬底分隔开，且浮空区与第一载流子存储区、第二载流子存储区均不接触。
进一步的，第一载流子存储区、第二载流子存储区与浮空区的距离均大于浮空区宽度的一半。
进一步的，元胞区还包括位于半导体衬底表面的氧化层，所述氧化层覆盖在第一源区与第二源区之间，并覆盖部分第一源区与部分第二源区。
进一步的，元胞区还包括覆盖在氧化层上的多晶硅层。
进一步的，元胞区还包括钝化层和第一金属层，其中，钝化层覆盖在多晶硅层上，并覆盖部分第一源区与部分第二源区，第一金属层覆盖多晶硅层、部分第一源区、部分第二源区、部分第一基区与部分第二基区。
进一步的，第一载流子存储区、第二载流子存储区的掺杂浓度比半导体衬底的掺杂浓度高1到2个量级。
进一步的，还包括位于半导体衬底背面的集电区和覆盖集电区的第二金属层。
进一步的，第一源区、第二源区、第一载流子存储区、第二载流子存储区和半导体衬底为第一导电类型的掺杂区，第一基区、第二基区、浮空区和集电区为第二导电类型的掺杂区，其中，第一导电类型与第二导电类型不相同。
进一步的，浮空区的掺杂浓度与第一载流子存储区、第二载流子存储区的掺杂浓度相同。
本发明提供的载流子增强注入型IGBT结构，为在引入载流子存储区的同时不降低IGBT的击穿电压，在JFET区域(第一源区与第二源区之间的区域)设置浮空区，它在IGBT反向耐压时形成的电离受主，能吸收部分位于两侧的第一载流子存储区、第二载流子存储区发出的电离线，削弱曲率效应，降低元胞区附近的电场峰值，使电场分布均匀，进而提高IGBT的击穿电压，实现在提高IGBT 电流密度的同时，提高击穿电压的目的。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1为现有技术中的IGBT结构示意图；
图2为本发明实施例一提供的载流子增强注入型IGBT结构的结构示意图；
图3为本发明实施例二提供的载流子增强注入型IGBT结构的结构示意图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本发明作进一步说明。
实施例一
图2为本发明实施例一提供的载流子增强注入型IGBT结构的结构示意图；如图2所示，本实施例提供一种载流子增强注入型IGBT结构，包括：半导体衬底1和元胞区2；元胞区2包括位于半导体衬底1表面内的第一基区21、第二基区22、位于第一基区21中的第一源区23、位于第二基区22中的第二源区24、第一载流子存储区25、第二载流子存储区26和位于第一载流子存储区25与第二载流子存储区26之间的浮空区27，其中，第一载流子存储区25将第一基区21 与浮空区27、半导体衬底1分隔开，第二载流子存储区26将第二基区22与浮空区27、半导体衬底1分隔开，且浮空区27与第一载流子存储区25、第二载流子存储区26均不接触。
具体的，本说明书中的“半导体衬底表面内”是指由半导体衬底1正面的表面向下延伸的一定深度的区域，该区域属于半导体衬底1的一部分。
其中，半导体衬底1可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗，也可以包括混合的半导体结构，例如碳化硅、合金半导体或其组合，在此不做限定。在本实施例中的半导体衬底1优选采用硅衬底，可采用N型或P型硅衬底。
元胞区2(在图3中示出)有多个，每个元胞区2包括第一基区21、第二基区 22、第一源区23、第二源区24、第一载流子存储区25、第二载流子存储区26和浮空区27，其中，第一载流子存储区25将第一基区21与浮空区27、半导体衬底1分隔开，第二载流子存储区26将第二基区22与浮空区27、半导体衬底1分隔开，且浮空区27与第一载流子存储区25、第二载流子存储区26均不接触。
当上述IGBT反向耐压时，第一载流子存储区25、第二载流子存储区26及浮空区27都会处于耗尽状态。由于第一载流子存储区25、第二载流子存储区26 处于PN结附近，且掺杂浓度较高，导致该处电场斜率低，电场斜率大，尤其是曲率效应的存在，电场峰值往往处在JFET区中(第一基区21与第二基区22之间的位置)，使得该区域是IGBT最容易发生雪崩击穿的区域。引入浮空区27之后，它在IGBT反向耐压时形成的电离受主，能吸收部分位于两侧的第一载流子存储区25、第二载流子存储区26发出的电离线，削弱曲率效应，降低元胞区2附近的电场峰值，使电场分布均匀，进而提高IGBT的击穿电压。
实施例二
本实施例是在上述实施例的基础上进行的补充说明。
图3为本发明实施例二提供的载流子增强注入型IGBT结构的结构示意图；如图3所示，元胞区2还包括位于半导体衬底1表面的氧化层28，所述氧化层 28覆盖在第一源区23与第二源区24之间，并覆盖部分第一源区23与部分第二源区24。
具体的，氧化层28覆盖第一源区23与第二源区24之间的区域，并且覆盖范围延伸至部分第一源区23与部分第二源区24。
进一步的，元胞区2还包括覆盖在氧化层28上的多晶硅层29，以形成多晶硅电极。
进一步的，元胞区2还包括钝化层210和第一金属层211，其中，钝化层210 覆盖在多晶硅层29上，并覆盖部分第一源区23与部分第二源区24，第一金属层 211覆盖多晶硅层29、部分第一源区23、部分第二源区24、部分第一基区21与部分第二基区22。钝化层210用于将第一金属层211与多晶硅层29分隔开。第一金属层211优选为铝层。
进一步的，第一载流子存储区25、第二载流子存储区26与浮空区27的距离均大于浮空区27宽度的一半。
具体的，若第一载流子存储区25与第二载流子存储区26之间距离为L1，浮空区27位于JFET区中心位置，浮空区27的宽度为L2，则应满足L1>2L2，即第一载流子存储区25、第二载流子存储区26与浮空区27的距离均大于浮空区 27宽度的一半，以便为JFET区的电流通道留下足够空间。
进一步的，第一载流子存储区25、第二载流子存储区26的掺杂浓度比半导体衬底1的掺杂浓度高1到2个量级，以增强IGBT的电导调制能力，提高IGBT 的电流密度。
进一步的，上述IGBT还包括位于半导体衬底1背面的集电区3和覆盖集电区3的第二金属层4。
进一步的，第一源区23、第二源区24、第一载流子存储区25、第二载流子存储区26和半导体衬底1为第一导电类型的掺杂区，第一基区21、第二基区22、浮空区27和集电区3为第二导电类型的掺杂区，其中，第一导电类型与第二导电类型不相同。
具体的，第一导电类型与第二导电类型均可为N型或者P型，只需满足第一导电类型与第二导电类型不相同即可。
优选的，第一源区23和第二源区24为第一导电类型的重掺杂区，集电区3 为第二导电类型的重掺杂区。
进一步的，浮空区27的掺杂浓度与第一载流子存储区25、第二载流子存储区26的掺杂浓度相同。
一般第一载流子存储区25、第二载流子存储区26掺杂浓度为 1e15cm-3～1e16cm-3，相应地，浮空区27掺杂浓度应与其在同一水平。引入浮空区27之后，它在IGBT反向耐压时形成的电离受主，能吸收部分从两侧第一载流子存储区25、第二载流子存储区26发出的电离线，削弱曲率效应，降低元胞附近电场峰值，使电场分布均匀，进而提高IGBT的击穿电压。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (8)

1.一种载流子增强注入型IGBT结构，其特征在于，包括：
半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区、第一载流子存储区、第二载流子存储区和位于第一载流子存储区与第二载流子存储区之间的浮空区，其中，第一载流子存储区将第一基区与浮空区、半导体衬底分隔开，第二载流子存储区将第二基区与浮空区、半导体衬底分隔开，且浮空区与第一载流子存储区、第二载流子存储区均不接触，浮空区的底边高于第一基区和第二基区的底边，第一载流子存储区、第二载流子存储区与浮空区的距离均大于浮空区宽度的一半，浮空区的导电类型与半导体衬底的导电类型不相同。
2.根据权利要求1所述的载流子增强注入型IGBT结构，其特征在于，元胞区还包括位于半导体衬底表面的氧化层，所述氧化层覆盖在第一源区与第二源区之间，并覆盖部分第一源区与部分第二源区。
3.根据权利要求1所述的载流子增强注入型IGBT结构，其特征在于，元胞区还包括覆盖在氧化层上的多晶硅层。
4.根据权利要求3所述的载流子增强注入型IGBT结构，其特征在于，元胞区还包括钝化层和第一金属层，其中，钝化层覆盖在多晶硅层上，并覆盖部分第一源区与部分第二源区，第一金属层覆盖多晶硅层、部分第一源区、部分第二源区、部分第一基区与部分第二基区。
5.根据权利要求1所述的载流子增强注入型IGBT结构，其特征在于，第一载流子存储区、第二载流子存储区的掺杂浓度比半导体衬底的掺杂浓度高1到2个量级。
6.根据权利要求1-5任一所述的载流子增强注入型IGBT结构，其特征在于，还包括位于半导体衬底背面的集电区和覆盖发射区的第二金属层。
7.根据权利要求1-5任一所述的载流子增强注入型IGBT结构，其特征在于，第一源区、第二源区、第一载流子存储区、第二载流子存储区和半导体衬底为第一导电类型的掺杂区，第一基区、第二基区、浮空区和集电区为第二导电类型的掺杂区，其中，第一导电类型与第二导电类型不相同。
8.根据权利要求7所述的载流子增强注入型IGBT结构，其特征在于，浮空区的掺杂浓度与第一载流子存储区、第二载流子存储区的掺杂浓度相同。
CN201610318414.8A 2016-05-13 2016-05-13 载流子增强注入型igbt结构 Active CN107369703B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610318414.8A CN107369703B (zh) 2016-05-13 2016-05-13 载流子增强注入型igbt结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610318414.8A CN107369703B (zh) 2016-05-13 2016-05-13 载流子增强注入型igbt结构

Publications (2)

Publication Number Publication Date
CN107369703A CN107369703A (zh) 2017-11-21
CN107369703B true CN107369703B (zh) 2020-12-04

Family

ID=60304740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610318414.8A Active CN107369703B (zh) 2016-05-13 2016-05-13 载流子增强注入型igbt结构

Country Status (1)

Country Link
CN (1) CN107369703B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147381A (en) * 1997-02-25 2000-11-14 Infineon Technologies Ag Field effect-controllable semiconductor component
US20090159927A1 (en) * 2007-12-21 2009-06-25 Infineon Technologies Austria Ag Integrated circuit device and method for its production
CN102714217A (zh) * 2010-01-04 2012-10-03 株式会社日立制作所 半导体装置及使用半导体装置的电力转换装置
EP2889914A1 (en) * 2013-12-30 2015-07-01 ABB Technology AG Bipolar semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147381A (en) * 1997-02-25 2000-11-14 Infineon Technologies Ag Field effect-controllable semiconductor component
US20090159927A1 (en) * 2007-12-21 2009-06-25 Infineon Technologies Austria Ag Integrated circuit device and method for its production
CN102714217A (zh) * 2010-01-04 2012-10-03 株式会社日立制作所 半导体装置及使用半导体装置的电力转换装置
EP2889914A1 (en) * 2013-12-30 2015-07-01 ABB Technology AG Bipolar semiconductor device

Also Published As

Publication number Publication date
CN107369703A (zh) 2017-11-21

Similar Documents

Publication Publication Date Title
US10991801B2 (en) Semiconductor device with improved current flow distribution
JP5787853B2 (ja) 電力用半導体装置
CN102244091B (zh) 具有沟槽边缘终端的半导体元件
US11164965B2 (en) Semiconductor device
US11251177B2 (en) Semiconductor device
US20230071170A1 (en) Semiconductor device
CN107275383B (zh) 一种含有异质结的超结igbt
US12342607B2 (en) Semiconductor device
CN107293579A (zh) 一种具有低导通压降的超结igbt
US12495564B2 (en) Semiconductor device
US9018633B2 (en) Semiconductor device
US9812528B2 (en) Semiconductor device
JPWO2019116748A1 (ja) 半導体装置およびその製造方法
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
US20190198607A1 (en) Semiconductor device, and manufacturing method for same
US20180083101A1 (en) Semiconductor device
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
CN103299426A (zh) 在碳化硅中具有改进的击穿电压的双极结晶体管
JP6799515B2 (ja) 半導体装置
CN107369703B (zh) 载流子增强注入型igbt结构
JP2016149429A (ja) 逆導通ｉｇｂｔ
CN105140279B (zh) 具备载流子存储的平面栅igbt器件
CN107331702A (zh) 具有超结结构的载流子注入型igbt
US20250351552A1 (en) Semiconductor device
US20250351553A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210128

Address after: Room 309, third floor, semiconductor third line office building, Tianxin high tech park, Shifeng District, Zhuzhou City, Hunan Province

Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Patentee after: Zhuzhou CRRC Times Semiconductor Co., Ltd.

Country or region after: China

Address before: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Patentee before: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Country or region before: China