CN107359166A - 一种3d nand存储器的存储结构及其制备方法 - Google Patents
一种3d nand存储器的存储结构及其制备方法 Download PDFInfo
- Publication number
- CN107359166A CN107359166A CN201710775126.XA CN201710775126A CN107359166A CN 107359166 A CN107359166 A CN 107359166A CN 201710775126 A CN201710775126 A CN 201710775126A CN 107359166 A CN107359166 A CN 107359166A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- stacked structure
- metal gate
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请实施例提供了一种3D NAND存储器的存储结构及其制备方法。在该制备方法中，将金属栅极和垂直导通层一体成型，其中，同一金属栅层上的各条栅极条共接一面垂直导通层，并与字线形成导通，如此避免了现有技术中垂直连接通道制造过程中晶圆翘曲的影响，而且在该方法中，金属栅极与垂直导通层一体成型，所以，该方法能够保证垂直导通层准确地与阶梯金属栅层一一连通，因而，能够形成有效的存储字线区。
Description
技术领域
本申请涉及存储器技术领域，尤其涉及一种3D NAND存储器的存储结构及其制备方法。
背景技术
3D NAND存储器是一种拥有三维堆叠结构的闪存器件，其存储核心区是由交替堆叠的金属栅层和绝缘层结合垂直沟道管组成。相同面积条件下，垂直堆叠的金属栅层越多，意味着闪存器件的存储密度越大、容量越大。目前常见的存储结构金属栅堆叠层数可达数十上百层。
常见的3D NAND存储器中堆叠的金属栅层为阶梯形貌，每一个阶梯台阶面与垂直金属连线独立连接，形成存储字线(Word-line)区。这种台阶形貌的存储结构通常于前道工艺刻蚀形成阶梯形貌，垂直金属连线则在后道工艺中形成。
垂直金属连线的形成需要首先通过垂直刻蚀介质层，形成达到金属栅层连接通道，随后在垂直通道中沉积金属介质，形成与金属栅层导通的垂直金属连线。而随着3DNAND堆叠层数越来越多，受多层膜堆叠产生的应力分布不均匀，使得制造过程中晶圆的翘曲程度越来越大。故导致刻蚀形成垂直连接通道时的套准精度大大降低，垂直连接通道往往无法准确地与阶梯金属栅层一一连通，最终无法形成有效的存储字线区。
发明内容
有鉴于此，本申请提供了一种3D NAND存储器的存储结构及其制备方法，以使存储结构制备过程中的字线区的形成不受晶圆翘曲的影响。
为了解决上述技术问题，本申请采用了如下技术方案：
一种3D NAND存储器的存储结构制备方法，包括：
在衬底上刻蚀矩形凹槽；
沿凹槽表面交替沉积氧化硅层及牺牲层，形成氧化硅层/牺牲层交替层叠结构；
对形成的氧化硅层/牺牲层交替层叠结构进行表面平坦化；平坦化后的层叠结构中除最顶层外，其它各层均呈矩形凹槽状；
对所述表面平坦化后的层叠结构进行图案化刻蚀，以在层叠结构中央区域形成多条相互间隔的条状结构，并在层叠结构的周边区域仅保留所述条状结构两端的氧化硅层/牺牲层交替层叠结构；
将刻蚀后的表面平坦化后的层叠结构中的牺牲层替换为金属介质，以在所述层叠结构中央区域形成多条金属栅线条，在所述层叠结构周边区域形成多层垂直导通层；
其中，所述层叠结构中央区域仅包括与所述衬底平行的氧化硅层/牺牲层层叠结构部分所占的区域，所述层叠结构周边区域包括所述层叠结构中除所述层叠结构中央区域以外的区域，且所述层叠结构周边区域包括所述层叠结构中央区域。
可选地，在对所述表面平坦化后的层叠结构进行图案化刻蚀之前，所述方法还包括：
在表面平坦化后的层叠结构中央区域形成沟道孔；在所述沟道孔内形成电荷陷阱型存储结构。
可选地，所述在所述沟道孔内形成电荷陷阱型存储结构，具体包括：
在所述沟道孔的底部形成一层外延层；所述外延层的上表面超过所述层叠结构最底层牺牲层上表面；
在所述沟道孔的侧壁上依次形成电荷阻挡层、电荷陷阱层、遂穿层和多晶硅沟道；
向沟道孔内填充氧化硅，然后在沟道孔的顶部形成漏极接触点。
可选地，所述在所述沟道孔内形成电荷陷阱型存储结构之后，在所述对所述表面平坦化后的层叠结构进行图案化刻蚀之前，还包括：
在表面平坦化后的层叠结构上沉积绝缘层。
可选地，所述将刻蚀后的表面平坦化后的层叠结构中的牺牲层替换为金属介质，以在所述层叠结构中央区域形成多条金属栅线条，在所述层叠结构周边区域形成多层垂直导通层之后，还包括：
在不同金属栅线条之间的间隔区域以及垂直导通层的间隔区域填充绝缘层。
可选地，所述在不同金属栅线条之间的间隔区域以及垂直导通层的间隔区域填充绝缘层之后，还包括：
形成沟道槽、共接源线、字线、位线和源线。
可选地，所述金属介质为金属钨。
可选地，所述将刻蚀后的表面平坦化后的层叠结构中的牺牲层替换为金属介质，具体包括：
湿法刻蚀方法去除层叠结构中的牺牲层；
用金属介质填充所述牺牲层所在区域。
一种3D NAND存储器的存储结构，包括：衬底；
位于衬底之上的多层金属栅层、多层金属导通层和多条字线，
每条字线分别通过一层所述金属导通层与所述金属栅层垂直连接；
其中，所述多层金属栅层和所述多层金属导通层为一体成型结构。
可选地，所述金属栅层和所述金属导通层的材料为金属钨。
相较于现有技术，本申请具有以下有益效果：
通过以上技术方案可知，本申请提供的3D NAND存储器的存储结构的制备方法中，将金属栅极和垂直导通层一体成型，其中，同一金属栅层上的各条栅极条共接一面垂直导通层，并与字线形成导通，如此避免了现有技术中垂直连接通道制造过程中晶圆翘曲的影响，而且在该方法中，金属栅极与垂直导通层一体成型，所以，该方法能够保证垂直导通层准确地与阶梯金属栅层一一连通，因而，能够形成有效的存储字线区。
另外，在本申请实施例中，存储结构中的金属栅层阶梯形貌可以薄膜沉积的过程中自动形成，因而，本实施例提供的制备方法无需刻蚀工艺来形成阶梯形貌，所以，相较于现有技术中形成3D NAND存储器存储结构的方法，本申请提供的制备方法较为简便。
附图说明
为了清楚地理解本申请的技术方案，下面将描述本申请具体实施方式时用到的附图做一简要说明。
图1是本申请实施例提供的3D NAND存储器的存储结构鸟瞰图；
图2是本申请实施例提供的3D NAND存储器的存储结构俯视图；
图3是本申请实施例提供的3D NAND存储器的存储结构制备方法流程示意图；
图4A至图4I为本申请实施例提供的3D NAND存储器的存储结构制备方法一系列制程对应的局部剖面示意图。
附图标记：
11：金属栅层，12：栅线条，13：垂直导通层，14：字线，15：顶部选择性栅极，16：位线，17：源线，18：底部选择性栅极。
401：衬底，402：氧化硅层，403：矩形凹槽，404：氧化硅层，405：牺牲层，406：沟道孔，407、411：绝缘层，408：条状结构，409：金属栅线条，
410：垂直导通层，412：字线，413：位线，414：源线，415：顶部选择性栅极，416：底部选择性栅极。
具体实施方式
为了避免由于晶圆翘曲导致形成的垂直连接通道无法准确地与阶梯金属栅层一一连通，进而无法形成有效的存储字线区的现象，本申请提供了阶梯金属栅层与垂直连接通道一体成型的3D NAND存储器的存储结构及其制备方法。由于金属栅极与垂直导通层一体成型，所以，该存储结构及其制备方法能够保证垂直导通层准确地与阶梯金属栅层一一连通，因而，能够形成有效的存储字线区。
另外，在本申请实施例中，存储结构中的金属栅层阶梯形貌可以薄膜沉积的过程中自动形成，因而，本实施例提供的制备方法无需刻蚀工艺来形成阶梯形貌，所以，相较于现有技术中形成3D NAND存储器存储结构的方法，本申请提供的制备方法较为简便。
下面结合附图对本申请的具体实施方式进行详细描述。
图1是本申请实施例提供的3D NAND存储器的存储结构鸟瞰图，图2是本申请实施例提供的3D NAND存储器的存储结构俯视图。
如图1和图2所示，该3D NAND存储器的存储结构包括：
具有台阶形貌的多层金属栅层11，每层金属栅层包括多条栅线条12；
与金属栅层11上的所有栅线条12垂直连接的垂直导通层13，其中，每一金属栅层11对应一垂直导通层13；
不同垂直导通层13分别与不同的字线14一一连接；
所述存储结构还包括：顶部选择性栅极15、位线16、源线17、底部选择性栅极18。
其中，所述多层金属栅层和所述多层垂直导通层为一体成型结构，如此，该存储结构能够保证垂直导通层准确地与阶梯金属栅层一一连通，因而，能够形成有效的存储字线区。
需要说明，在图1中，为了更加清楚地理解本申请实施例提供的3D NAND 存储器的存储结构，将实际连接在一起的垂直导通层13和金属栅层11分割开来展示存储器的内部结构，但是不应理解为两者之间的位置关系是分割的。
以上为本申请实施例提供的3D NAND存储器的存储结构。在该存储结构中，金属栅极和垂直导通层一体成型，其中，同一金属栅层上的各条栅极条共接一面垂直导通层，并与字线形成导通，如此避免了现有技术中垂直连接通道制造过程中晶圆翘曲的影响，而且在该存储结构中，金属栅极与垂直导通层一体成型，所以，该存储结构能够保证垂直导通层准确地与阶梯金属栅层一一连通，因而，能够形成有效的存储字线区。
另外，如图2所示，相较于现有技术中常见的存储结构字线布线范围，本申请实施例提供的3D NAND存储器的存储结构具有更宽的字线连接区域。
图3是本申请实施例提供的3D NAND存储器的存储结构制备方法流程示意图。图4A至图4I为本申请实施例提供的3D NAND存储器的存储结构制备方法一系列制程对应的局部剖面示意图。
请参阅图3，本申请实施例提供的3D NAND存储器的存储结构制备方法包括以下步骤：
S301：在衬底401上沉积氧化硅层402，并在氧化硅层402上刻蚀矩形凹槽403。
矩形凹槽403用于能够容纳待形成的存储结构中的堆叠的金属栅层。因此，矩形凹槽403的深度较深。
该步骤执行完对应的局部剖面结构示意图如图4A所示。
S302：沿凹槽403表面交替沉积氧化硅层404及牺牲层405，形成氧化硅层/牺牲层交替层叠结构。
需要说明，为了免去光刻图案化工序的繁琐，本步骤可以在整个衬底401 以及凹槽403的表面上均交替沉积氧化硅层404及牺牲层405，形成氧化硅层 /牺牲层交替层叠结构。其中，氧化硅层/牺牲层交替层叠结构的最底层为牺牲层405，最顶层为氧化硅层404。
其中，牺牲层的材料可以为氮化硅。如此，在凹槽403内形成多个O-N-O 结构。
该步骤执行完对应的局部剖面结构示意图如图4B所示。
S303：对形成的氧化硅层404/牺牲层405交替层叠结构进行表面平坦化。
图4C(1)为该步骤执行完对应的局部剖面结构示意图，图4C(2)为该步骤执行完对应的俯视图。
如图4C(1)和图4C(2)所示，平坦化后的层叠结构中，最顶层的材料层为与所述衬底平行的平面层。除了最顶层外，其它各层均呈矩形凹槽状。
为了方便后续描述，可以将平坦化后的层叠结构划分为两个区域：中央区域和周边区域，其中，所述层叠结构中央区域仅包括与所述衬底401平行的氧化硅层404/牺牲层405层叠结构部分所占的区域，如图4C(1)中的I所对应的区域，所述层叠结构周边区域包括所述层叠结构中除所述层叠结构中央区域以外的区域，如图4C(2)中的II所对应的区域，且层叠结构周边区域包围层叠结构中央区域。
S304：在表面平坦化后的层叠结构中央区域形成多个沟道孔406，在沟道孔406内形成电荷陷阱性存储结构。
通过干法刻蚀工艺刻蚀表面平坦化后的层叠结构中央区域，直至衬底401，形成多个沟道孔406，并在沟道孔406内形成电荷陷阱性存储结构。
该步骤执行完对应的俯视图如图4D所示。
本申请实施例可以采用本领域惯用的技术手段在沟道孔406内形成电荷陷阱性存储结构。作为示例，在沟道孔406内形成电荷陷阱性存储结构可以具体包括：
A1：在沟道孔406的底部外延生长一层外延层。需要说明，外延层的材料与衬底401的材料对应，例如当衬底401为硅衬底时，外延层的材料为单晶硅。
在本申请实施例中，外延层的上表面超过所述层叠结构最底层牺牲层405 上表面。
A2：沿沟道孔的侧壁依次形成氧化硅层、氮化硅层、氧化硅层以及多晶硅沟道。
A3：向沟道孔内填充氧化硅，氧化硅刻蚀，多晶硅沉积，离子注入，最终在沟道孔的顶部形成漏极接触点。
S305：在形成有电荷陷阱型存储结构的层叠结构上沉积绝缘层407，然后对所述表面平坦化后的层叠结构进行图案化刻蚀，以在层叠结构中央区域形成多条相互间隔的条状结构408，并在层叠结构的周边区域仅保留所述条状结构两端的氧化硅层/牺牲层交替层叠结构。
因刻蚀后的层叠结构中央区域形成的结构为多条相互间隔的条状结构，若条状结构很长的话，需要由支撑结构支撑才能稳定，因此，为了能够更好地支撑刻蚀形成的结构，作为本申请的一可选实施例，可以在对表面平坦化后的层叠结构进行图案化刻蚀之前还可以包括：在形成有电荷陷阱性存储结构的层叠结构上沉积绝缘层407。该绝缘层407的主要作用是对刻蚀形成的结构起到支撑作用。
本步骤可以采用干法刻蚀工艺对表面平坦化后的层叠结构件图案化刻蚀，从而在以在层叠结构中央区域形成多条相互间隔的条状结构408，并在层叠结构的周边区域仅保留所述条状结构两端的氧化硅层/牺牲层交替层叠结构。
该步骤执行完对应的结构俯视图如图4E所示。
S307：去除表面平坦化后的层叠结构中的所有牺牲层405，形成镂空结构。
采用湿法刻蚀工艺去除表面平坦化后的层叠结构中的所有牺牲层405，形成镂空结构。
该步骤执行完对应的结构俯视图仍如图4E所示。其A2-A2方向的剖面示意图如图4F(1)所示，其A1-A1方向的剖面示意图如图4F(2)所示。
S308：在镂空结构的镂空区域填充上金属介质，以在所述层叠结构中央区域形成多条金属栅线条409，在所述层叠结构周边区域形成多层垂直导通层 410。
该步骤执行完对应的结构俯视图仍如图4E所示。其A2-A2方向的剖面示意图如图4G(1)所示，其A1-A1方向的剖面示意图如图4G(2)所示。作为示例，金属介质可以为金属钨。
通过步骤S307至S308即实现了将刻蚀后的表面平坦化后的层叠结构中的牺牲层替换为金属介质，以在所述层叠结构中央区域形成多条金属栅线条，在所述层叠结构周边区域形成多层垂直导通层的目的。
S309：在不同金属栅线条之间的间隔区域以及垂直导通层的间隔区域填充绝缘层411。
需要说明，在本申请实施例中，在步骤S308中，在向在原来牺牲层405 所在的位置填充金属介质的同时，也有可能会在不同金属栅线条之间的间隔区域以及垂直导通层的间隔区域填充上金属介质。因此，在执行步骤S309之前，还有可能需要刻蚀填充在不同金属栅线条之间的间隔区域以及垂直导通层的间隔区域上的金属介质。
该步骤执行完对应的结构俯视图如图4H(1)所示。其A2-A2方向的剖面示意图如图4H(2)所示，其A1-A1方向的剖面示意图如图4H(3)所示。
S310：形成沟道槽(图中未示出)、共接源线(图中未示出)、字线412、位线413、源线414、顶部选择性栅极415和底部选择性栅极416。
该步骤执行完对应的存储结构俯视图如图4I所示。
通过以上步骤最终形成的结构为图1所示的存储器结构。
以上为本申请实施例提供的3D NAND存储器的存储结构及其制备方法。在该制备方法中将金属栅极和垂直导通层一体成型，其中，同一金属栅层上的各条栅极条共接一面垂直导通层，并与字线形成导通，如此避免了现有技术中垂直连接通道制造过程中晶圆翘曲的影响，而且在该方法中，金属栅极与垂直导通层一体成型，所以，该方法能够保证垂直导通层准确地与阶梯金属栅层一一连通，因而，能够形成有效的存储字线区。
另外，在本申请实施例中，存储结构中的金属栅层阶梯形貌可以薄膜沉积的过程中自动形成，因而，本实施例提供的制备方法无需刻蚀工艺来形成阶梯形貌，所以，相较于现有技术中形成3D NAND存储器存储结构的方法，本申请提供的制备方法较为简便。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种3D NAND存储器的存储结构制备方法，其特征在于，包括：
在衬底上刻蚀矩形凹槽；
沿凹槽表面交替沉积氧化硅层及牺牲层，形成氧化硅层/牺牲层交替层叠结构；
对形成的氧化硅层/牺牲层交替层叠结构进行表面平坦化；平坦化后的层叠结构中除最顶层外，其它各层均呈矩形凹槽状；
对所述表面平坦化后的层叠结构进行图案化刻蚀，以在层叠结构中央区域形成多条相互间隔的条状结构，并在层叠结构的周边区域仅保留所述条状结构两端的氧化硅层/牺牲层交替层叠结构；
将刻蚀后的表面平坦化后的层叠结构中的牺牲层替换为金属介质，以在所述层叠结构中央区域形成多条金属栅线条，在所述层叠结构周边区域形成多层垂直导通层；
其中，所述层叠结构中央区域仅包括与所述衬底平行的氧化硅层/牺牲层层叠结构部分所占的区域，所述层叠结构周边区域包括所述层叠结构中除所述层叠结构中央区域以外的区域，且所述层叠结构周边区域包括所述层叠结构中央区域。
2.根据权利要求1所述的方法，其特征在于，在对所述表面平坦化后的层叠结构进行图案化刻蚀之前，所述方法还包括：
在表面平坦化后的层叠结构中央区域形成沟道孔；在所述沟道孔内形成电荷陷阱型存储结构。
3.根据权利要求2所述的方法，其特征在于，所述在所述沟道孔内形成电荷陷阱型存储结构，具体包括：
在所述沟道孔的底部形成一层外延层；所述外延层的上表面超过所述层叠结构最底层牺牲层上表面；
在所述沟道孔的侧壁上依次形成电荷阻挡层、电荷陷阱层、遂穿层和多晶硅沟道；
向沟道孔内填充氧化硅，然后在沟道孔的顶部形成漏极接触点。
4.根据权利要求2所述的方法，其特征在于，所述在所述沟道孔内形成电荷陷阱型存储结构之后，在所述对所述表面平坦化后的层叠结构进行图案化刻蚀之前，还包括：
在表面平坦化后的层叠结构上沉积绝缘层。
5.根据权利要求1-4任一项所述的方法，其特征在于，所述将刻蚀后的表面平坦化后的层叠结构中的牺牲层替换为金属介质，以在所述层叠结构中央区域形成多条金属栅线条，在所述层叠结构周边区域形成多层垂直导通层之后，还包括：
在不同金属栅线条之间的间隔区域以及垂直导通层的间隔区域填充绝缘层。
6.根据权利要求4所述的方法，其特征在于，所述在不同金属栅线条之间的间隔区域以及垂直导通层的间隔区域填充绝缘层之后，还包括：
形成沟道槽、共接源线、字线、位线和源线。
7.根据权利要求1-4任一项所述的方法，其特征在于，所述金属介质为金属钨。
8.根据权利要求1-4任一项所述的方法，其特征在于，所述将刻蚀后的表面平坦化后的层叠结构中的牺牲层替换为金属介质，具体包括：
湿法刻蚀方法去除层叠结构中的牺牲层；
用金属介质填充所述牺牲层所在区域。
9.一种3D NAND存储器的存储结构，其特征在于，包括：衬底；
位于衬底之上的多层金属栅层、多层金属导通层和多条字线，
每条字线分别通过一层所述金属导通层与所述金属栅层垂直连接；
其中，所述多层金属栅层和所述多层金属导通层为一体成型结构。
10.根据权利要求9所述的存储结构，其特征在于，所述金属栅层和所述金属导通层的材料为金属钨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775126.XA CN107359166A (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器的存储结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775126.XA CN107359166A (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器的存储结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107359166A true CN107359166A (zh) | 2017-11-17 |
Family
ID=60289772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710775126.XA Pending CN107359166A (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器的存储结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107359166A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108649034A (zh) * | 2018-05-11 | 2018-10-12 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| CN108807405A (zh) * | 2018-06-12 | 2018-11-13 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| WO2020051826A1 (en) * | 2018-09-13 | 2020-03-19 | Yangtze Memory Technologies Co., Ltd. | Novel 3d nand memory device and method of forming the same |
| CN112164698A (zh) * | 2017-11-21 | 2021-01-01 | 长江存储科技有限责任公司 | 三维存储器器件以及其制作方法 |
| CN116206640A (zh) * | 2022-08-18 | 2023-06-02 | 北京超弦存储器研究院 | 存储器及其制造方法、读写控制方法 |
| WO2023097662A1 (zh) * | 2021-12-03 | 2023-06-08 | 华为技术有限公司 | 存储器及电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005456A (zh) * | 2009-08-26 | 2011-04-06 | 三星电子株式会社 | 包括三维存储单元阵列的半导体存储器件 |
| CN102013435A (zh) * | 2009-09-03 | 2011-04-13 | 三星电子株式会社 | 半导体器件 |
| CN102646640A (zh) * | 2011-02-15 | 2012-08-22 | 海力士半导体有限公司 | 形成存储节点的方法及使用其形成电容器的方法 |
| CN102915955A (zh) * | 2011-08-04 | 2013-02-06 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN103594473A (zh) * | 2012-08-13 | 2014-02-19 | 爱思开海力士有限公司 | 非易失性存储器件及其制造方法 |
| CN107093604A (zh) * | 2017-04-27 | 2017-08-25 | 睿力集成电路有限公司 | 动态随机存取存储器及其制造方法 |
-
2017
- 2017-08-31 CN CN201710775126.XA patent/CN107359166A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005456A (zh) * | 2009-08-26 | 2011-04-06 | 三星电子株式会社 | 包括三维存储单元阵列的半导体存储器件 |
| CN102013435A (zh) * | 2009-09-03 | 2011-04-13 | 三星电子株式会社 | 半导体器件 |
| CN102646640A (zh) * | 2011-02-15 | 2012-08-22 | 海力士半导体有限公司 | 形成存储节点的方法及使用其形成电容器的方法 |
| CN102915955A (zh) * | 2011-08-04 | 2013-02-06 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN103594473A (zh) * | 2012-08-13 | 2014-02-19 | 爱思开海力士有限公司 | 非易失性存储器件及其制造方法 |
| CN107093604A (zh) * | 2017-04-27 | 2017-08-25 | 睿力集成电路有限公司 | 动态随机存取存储器及其制造方法 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11728326B2 (en) | 2017-11-21 | 2023-08-15 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and fabrication method thereof |
| CN112164698B (zh) * | 2017-11-21 | 2024-02-27 | 长江存储科技有限责任公司 | 三维存储器器件以及其制作方法 |
| CN112164698A (zh) * | 2017-11-21 | 2021-01-01 | 长江存储科技有限责任公司 | 三维存储器器件以及其制作方法 |
| CN108649034A (zh) * | 2018-05-11 | 2018-10-12 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| CN108807405A (zh) * | 2018-06-12 | 2018-11-13 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| CN108807405B (zh) * | 2018-06-12 | 2020-10-27 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| US11737263B2 (en) | 2018-09-13 | 2023-08-22 | Yangtze Memory Technologies Co., Ltd. | 3D NAND memory device and method of forming the same |
| US11145667B2 (en) | 2018-09-13 | 2021-10-12 | Yangtze Memory Technologies Co., Ltd. | 3D NAND memory device and method of forming the same |
| WO2020051826A1 (en) * | 2018-09-13 | 2020-03-19 | Yangtze Memory Technologies Co., Ltd. | Novel 3d nand memory device and method of forming the same |
| US12446217B2 (en) | 2018-09-13 | 2025-10-14 | Yangtze Memory Technologies Co., Ltd. | 3D NAND memory device and method of forming the same |
| WO2023097662A1 (zh) * | 2021-12-03 | 2023-06-08 | 华为技术有限公司 | 存储器及电子设备 |
| CN116206640A (zh) * | 2022-08-18 | 2023-06-02 | 北京超弦存储器研究院 | 存储器及其制造方法、读写控制方法 |
| CN116206640B (zh) * | 2022-08-18 | 2024-03-15 | 北京超弦存储器研究院 | 存储器及其制造方法、读写控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20250280538A1 (en) | Multiple-stack three-dimensional memory device and fabrication method thereof | |
| US10269620B2 (en) | Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof | |
| US10115632B1 (en) | Three-dimensional memory device having conductive support structures and method of making thereof | |
| US9960181B1 (en) | Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof | |
| CN110364536B (zh) | 三维存储器的制造方法以及三维存储器 | |
| CN106024794B (zh) | 半导体器件及其制造方法 | |
| CN107359166A (zh) | 一种3d nand存储器的存储结构及其制备方法 | |
| CN109727995A (zh) | 形成三维存储器的方法以及三维存储器 | |
| WO2017213720A1 (en) | Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof | |
| CN107680972A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN113196483B (zh) | 三维存储器件及其形成方法 | |
| CN110277403A (zh) | 制造三维半导体存储器件的方法 | |
| CN109087916A (zh) | 形成三维存储器的方法 | |
| CN111081708B (zh) | 一种半导体结构及其制作方法 | |
| US20200020711A1 (en) | Memory device and method of fabricating the same | |
| CN110600473A (zh) | 三维存储结构及其制作方法 | |
| CN107863348A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN113178452A (zh) | 一种3d nand存储器及其制造方法 | |
| CN110676259A (zh) | 三维存储结构及其制作方法 | |
| CN110707091A (zh) | 三维存储器及其形成方法 | |
| TWI591767B (zh) | 形成記憶胞接觸結構的方法 | |
| CN111540749B (zh) | 三维存储器及其形成方法 | |
| US20180261621A1 (en) | Semiconductor structure and method for manufacturing the same | |
| CN208208759U (zh) | 三维存储器 | |
| CN112614846B (zh) | 沟道孔的制作方法、存储器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171117 |