CN107358903A - 显示面板及其驱动电路 - Google Patents

Abstract

显示面板及其驱动电路。驱动电路包含控制单元、启动单元、两输出单元及移位寄存器。控制单元输出两控制信号。启动单元具有输出节点以输出启动信号。第一输出单元与输出节点及控制单元连接并包含第一控制开关。当第一控制开关根据第一控制信号导通时，第一输出单元输出第一扫描脉冲。第二输出单元与输出节点及控制单元连接并包含第二控制开关。当第二控制开关根据第二控制信号导通时，第二输出单元输出第二扫描脉冲。移位寄存器与控制单元连接并根据其中一控制信号触发以将时钟信号输出。第一控制信号及第二控制信号分时导通两控制开关。

Description

显示面板及其驱动电路

技术领域

本公开文件涉及一种显示面板，特别涉及一种具有双输出驱动电路的显示面板。

背景技术

为了使高解析度的高阶显示面板可维持画面质量，通常采用例如120Hz的帧率(画面更新率)，而此却使得显示面板内部存储电容的充/放电更新时间不足，导致画面可能无法有效呈现。为了解决此问题，栅极半交错高帧驱动(gate interlace half high framerate)技术被提出。而为了实现此种高阶技术并减少面板像素电极充放电的时间延迟，显示面板驱动架构必须在面板两侧各设置两组驱动电路，以分别驱动例如奇数级扫描线及偶数级扫描线。然而，此不但提高了面板驱动电路设计的复杂度，亦须藉由多组信号来进行控制。

此外，因为驱动电路设计更加复杂，电子元件的使用量势必增加，此增加了电路的整体面积及功率消耗，信号噪声亦随着电路的复杂而居高不下。

发明内容

为了减少面板像素电极充放电的时间延迟，并同时简化整体驱动电路的设计，在本公开文件的一技术态样中提出一种驱动电路。驱动电路用以驱动显示面板的第一扫描线和第二扫描线。驱动电路包含控制单元、启动单元、第一输出单元、第二输出单元及移位寄存器。控制单元用以输出第一控制信号及第二控制信号。启动单元具有输出节点，此输出节点用以输出启动信号。第一输出单元分别与输出节点及控制单元连接，并包含第一控制开关，其中第一控制开关受控于第一控制信号。当第一控制开关根据第一控制信号导通时，第一输出单元接收启动信号及时钟信号并输出第一扫描脉冲至第一扫描线。第二输出单元分别与输出节点及控制单元连接，并包含第二控制开关，其中第二控制开关受控于第二控制信号。当第二控制开关根据第二控制信号导通时，第二输出单元接收启动信号及时钟信号并输出第二扫描脉冲至第二扫描线。移位寄存器具有输出端。移位寄存器与控制单元连接并根据第一控制信号或第二控制信号触发以将时钟信号在输出端输出。其中第一控制信号及第二控制信号分时导通第一控制开关及第二控制开关。

此外，在本公开文件的另一技术态样中提出一种显示面板。显示面板包含2N级扫描线、控制单元、N个驱动电路，其中N为正整数。控制单元用以输出第一控制信号及第二控制信号。驱动电路各者分别连接此2N级扫描线中对应的其中一奇数级扫描线及此2N级扫描线中对应的其中一偶数级扫描线。驱动电路各自包含启动单元、第一输出单元、第二输出单元及移位寄存器。启动单元具有输出节点，输出节点用以输出启动信号。第一输出单元分别与输出节点及控制单元连接，并包含第一控制开关，其中第一控制开关受控于第一控制信号。当第一控制开关根据第一控制信号导通时，第一输出单元接收启动信号及时钟信号并输出第一扫描脉冲至对应的其中一奇数级扫描线。第二输出单元分别与输出节点及控制单元连接，并包含第二控制开关，其中第二控制开关受控于第二控制信号。当第二控制开关根据第二控制信号导通时，第二输出单元接收启动信号及时钟信号并输出第二扫描脉冲至对应的其中一偶数级扫描线。移位寄存器具有输出端。移位寄存器与控制单元连接并根据第一控制信号或第二控制信号触发以将时钟信号在输出端输出为移位信号。其中第一控制信号及第二控制信号不同时导通第一控制开关及第二控制开关。

通过本公开文件的驱动架构的公开，高阶显示面板的驱动电路得以简化，并仅使用了较传统驱动电路更少的电子元件，进一步改善了整体的功率耗损及信号噪声。

附图说明

图1A为本公开文件的一实施例的显示面板架构图。

图1B为本公开文件的一实施例的显示面板架构图。

图2A为本公开文件的一实施例的驱动电路架构图。

图2B为本公开文件的一实施例的驱动电路的电路图。

图3为本公开文件的一实施例的时序波形图。

图4为本公开文件的一实施例的帧与时间关系图。

图5为本公开文件的一实施例的显示面板架构图。

【符号说明】

100、500：显示面板

110：图像区域

120、122：驱动阵列

130、132：控制单元

ACT1：启动单元

C1～CM：存储电容

C[A]：第一控制信号

C[B]：第二控制信号

CLK、XCLK：时钟信号

D1、D2：单向开关

D[1]～D[N]、D[K]、D2[K]：驱动电路

D2U、U2D、VSS、VDD：定电压

E[1]～E[N]、E[K]：偶数级扫描线

F1：第一帧

F2：第二帧

F3：第三帧

G[1]～G[3]、G[K-1]、G[K]、G[K+1]：移位信号

M1～M16：控制开关

N1：输出节点

O[1]～O[N]、O[K]：奇数级扫描线

PL1、PL2：参考电压单元

Q1、Q1、Q3：节点

SA[1]～SA[N]、SA[K]、SA2[K]：第一扫描脉冲

SB[1]～SB[N]、SB[K]、SB2[K]：第二扫描脉冲

SC1：第一输出单元

SC2：第二输出单元

SR1：移位寄存器

RST：重置信号

VST：启动信号

具体实施方式

下文举实施例配合附图作详细说明，但所描述的具体实施例仅仅用以解释本发明，并不用来限定本发明，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明揭示内容所涵盖的范围。

此外，附图仅仅用以示意性地加以说明，并未依照其真实尺寸进行绘制。而关于本文中所使用的“电性连接”或“电性耦接”，可指二或多个元件实体地电性接触或间接地电性接触。

在全篇说明书与权利要求书所使用的术语(terms)，除有特别注明外，通常具有每个术语使用在此领域中、在此公开的内容中与特殊内容中的平常意义。某些用以描述本公开的术语将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本公开的描述上额外的引导。

请参阅图1A绘示的本公开文件的一实施例的显示面板100的架构图。显示面板100具有图像区域110(active area)、驱动阵列120及控制单元130。图像区域110用以显示图像，其包含有奇数级扫描线O[1]～O[N]及偶数级扫描线E[1]～E[N]，其中N为任意正整数。举例来说，当显示面板100的解析度为1024×768像素时，显示面板100具有768条扫描线，则表示显示面板100具有768/2条奇数级扫描线及768/2条偶数级扫描线，亦即，N等于768/2＝384。而当显示面板100的解析度为1920×1080像素时，显示面板100具有1080条扫描线，则表示显示面板100具有1080/2条奇数级扫描线及1080/2条偶数级扫描线，亦即，N等于1080/2＝540。

奇数级扫描线O[1]～O[N]及偶数级扫描线E[1]～E[N]各自具有存储电容C1～CM，其中M为正整数。当奇数级扫描线O[1]～O[N]或偶数级扫描线E[1]～E[N]中的一个被驱动时，所对应的存储电容C1～CM将根据各自对应的数据线(图未示)所提供的数据信号以进行充电，以使对应的像素电极(图未示)操作/发光，此为显示面板的基本原理。

驱动阵列120具有驱动电路D[1]～D[N]，各驱动电路D[1]～D[N]分别对应驱动一组奇数级扫描线和偶数级扫描线。举例来说，驱动电路D[1]用以电性连接及驱动对应的一组奇数级扫描线O[1]及偶数级扫描线E[1]，驱动电路D[2]用以电性连接及驱动对应的一组奇数级扫描线O[2]及偶数级扫描线E[2]，依此类推。其中各驱动电路D[1]根据面板芯片产生的启动信号VST(G[0])以启动，并输出移位信号G[1]以作为下一级驱动电路D[2]的启动信号，而驱动电路D[2]则输出移位信号G[2]以继续驱动再下一级的驱动电路D[3]，依此类推。

此外，各驱动电路D[1]～D[N]依序提供第一扫描脉冲SA[1]～SA[N]至各自对应的奇数级扫描线O[1]～O[N]，以及依序提供第二扫描脉冲SB[1]～SB[N]至各自对应的偶数级扫描线E[1]～E[N]。

控制单元130电性耦接驱动阵列120，并提供控制信号至驱动阵列120中驱动电路D[1]～D[N]的每一个，以控制各驱动电路输出第一扫描脉冲SA[1]～SA[N]及第二扫描脉冲SB[1]～SB[N]。

请参阅图1B，图1B绘示本公开文件的一实施例的显示面板100的架构图。图1B中，以图像区域110的第K级奇数级扫描线O[K]作为各奇数级扫描线O[1]～O[N]的一般表示式，以图像区域110的第K级偶数级扫描线E[K]作为各偶数级扫描线E[1]～E[N]的一般表示式，以及以驱动阵列120的第K级驱动电路D[K]作为驱动电路D[1]～D[N]的一般表示式，以方便本文作进一步说明，其中K为介于1～N之间的正整数。在此例中，驱动电路D[K]受控于控制单元130以分别提供第一扫描脉冲SA[K]及第二扫描脉冲SB[K]至奇数级扫描线O[K]及偶数级扫描线E[K]。

图2A绘示图1B的实施例的驱动电路D[K]的架构图。驱动电路D[K]具有启动单元ACT1、第一输出单元SC1、参考电压单元PL1、第二输出单元SC2、移位寄存器SR1及参考电压单元PL2。启动单元具有输出节点N1以输出启动信号。第一输出单元SC1分别与输出节点N1及控制单元130电性连接，并根据控制单元130输出的第一控制信号C[A]及面板芯片提供的时钟信号CLK将第一扫描脉冲SA[K]发送至奇数级扫描线O[K]。而第二输出单元SC2分别与输出节点N1及控制单元130电性连接，并根据控制单元130输出的第二控制信号C[B]及时钟信号CLK将第二扫描脉冲SB[K]发送至偶数级扫描线E[K]。其中第一控制信号C[A]与第二控制信号C[B]为反相信号。

移位寄存器SR1与控制单元130电性连接，并根据第一控制信号C[A]或第二控制信号C[B]触发以将时钟信号CLK输出为当级的移位信号G[K]。

参考电压单元PL1和参考电压单元PL2用以提供低电压电平至第一输出单元SC1、第二输出单元SC2及移位寄存器SR1。关于驱动电路D[K]的详细操作将在下文配合图2B及图3作说明。

图2B绘示图1及图2A中实施例的驱动电路D[K]的电路图。图2B中，第一输出单元SC1具有第一控制开关M1、第三控制开关M3及单向开关D1。第一控制开关M1的输入端电性耦接启动单元ACT1的输出节点N1，第一控制开关M1的控制端接收第一控制信号C[A]，而第一控制开关M1的输出端在节点Q1处电性耦接第三控制开关M3的控制端。第三控制开关M3的输入端用以接收时钟信号CLK，以在第三控制开关M3导通时自输出端输出第一扫描脉冲SA[K]。单向开关D1的控制端连接至节点Q1，而其输入端及输出端相连并连接至第三控制开关M3的输出端，用以将节点Q1的电压单向导通至第三控制开关M3的输出端。其中，单向开关D1也可以例如二极管取代。

第二输出单元SC2具有第二控制开关M2、第四控制开关M4及单向开关D2。第二控制开关M2的输入端电性耦接启动单元ACT1的输出节点N1，第二控制开关M2的控制端接收第二控制信号C[B]，而第二控制开关M2的输出端在节点Q2处电性耦接第四控制开关M4的控制端。第四控制开关M4的输入端用以接收时钟信号CLK，以在第四控制开关M4导通时自输出端输出第二扫描脉冲SB[K]。单向开关D2的控制端连接至节点Q2，而其输入端及输出端相连并连接至第四控制开关M4的输出端，用以将节点Q2的电压单向导通至第四控制开关M4的输出端。其中，单向开关D2也可以例如二极管取代。

启动单元ACT1由控制开关M5、M6构成，其中控制开关M5受控于前一级驱动电路D[K-1]的移位信号G[K-1]，而控制开关M6受控于下一级驱动电路D[K+1]的移位信号G[K+1]。当前一级驱动电路D[K-1]的移位信号G[K-1]导通控制开关M5时，控制开关M5将导通高电压电平的定电压U2D至输出节点N1，而当下一级驱动电路D[K+1]的移位信号G[K+1]导通控制开关M6时，控制开关M6将导通低电压电平的定电压D2U至输出节点N1。

移位寄存器SR1具有控制开关M7、M8，其中控制开关M7受控于第一控制信号C[A]，控制开关M8受控于第二控制信号C[B]。当控制开关M7根据第一控制信号C[A]导通时，控制开关M7将时钟信号CLK输出为当级的移位信号G[K]，而当控制开关M8根据第二控制信号C[B]导通时，控制开关M8将时钟信号CLK输出为当级的移位信号G[K]。

参考电压单元PL1具有控制开关M9、M10，其中控制开关M9与节点Q2连接并受控于第一控制信号C[A]，控制开关M10与节点Q1连接受控于第二控制信号C[B]。当控制开关M9根据第一控制信号C[A]导通时，控制开关M9将定电压VSS导通至节点Q2，而当控制开关M10根据第二控制信号C[B]导通时，控制开关M10将定电压VSS导通至节点Q1。

参考电压单元PL2具有控制开关M11～M16。控制开关M11接收定电压VDD并受控于面板芯片提供的时钟信号XCLK以将定电压VDD导通至节点Q3，其中时钟信号XCLK与时钟信号CLK为反相。控制开关M12接收定电压VSS并受控于节点N1的电压电平以将定电压VSS导通至节点Q3。其中定电压VDD、VSS皆由面板芯片所产生。

控制开关M14的输出端电性连接输出节点N1，控制开关M15的输出端电性连接第三控制开关M3的输出端及控制开关M7的输入端，而控制开关M16的输出端电性连接第四控制开关M4的输出端及控制开关M8的输入端。其中控制开关M14、M15、M16的控制端皆连接至节点Q3，以受控于节点Q3的电压电平，而控制开关M14、M15、M16的输入端则接收定电压VSS。

控制开关M13受控于重置信号RST，而重置信号RST由面板芯片发出，用以重置驱动电路D[K]。当重置信号RST导通控制开关M13时，控制开关M13将重置信号RST导通至节点Q3以进一步导通控制开关M14、M15、M16，以使定电压VSS通过控制开关M14、M15、M16被发送至驱动电路D[K]的各节点(输出节点N1、第三控制开关M3的输出端、控制开关M7的输入端、第四控制开关M4的输出端和控制开关M8的输入端)以重置驱动电路D[K]。

在此例中，各控制开关M1～M16例如为N型的金属氧化物半导体场效应晶体管(NMOS)开关。应理解的是，NMOS开关的控制端将根据高电压电平的信号导通，以及根据低电压电平的信号而关断。而定电压VSS固定于低电压电平，定电压VDD固定于高电压电平。

在另一实施例中，驱动电路D[K]中的各控制开关M1～M16也可以例如P类型金属氧化物半导体场效应晶体管(PMOS)设计，则定电压VSS固定于高电压电平，定电压VDD固定于低电压电平，且各控制开关M1～M16将根据低电压电平的信号导通，以及根据高电压电平的信号而关断。

为方便说明，下文将以各控制开关M1～M16使用NMOS开关为例。请一并参阅图2B及图3，图3绘示本公开文件的一实施例的时序波形图。在图3的实施例中，在第一时间点T1及第二时间点T2之间，驱动电路D[K]将驱动奇数级扫描线O[K]以产生第一帧F1，则第一控制信号C[A]处于高电压电平，第二控制信号C[B]处于低电压电平。

因第一控制信号C[A]处于高电压电平，使第一输出单元SC1的第一控制开关M1被导通。当前一级移位信号G[K-1]产生时，驱动电路D[K]中启动单元ACT1的控制开关M5导通，定电压U2D进入输出节点N1以进一步通过第一控制开关M1被发送至节点Q1。节点Q1接收高电压电平的定电压U2D以导通第三开关单元M3，使第三开关单元M3将时钟信号CLK导通至其输出端以输出为第一扫描脉冲SA[K]，以驱动奇数级扫描线O[K]。当奇数级扫描线O[K]被驱动后，奇数级扫描线O[K]上的各存储电容C1～CM将接收数据信号以充电。此外，移位寄存器SR1的控制开关M7也被导通，以将时钟信号CLK输出为移位信号G[K]以启动下一级的驱动电路D[K+1]。应理解的是，当驱动电路D[K]为第一级驱动电路D[1]时，则其前一级的移位信号G[0]即为图1A所示的启动信号VST。

在第一时间点T1及第二时间点T2之间，因为第二控制信号C[B]处于低电压电平，第二输出单元SC2的第二控制开关M2被关断，使输出节点N1的电压无法导通至节点Q2。且参考电压单元PL1的控制开关M9也根据第一控制信号C[A]的电位而被导通，使低电压电平的定电压VSS发送至节点Q2以进一步关断第四控制开关M4，则第二输出单元SC2不输出第二扫描脉冲SB[K]。

在移位信号G[K-1]导通控制开关M5后，输出节点N1的电位亦将参考电压单元PL2的控制开关M12导通，使定电压VSS导通至节点Q3以关断控制开关M14～M16。

藉此，在第一时间点T1及第二时间点T2之间，仅有奇数级扫描线O[K]接收到扫描脉冲，亦即，仅有奇数级扫描线O[K]上的存储电容C1～CM可被充电以更新数据，而偶数级扫描线E[K]上的存储电容C1～CM的电压电平则不被更新。

接着，当下一级移位信号G[K+1]产生时，启动单元ACT1的控制开关M6导通，使低电压电平的定电压D2U被导通至输出节点N1，则控制开关M12关断。因此时时钟信号XCLK处于高电压电平，使控制开关M11开启，高电压电平的定电压VDD将进入节点Q3以导通控制开关M14～M16。

当控制开关M14开启时，定电压VSS被导通至输出节点N1，以确保输出节点N1处于低电压电平以关断第三控制开关M3。而当控制开关M15、M16开启时，定电压VSS被导通至第三控制开关M3的输出端、第四控制开关M4的输出端、控制开关M7的输入端及控制开关M8的输入端。因此，驱动电路D[K]停止输出第一扫描脉冲SA[K]、第二扫描脉冲SB[K]及移位信号G[K]。

当每一级驱动电路D[1]～D[N]依序输出各自的第一扫描脉冲SA[1]～SA[N]后，在图像区域110形成的图像为奇数级扫描线O[1]～O[N]的像素电极产生的第一帧F1。接着，每一级驱动电路D[1]～D[N]在图3中第二时间点T2及第三时间点T3之间开始输出第二帧F2。

在第二时间点T2及第三时间点T3之间时，驱动电路D[K]将驱动偶数级扫描线E[K]以产生第二帧F2，此时第一控制信号C[A]处于低电压电平，第二控制信号C[B]处于高电压电平。

因第一控制信号C[A]处于低电压电平而第二控制信号C[B]处于高电压电平，使第一输出单元SC1的第一控制开关M1被关断，第二输出单元SC2的第二控制开关M2被导通。当前一级移位信号G[K-1]产生时，驱动电路D[K]中启动单元ACT1的控制开关M5导通，定电压U2D进入输出节点N1以进一步通过第二控制开关M2被发送至节点Q2。节点Q2接收高电压电平的定电压U2D以导通第四开关单元M4，使第四开关单元M4将时钟信号CLK导通至其输出端以输出为第二扫描脉冲SB[K]，以驱动偶数级扫描线E[K]。当偶数级扫描线E[K]被驱动后，偶数级扫描线E[K]上的各存储电容C1～CM将接收数据信号以充电。此外，移位寄存器SR1的控制开关M8也被导通，以将时钟信号CLK输出为移位信号G[K]以启动下一级的驱动电路D[K+1]。

同时，因为第一输出单元SC1的第一控制开关M1关断，使输出节点N1的电压无法导通至节点Q1。且参考电压单元PL1的控制开关M10也根据第二控制信号C[B]的电位而被导通，使低电压电平的定电压VSS发送至节点Q1以进一步关断第三控制开关M3，则第一输出单元SC1不输出第一扫描脉冲SA[K]。应注意的是，因为第一扫描脉冲SA[K]没有产生，故奇数级扫描线O[K]不被驱动，则奇数级扫描线O[K]上的存储电容C1～CM不被更新以维持在第一时间点T1及第二时间点T2之间的电压电平。

而在移位信号G[K-1]导通控制开关M5后，输出节点N1的电位亦将参考电压单元PL2的控制开关M12导通，使定电压VSS导通至节点Q3以关断控制开关M14～M16。

藉此，在第二时间点T2及第三时间点T3之间，仅有偶数级扫描线E[K]接收到扫描脉冲，亦即，仅有偶数级扫描线E[K]上的存储电容C1～CM可被充电以更新数据，且如前述，奇数级扫描线O[K]上的存储电容C1～CM的电压电平将不被更新。

接着，当下一级移位信号G[K+1]产生时，启动单元ACT1的控制开关M6导通，使低电压电平的定电压D2U被导通至输出节点N1，则控制开关M12关断。因此时时钟信号XCLK处于高电压电平，使控制开关M11开启，高电压电平的定电压VDD将进入节点Q3以导通控制开关M14～M16。

同于第一时间点T1与第二时间点T2之间的时段，在第二时间点T2与第三时间点T3之间时，当控制开关M14开启时，定电压VSS被导通至输出节点N1，以确保输出节点N1处于低电压电平以关断第三控制开关M3。而当控制开关M15、M16开启时，定电压VSS被导通至第三控制开关M3的输出端、第四控制开关M4的输出端、控制开关M7的输入端及控制开关M8的输入端。因此，驱动电路D[K]停止输出第一扫描脉冲SA[K]、第二扫描脉冲SB[K]及移位信号G[K]。

当每一级驱动电路D[1]～D[N]依序输出各自的第二扫描脉冲SB[1]～SB[N]后，在图像区域110形成的图像为偶数级扫描线E[1]～E[N]的像素电极产生的第二帧F2。接着，每一级驱动电路D[1]～D[N]在图3中第三时间点T3及第四时间点T4之间开始输出第三帧F3。

在第三时间点T3及第四时间点T4之间时，驱动电路D[K]将重新驱动奇数级扫描线O[K]以产生第三帧F3。其中，驱动电路D[K]在第三时间点T3及第四时间点T4之间的操作相同于在第一时间点T1及第二时间点T2之间的操作，故请参阅前文关于第一时间点T1及第二时间点T2之间电路操作的说明，在此不再重复赘述。

应理解的是，在第三时间点T3及第四时间点T4之间，奇数级扫描线O[K]被驱动，以使奇数级扫描线O[K]各自的存储电容C1～CM接收数据信后以更新，进而产生第三帧F3。而偶数级扫描线E[1]～E[N]在此时段不被驱动，则偶数级扫描线E[1]～E[N]各自的存储电容C1～CM将维持在第二时间点T2及第三时间点T3之间充电的电压电平。

简单来说，驱动电路D[K]将轮流驱动奇数级扫描线及偶数级扫描线。亦即，当奇数级扫描线O[1]～O[N]被依序驱动后，偶数级扫描线E[1]～E[N]接着依序被驱动，而当偶数级扫描线E[1]～E[N]被驱动完成后，再次开始奇数级扫描线O[1]～O[N]的驱动。因此，奇数级扫描线O[1]～O[N]及偶数级扫描线E[1]～E[N]各自的存储电容C1～CM都将有更足够的充/放电更新时间，且因为单一时段只驱动一半的扫描线(奇数级扫描线O[1]～O[N]或偶数级扫描线E[1]～E[N])，则功率消耗只有传统显示面板的一半。

请参阅图4，图4绘示前述第一帧F1、第二帧F2及第三帧F3与时间的关系图，其中，图4的纵坐标由上至下为各级驱动电路D[1]～D[N]，横坐标为时间轴。应理解的是，各级驱动电路D[1]～D[N]仍会继续产生新帧，本文以三个帧为例仅是用以简化说明。

如前文所述，第一帧F1例如由奇数级扫描线O[1]～O[N]各自的像素电极所产生的奇数级帧图像，第二帧F2例如由偶数级扫描线E[1]～E[N]各自的像素电极所产生的偶数级帧图像，而第三帧F3例如由奇数级扫描线O[1]～O[N]各自的像素电极所产生的奇数级帧图像，即奇数级帧图像与偶数级帧图像轮流更新。当驱动电路D[1]～D[N]继续操作时，可依序产生第四帧图像F4、第五帧图像F5(图未示)等等，依此类推。其中，第四帧图像F4将为偶数级帧图像、第五帧图像F5将为奇数级帧图像。

由图4的关系作图可知，奇数级帧图像在产生第一帧F1及第三帧F3时被更新，而在第二帧F2时则不更新。亦即，奇数级扫描线O[1]～O[N]每两帧时间才被更新一次。同理，偶数级扫描线E[1]～E[N]亦是每两帧时间才被更新一次。因此，每一扫描线各自的存储电容C1～CM的充放电更新时间为帧画面更新时间的两倍，即每一扫描线各自的存储电容C1～CM的充放电更新频率为帧率(frame rate)的一半。举例来说，当每一帧以例如120Hz的高速率更新，则每一扫描线各自的存储电容C1～CM的充/放电更新频率仅为60Hz。

通过本公开文件的教示，高解析度的显示面板在采用高帧率的情况下，显示面板上各存储电容仍可拥有足够的充放电时间，以实现高质量的图像画面。

在本公开文件的一实施例中，显示面板也可在图像区域两侧各设置一组驱动阵列，如图5绘示的本公开文件的一实施例的显示面板500架构图。显示面板500具有相同于显示面板100的图像区域110、驱动阵列120及控制单元130，此外，显示面板500在图像区域110相对驱动阵列120的另一侧更具有另一驱动阵列122及对应驱动阵列122的控制单元132。

在显示面板500中，驱动阵列120亦具有驱动电路D[1]～D[N](以D[K]表示)。而驱动阵列122对称于驱动阵列120，其具有第二组驱动电路D[1]～D[N](以D2[K]表示)，而控制单元132则用以提供控制信号至驱动阵列122的各驱动电路。此外，驱动阵列122的操作相同于驱动阵列120。举例来说，当驱动电路D[K]输出第一扫描脉冲SA[K]至奇数级扫描线O[K]时，驱动电路D2[K]亦同时输出第一扫描脉冲SA2[K]至奇数级扫描线O[K]，而当驱动电路D[K]输出第二扫描脉冲SB[K]至偶数级扫描线E[K]时，驱动电路D2[K]亦同时输出第二扫描脉冲SB2[K]至偶数级扫描线E[K]。即驱动阵列122与驱动阵列120在同一时间点共同驱动图像区域110中的同一扫描线。藉由双边同时驱动图像区域110，可减少显示面板500的RC延迟(RC delay)，也可确保每一扫描线能获的足够的驱动电压。

虽然本发明的实施例已公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当以所附的权利要求书所界定为准。

Claims (10)

1.一种驱动电路，用以驱动显示面板的第一扫描线和第二扫描线，该驱动电路包含：

控制单元，用以输出第一控制信号及第二控制信号；

启动单元，具有输出节点，该输出节点用以输出启动信号；

第一输出单元，分别与该输出节点及该控制单元连接，并包含第一控制开关，其中该第一控制开关受控于该第一控制信号，当该第一控制开关根据该第一控制信号导通时，该第一输出单元接收该启动信号及时钟信号并输出第一扫描脉冲至该第一扫描线；

第二输出单元，分别与该输出节点及该控制单元连接，并包含第二控制开关，其中该第二控制开关受控于该第二控制信号，当该第二控制开关根据该第二控制信号导通时，该第二输出单元接收该启动信号及该时钟信号并输出第二扫描脉冲至该第二扫描线；以及

移位寄存器，具有输出端，该移位寄存器与该控制单元连接并根据该第一控制信号或该第二控制信号触发以将该时钟信号在该输出端输出；

其中该第一控制信号及该第二控制信号分时导通该第一控制开关及该第二控制开关。

2.如权利要求1所述的驱动电路，其中该第一输出单元还包含第三控制开关，该第二输出单元还包含第四控制开关，该第一控制开关、该第二控制开关、该第三控制开关及该第四控制开关各包含输入端、输出端及控制端，该第一控制开关的该控制端及该第二控制开关的该控制端分别接收该第一控制信号及该第二控制信号，该第一控制开关的该输入端及该第二控制开关的该输入端连接该输出节点，该第一控制开关的该输出端连接该第三控制开关的该控制端，该第二控制开关的该输出端连接该第四控制开关的该控制端，该第三控制开关的该输入端及该第四控制开关的该输入端分别接收该时钟信号，当该第一控制开关根据该第一控制信号将该启动信号导通至该第三控制开关的该控制端时，该第三控制开关将该时钟信号导通至该第三控制开关的该输出端作为该第一扫描脉冲，而当该第二控制开关根据该第二控制信号将该启动信号导通至该第四控制开关的该控制端时，该第四控制开关将该时钟信号导通至该第四控制开关的该输出端作为该第二扫描脉冲。

3.如权利要求2所述的驱动电路，还包含：

参考电压单元，分别与该第一控制开关的该输出端及该第二控制开关的该输出端电性连接，用以提供低电压电平的定电压，其中当该第一控制信号处于高电压电平时，该第一控制开关导通，该参考电压单元将该第二控制开关的该输出端的电压拉至该定电压的电压电平，当该第二控制信号处于高电压电平时，该第二控制开关导通，该参考电压单元将该第一控制开关的该输出端的电压拉至该定电压的电压电平。

4.一种显示面板，包含：

2N级扫描线，其中N为正整数；

控制单元，用以输出第一控制信号及第二控制信号；以及

N个驱动电路，其中该N个驱动电路的各驱动电路分别连接该2N级扫描线中对应的其中一奇数级扫描线及该2N级扫描线中对应的其中一偶数级扫描线，该N个驱动电路各自包含：

启动单元，具有输出节点，该输出节点用以输出启动信号；

第一输出单元，分别与该输出节点及该控制单元连接，并包含第一控制开关，其中该第一控制开关受控于该第一控制信号，当该第一控制开关根据该第一控制信号导通时，该第一输出单元接收该启动信号及时钟信号并输出第一扫描脉冲至对应的该其中一奇数级扫描线；

第二输出单元，分别与该输出节点及该控制单元连接，并包含第二控制开关，其中该第二控制开关受控于该第二控制信号，当该第二控制开关根据该第二控制信号导通时，该第二输出单元接收该启动信号及该时钟信号并输出第二扫描脉冲至对应的该其中一偶数级扫描线；以及

移位寄存器，具有输出端，该移位寄存器与该控制单元连接并根据该第一控制信号或该第二控制信号触发以将该时钟信号在该输出端输出为移位信号；

其中该第一控制信号及该第二控制信号不同时导通该第一控制开关及该第二控制开关。

5.如权利要求4所述的显示面板，其中该控制单元在第一时间点及第二时间点之间输出高电压电平的该第一控制信号及低电压电平的该第二控制信号，以及该控制单元在第二时间点及第三时间点之间输出高电压电平的该第二控制信号及低电压电平的该第一控制信号，当在该第一时间点及该第二时间点之间时，该N个驱动电路各自的该第一控制开关导通且各自的该第二控制开关关断，当在该第二时间点及该第三时间点之间时，该N个驱动电路各自的该第一控制开关关断且各自的该第二控制开关导通。

6.如权利要求5所述的显示面板，其中该2N级扫描线各自包含多个存储电容，当在该第一时间点及该第二时间点之间时，该N个驱动电路根据各自的该启动信号及该移位信号，依序以该第一扫描脉冲驱动该2N级扫描线中所有的奇数级扫描线，以使所有的奇数级扫描线各自的这些存储电容根据各自对应的数据信号进行充电。

7.如权利要求6所述的显示面板，其中当在该第二时间点及该第三时间点之间，该N个驱动电路根据该N个驱动电路各自的该启动信号及该移位信号，依序以该第二扫描脉冲驱动该2N级扫描线中所有的偶数级扫描线，以使所有的偶数级扫描线各自的这些存储电容根据各自对应的该数据信号进行充电，而该2N级扫描线中所有的奇数级扫描线各自的这些存储电容维持在该第一时间点及该第二时间点之间充电的电压电平。

8.如权利要求7所述的显示面板，其中该控制单元在该第三时间点及第四时间点之间输出高电压电平的该第一控制信号及低电压电平的该第二控制信号，该N个驱动电路根据各自的该启动信号及该移位信号，依序以该第一扫描脉冲驱动该2N级扫描线中所有的奇数级扫描线，以使所有的奇数级扫描线各自的这些存储电容根据各自对应的该数据信号更新电压电平，而该2N级扫描线中所有的偶数级扫描线各自的这些存储电容维持在该第二时间点及该第三时间点之间充电的电压电平。

9.如权利要求4所述的显示面板，其中该第一输出单元还包含第三控制开关，该第二输出单元还包含第四控制开关，该第一控制开关、该第二控制开关、该第三控制开关及该第四控制开关各包含输入端、输出端及控制端，该第一控制开关的该控制端及该第二控制开关的该控制端分别接收该第一控制信号及该第二控制信号，该第一控制开关的该输入端及该第二控制开关的该输入端连接该输出节点，该第一控制开关的该输出端连接该第三控制开关的该控制端，该第二控制开关的该输出端连接该第四控制开关的该控制端，该第三控制开关的该输入端及该第四控制开关的该输入端分别接收该时钟信号，当该第一控制开关根据该第一控制信号将该启动信号导通至该第三控制开关的该控制端时，该第三控制开关将该时钟信号导通至该第三控制开关的该输出端作为该第一扫描脉冲，而当该第二控制开关根据该第二控制信号将该启动信号导通至该第四控制开关的该控制端时，该第四控制开关将该时钟信号导通至该第四控制开关的该输出端作为该第二扫描脉冲。

10.如权利要求9所述的显示面板，各该N个驱动电路各自还包含：

参考电压单元，分别与对应的该第一控制开关的该输出端及该第二控制开关的该输出端电性连接，用以提供低电压电平的定电压，其中当该第一控制信号处于高电压电平时，该第一控制开关导通，该参考电压单元将该第二控制开关的该输出端的电压拉至该定电压的电压电平，当该第二控制信号处于高电压电平时，该第二控制开关导通，该参考电压单元将该第一控制开关的该输出端的电压拉至该定电压的电压电平。