[go: up one dir, main page]

CN107301950A - 晶体管及其形成方法 - Google Patents

晶体管及其形成方法 Download PDF

Info

Publication number
CN107301950A
CN107301950A CN201610231449.8A CN201610231449A CN107301950A CN 107301950 A CN107301950 A CN 107301950A CN 201610231449 A CN201610231449 A CN 201610231449A CN 107301950 A CN107301950 A CN 107301950A
Authority
CN
China
Prior art keywords
layer
gate electrode
work
electrode layer
work function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610231449.8A
Other languages
English (en)
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610231449.8A priority Critical patent/CN107301950A/zh
Priority to US15/435,557 priority patent/US10347493B2/en
Priority to EP17164961.9A priority patent/EP3232476A1/en
Publication of CN107301950A publication Critical patent/CN107301950A/zh
Priority to US16/422,803 priority patent/US11295955B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D64/01326—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D64/01318—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P14/6336—
    • H10P14/6339—
    • H10P14/6905—
    • H10P14/69215—
    • H10P14/6927—
    • H10P14/69433—
    • H10W20/0698—
    • H10W20/083—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种晶体管及其形成方法，其中方法包括：提供基底，所述基底表面具有第一层间介质层和贯穿第一层间介质层的开口；在所述开口中形成位于所述开口侧壁和底部的功函数层和位于所述功函数层上的栅电极层；去除所述栅电极层两侧侧壁的功函数层，形成凹槽；在所述凹槽中形成保护层。所述方法采用保护层替代栅电极层两侧侧壁的功函数层，提高了晶体管的隔离性能，从而提高了晶体管的电学性能。

Description

晶体管及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种晶体管及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管是一种重要的晶体管，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构；分别位于栅极结构两侧半导体衬底中的源漏区。所述栅极结构包括位于半导体衬底的栅介质层和位于栅介质层表面的栅电极层。
形成MOS晶体管的工艺包括：提供半导体衬底；在所述半导体衬底表面形成栅极结构；在所述栅极结构两侧的半导体衬底中形成源漏区。
在后段工艺中，还包括：形成覆盖所述栅极结构和半导体衬底的层间介质层；形成贯穿所述层间介质层的通孔，所述通孔暴露出所述源漏区的表面；在所述通孔中形成导电插塞。
随着特征尺寸的进一步减小，相邻栅极结构之间的距离减小，随之栅极结构两侧的导电插塞和栅极结构之间的距离越来越小。使得MOS晶体管构成的晶体管中，栅电极层和导电插塞之间的隔离性能变差，使得晶体管的电学性能变差。
发明内容
本发明解决的问题是提供一种晶体管及其形成方法，以提高晶体管的电学性能。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供基底，所述基底表面具有第一层间介质层和贯穿第一层间介质层的开口；在所述开口中形成位于所述开口侧壁和底部的功函数层和位于所述功函数层上的栅电极层；去除所述栅电极层两侧侧壁的功函数层，形成凹槽；在所述凹槽中形成保护层。
可选的，所述保护层的材料为氮化硅、氧化硅、氮氧化硅或碳化硅。
可选的，所述保护层的工艺为等离子体增强型化学气相沉积工艺、高密度等离子体化学气相沉积工艺或等离子体增强原子层沉积工艺。
可选的，所述保护层的电导率小于所述功函数层的电导率。
可选的，去除所述栅电极层两侧侧壁部分的功函数层，形成凹槽。
可选的，去除所述栅电极层两侧侧壁全部的功函数层，形成凹槽。
可选的，还包括：在所述功函数层和所述栅电极层之间形成阻挡层；去除所述栅电极层两侧侧壁的功函数层和阻挡层，形成凹槽。
可选的，还包括：形成覆盖所述第一层间介质层、保护层和栅电极层的第二层间介质层；形成贯穿所述第二层间介质层和第一层间介质层的通孔，所述通孔暴露出功函数层、保护层和栅电极层的两侧的基底表面；在所述通孔中形成导电插塞。
可选的，所述基底包括第一区域和第二区域；所述开口包括位于第一区域的第一开口和位于第二区域的第二开口；所述功函数层包括第一功函数层和第二功函数层；所述栅电极层包括第一栅电极层和第二栅电极层；所述凹槽包括第一凹槽和第二凹槽；所述保护层包括第一保护层和第二保护层；在所述开口中形成功函数层和栅电极层的过程包括：在第一开口中形成位于第一开口侧壁和底部的第一功函数层和位于第一功函数层上的第一栅电极层；在第二开口中形成位于第二开口侧壁和底部的第二功函数层和位于第二功函数层上的第二栅电极层；去除第一栅电极层两侧侧壁的第一功函数层，形成第一凹槽；去除第二栅电极层两侧侧壁的第二功函数层，形成第二凹槽；在所述凹槽中形成保护层的过程为：在第一凹槽中形成第一保护层；在第二凹槽中形成第二保护层。
可选的，还包括：在所述第一功函数层和所述第一栅电极层之间形成第一阻挡层；在所述第二功函数层和所述第二栅电极层之间形成第二阻挡层；去除所述第一栅电极层两侧侧壁的第一功函数层和第一阻挡层，形成第一凹槽；去除所述第二栅电极层两侧侧壁的第二功函数层和第二阻挡层，形成第二凹槽。
可选的，在所述第一功函数层和所述第一区域的基底之间还形成有第一栅介质层；在所述第二功函数层和所述第二区域的基底之间还形成有第二栅介质层。
本发明还提供一种晶体管，包括：基底；第一层间介质层，位于所述基底表面；开口，贯穿第一层间介质层；功函数层，位于所述开口底部和部分侧壁；栅电极层，位于所述开口中，且位于所述功函数层上；保护层，位于栅电极层两侧侧壁，且位于所述功函数层的顶部表面。可选的，保护层的材料为氮化硅、氧化硅、氮氧化硅或碳化硅。
可选的，所述保护层的电导率小于所述功函数层的电导率。
可选的，所述基底包括第一区域和第二区域；所述开口包括位于第一区域的第一开口和位于第二区域的第二开口；所述功函数层包括第一功函数层和第二功函数层，第一功函数层位于第一开口底部和侧壁，第二功函数层位于第二开口底部和侧壁；所述栅电极层包括第一栅电极层和第二栅电极层，第一栅电极层位于第一开口中，且位于第一功函数层上，第二栅电极层位于第二开口中，且位于第二功函数层上；所述保护层包括第一保护层和第二保护层，第一保护层位于第一栅电极层两侧侧壁，且位于第一功函数层的顶部表面，第二保护层位于第二栅电极层两侧侧壁，且位于第二功函数层的顶部表面。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的晶体管的形成方法中，由于在所述凹槽中形成保护层，所述保护层替代了所述栅电极层两侧侧壁的功函数层。后续在功函数层、保护层和栅电极层的两侧形成贯穿第一层间介质层和第二层间介质层的导电插塞后，使得栅电极层和导电插塞之间的材料包括第一层间介质层和保护层。由于所述保护层的电导率小于所述功函数层的电导率，使得保护层的绝缘性优于功函数层的绝缘性。从而使得栅电极层和导电插塞之间的材料的绝缘性提高，从而更好的隔离了栅电极层和导电插塞。即使得栅电极层和导电插塞之间的隔离性能增强。从而提高了晶体管的电学性能。
本发明提供的晶体管，在栅电极层的侧壁具有保护层，且保护层位于功函数层的顶部表面。由于所述保护层的电导率小于所述功函数层的电导率，使得保护层的绝缘性优于功函数层的绝缘性，提高了晶体管的隔离性能。从而提高了晶体管的电学性能。
附图说明
图1是一实施例中晶体管形成过程的结构示意图；
图2至图8是本发明一实施例中晶体管形成过程的结构示意图；
图9至图13是本发明另一实施例中晶体管形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的晶体管的电学性能较差。
一实施例中，形成的晶体管，参考图1，包括：基底，所述基底包括半导体衬底100和位于半导体衬底100表面鳍部120；第一层间介质层140，位于基底上；开口(未图示)，贯穿所述第一层间介质层140，暴露出部分鳍部120的顶部表面和侧壁；栅介质层150，位于所述开口的侧壁和底部；功函数层151，位于栅介质层150上；栅电极层152，位于功函数层151上；第二层间介质层180，位于第一层间介质层140、栅介质层150、功函数层151和栅电极层152上；导电插塞190，贯穿第一层间介质层140和第二层间介质层180，且位于栅介质层150、功函数层151和栅电极层152的两侧。需要说明的是，栅介质层也可仅位于所述开口的底部。
所述栅电极层152和导电插塞190之间的材料包括第一层间介质层140、和功函数层151。
研究发现，随着特征尺寸的进一步减小，相邻栅电极层152之间的距离显著减小，随之导电插塞190和栅电极层152之间的距离显著减小。然而施加在栅电极层152和导电插塞190之间的电压基本不变，使得栅电极层152和导电插塞190之间的电场增强，导致栅电极层152和导电插塞190之间容易击穿，从而导致导电插塞190和栅电极层152之间的隔离性能降低，降低了晶体管的电学性能。
在此基础上，本发明提供一种晶体管的形成方法，包括：提供基底，所述基底表面具有第一层间介质层和贯穿第一层间介质层的开口；在所述开口中形成位于所述开口侧壁和底部的功函数层和位于所述功函数层上的栅电极层；去除所述栅电极层两侧侧壁的功函数层，形成凹槽；在所述凹槽中形成保护层。所述方法采用保护层替代所述栅电极层两侧侧壁的功函数层，提高了晶体管的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
所述晶体管可以为平面式的MOS晶体管，也可以为鳍式场效应晶体管，下面均以晶体管为鳍式场效应晶体管为例进行说明。
图2至图8为本发明一实施例中晶体管形成过程的示意图。
参考图2，提供基底，所述基底表面形成有伪栅极结构230。
本实施例中，所述基底包括半导体衬底200和位于半导体衬底200表面的鳍部220。在其它实施例中，当晶体管可以为平面式的MOS晶体管，所述基底可以为半导体衬底。
所述半导体衬底200可以是单晶硅、多晶硅或非晶硅；半导体衬底200也可以是硅、锗、锗化硅、砷化镓等半导体材料。本实施例中，所述半导体衬底200的材料为硅。
所述半导体衬底200表面还形成有隔离结构，隔离结构的表面低于鳍部220的顶部表面，隔离结构用于电学隔离鳍部220。所述隔离结构的材料包括氧化硅或氮氧化硅。
所述伪栅极结构230横跨鳍部220，覆盖部分鳍部220的顶部表面和侧壁。伪栅极结构230包括横跨鳍部220的伪栅介质层231和位于伪栅介质层231表面的伪栅电极层232。其中，伪栅介质层231位于隔离结构表面、覆盖部分鳍部220的顶部表面和侧壁。
伪栅电极层232的材料为多晶硅。
若后续去除伪栅电极层232而形成凹槽，那么形成凹槽后，伪栅介质层231构成栅介质层，故需要伪栅介质层231的材料为高K介质材料(K大于3.9)；若后续去除伪栅电极层232和伪栅介质层231而形成凹槽，在形成凹槽后，会在凹槽的底部和侧壁形成栅介质层。那么伪栅介质层231的材料为氧化硅。
本实施例中，以后续去除伪栅电极层232和伪栅介质层231而形成凹槽为示例进行说明。
继续参考图2，在伪栅极结构230两侧的鳍部220中形成源漏区211；形成源漏区211后，在所述基底上形成覆盖所述伪栅极结构230侧壁的第一层间介质层240。
本实施例中，在形成源漏区211之前，还在伪栅极结构230两侧侧壁形成侧墙210；在伪栅极结构230和侧墙210两侧的鳍部220中形成源漏区211；然后在基底上形成覆盖侧墙210侧壁的第一层间介质层240。在其它实施例中，可以不形成侧墙。
当所述晶体管的类型为N型时，所述源漏区211的材料为掺杂N型离子的碳硅；当所述晶体管的类型为P型时，所述源漏区211的材料为掺杂P型离子的锗硅。
所述第一层间介质层240的材料包括氧化硅或者碳氧化硅。
参考图3，形成第一层间介质层240后，去除所述伪栅极结构230(参考图2)，形成开口241。
采用干刻工艺、湿刻工艺或者干刻工艺和湿刻工艺结合的工艺去除所述伪栅极结构230。
所述开口241贯穿第一层间介质层240。本实施例中，所述开口241暴露出部分鳍部220的顶部表面和侧壁、以及部分隔离结构的表面。
接着，在所述开口241(参考图3)中形成位于开口241侧壁和底部的栅介质层、位于所述栅介质层上的功函数层、位于所述功函数层上的阻挡层、以及位于所述阻挡层上的栅电极层。
需要说明的是，在形成栅介质层、功函数层、阻挡层和栅电极层之前，还可以在所述开口241的底部形成界面层254(参考图4)。所述界面层254的材料为氧化硅。形成所述界面层254的工艺为氧化工艺。
形成所述栅介质层、功函数层、阻挡层和栅电极层的方法包括：参考图4，在所述开口241的底部和侧壁、侧墙210的顶部表面以及第一层间介质层240的顶部表面形成栅介质层250；形成覆盖所述栅介质层250的功函数层251；形成覆盖所述功函数层251的阻挡层252；形成覆盖所述阻挡层252的栅电极层253；参考图5，去除高于第一层间介质层240顶部表面的栅介质层250、功函数层251、阻挡层252和栅电极层253。
所述栅介质层250的材料为高K介质材料(K大于3.9)，如HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3、La2O3、HfSiO4。
所述栅介质层250的形成工艺为原子层沉积、等离子体化学气相沉积、有机金属化学气相沉积或等离子体辅助原子层沉积等。
所述功函数层251用来调节晶体管的功函数，降低晶体管的阈值电压，降低功耗。所述功函数层251的材料可以为Ti、Ta、TiN、TaN、TiAl、TaSiN、TiSiN、TiAlN或TaAlN。功函数层251可以采用原子层沉积、等离子体化学气相沉积、有机金属化学气相沉积或等离子体辅助原子层沉积等形成。
本实施例中，当所述晶体管为N型鳍式场效应晶体管时，所述功函数层251的材料为TiAl，当所述晶体管为P型鳍式场效应晶体管时，所述功函数层251的材料为TiN。
所述阻挡层252的材料包括TiN、TaC、TaN、HfN或ZrN。形成阻挡层252的工艺为沉积工艺，如原子层沉积、等离子体化学气相沉积、有机金属化学气相沉积或等离子体辅助原子层沉积等。
本实施例中，所述阻挡层252的材料为TiN。所述阻挡层252能够阻挡栅电极层253中原子扩散至第一层间介质层240和栅介质层250中。
栅电极层253的材料为Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。形成栅电极层253的工艺为沉积工艺，如物理气相沉积工艺或者化学沉积工艺。
去除高于第一层间介质层240顶部表面的栅介质层250、功函数层251、阻挡层252和栅电极层253的工艺可以为化学机械研磨工艺或者回刻蚀工艺。
参考图6，去除所述栅电极层253两侧侧壁的功函数层251和阻挡层252，形成凹槽260。
本实施例中，以去除所述栅电极层253两侧侧壁的部分功函数层251和部分阻挡层252为示例进行说明，从而形成凹槽260。在其它实施例中，可以去除所述栅电极层253两侧侧壁的全部的功函数层251和全部的阻挡层252，从而形成凹槽。
去除所述栅电极层252两侧侧壁的功函数层251和阻挡层252的工艺可以是各向异性干刻工艺或湿法刻蚀工艺。
需要说明的是，在其它实施例中，可以不形成阻挡层，只需去除所述栅电极层两侧侧壁的功函数层而形成凹槽。
当没有形成阻挡层时，在一个实施例中，去除所述栅电极层两侧侧壁的部分功函数层而形成凹槽；在另一个实施例中，去除所述栅电极层两侧侧壁的全部功函数层而形成凹槽。
参考图7，在所述凹槽260(参考图6)中形成保护层270。
所述保护层270的电导率小于所述功函数层251的电导率。
所述保护层270的材料可以是氮化硅、氧化硅、氮氧化硅或碳化硅。
形成保护层270的方法为：采用沉积工艺，如等离子体增强化学气相沉积工艺、等离子体增强原子层沉积工艺、高密度等离子体化学气相沉积工艺，在所述凹槽260中、以及第一层间介质层240的顶部表面、侧墙210的顶部表面、栅电极层253的顶部表面形成保护层270；采用回刻蚀工艺或者化学机械研磨工艺，去除高于第一层间介质层240顶部表面的保护层270，从而在所述凹槽260中形成保护层270。
本实施例中，沉积保护层270的工艺为等离子体增强化学气相沉积工艺。
当保护层270的材料为氧化硅时，沉积保护层270采用的等离子体增强化学气相沉积工艺的参数为：采用的反应前躯物为正硅酸乙酯(TEOS)和O2，正硅酸乙酯的流量为4g/min～8g/min，O2的流量为3500sccm～5000sccm，源射频功率为800瓦～1500瓦，腔室压强为5torr～10torr，温度为350摄氏度～410摄氏度。
当保护层270的材料为氮化硅时，沉积保护层270采用的等离子体增强化学气相沉积工艺的参数为：采用的气体为SiH2Cl2和NH3和N2，SiH2Cl2的流量为800sccm～1000sccm，NH3的流量为1200sccm～1500sccm，N2的流量为500sccm～1000sccm，源射频功率为800瓦～1000瓦，腔室压强为5torr～10torr，温度为330摄氏度～370摄氏度。
当保护层270的材料为氮氧化硅或碳化硅时，沉积保护层270采用的参数不再详述。
本实施例中，所述保护层270位于栅电极层252两侧侧壁，且位于功函数层251和阻挡层252的顶部表面。在其它实施例中，当没有形成阻挡层时，所述保护层位于栅电极层两侧侧壁，且位于功函数层的顶部表面。
参考图8，形成覆盖第一层间介质层240、栅介质层250、保护层270和栅电极层253的第二层间介质层280；形成贯穿所述第二层间介质层280和第一层间介质层240的通孔(未图示)，所述通孔暴露出栅介质层250、功函数层251、阻挡层252、保护层270和栅电极层253的两侧的基底表面，具体的，所述通孔露出源漏区211的表面；在所述通孔中形成导电插塞290。
所述第二层间介质层280还覆盖侧墙210。
所述第二层间介质层280的材料为氧化硅或者碳氧化硅，本实施例中，所述第二层间介质层280的材料为氧化硅。形成所述第二层间介质层280的工艺为沉积工艺，如等离子体增强化学气相沉积工艺、等离子体增强化学气相沉积工艺、等离子体增强原子层沉积工艺。
需要说明的是，若第二层间介质层280的材料和保护层的材料相同，可以在一个步骤中同时形成第二层间介质层280和保护层270，简化了工艺。
在形成导电插塞290之前，还可以在所述通孔底部形成金属硅化物层，以降低导电插塞290的源漏区211的接触电阻。
由于在所述凹槽中形成保护层，所述保护层替代了栅电极层两侧侧壁的功函数层。使得栅电极层和导电插塞之间的材料包括第一层间介质层和保护层。由于保护层的电导率小于功函数层的电导率，使得保护层的绝缘性优于功函数层的绝缘性，从而使得栅电极层和导电插塞之间的材料的绝缘性提高。从而更好的隔离了栅电极层和导电插塞。即使得栅电极层和导电插塞之间的隔离性能增强。从而提高了晶体管的电学性能。
另外，仅去除了栅电极层两侧侧壁的功函数层，而栅电极层底部的功函数层没有发生变化。而影响晶体管的阈值电压大小的功函数层中的区域为栅电极层底部的功函数层，故晶体管的阈值电压不会受到影响。
相应的，本发明实施例还提供一种采用上述方法形成的晶体管，请继续参考图8，包括：基底；第一层间介质层240，位于所述基底表面；开口241(参考图3)，贯穿第一层间介质层240；功函数层251，位于所述开口241的底部和部分侧壁；栅电极层253，位于所述开口241中，且位于所述功函数层251上；保护层270，位于栅电极层253两侧侧壁，且位于功函数层251的顶部表面。
所述基底包括半导体衬底200和位于半导体衬底表面的鳍部220。所述开口241暴露出部分鳍部220的顶部表面和侧壁。
所述保护层270的材料为氮化硅、氧化硅、氮氧化硅或碳化硅。所述保护层270的电导率小于所述功函数层251的电导率。所述保护层270位于栅电极层253两侧部分侧壁或者位于栅电极层253两侧全部侧壁。
本实施例中，在所述功函数层251和所述基底之间、以及功函数层251和第一层间介质层240之间还形成有栅介质层250；在其它实施例中，在所述功函数层和所述基底之间形成有栅介质层。
本实施例中，在栅介质层250和基底之间还具有界面层254。在其它实施例中，可以没有界面层。
所述晶体管还包括阻挡层252，所述阻挡层252位于功函数层251和栅电极层253之间。
由于晶体管包括阻挡层252，所述保护层270位于栅电极层253两侧侧壁，且位于功函数层251和阻挡层252的顶部表面。
所述晶体管还包括：侧墙210，位于所述第一层间介质层240和功函数层251之间，具体的，所述侧墙210位于第一层间介质层240和栅介质层250之间；源漏区211，位于栅介质层250、功函数层251、保护层270、阻挡层252、栅电极层253和侧墙210的两侧的鳍部220中；第二层间介质层280，覆盖第一层间介质层240、侧墙210、栅介质层250、保护层270和栅电极层253；导电插塞290，贯穿第一层间介质层240和第二层间介质层280，位于源漏区211上。
本发明提供的晶体管，在栅电极层的侧壁具有保护层，且保护层位于功函数层的顶部表面。由于所述保护层的电导率小于所述功函数层的电导率，使得保护层的绝缘性优于功函数层的绝缘性，提高了导电插塞和栅电极层之间的隔离性能。从而提高了晶体管的电学性能。
本发明另一实施例还提供一种晶体管的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，所述基底表面具有第一层间介质层和贯穿第一层间介质层的开口，所述开口包括位于第一区域的第一开口和位于第二区域的第二开口；在所述第一开口中形成位于第一开口侧壁和底部的第一功函数层和位于第一功函数层上的第一栅电极层；在所述第二开口中形成位于第二开口侧壁和底部的第二功函数层和位于第二功函数层上的第二栅电极层；去除第一栅电极层两侧侧壁的第一功函数层，形成第一凹槽；去除第二栅电极层两侧侧壁的第二功函数层，形成第二凹槽；在所述第一凹槽中形成第一保护层；在所述第二凹槽中形成第二保护层。
图9至图13是本发明另一实施例中晶体管形成过程的结构示意图。
参考图9，提供基底，所述基底包括第一区域(I区域)和第二区域(Ⅱ区域)，所述基底表面具有伪栅极结构，所述伪栅极结构包括位于第一区域基底表面的第一伪栅极结构1300和位于第二区域基底表面的有第二伪栅极结构1330。
所述第一区域用于形成第一鳍式场效应晶体管，所述第二区域用于形成第二鳍式场效应晶体管，第一鳍式场效应晶体管的类型和第二鳍式场效应晶体管的类型相反。本实施例中，以第一鳍式场效应晶体管为N型，第二鳍式场效应晶体管为P型为例说明。
所述基底包括半导体衬底1000和位于半导体衬底1000表面的鳍部。在其它实施例中，当晶体管可以为平面式的MOS晶体管，所述基底可以为半导体衬底。
所述鳍部包括位于第一区域的第一鳍部1210和位于第二区域的第二鳍部1220。
所述半导体衬底1000表面还形成有隔离结构，隔离结构的表面低于第一鳍部1210和第二鳍部1220的顶部表面，隔离结构用于电学隔离第一鳍部1210和第二鳍部1220。所述隔离结构的材料包括氧化硅或氮氧化硅。
所述伪栅极结构横跨鳍部，覆盖部分鳍部的顶部表面和侧壁。
具体的，第一伪栅极结构1300横跨第一鳍部1210、覆盖部分第一鳍部1210的顶部表面和侧壁；第二伪栅极结构1330横跨第二鳍部1220，覆盖部分第二鳍部1220的顶部表面和侧壁。
所述第一伪栅极结构1300包括横跨第一鳍部1210的第一伪栅介质层1310和位于第一伪栅介质层1310表面的第一伪栅电极层1320；所述第二伪栅极结构1330包括横跨第二鳍部1220的第二伪栅介质层1340和位于第二伪栅介质层1340表面的第二伪栅电极层1350。
其中，第一伪栅介质层1310位于第一区域的隔离结构表面、覆盖部分第一鳍部1210的顶部表面和侧壁；第二伪栅介质层1340位于第二区域的隔离结构表面、覆盖部分第二鳍部1220的顶部表面和侧壁。
所述第一伪栅电极层1320和第二伪栅电极层1350的材料为多晶硅。
若后续去除第一伪栅介质层1310而形成第一凹槽，去除第二伪栅介质层1340而形成第二凹槽，那么形成第一凹槽和第二凹槽后，第一伪栅介质层1310构成第一栅介质层，第二伪栅介质层1340构成第二栅介质层，故需要第一伪栅介质层1310和第二伪栅介质层1340的材料为高K介质材料(K大于3.9)。
若后续去除第一伪栅介质层1310和第一伪栅电极层1320而形成第一凹槽，去除第二伪栅介质层1340和第二伪栅电极层1350而形成第二凹槽，在形成第一凹槽和第二凹槽后，会在第一凹槽的底部和侧壁形成第一栅介质层，在第二凹槽的底部和侧壁形成第二栅介质层。那么第一伪栅介质层1310和第二伪栅介质层1340的材料为氧化硅。
后续以去除第一伪栅介质层1310和第一伪栅电极层1320而形成第一凹槽，去除第二伪栅介质层1340和第二伪栅电极层1350而形成第二凹槽为示例进行说明。
继续参考图9，在所述第一伪栅极结构1300两侧的第一鳍部1210中形成第一源漏区1130；在所述第二伪栅极结构1330两侧的第二鳍部1220中形成第二源漏区1140；形成所述第一源漏区1130和第二源漏区1140后，在所述基底上形成覆盖第一伪栅极结构1300侧壁和第二伪栅极结构1330侧壁的第一层间介质层1400。
本实施例中，在形成第一源漏区1130和第二源漏区1140之前，还在第一伪栅极结构1300两侧侧壁形成第一侧墙1110，在第二伪栅极结构1330两侧侧壁形成第二侧墙1120；然后在第一伪栅极结构1300和第一侧墙1110两侧的第一鳍部1210中形成第一源漏区1130，在第二伪栅极结构1330和第二侧墙1120两侧的第二鳍部1220中形成第二源漏区1140；之后在基底上形成覆盖第一侧墙1110侧壁和第二侧墙1120侧壁的第一层间介质层1400。在其它实施例中，可以不形成第一侧墙和第二侧墙。
由于第一区域中形成的晶体管为N型，所以第一源漏区1130的材料为掺杂N型离子的碳硅；由于第二区域的晶体管为P型，所以第二源漏区1140的材料为掺杂P型离子的锗硅。
第一层间介质层1400的材料包括氧化硅或者碳氧化硅。
参考图10，去除伪栅极结构(参考图9)，形成开口。
具体的，去除第一伪栅极结构1300，形成第一开口1410；去除第二伪栅极结构1330，形成第二开口1420。第一开口1410和第二开口1420构成开口。
去除第一伪栅极结构1300和第二伪栅极结构1330的工艺参照去除伪栅极结构230的工艺，不再详述。
第一开口1410和第二开口1420贯穿第一层间介质层1400。
本实施例中，所述第一开口1410暴露出部分第一鳍部1210的表面和第一区域部分隔离结构的表面；所述第二开口1420暴露出部分第二鳍部1220的表面和第二区域部分隔离结构的表面。
参考图11，在所述第一开口1410(参考图10)中形成位于第一开口1410侧壁和底部的第一栅介质层1500、位于第一栅介质层1500上的第一功函数层1510、位于第一功函数层1510上的第一阻挡层1502和位于第一阻挡层1502上的第一栅电极层1520；在第二开口1420(参考图10)中形成位于第二开口1420侧壁和底部的第二栅介质层1530、位于第二栅介质层1530上的第二功函数层1540、位于第二功函数层1540上的第二阻挡层1504和位于第二阻挡层1504上的第二栅电极层1550。
需要说明的是，在形成第一栅介质层1500、第二栅介质层1530、第一功函数层1510、第二功函数层1540、第一阻挡层1502、第二阻挡层1504、第一栅电极层1520和第二栅电极层1550之前，还可以在所述第一开口1410的底部形成第一界面层1501，在所述第二开口1420的底部形成第二界面层1503。所述第一界面层1501和第二界面层1503的材料为氧化硅。
第一栅介质层1500和第二栅介质层1530构成栅介质层，第一功函数层1510和第二功函数层1540构成功函数层，第一阻挡层1502和第二阻挡层1504构成阻挡层，第一栅电极层1520和第二栅电极层155构成栅电极层。
由于第一鳍式场效应晶体管和第二鳍式场效应晶体管的类型相反，故第一功函数层1510的功函数值和第二功函数层1540的功函数值不同。
具体的，在第一开口1410侧壁和底部、第二开口1420侧壁和底部、第一侧墙1110和第二侧墙1120的顶部表面、以及第一层间介质层1400的顶部表面形成栅介质材料层(未图示)；形成覆盖所述栅介质材料层的第一功函数材料层(未图示)；去除第一区域的第一功函数材料层，保留第二区域的第一功函数材料层；去除第一区域的第一功函数材料层后，形成覆盖第一区域和第二区域的第二功函数材料层(未图示)；形成覆盖第二功函数材料层的第三功函数层；形成覆盖第三功函数材料层的阻挡材料层；形成覆盖所述阻挡材料层的栅电极材料层；去除高于第一层间介质层1400顶部表面的栅介质材料层、第一功函数材料层、第二功函数材料层、第三功函数材料层、阻挡材料层和栅电极材料层。从而在第一开口1410中形成第一栅介质层1500、第一功函数层1510、第一阻挡层1502和第一栅电极层1520，在第二开口1420中形成第二栅介质层1530、第二功函数层1540、第二阻挡层1504和第二栅电极层1550。
需要说明的是，第一开口1410中的第二功函数材料层和第三功函数层构成第一功函数层1510，第二开口1420中的第一功函数材料层、第二功函数材料层和第三功函数层构成第二功函数层1540。第一栅介质层1500和第二栅介质层1530对应栅介质材料层；第一阻挡层1502和第二阻挡层1504对应阻挡材料层；第一栅电极层1520和第二栅电极层1550对应栅电极材料层。
所述第一栅介质层1500和第二栅介质层1530的材料为高K介质材料(K大于3.9)，如HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3、La2O3、HfSiO4。
所述第一功函数材料层、第二功函数材料层、第三功函数材料层的材料可以为Ti、Ta、TiN、TaN、TiAl、TaSiN、TiSiN、TiAlN或TaAlN。另外，所述第一功函数材料层和第二功函材料层的材料相同，且与第三功函数材料层的材料不同。本实施例中，第一功函数材料层和第二功函数材料层的材料为TiN；第三功函数材料层的材料为TiAl。
所述第一阻挡层1502和第二阻挡层1504的材料为TiN、TaC、TaN、HfN或ZrN。所述第一阻挡层1502能够阻挡第一栅电极层1520中原子扩散至第一层间介质层1400和第一栅介质层1500中，第二阻挡层1504能够阻挡第二栅电极层1550中原子扩散至第一层间介质层1400和第二栅介质层1530中。
所述第一栅电极层1520和第二栅电极层1550的材料为Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。
接着，去除第一栅电极层1520两侧侧壁的第一功函数层1510和第一阻挡层1502，形成第一凹槽；去除第二栅电极层1550两侧侧壁的第二功函数层1540和第二阻挡层1504，形成第二凹槽。
去除第一栅电极层1520两侧侧壁的第一功函数层1510和第一阻挡层1502的工艺、以及去除第二栅电极层1550两侧侧壁的第二功函数层1540和第二阻挡层1504的工艺为各向异性干刻工艺或者湿法刻蚀工艺。
可以同时形成第一凹槽和第二凹槽，也可以在不同步骤中分别形成第一凹槽和第二凹槽。
本实施例中，参考图12，以去除第一栅电极层1520两侧侧壁的部分第一功函数层1510和部分第一阻挡层1502、去除第二栅电极层1550两侧侧壁的部分的第二功函数层1540和部分第二阻挡层1504为例进行说明，从而在第一区域形成第一凹槽1610，在第二区域形成第二凹槽1620。
在其它实施例中，去除第一栅电极层1520两侧侧壁的全部第一功函数层1510和全部第一阻挡层1502，形成第一凹槽，去除第二栅电极层1550两侧侧壁的全部第二功函数层1540和全部第二阻挡层1504，形成第二凹槽。
需要说明的是，在其它实施例中，可以不形成第一阻挡层和第二阻挡层，那么只需去除所述第一栅电极层两侧侧壁的第一功函数层而形成第一凹槽，只需去除第二栅电极层两侧侧壁的第二功函数层而形成第二凹槽。
当没有形成第一阻挡层和第二阻挡层时，在一个实施例中，去除所述第一栅电极层两侧侧壁的部分第一功函数层而形成第一凹槽，去除所述第二栅电极层两侧侧壁的部分第二功函数层而形成第二凹槽；在另一个实施例中，去除所述第一栅电极层两侧侧壁的全部第一功函数层而形成第一凹槽，去除所述第二栅电极层两侧侧壁的全部第二功函数层而形成第二凹槽。
接着，参考图13，在所述第一凹槽1610中形成第一保护层1710；在所述第二凹槽1620中形成第二保护层1720。
第一保护层1710和第二保护层1720构成保护层。形成第一保护层1710和第二保护层1720的工艺参照形成保护层270的工艺，不再详述。
第一保护层1710的电导率小于第一功函数层1510的电导率，第二保护层1720的电导率小于第二功函数层1540的电导率。第一保护层1710和第二保护层1720的材料为氮化硅、氧化硅、氮氧化硅或碳化硅。
第一保护层1710位于第一栅电极层1520两侧侧壁，且位于第一功函数层1510和第一阻挡层1502的顶部表面，第二保护层1720位于第二栅电极层1550两侧侧壁，且位于第二功函数层1540和第二阻挡层1504的顶部表面。
在其它实施例中，当没有形成第一阻挡层和第二阻挡层时，所述第一保护层位于第一栅电极层两侧侧壁，且位于第一功函数层的顶部表面，所述第二保护层位于第二栅电极层两侧侧壁，且位于第二功函数层的顶部表面。
接着，形成覆盖所述第一层间介质层1400、第一栅介质层1500、第二栅介质层1530、第一保护层1710、第二保护层1720、第一栅电极层1520和第二栅电极层1550的第二层间介质层(未图示)。
所述第二层间介质层还覆盖第一侧墙1110和第二侧墙1120。
若第二层间介质层的材料和第一保护层1710、第二保护层1720的材料相同，可以在同一个沉积步骤中同时形成第二层间介质层、第一保护层1710、第二保护层1720，简化了工艺。
形成第二层间介质层后，在第一区域形成贯穿所述第二层间介质层和第一层间介质层1400的第一通孔(未图示)，所述第一通孔暴露出第一栅介质层1500、第一功函数层1510、第一阻挡层1502、第一保护层1710和第一栅电极层1520两侧的基底表面；具体的，所述第一通孔暴露出第一源漏区1130的表面；
在第二区域形成贯穿所述第二层间介质层和第一层间介质层1400的第二通孔(未图示)，所述第二通孔暴露出第二栅介质层1530、第二功函数层1540、第二阻挡层1504、第二保护层1720和第二栅电极层1550两侧的基底表面；具体的，所述第二通孔暴露出第二源漏区1140的表面。
形成所述第一通孔和第二通孔后，在所述第一通孔中形成第一导电插塞；在所述第二通孔中形成第二导电插塞。
由于在第一凹槽中形成了第一保护层，在第二凹槽中形成了第二保护层，使得第一保护层替代了第一栅电极层两侧侧壁的第一功函数层，第二保护层替代了第二栅电极层两侧侧壁的第二功函数层。使得第一栅电极层和第一导电插塞之间的材料包括第一层间介质层和第一保护层，第二栅电极层和第二导电插塞之间的材料包括第一层间介质层和第二保护层。由于第一保护层的电导率小于第一功函数层的电导率，第二保护层的电导率小于第二功函数层的电导率，使第一保护层的绝缘性优于第一功函数层的绝缘性，第二保护层的绝缘性优于第二功函数层的绝缘性。从而使得第一栅电极层和第一导电插塞之间的材料的绝缘性提高，第二栅电极层和第二导电插塞之间的绝缘性提高。从而更好的隔离了第一栅电极层和第一导电插塞，更好的隔离了第二栅电极层和第二导电插塞。从而提高了晶体管的电学性能。
另外，仅去除了第一栅电极层两侧侧壁的第一功函数层，以及第二栅电极层两侧侧壁的第二功函数层，而第一栅电极层底部的第一功函数层没有发生变化，第二栅电极层底部的第二功函数层没有发生变化。而影响第一区域的晶体管的阈值电压大小的第一功函数层中的区域位于第一栅电极层底部，故第一区域的晶体管的阈值电压不会受到影响。影响第二区域的晶体管的阈值电压大小的第二功函数层中的区域位于第二栅电极层底部，故第二区域的晶体管的阈值电压不会受到影响。
相应的，本发明另一实施例提供了一种由上述方法形成的晶体管，参考图13，包括：
基底，所述基底包括第一区域(I区域)和第二区域(Ⅱ区域)；第一层间介质层1400，位于所述基底表面；
开口，贯穿第一层间介质层1400，所述开口包括位于第一区域的第一开口1410(参考图10)和位于第二区域的第二开口1420(参考图10)；
功函数层，所述功函数层包括第一功函数层1510和第二功函数层1540，第一功函数层1510位于第一开口1410的底部和部分侧壁，第二功函数层1540位于第二开口1420的底部和部分侧壁；
栅电极层，所述栅电极层包括第一栅电极层1520和第二栅电极层1550，所述第一栅电极层1520位于第一开口1410中，且位于第一功函数层1510上，第二栅电极层1550位于第二开口1420中，且位于第二功函数层1540上；
保护层，所述保护层包括第一保护层1710和第二保护层1720，第一保护层1710位于第一栅电极层1520两侧侧壁，且位于第一功函数层1510的顶部表面，第二保护层1720位于第二栅电极层1550两侧侧壁，且位于第二功函数层1540的顶部表面。
所述基底包括半导体衬底1000和位于半导体衬底1000表面的鳍部。所述鳍部包括位于第一区域的第一鳍部1210和位于第二区域的第二鳍部1220。
所述第一开口1410暴露出部分第一鳍部1210的顶部表面和侧壁；第二开口1420暴露出部分第二鳍部1220的顶部表面和侧壁。
所述第一保护层1710和第二保护层1720的材料为氮化硅、氧化硅、氮氧化硅或碳化硅。
所述第一保护层1710的电导率小于第一功函数层1510的电导率，所述第二保护层1720的电导率小于第二功函数层1540的电导率。
所述第一保护层1710位于第一栅电极层1520两侧部分侧壁或者位于第一栅电极层1520两侧全部侧壁；所述第二保护层1720位于第二栅电极层1550两侧部分侧壁或者位于第二栅电极层1550两侧全部侧壁。
在所述第一功函数层1510和第一区域的基底之间、以及第一功函数层1510和第一层间介质层1400之间还形成有第一栅介质层1500，在第二功函数层1540和第二区域的基底之间、以及第二功函数层1540和第一层间介质层1400之间还形成有第二栅介质层1530。在其它实施例中，在第一功函数层和所述第一区域的基底之间形成有第一栅介质层，在第二功函数层和第二区域的基底之间形成有第二栅介质层。
在第一栅介质层1400和第一区域的基底之间还具有第一界面层1501，在第二栅介质层1530和第二区域的基底之间还具有第二界面层1503。在其它实施例中，可以没有第一界面层1501和第二界面层1503。
所述晶体管还可以包括阻挡层，所述阻挡层包括第一阻挡层1502和第二阻挡层1504，第一阻挡层1502位于第一功函数层1510和第一栅电极层1520之间，第二阻挡层1504位于第二功函数层1540和第二栅电极层1550之间。
由于晶体管包括第一阻挡层1502和第二阻挡层1504，第一保护层1710位于第一栅电极层1520两侧侧壁，且位于第一功函数层1510和第一阻挡层1502的顶部表面，第二保护层1720位于第二栅电极层1550两侧侧壁，且位于第二功函数层1540和第二阻挡层1504的顶部表面。
所述晶体管还包括：
第一侧墙1110，位于第一区域的第一层间介质层1400和第一功函数层1510之间，具体的，第一侧墙1110位于第一层间介质层1400和第一栅介质层1500之间；第二侧墙1120，位于第二区域的第一层间介质层1400和第二功函数层1540之间，具体的，第二侧墙1120位于第一层间介质层1400和第二栅介质层1530之间；
第一源漏区1130，位于第一栅介质层1500、第一功函数层1510、第一保护层1710、第一阻挡层1502、第一栅电极层1520和第一侧墙1110的两侧的第一鳍部1210中；第二源漏区1140，位于第二栅介质层1530、第二功函数层1540、第二保护层1720、第二阻挡层1504、第二栅电极层1550和第二侧墙1120两侧的第二鳍部1220中；
第二层间介质层(未图示)，覆盖第一层间介质层1400、第一侧墙1110、第二侧墙1120、第一栅介质层1500、第二栅介质层1530、第一保护层1710、第二保护层1720、第一栅电极层1520和第二栅电极层1550；
第一导电插塞(未图示)，贯穿第一区域的第一层间介质层240和第二层间介质层，位于第一源漏区1130上；第二导电插塞(未图示)，贯穿第二区域的第一层间介质层240和第二层间介质层，位于第二源漏区1140上。
本发明另一实施例中提供的晶体管，第一栅电极层的侧壁具有第一保护层，且第一保护层位于第一功函数层的顶部表面，第二栅电极层的侧壁具有第二保护层，且第二保护层位于第二功函数层的顶部表面。由于所述第一保护层的电导率小于所述第一功函数层的电导率，使得第一保护层的绝缘性优于第一功函数层的绝缘性；由于所述第二保护层的电导率小于所述第二功函数层的电导率，使得第二保护层的绝缘性优于第二功函数层的绝缘性。提高了第一导电插塞和第一栅电极层之间的隔离性能，提高了第二导电插塞和第二栅电极层之间的隔离性能。从而提高了晶体管的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种晶体管的形成方法，其特征在于，包括：
提供基底，所述基底表面具有第一层间介质层和贯穿第一层间介质层的开口；
在所述开口中形成位于所述开口侧壁和底部的功函数层和位于所述功函数层上的栅电极层；
去除所述栅电极层两侧侧壁的功函数层，形成凹槽；
在所述凹槽中形成保护层。
2.根据权利要求1所述的晶体管的形成方法，其特征在于，所述保护层的材料为氮化硅、氧化硅、氮氧化硅或碳化硅。
3.根据权利要求1所述的晶体管的形成方法，其特征在于，形成所述保护层的工艺为等离子体增强型化学气相沉积工艺、高密度等离子体化学气相沉积工艺或等离子体增强原子层沉积工艺。
4.根据权利要求1所述的晶体管的形成方法，其特征在于，所述保护层的电导率小于所述功函数层的电导率。
5.根据权利要求1所述的晶体管的形成方法，其特征在于，去除所述栅电极层两侧侧壁部分的功函数层，形成凹槽。
6.根据权利要求1所述的晶体管的形成方法，其特征在于，去除所述栅电极层两侧侧壁全部的功函数层，形成凹槽。
7.根据权利要求1所述的晶体管的形成方法，其特征在于，去除所述栅电极层两侧侧壁的功函数层的方法为各向异性干法刻蚀工艺或者湿法刻蚀工艺。
8.根据权利要求1所述的晶体管的形成方法，其特征在于，还包括：在所述功函数层和所述栅电极层之间形成阻挡层；
去除所述栅电极层两侧侧壁的功函数层和阻挡层，形成凹槽。
9.根据权利要求1所述的晶体管的形成方法，其特征在于，在所述功函数层和所述基底之间还形成有栅介质层。
10.根据权利要求1所述的晶体管的形成方法，其特征在于，还包括：形成覆盖所述第一层间介质层、保护层和栅电极层的第二层间介质层；形成贯穿所述第二层间介质层和第一层间介质层的通孔，所述通孔暴露出功函数层、保护层和栅电极层的两侧的基底表面；在所述通孔中形成导电插塞。
11.根据权利要求1所述的晶体管的形成方法，其特征在于，
所述基底包括第一区域和第二区域；所述开口包括位于第一区域的第一开口和位于第二区域的第二开口；所述功函数层包括第一功函数层和第二功函数层；所述栅电极层包括第一栅电极层和第二栅电极层；所述凹槽包括第一凹槽和第二凹槽；所述保护层包括第一保护层和第二保护层；
在所述开口中形成功函数层和栅电极层的过程包括：
在第一开口中形成位于第一开口侧壁和底部的第一功函数层和位于第一功函数层上的第一栅电极层；
在第二开口中形成位于第二开口侧壁和底部的第二功函数层和位于第二功函数层上的第二栅电极层；
去除第一栅电极层两侧侧壁的第一功函数层，形成第一凹槽；
去除第二栅电极层两侧侧壁的第二功函数层，形成第二凹槽；
在所述凹槽中形成保护层的过程为：在第一凹槽中形成第一保护层；在第二凹槽中形成第二保护层。
12.根据权利要求11所述的晶体管的形成方法，其特征在于，还包括：在所述第一功函数层和所述第一栅电极层之间形成第一阻挡层；在所述第二功函数层和所述第二栅电极层之间形成第二阻挡层；去除所述第一栅电极层两侧侧壁的第一功函数层和第一阻挡层，形成第一凹槽；去除所述第二栅电极层两侧侧壁的第二功函数层和第二阻挡层，形成第二凹槽。
13.根据权利要求11所述的晶体管的形成方法，其特征在于，在所述第一功函数层和所述第一区域的基底之间还形成有第一栅介质层；在所述第二功函数层和所述第二区域的基底之间还形成有第二栅介质层。
14.一种晶体管，其特征在于，包括：
基底；
第一层间介质层，位于所述基底表面；
开口，贯穿第一层间介质层；
功函数层，位于所述开口底部和部分侧壁；
栅电极层，位于所述开口中，且位于所述功函数层上；
保护层，位于栅电极层两侧侧壁，且位于所述功函数层的顶部表面。
15.根据权利要求14所述的晶体管，其特征在于，所述保护层的材料为氮化硅、氧化硅、氮氧化硅或碳化硅。
16.根据权利要求14所述的晶体管，其特征在于，所述保护层的电导率小于所述功函数层的电导率。
17.根据权利要求14所述的晶体管，其特征在于，所述保护层位于栅电极层两侧部分侧壁。
18.根据权利要求14所述的晶体管，其特征在于，所述保护层位于栅电极层两侧全部侧壁。
19.根据权利要求14所述的晶体管，其特征在于，所述功函数层和所述栅电极层之间还具有阻挡层；所述保护层位于位于所述栅电极层两侧侧壁，且位于所述功函数层和阻挡层的顶部表面。
20.根据权利要求14所述的晶体管，其特征在于，所述基底包括第一区域和第二区域；所述开口包括位于第一区域的第一开口和位于第二区域的第二开口；所述功函数层包括第一功函数层和第二功函数层，第一功函数层位于第一开口底部和侧壁，第二功函数层位于第二开口底部和侧壁；所述栅电极层包括第一栅电极层和第二栅电极层，第一栅电极层位于第一开口中，且位于第一功函数层上，第二栅电极层位于第二开口中，且位于第二功函数层上；所述保护层包括第一保护层和第二保护层，第一保护层位于第一栅电极层两侧侧壁，且位于第一功函数层的顶部表面，第二保护层位于第二栅电极层两侧侧壁，且位于第二功函数层的顶部表面。
CN201610231449.8A 2016-04-14 2016-04-14 晶体管及其形成方法 Pending CN107301950A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610231449.8A CN107301950A (zh) 2016-04-14 2016-04-14 晶体管及其形成方法
US15/435,557 US10347493B2 (en) 2016-04-14 2017-02-17 Transistor and fabrication method thereof
EP17164961.9A EP3232476A1 (en) 2016-04-14 2017-04-05 Transistor and fabrication method thereof
US16/422,803 US11295955B2 (en) 2016-04-14 2019-05-24 Transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610231449.8A CN107301950A (zh) 2016-04-14 2016-04-14 晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN107301950A true CN107301950A (zh) 2017-10-27

Family

ID=58530387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610231449.8A Pending CN107301950A (zh) 2016-04-14 2016-04-14 晶体管及其形成方法

Country Status (3)

Country Link
US (2) US10347493B2 (zh)
EP (1) EP3232476A1 (zh)
CN (1) CN107301950A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875388A (zh) * 2018-08-29 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN121099680A (zh) * 2025-11-10 2025-12-09 合肥晶合集成电路股份有限公司 半导体结构及其制备方法、半导体器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804161B2 (en) * 2016-12-15 2020-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS FinFET structures including work-function materials having different proportions of crystalline orientations and methods of forming the same
US10170317B1 (en) * 2017-09-28 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layer
US11430652B2 (en) * 2019-09-16 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling threshold voltages through blocking layers
CN114429943B (zh) * 2020-10-29 2025-04-18 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
KR20230019545A (ko) 2021-08-02 2023-02-09 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1846313A (zh) * 2003-09-09 2006-10-11 国际商业机器公司 用于高性能器件的金属替换栅极的结构和方法
US20130175619A1 (en) * 2012-01-06 2013-07-11 International Business Machines Corporation Silicon-on-insulator transistor with self-aligned borderless source/drain contacts
CN103578954A (zh) * 2012-07-31 2014-02-12 台湾积体电路制造股份有限公司 具有金属栅极的半导体集成电路
US20160049495A1 (en) * 2014-08-18 2016-02-18 Lam Research Corporation Semiconductor structures with coplanar recessed gate layers and fabrication methods

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803253B2 (en) 2012-09-11 2014-08-12 Texas Instruments Incorporated Replacement metal gate process for CMOS integrated circuits
US9202691B2 (en) * 2013-01-18 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having modified profile metal gate
US9570319B2 (en) * 2014-05-30 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device
US9484401B2 (en) * 2014-11-24 2016-11-01 International Business Machines Corporation Capacitance reduction for advanced technology nodes
US9818841B2 (en) * 2015-05-15 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with unleveled gate structure and method for forming the same
US9614089B2 (en) * 2015-06-15 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
TWI653673B (zh) * 2015-08-27 2019-03-11 聯華電子股份有限公司 半導體結構以及其製作方法
TWI675406B (zh) * 2015-10-07 2019-10-21 聯華電子股份有限公司 半導體元件及其製作方法
WO2017111774A1 (en) * 2015-12-23 2017-06-29 Intel Corporation Transistor with inner-gate spacer
US10283605B2 (en) * 2016-01-29 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd Self-aligned metal gate etch back process and device
US9865697B1 (en) * 2016-08-25 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1846313A (zh) * 2003-09-09 2006-10-11 国际商业机器公司 用于高性能器件的金属替换栅极的结构和方法
US20130175619A1 (en) * 2012-01-06 2013-07-11 International Business Machines Corporation Silicon-on-insulator transistor with self-aligned borderless source/drain contacts
CN103578954A (zh) * 2012-07-31 2014-02-12 台湾积体电路制造股份有限公司 具有金属栅极的半导体集成电路
US20160049495A1 (en) * 2014-08-18 2016-02-18 Lam Research Corporation Semiconductor structures with coplanar recessed gate layers and fabrication methods

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875388A (zh) * 2018-08-29 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110875388B (zh) * 2018-08-29 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN121099680A (zh) * 2025-11-10 2025-12-09 合肥晶合集成电路股份有限公司 半导体结构及其制备方法、半导体器件

Also Published As

Publication number Publication date
US20190295847A1 (en) 2019-09-26
US10347493B2 (en) 2019-07-09
US11295955B2 (en) 2022-04-05
US20170301545A1 (en) 2017-10-19
EP3232476A1 (en) 2017-10-18

Similar Documents

Publication Publication Date Title
TWI668744B (zh) 半導體裝置及其形成方法
KR102287552B1 (ko) 게이트 라스트 프로세스에서의 선택적 하이 k 형성
CN109585378B (zh) 切割金属栅极的方法、半导体器件及其形成方法
US9368497B2 (en) Fin field-effect transistors and fabrication method thereof
US9947766B2 (en) Semiconductor device and fabricating method thereof
CN104835780B (zh) 半导体结构及其制造方法
TWI662652B (zh) 形成積體電路的方法
US11295955B2 (en) Transistor
TW202017014A (zh) 半導體元件的形成方法
TW201543679A (zh) 半導體裝置結構及其製造方法
TWI650798B (zh) 半導體元件結構及其形成方法
CN104425575A (zh) 金属栅极结构及其制作方法
TWI820678B (zh) 半導體結構與其製作方法
CN109994548B (zh) 半导体结构及其形成方法
US20230077541A1 (en) Selective High-K Formation in Gate-Last Process
CN109309125B (zh) 具有栅极堆叠件的集成电路及集成电路的形成方法
CN110875388A (zh) 半导体器件及其形成方法
CN108573868A (zh) 半导体结构及其形成方法
CN107731747B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171027

RJ01 Rejection of invention patent application after publication