CN1072874C - 维特比解码器的比特有效回链存贮方法及其解码器 - Google Patents
维特比解码器的比特有效回链存贮方法及其解码器 Download PDFInfo
- Publication number
- CN1072874C CN1072874C CN92111271A CN92111271A CN1072874C CN 1072874 C CN1072874 C CN 1072874C CN 92111271 A CN92111271 A CN 92111271A CN 92111271 A CN92111271 A CN 92111271A CN 1072874 C CN1072874 C CN 1072874C
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- sector
- trellis
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3776—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using a re-encoding step during the decoding process
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/186—Phase-modulated carrier systems, i.e. using phase-shift keying in which the information is carried by both the individual signal points and the subset to which the individual signal points belong, e.g. coset coding or related schemes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Artificial Intelligence (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
一种对网格编码数据解码的解码器，在该解码器中，所接收的信号按照预定的信号空间扇区化格式分配一个对应于信号相位的扇区值。一种维持比解码器用来从所接收的信号重建一个用于发送编码的数据比特的估算。这种估算再编码并与扇区值一起加给网格输出变换器。网格变换器响应输入再编码估算和扇区值以便估算与编码数据比特一起发送的未编码数据比特。
Description
本发明涉及通讯，尤其涉及一种用于将网格码化的调制数据解码的新颖和改进的方法及装置。
数据通讯领域牵涉到在限定的信噪比(SNR)下如何提供一个传输系统的数据通过量。诸如维特比解码器之类纠错电路的使用使得系统能对同一位误码率(BER)下用到的较小的信噪比或较高的数据速率作出折衷。所需SNR的降低通常称为编码增益。编码增益可从模拟出的比特误码性能曲线中算出。在模拟比特误码性能曲线图中，未编码的和各种编码率数据的BER相对于Eb/N0作图，其中，Eb是每一比特的能量，N0是高斯白色噪声的单侧频谱密度。在特定BER水平下位误码性能曲线上任一点的编码增益是通过从未编码的Eb/N0中减去编码的Eb/N0而算出的。在用于卫星和空间通信的维特比(Viterbi)解码”一文(J.A.海勒及I.M.杰可比著，IEEE通讯技术会刊，COM-19卷，835-848页，1971年10月)中，报告了在各种解码装置上模拟的详细结果。
编码速率和生成多项式用于限定卷积码，而编码速率及约束长度用于限定维特比解码器。编码速率(K/n)对应于在给定输入比特的数量(K)下所产生的编码符号数(n)。编码速率1/2已成为最常用的速率之一，当然其它编码速率也普遍采用。K≠1的一组编码称为收缩码，是通过从速率1/n编码中丢弃或删除符号而产生的。约束长度(K)是用在数据的卷积编码中的移位寄存器的长度。在卷积编码系统中通常约束长度K=7。卷积编码器可以被看成是一种具有二进制系统和长度K-1的有限脉冲响应(FIR)滤波器。该滤波器产生一个有2K-1个可能状态的符号流。
维特比算法的基本原理是取入一个在噪声信道中传送过来的卷积编码数据流，用一个有限状态机器有效地确定最可能的被传送序列。维特比算法是更新在可能的2K-1个状态下传送的最可能比特序列及最佳状态的条件概率的有效计算方法。要计算这一概率，必须计算每一比特的所有2K-1个状态。每一次计算的结果判定作为单个比特存储在路径存储器(path memory)中。
执行一个回链(chain back)操作，即执行一次相反的编码操作，其中用2K-1个判定位来选定一个输出比特。在经过许多次分支后，以很高确定性选出最可能的路径。路径存储器深度必须足够长，以便由信噪比而非回链存储器的长度来进行调整。对于一个速率1/2的码，例示的路径存储器深度约为(5·K)，或者是35个分支(K=7)。对于速率7/8的收缩码，最佳深度增至96个分支。
K小于5的约束长度太小，不能提供任何显著的编码增益，而K大于7的系统通常太复杂，以至不能作为并行结构用在单个VLSI器件中。随着约束长度增大，在一个全并行计算段中互联的数量以函数(2K-1·L)的方式增加，其中，L是在状态度量计算中精度的位数。因而，当K大于7时，通常采用串行计算器件，它使用了大的外部随机存取存储器(RAM)。
在“用多层次/相位信号作信道编码”一文(G.恩格鲍克(Ungerboeck)著，IEEE信息理论会报，IT-28卷，55-67页，1982年1月)中，介绍了一种网格码化调制(TCM)。恩格鲍克证明了，在给定的频谱带宽中，利用速率(n-1)/n卷积码并将信号组加倍，可以实现高达6dB的渐近编码增益。不幸的是，对于每种调制技术和每一位速率，最大的编码增益是通过不同的卷积编码实现的。文中进一步揭示了对多个速率和调制技术的所有卷积码的研究结果，并给出了最佳编码。
在“网格码化调制的实用方法”一文(A.J.维特比，J.K.沃尔夫，E扎哈夫和K.帕道伏尼著，IEEE通讯杂志，11-19页，1989年7月)中，揭示了一种网格码化调制CPTCM的实用方法。其中的基本思想是，利用基于“工业标准”速率1/2、K=7的卷积码的PTCM可以实现较低的编码增益。虽然实现了较低的编码增益，但它非常接近于有意义的BER中恩格鲍克的编码增益。
一种网格码化的格式先前已被用在正交振幅调制(QAM)的系统中。在QAM调制技术中，振幅和相位都用来代表信号中所含的数据。QAM系统典型的如8-QAM和16-QAM，广泛地用在有线通信等用途中，其中，信道干扰降至最小，因而信号振幅基本不受影响。在这些应用中，信号振幅能够可靠地用于数据表示。但在另一些用途中，如在卫星通信环境中，最好在高信号功率和振幅下传送调制数据，以克服信道干扰。在卫星通讯信道中，QAM技术所要求的信号振幅的变化导致了较大的数据出错率。
为了在卫星通讯信道中实现可靠的数据传输，信号功率以保持在恒定的高功率水平上为较佳。为了实现这一目的，借助一个包含在所传送信号的相位中的数据在PSK调制方法中传送数据。进一步希望是，采用一个可靠的纠错编码方法，从而将数据的信道出错降至最少。此外还希望这一编码方法不会显著地增加代表信息比特的符号数，而仍然具备纠错能力。网格码(trellis coding)满足了对于在信道噪声会显著影响传送信号的卫星信道或其它环境中传送的数据进行编码的所有这些期望。
网格编码具有其它编码技术所缺少的一面，因而是一种具有吸引力的编码技术。网格码的吸引力在于这样一个事实，即使对输入数据除了最低有效位之外的任一位都未进行表现编码操作，解码器也能对所有比特进行错误纠正。一般讲，采用TCM技术来实现功率一带宽资源的有效利用局限于数字信号处理器设备中的低速用途。PTCM技术的应用使得能在高速率下工作的编码器/解码器能以VLSI实现。利用PTCM技术的解码器能够处理不同的调制技术，如M相相移键控(M-ary PSK)，包括二进制PSK(BPSK)、正交PSK(QPSK)、8-PSK和16-PSK。
众所周知，当M相调制中M的数量级增加时，可有更多的信息通过数量增多的可用相位点来传送。但是，在有更多点可用时，噪声更容易地改变所接收到的点的可能性也增加。网格码特征在于编码和调制的结合，从而为较高量级的M相调制提供了一种比卷积码有更高可靠性/更高性能的编码技术。
例如，速率2/3卷积码具有调谐到BPSK和QPSK调制的汉明度量。与此作对比的速率2/3网格码中，一个比特以速率1/2编码，而其它位不编码。通常，对于8-PSK调制，一个适当地选出的速率2/3网格码比最佳速率2/3卷积码工作得更好。
在应用恩格鲍克型网格码时，维特比算法类型的解码器能够在编码数据的解码中经受并行分支。例如，一个速率2/3的码意味着每一状态产生4个分支。因为速率2/3网格码用到一个速率1/2的码和一个未编码比特，所以，该一状态有两对并行分支。如恩格鲍克所建议的，仔细选择具体的码能够消除并行分支问题。但是，将解码器应用于恩格鲍克所建议的码是相当复杂的事，并且需要大量电路。因而这种设计不利于VLSI设备，在VLSI设备中，其它电路上的考虑，如功率和尺寸等，会限制优选设计中电路的数量。
利用其性能接近于思格鲍克码的实用网格码，在对编码数据解码的维特比算法中给出了并行分支。结果，在维特比解码器本身中选择正确的并行路径会需要复杂的电路。在需要VLSI设备时，所需的附加电路再度引起电路限制问题。
因而，本发明的一个目的在于提供一种用于网格码化数据解码的新颖且改进的方法及装置。
本发明另一个目的在于提供一种用于实用网格码的具有最少电路的网格解码器。
本发明的再一个目的是提供一种用于在网格解码器(trellisdecoder)中解决在接收到的数据中由信道损伤引起某些相位模糊问题的新颖且改进的方法和电路。
本发明是一种用于在M相调制方法中传送的网格码化数据的解码的新颖和改进的方法及装置。在本发明的解码器中，可用一个维特比解码器及辅助电路来消除与在较高量级M相调制方法中由某些网格码编码的数据的解码有关的并行分支问题。
根据本发明，网格解码器设计成用于将诸如8-PSK和16-PSK之类M相调制方法的网格码化数据解码。在用于8-PSK调制的编码器中，两个输入数据比特之一(16-PSK调制的三个输入数据比特之一)作差分编码，然后经过卷积编码，产生两个编码符号。另一输入数据比特(对于16-PSK调制，为其它两个数据比特)未作纠错编码。该未编码比特(对于16-PSK调制，为两个未编码比特)和该两个编码比特分别形成一三比特相点数值的(对于16-PSK调制，是一4位数据)最高有效比特(或者用于16-PSK调制的比特)和最低有效比特。该相点数值对应于用于传输的8个不同载波相位(对于16-PSK调制，是16个不同的载波相位)之一。
在网格解码器中，接收到的信号被转换成相应的分支度量值，提供给一维特比解码器。维特比解码器依据分支度量估算出差分编码的输入数据位。差分编码输入数据位的估算值经过差分编码，给出原始输入数据比特的估算值。
此外，在网格解码器中，接收到的信号被判定落入信号空间的8个扇形区间(对于16-PSK调制，为16个扇形区间)之一中。该接收到的信号所落入的扇形区间用于为该信号指定一个扇形区间限值。该扇形区间值提供给一个网格输出变换器(trellis outputmapper)。维特比解码器的输出被一个卷积编码器重新编码，以便输出两个比特，这两个比特也被提供给该网格输出变换器。网格输出变换器用到该重编码的估算值，以便重建原始传送信号中对应于未编码输入数据比特的最高有效比特(对于16-PSK调制，为两个最高有效比特)。经过纠正的未编码的输入数据比特从网格输出变换器输出，从而给出一个两(三)比特输出，它们是原始输入数据比特的估算值。
本发明还结合了一种技术，用于将维特比解码器产生错误数据的相位上的数据解码。在这一应用中，利用高归一化速率的检测来将分支度量和扇形区间值转移至一个相邻扇形区间，该扇形区间对应于维特比解码器能恢复数据的一个相位。
参照附图阅读下文中的详细说明，本发明的特征、目标和优点将会变得更加明显，附图中，类似的标号标志相应的对象。
图1是用于8-PSK和16-PSK调制的一个网格编码器例示实施例的方框图；
图2是显示8-PSK调制的信号空间的图；
图3是显示维特比解码器中可能的状态变换的蝶形图；
图4是卷积编码器的图形表示，用于解释与图3有关的数据内容假设；
图5是本发明用于8-PSK和16-PSK格码化数据的解码器例示实施例的方框图；
图6是显示16-PSK调制的信号空间的图；
图7是分支度量相移电路一个例示实施例的方框图；
图8在a和b中给出了分支度量旋转的图形表示。
与维特比解码器所结合的数据卷积编码是一种众所周知的技术，用于提供数据的纠错编码/解码。前文提到，尽管格码化只对输入数据的最低有效比特进行一次编码操作，但是，解码器能够对所有比特进行纠错。因而，格码化比只对输入数据作卷积编码进了一步，因为它在实现对所有数据比特作错误纠正时无需将所有比特都编码。
虽然本发明是针对网格解码器的，但必须了解格码化数据及其M相调制的特性。在这方面，图1以方框图形式示出了一个例示的格码化调制(TCM)编码器10，它是为不具备相位基准的8-PSK调制而构造的。编码器10接收两比特输入数据(α,β)，并产生对应的比特相点值(a、b、c)。
相点值从编码器10输出到一个8-PSK相位变换器(phasemapper)或调制解调器12，其中，载波信号的相位依照图2的数据扇形区间变换方法进行移位。调制解调器12的输出是相移载波信号φ，这里：
φ=Acos(2πfct+θ) (1)
其中，A是信号振幅(通常为常数)
fc是载波频率
θ是对应于扇形区间值的相位偏移，而这里：
θ=(a·180°)+(b·90°)+((b-c)2·45°) (2)
利用本技术领域中众所周知的相移技术，可以将调制解调器12构造成一个常规的相移键控(PSK)数字传输调制解调器。例如，调制解调器12通常构造成依照方程(1)的形式传输载波信号。采用熟知的三角学方程：
cos(x+y)=(cosx·cosy)-(sinx·siny) (3)
利用对应于图2的I和Q构象，可以用一QPSK调制解调结构来表示载波相移，其中：
I=Acosθ (4)
Q=A(-sinθ) (5)
在第一混合器中，I分量直接与载波(cos2 fct)混合，而Q分量在第二混合器中与-90°相移的载波(sin2 πfct)混合。各信号混合的结果在加法器中相加，产生信号φ；这里：
φ=Acos(2πfct+θ)
=A((cosθ·cos2πfct)-(sinθ·sin2πfct)) (6)
或φ=Acos(2πfct+θ)
=A((I·cos2πfct)+(Q·sin2πfct)) (7)
调制解调器12也可以构造成包括将基带信号转换成RF频率的电路、RF发送电路和本技术领域中熟知的无线系统。
例示形式的编码器10由相位模糊分辨编码电路14、差分编码器16和卷积编码器18组成。编码器10最好是VLSI结构，其各部件是常规设计的。每次向编码器10输入两比特数据(α,β),α比特输入至电路14,β比特输入至差分编码器16。
在每一个两比特数据输入(α,β)中，β比特输入到差分编码器16中，被差分编码。对β比特作差分编码的技术以及差分编码器的电路设计是本技术领域内众所周知的。对应于β输入比特的各个差分编码比特或符号δ从差分编码器16输出作为卷积编码器18的一个输入。
在本例示实施例中，卷积编码器18是速率1/2,K=7的卷积编码器，将每一输入比特δ卷积编码，从而给出两个对应的输出比特或符号(b、c)。对δ比特作卷积编码的技术与卷积编码器的电路设计都是本技术领域众所周知的。如图4所示，卷积编码器18由一个7比特移位寄存器和一对加法器组成，从而产生比特(b,c)。编码器10输出的比特(b,c)作为输入提供给调制解调器12。如图2所示，作为输入提供给调制解调器12的比特(b,c)成为相点值的最低有效比特，用于相移载波的传送。
在采用格码化调制的通讯系统中，必须以某种方式将数据编码，该方式在克服由传送信道引起的相位模糊的同时还允许对数据解码。相位模糊分辨编码电路14用在编码过程中，允许在解码器中分辨90°、180°和270°的相位模糊。对于分辨这些相位模糊的方法在编码器和解码器上的应用作的进一步讨论可在一个同时进行的专利申请中找到，该专利申请为“用于分辨格码化调制数据中相位模糊性的方法及装置”，申请号为695,397,1991年5月3日提交，转让给了本发明的受让人。
通过监视维特比解码器状态度量增长速率，即归一化速率，并给出一个分支度量的位移及扇形区间值的位移，在解码器中将45°、135°、225°和315°的相位模糊分辨出来。这些特定的相位模糊分辨的进一步细节在后文中给出。
如图1所示，即时比特对(α,β)的α比特与编码器18输出的比特对(b,c)的最高有效位b比特一起输入到电路14。电路14执行一次在上述同步专利申请中说明的多路传输差分编码操作。电路14的输出比特a作为相点值的最高有效比特，输入调制解调器12。调制解调器12将数据比特a、b和c按顺序连接，比特a、c分别作为一个三比特相点值的最高和最低有效比特。调制解调器12给出下文讨论的相移载波信号φ。
如前所述，图2示出了格码化数据作8-PSK调制的信号空间。8-PSK调制中用到的信号正比于：
对于i=0,1,……,7而言，其信号空间由8个扇形区间Zi限定，因而，信号Si落入扇形区间Zi的起始段。图2中，扇形区间Zi经过标号，由各扇形区间中对应的下面划线的数字指示。应该理解的是，对于扇形区间号码，可以用到各种标号方法，这儿提供的一种仅作演示之用。
在扇形区间Zi中任何点的相位可以由下列关系表示：
i=0,1,……,7。
在8-PSK调制方案中，根据图2和表Ⅰ中所示的例示变换方法，信号Si对应的扇形区间Zi由一个代表该扇形区间的三比特二进制扇形区间值(A,B,C)以二进制形式表示。换句话说，区间值的最高有效比特A比特确定半平面，而比特(B,C)确定该半平面中的区间。
至于信号传送，比特(a,b,c)如等式(2)中设定的那样表示一个用于载波相位调制的相点值。在传送方法中，对于相位值变换最好采用一个修正的格雷码。例如，相点值(a,b,c)111对应于所传送的载波中270°的相移θ。
在没有信道干扰时：传送的相移θ与接收到的相移θ相同。但是，通常信道干扰给接收到的信号带来一个相移。这样，由于信道干扰，接收到的信号的相移不同于发送信号的相移。为了调节这些相移，采用了扇形区间变换方案。在解码器中，其相位落入图2变换方案的一个扇形区间中的接收信号被赋予一个对应的扇形区间值。在上例中，相移在270°-315°之间的接收信号落入6号扇形区间(Z6)，对应于三比特二进制扇形区间值111。表Ⅰ给了出扇形区间号与扇形区间值的相关性。
表Ⅰ
| 扇形区间号 | 扇形区间值 |
| 0 | 000 |
| 1 | 001 |
| 2 | 010 |
| 3 | 011 |
| 4 | 100 |
| 5 | 101 |
| 6 | 110 |
| 7 | 111 |
应该理解的是，各区间值对应于图2的IQ平面的一个扇形区间或楔形区。扇形区间值不同于传统的“判定域”，了解这点很关键。判定域通常以发送相点为中心，而在这里的讨论中，扇形区间是从该相点起立即朝反时针方向的。通常与PSK调制解调器关联的判定域与这里的讨论无关。
在没有确定的相位基准情况下，将TCM与M相PSK调制一起使用的通讯系统中，接收器(解码器)相位可以不同于发送器(编码器)相位，即，如上述所述，发送数据相对于接收数据有一相移。在8-PSK调制情况下，接收器会与发送器相差0°、45°、90°、135°、180°、225°、270°或315°。
45°、135°、225°和315°的相移是由维特比或卷积解码器在接收机处检测的，因为，在这些情况中，没有噪声的通道有效误差率是50％。用于检测这些特定相移的技术是监测状态度量(statemetrics)的增长，即监测状态度量的归一化率是否异常高，根据检测到这种相位条件，通过在信号空间简单地向前步进π/4从而改变分支度量(branch metrics)和扇形区间值来作校正。本发明提供一种分支度量的仪器和扇形区间值旋转技术以克服这种相位模糊。
不能由维特比解码器检测的90°、180°和270°相移也必须校正。在上述同时作出的申请中提供了关于对这些在解码器的相位模糊的一种解决方法的详细情况。
如前所述，网格编码(trellis coding)中的功率处于即使对输入数据的最低有效比特外的任何比特没有执行明显的编码操作，解码器仍能对所有比特提供误差校正。为了支持网格编码的这个特性，提供给解码器的接收信号信息被用于确定信号距8-PSK调制的8个可能的接收相位(对于16-PSK是16个可能接收相位)的每个有多远。解码器在判定过程(decision making process)中利用这个距离信息对数据中的所有比特作出一个判定。
在考虑网格解码器前，简要讨论非网格解码器的特性有助于理解本发明。K=7的维特比解码器的基本概念是：它是一种装置，这种装置假设编码器可能有的64种状态的每一种并确定编码器从这些状态中的每一个转换至下一组64个可能的编码器状态的概率，从而给出什么被接收。该概率用叫做度量的数值来表示，它与概率的对数的负值成比例，因而度量相加相当于概率乘积的负值。这样，较小的度量相应于较高的概率事件。有两种类型的度量：状态度量，有时称为路径度量(path metrics)；和分支度量。状态度量表示被接收的一组符号导向与其相联系的状态的概率。分支度量表示从一种状态转换到另一种状态的条件概率，这另一种状态是假定起始状态是确实校正的状态及给出的符号是实际被接收的符号时发生的。
有两种导致另外任一状态的可能状态，每一种相应于在卷积编码器移位寄存器的最右比特中具有0或1。解码器通过相加-比较-选择操作确定哪一个是最可能的状态，在该操作中，每个转换的分支度量加至每个可能的原始状态的路径度量。图3是说明向64个可能状态的二个状态的可能转换的蝶形图，描述整个解码器的工作需要用32个蝶形图。
蝶形图通常用于讨论解调器状态网格(state trellis)的一小部分的情况，因它们把使用相同数值作其计算的状态对聚在一起。在图3中，值X实际上是5比特值，这里X=[X0,X1,X2,X3,X4]。
对于一个给定的考虑状态，值X相应于那些比特被假定作为一个编码器的中间5比特内容(图4)。在使用的术语中，位于值X前的1或0分别相当于编码器最左比特的1或0。相似地，在值X后面的1或0分别相应于编码器最右比特的1或0。在解码器中，相加-比较-选择电路贮存状态X0和X1的状态度量，且根据正接收一个新的符号对S0和S1则对于四个转换的每一个计算分支度量。分支度量仅取决于接收的符号对(S0,S1)和假设的符号对(i,j)或(1-I,1-j)的值，且是两者间距离的度量。如果编码器从X0转换至0X或从X1转换至1X，该值(i,j)产生。例如，对于从X0转换至0X,编码器的内容将相当于[0,X0,X1,X2,X3,X4,0]。如果编码器从X0转换至1X或从X1转换至0X，则值(1-i,1-j)产生。因为图4编码器的两端耦合到两个加法器，从X0向0X的转换产生的(i,j)与从X1转换至1X的相同。
相加-比较-选择电路对导至给定状态的二个转换的每一个，把分支度量加至状态度量，并判定最可能的路径来自产生较小和的转换。该较小的和然后变成对于指定状态的新的状态度量。一个一比特量值被贮存指示两个转换的哪一个被选择。判定的比特实质上是被选作获胜者的蝶形的左边的X0或X1中的1或0。称做路径存贮器的后续电路贮存这些判定并提供在具有校正路径和回扫，(trace back)在先的最大似然状态，经判定起动的能力，以对以前若干制约长度，在每个新输入比特时间上再造最好判定的经历(history)。因为这些判定比特表示假设已经通过编码器的最可能的比特组，它们是能被解码器输出的最佳数据。在确定经历中的更后面，踪迹以最大似然成为被选择的路径与修正路径合并。在维特比解码器的本装置的典型实施例中，使用98和126符号时间之间的回扫。
基于标准的K=7代码的恩格鲍克型网格解码器以相似的方式工作，在用于8-PSK调制的2/3速率的网格解码器中，例如，对每个考虑中的编码器转换，可以假定两个不同的输出。对于从X0向0X的转换，根据不编码的比特的值，编码器可能有输出0ij或1ij。这样，相加-比较-选择电路必须作四个导致每个状态的计算，且它们必须解决一个四路比较。
判定过程由于取得下面事实的优点而被简化，即，任意两个在相同状态中产生的路径之间的选择仅根据0ij和1ij的分支量度，且这一选择在关于状态X0或X1是不是最可能的起始状态的判定之前作出。这一事实是很重要的，因为它意味着同样的相加-比较-选择电路像用于标准码一样能用于网格解码器，只要分支0ij和1ij之间的选择先于相加-比较-选择操作之前进行。当在非网格的情形，分支量度取决于被接收信号和被假设信号间的欧几里德距离。
设想判定过程的最简单方式是，当相加-比较-选择电路以网格方式作出它的判定时，它作出二比特判定。相应于至编码器的最早的输入比特的第一判定比特，以与非网格模式中完全相同方式产生和被使用。但是与至编码器的比特α输入相应的第二判定比特是0ij和1ij之间，或0(1-i)(1-j)和1(1-i)(1-j)之间获胜者中的0或1。第二判定比特也可能被贮存在与第一判定比特配合的路径存贮器中，但不用于回扫。回扫使用第一判定比特，但当回扫被完成且一个判定比特被选作输出，则相应的第二判定比特也将被输出。16PSK的速率3/4解码器除了需要八路相加-比较-选择电路外，可以以实际上相同的方式来描述。而且，路径存贮器除了用于回扫的比特外还必须处理两个判定比特。
在刚才描述的网格解码器的装置中，与非网格的情况比较，路径存贮器对8-PSK需双倍容量，对16-PSK需三倍容量。本发明利用一维特比算法的第二简化，它仅需把小部分贮存器加至路径存贮器。在这个简化中，关于第二判定比特的判定仅在回链完成后进行。
在本发明的解码器装置中，如上面参照图2所讨论的，当符号输入到解码器时，输入也是一个扇形区间值。该扇形区间值被贮存在解码器内直到关于最初进入编码器移位寄存器的比特δ的判定作出。比特δ的估算值被再编码以产生比特(b,c)的最可能的估算值。给定这两个比特，仅有两种已被发送的可能相位。对16-PSK的情况，有四种可能相位。以欧几里德距离最接近实际接收的扇形区间的相位被确定为最可能相位。这样，一个三比特数值(a,b,c)的最高有效比特(a)的估算值产生，从而完成(α,β)估算的判定输出。
图5说明构成不提供相位参考的用于8-PSK信号解调的本发明的调制解调器30和TCM解码器32的典型实施例。调制解调器30接收相移载波信号
，它以相移方式在载波中包含信息。但是，能在被传输信号φ中引起一个相移的通道条件可能产生。被接收的信号
可以下式表示：
式中：ψ是由传输通道引起的相移。调制解调器30把接收的信号φ转换成量化的I和Q分量，这里：
I和Q分量提供给解调器32，在那里被转换成三比特扇形区间值(A,B,C)。本领域熟知的调制解调电路和技术可以被用于把被接收信号的相位转换成I和Q分量。如本领域所熟知的，调制解调器30可以进一步包括一个天线系统，RF电路和把被接收信号转换成基带所必须的频率下移电路。
调制解调器30提供I和Q分量的输出至用于解码和误差校正和解码器32。解码器32包括，反正切查找表(arctangent look uptable)34，分支度量查找表36；扇形区间值查找表38；维特比解码器40；归一化率检测电路42；差分解码器(differentialdecoder)44；卷积编码器46；延迟电路48；扇形区间旋转逻辑50；网格判定电路(trellis decision circuit)或输出变换器52和相位模糊分辨率编码器电路(phase ambiguity resolution encodercircuit)54。
在一个典型装置中的维特比解码器40包括：含有分支度量旋转逻辑的输入处理器部分56；状态度量计算部分58和判定回链计算部分60。在一个同样可用的结构中，维特比解码器40可以是市售的许多装置之一。除查找表34、36和38以及归一化率检测电路42外，解码器32最好是带有常规设计部件的单个芯片VLSI结构。查找表34、36和38以及电路42也可以是常规设计成提供在一个具有解码器32其它部件的单个VLSI芯片上。但是，最好这些部件分别提供，以对最终用户有较大的设计灵活性。应当理解：卷积编码器46可以集成在维特比解码器40中。
I和Q分量被提供给反正切查找表34，它典型的是采用只读存贮器(ROM)，该存贮器贮存与寻址该贮存器的I和Q值相应的θ值和幅值R。
每个来自查找表34的
输出值提供给分支度量查找表36和扇形区间值查找表38，它们典型的也以ROM形式构成。与每个
值相应的R值也提供给查找表36。查找表36和38分别贮存分支度量和与每个寻址贮存器的
值相应的三比特扇形区间值。参见图2，对于被接收的、落在一个特定扇形区间中的
值，相应的扇形区间数由查找表38输出至延迟电路46。相似地，对于一个与分支度量相对应的被接收的
值，由查找表36输出至维特比解码器40的输入处理器部分56。接收的
值和相应的分支度量之间的关系的典型说明在后述的表Ⅱ中提供。在一个为使用者提供较大灵活性的本发明的较佳设备中，使用一个外部分支度量查找表，查找表36，分支度量在维特比解码器40外部加以确定。但是，应当理解，在维特比解码器40的另一个设备中，分支度量可以使用一个内部分支度量查找表在维特比解码器40内部确定。在内部分支度量产生的情形中，仅
值，及可能幅值R，需要提供给它。
表Ⅱ以一种典型方式说明，对于8 PSK网格码，如何量化和分配分支度量的一种选择。如下面要讨论的，表Ⅱ也可以对于16PSK网格码用于建立分支度量。另一种分支度量分配选择是可能的，且取决于通道统计量能够获得性能改进。假设被接收的信号已经被调制解调器量化，且具有幅值R和相位θ。四个三比特分支度量(R00,R01,R11和R10)按照下述规则被分配：
规则Ⅰ：如果R＜阈值，则清除符号，
即，R00=R01=R11=R10=0
规则Ⅱ：对于8-PSK，确定新相位ψ=θ mod 180且使用
表Ⅱ。
为了执行规则Ⅰ，用查找表36提供上述逻辑，它把R值与阈值作比较。在表Ⅱ中，为了说明方便，分支度量值由十进制数表示。 表Ⅰ
表Ⅰ(续)
表Ⅰ(续)
表Ⅰ(续)
| I | φ | R00 | R01 | R11 | R10 | |
| 起 | 止 | |||||
| 012345678910111213141516171819202122232425262728293031 | 0.01.42.84.25.67.08.49.811.312.714.115.516.918.319.721.122.523.925.326.728.129.530.932.333.835.236.638.039.440.842.243.6 | 1.42.84.25.67.08.49.811.312.714.115.516.918.319.721.122.523.925.326.728.129.530.932.333.835.236.638.039.440.842.243.645.0 | 00000000000000000011112222333344 | 44333322221111000000000000000000 | 77777766665555444444444444444444 | 44444444444444444455556666777777 |
| I | φ | R00 | R01 | R11 | R10 | |
| 起 | 止 | |||||
| 3233343536373839404142434445464748495051525354555657585960616263 | 45.046.447.849.250.652.053.454.856.357.759.160.561.963.364.766.167.568.970.371.773.174.575.977.378.880.281.683.084.485.887.288.6 | 46.447.849.250.652.053.454.856.357.759.160.561.963.364.766.167.568.970.371.773.174.575.977.378.880.281.683.084.485.887.288.690.0 | 44444444444444444455556666777777 | 00000000000000000011112222333344 | 44333322221111000000000000000000 | 77777766665555444444444444444444 |
| I | φ | R00 | R01 | R11 | R10 | |
| 起 | 止 | |||||
| 6465666768697071727374757677787980818283848586878889909192939495 | 90.091.492.894.295.697.098.499.8101.3102.7104.1105.5106.9108.3109.7111.1112.5113.9115.3116.7118.1119.5120.9122.3123.8125.2126.6128.0129.4130.8132.2133.6 | 91.492.894.295.697.098.499.8101.3102.7104.1105.5106.9108.3109.7111.1112.5113.9115.3116.7118.1119.5120.9122.3123.8125.2126.6128.0129.4130.8132.2133.6135.0 | 77777766665555444444444444444444 | 44444444444444444455556666777777 | 00000000000000000011112222333344 | 44333322221111000000000000000000 |
| I | φ | R00 | R01 | R11 | R10 | |
| 起 | 止 | |||||
| 96979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127 | 135.0136.4137.8139.2140.6142.0143.4144.8146.3147.7149.1150.5151.9153.3154.7156.1157.5158.9160.3161.7163.1164.5165.9167.3168.8170.2171.6173.0174.4175.8177.2178.6 | 136.4137.8139.2140.6142.0143.4144.8146.3147.7149.1150.5151.9153.3154.7156.1157.5158.9160.3161.7163.1164.5165.9167.3168.8170.2171.6173.0174.4175.8177.2178.6180.0 | 44333322221111000000000000000000 | 77777766665555444444444444444444 | 44444444444444444455556666777777 | 00000000000000000011112222333344 |
分支度量从查找表36输出并输入给维特比解码器40的输入处理器部分56。输入处理器部分56包括分支度量旋转逻辑，它的结构和功能下面进一步详细描述。输入处理器部分56采用具有输入采样定时和同步的传统设计。而且输入处理器部分56可提供内部的分支度量，以用于网格模式的维特比解码器外部其它电路中对各种速率数据进行解码。分支度量从输入处理器56输给状态度量计算部分58。
状态度量计算部分58是本技术中公知的一种标准的相加、比较和选择电路。这种电路的一个例子可在加利福尼亚州圣地亚哥的夸尔柯姆股份有限公司的维特比解码器部分NO.Q0256中找到。从状态度量计算部分58输出的值送给判定回链计算部分60。作为状态度量计算部分58所提供的输出也是一个指示状态度量增长的信号。这个信号被提供给规一化速率检测电路42。
维特比解码器技术中已知，在信道相移45°、135°、225°和315°条件下使用一般选择的分支度量会产生原始数据的错误估算。进而可知，单独的维特比解码器不可能检测由于信道相移的这些条件所引起的处于错误状态下的数据。于是归一化速率检测电路42用来检测一个指示信道相移为45°、135°、225°和315°的异常的高归一化速率。根据反常的状态度量的高增长速率的检测，归一化速率检测电路42提供一个相移信号给输入处理器部分56和扇区旋转逻辑50。为了校对这种状况，在输入处理器部分56中的分支度量旋转逻辑响应相移信号，以便提供一个相应于信号空间中的π/4相移的分支度量中的位移，即，对应于信号空间中的45°移相的分支度量。
而且如下面所讨论，扇区旋转逻辑利用该相移信号提供一个空间信号中的相应的π/4的相移给扇区值的比特(bits)(A,B,C)。扇区值中的π/4移相产生对应于0°、90°、180°和270°相移的扇区值。经过这些相移之一，维特比解码器40就能恢复数据。
状态度量计算部分58输出的值输给判定回链计算部分60，该部分也如本技术中公知的那样包含回链存贮器和关联的逻辑。回链存贮器最好由一个4×40×64比特的存贮器构成，该存贮器对于每次写操作完成4次读操作。存贮器的结构提供一个具有100％的存贮利用率的96的存贮深度。判定回链计算部分60的输出是对发送数据比特δ的最好估测，这一估测用参考字母
表示。
解码器40提供比特
的输出作为差分解码器44和卷积编码器46两者的输入。由于比特
在发送端的卷积编码之前被差分编码，所以在接收端，比特
的差分编码必须被解码以便恢复比特
。差分解码器必须差分解码输入比特
，以便提供估算原有被编码的比特β的输出比特
。
来自解码器40的输出比特
输给卷积编码器46，以便产生比特
(,
)它们校对被发送的相位点比特(b,c)的估算值。比特对(,
)的最高有效比特()从卷积编码器46输出给相位模糊分辨率解码器电路54。该比特对(,
)也提供给网格输出变换器52的输入端。为响应提供给扇区值查找表38的值
，给出一个作为扇区序号的3比特扇区值(A,B,C)。查找表38指定一个扇区值给对应于该扇区的所接收的相位值
，在这扇区中信号相位下降如图2和表1中所示。
从表找表38输出的扇区值(A,B,C)加到延迟电路48，以便在扇区值的传送中提供一个延迟。这种延迟对于提供查找表38的输出和维特比解码器40的输出之间的一致性是必要的，这是由于两者(两输出)根据同样的相位值输入而维特比解码器40需要计算时间。延迟电路48按照公知技术仅由一系列提供传送延迟的逻辑门构成。
被延迟的扇区值(A,B,C)用作扇区旋转逻辑50的输入。如上所述，来自归一化速率检测电路42的相移信号也加到扇区旋转逻辑50的输入端。扇区旋转逻辑50将扇区值旋转π/4以响应相移信号。例如，所选的扇区值(001)被旋转到(010)。扇区旋转逻辑50可用传统的卡诺图技术构成以便在正交情况和相移情况下提供与输入扇区值相对应的适当的输出扇区值。另一种扇区旋转逻辑可用一个ROM实现、在ROM中，按照正交情况所存贮的输出扇区值与输入扇区值相对应。而在响应相移信号时，从ROM输出的扇区值与相移扇区值相对应。
从扇区旋转逻辑50输出的扇区值和来自卷积编码器46的再编码比特(,
)一起加给网格输出变换器52。该网格输出变换器52为响应扇区值比特(A,B,C)和被再编码的比特(,
)而提供一个输出比特，该输出比特符合对于原始发送的相位点即未被编码的比特a的最高有效比特位的校对后的估算。比特在网格输出变换器52中按照表Ⅲ来确定。 表Ⅲ
比特判定处理的例子如下。该例不存在引起分支度量或扇区旋转的相移，也没有需要其它相位模糊校正的特性。所接收的信号具有相位100°。使用图2和表Ⅲ，这个被接收的相位对应于分别为2和010的扇区号和扇区值。如果再编码比特
提供的比特(,
)为(0,1)，那末两个可能接收的相位点对应于001和101。由于所接收的相位100°所位于的扇区与相位点101相比更接近于相位点001，所以比特被确定为0。这样，从网格输出变换器52来的输出是具有0值的比特。
网格输出变换器52可用传统的卡诺图技术构成，以提供适当的输出比特。另一种法办是，网格输出变换器52可用ROM实现，其中所存贮的输出比特对应于输入扇区值(A,B,C)和再编码比特(,
)。
来自网格输出变换器52的输出值和来自卷积编码器46的再编码比特一起加给相位模糊分辨率解码器电路54，相位模糊分辨率解码器电路54按照如上所述待批申请对相移90°、180°和270°执行多重差分编码操作。于是相位模糊分辨率解码器电路54为响应输出比特和再编码比特而提供一个对发送数据比特α进行最佳估算的比特，用参考字母
表示这一估算。差分解码器44提供给差分解码比特
作为输出比特
，以完成解码器32的输出。
本发明同样可用于16-PSK调制。16-PSK调制的情况下，图1也表明这种调制方案的编码器的组成。该方案的执行中，三比特数据输入加给编码器10。编码器10接收该三比特输入数据(η,ε,ρ)，并产生一个相应的4比特相位点值(w,x,y,z)。
相位点值从编码器10输出给一个16-PSK的相位点变换器或调制解调器12，在这里，载波信号的相位按照图5的数据扇区变换方案移相。调制解调器12的输出是被移相的载频信号(φ)，按照等式1确定，这里θ=(W·180°)+((W-X)2·90°)+(Y·45°)+((Y-Z)2·22.5°)(12)
除了用等式12描述变换的差别外，越过等式12，调制解调器12以相同的方式运行。每次输入编码器10的数据为3比特，即比特(η,ε,ρ)，用比特(η,ε)输入给相位模糊分辨率编码器电路14，而比特ρ输入给差分编码器16。作为差分编码器输入的比特ρ被差分地编码。对应于输入比特ρ的每个差分编码比特或符号ζ从差分编码器16输出作为卷积编码器18的输入。
仍在典型实施例中的卷积编码器18是一个速率为1/2,K=7的卷积编码器，它对每一输入比特ζ卷积编码以便提供两个相应的输出比特或符号(Y,Z)。从编码器10输出的比特(Y,Z)作为输入被提供给调制解调器12。输入给调制解调器12的比特(Y,Z)变成相位点值的最高有效比特，如图5所示，用于发送带有相移的载波。
相位模糊编码器电路14再一次用于编码过程中，以便允许相位模糊45°、90°、135°、180°、225°、270°和315°在解码器中被分解。而且，在编码器和解码器上实现分辨这些相位模糊的方法的详细讨论可在上述待批申请中找到。在解调器上相位模糊22.5°、67.5°、112.5°、157.5°、202.5°、247.5°、292.5°和337.5°通过监测维特比解码器40状态度量增长速率和结合扇区值中的移位提供一个分支度量移位来进行辨别。这些特定相位模糊分辨的进一步详细介绍在下面描述。
如图1所示，当前比特组(η,ε,ρ)的比特(η,ε)与由编码器18输出的比特对(Y,Z)的最高有效比特Y一起输入给电路14。电路14如上述待批申请中所述再一次执行多重差分编码操作，以便提供两个相应的比特(W,X)。来自(W,X)电路14的输出比特分别作为相位点值的最高有效比特和次高有效比特输入给调制解调器12。调制解调器12以比特W和Z分别作为4比特相位点值的最高有效比特和最低有效比特的顺序组合数据比特(W,X,Y,Z)。调制解调器别如12上所述提供移相载波信号(φ)。
在图6中，提供了一种表示16-PSK调制的信号空间。信号空间用对应的扇区是0-15划分为16个扇区。与每个扇区相联的是4比特相位点(发送)或扇区值(接收)。按照8-PSK调制方案的情况，在16-PSK调制中，按照图6和表Ⅳ中所示典型的变换方案，信号所对应的每个扇区用表该扇区的4比特扇区值(W,X,Y,Z)以二进制形式表示。表Ⅳ给出扇区号和扇区值之间的校正。表Ⅳ
再回到图4，这里描述的调制解调器和解码器也用于16-PSK解调的构成。调制解调器30再一次将所接收的信号φ变换为量化的I和Q分量，从这里提供给正切查找表34。正切查找表34再贮存与寻址存贮器的I和Q值相对应的值
和幅值R。从查找表34输出的每个值
加给分支度量查找表36扇区值查找表38。与每个值
相对应的值R也加给查找表36。查找表36和38各自存贮对应于每个值
的分支度量和4比特扇区值，值
用于寻址存贮器。参照图5，对于接收到的落入特定扇区中的值
，相对应的扇区号从查找表38输出加给延迟电路46。同样，对于接收到的对应于分支度量的值
从查找表36输出加给维特比解码器40的输入处理器部分56。在上面列出的表Ⅱ中典型地说明了所接收到的值
和相应的分支度量之间的关系。在上面用16-PSK调制的表Ⅱ中，规则Ⅱ用下面的规则来代替：规则Ⅲ，对于16-PSK，定义一个新相位φ=2θ，模数为180，并使用表Ⅱ。
| 扇区编号 | 扇区值 |
| 0 | 0000 |
| 1 | 0001 |
| 2 | 0010 |
| 3 | 0011 |
| 4 | 0100 |
| 5 | 0101 |
| 6 | 0110 |
| 7 | 0111 |
| 8 | 1000 |
| 9 | 1001 |
| 10 | 1010 |
| 11 | 1011 |
| 12 | 1100 |
| 13 | 1101 |
| 14 | 1110 |
| 15 | 1111 |
应当再一次看到，另一维特比解码器40的实施中，仅
值需提供给具有应用内部分支度量查找表所确定的分支度量的维特比解码器40。
按照已知的维特比解码器，在16-PSK信道相移为22.5°、67.5°、112.5°、157.5°、202.5°、247.5°、292.5°和337.5°的条件下使用正交选择的分支度量将产生对原始数据的错误估算。而且正如所知，单个维特比解码器不能检测处于由信道相移而引起的错误中的数据。于是，归一化速率检测电路42用来检测异常高的归一化速率以表明16-PSK调制下的信道相移为22.5°、67.5°、112.5°、157.5°、202.5°、247.5°、292.5°和337.5°。根据检测的异常高的状态度量的增长速率，归一化速率检测电路42提供一个相移信号给输入处理器部分56和扇区旋转逻辑50。为了校正这种状况，在输入处理器部分56中的分支度量旋转逻辑响应相移信号，以便提供对应于信号空间中的π/8移相的分支度量中的移位，即分支度量与信号空间中的22.5°度相移相符。
且如下面所讨论的，扇区旋转逻辑50使用该相移信号以提供一个信号空间中的相应的π/8的移相用于扇区值比特(W,X,Y,Z)。经过这样一个相移能使维特比解码器40恢复数据。
按照上面的讨论，来自判定回链计算部分60的输出是对被发送数据比特ζ的最佳估算，这一估算用参考字母
表示。解码器40提供一个输出比特
作为差分解码器44和卷积编码器46两者的输入。差分解码器对输入比特的比特
进行差分解码以便提供对被原始编码比特ρ估算的输出比特
。
从解码器40来的比特
输出作为卷积编码46的输入以产生对发送相位点比特(Y,Z)的估算校正过的比特(
)。比特对(
的最高有效比特(
)从卷积编码器46输出加给相位模糊分辨率解码器电路54。比特对(
)也提供给网格输出变换器52。
为了响应给扇区值查找表38的值，提供一个3比特扇区值(W,X,Y,Z)。查找表38分配一个扇区值给对应于该扇区的所接收的相位值，所接收的信号落入如图6和表Ⅳ所示的该扇区内。
由查找表38输出的扇区值(W,X,Y,Z)被提供给延迟电路48以便对扇区值的传送提供一个延迟，其理由如上所述。被延迟的扇区值(W,X,Y,Z)被提供作为扇区旋转逻辑50的一个输入，如前面所述，来自归一化速率检测电路42的相移信号也作为输入加给扇区旋转逻辑50。扇区旋转逻辑50响应相移信号将扇区值旋转π/8。例如，一个选定的扇区值(0001)将旋转到(0010)。扇区旋转逻辑50仍可使用传统的卡诺图技术构成以提供在正交和相移情况中或在一种存贮器形式中的输入扇区值相对应的适当的输出扇区值。
来自扇区旋转逻辑50的输出扇区值与来自卷积编码器46的再编码比特(
)一起加给网格输出变换器52。网格输出变换器52为响应扇区值比特(W,X,Y,Z)和再编码比特(
)，而提供对应于对被原始发送未被编码的相位点比特(W,X)的校正估算的输出比特(
)。该比特(
)按照表Ⅴ在网格输出变换器52中确定。
表Ⅴ
对于比特(
)的判定处理举例如下。该例也没有产生分支度量或扇区旋转的相移，也没有需其它相位模糊校正的性质。所接收的信号具有相位175°。使用图5和表Ⅴ，该接收相位对应于分别为7和0111扇区号和扇区值。如果再编码比特
提供比特(
为(0,0)那末4个可能接收的相位点对应于0000,0100,1100和1000。因为所接收的相位175°位于更靠近相位点1100的扇区中，所以比特(
)确定为(1,1)。因此，从网格输出变换器52的输出使比特(
)为(1,1)。
网格输出变换器52也可用传统的卡诺图技术构成，以提供适当的输出比特(
)。另一种办法，网格输出变换器52也可用存贮器形式实现，在这样的存贮器中，所存贮的输出比特(
)对应于输入扇区值(W,X,Y,Z)和再编码位(
)。
从网格输出变换器52来的输出比特值(
)与来自卷积编码器46的再编码比特
一起加给相位模糊分辨率解码器电路54。相位模糊分辨率解码器电路54，按照上述待批专利中所述，对相移45°、90°、135°、180°、225°、270°和315°进行多重差分编码操作。于是，相位模糊分辨率解码器电路54，为响应输出比特(
)和再编码比特
而提供对发送数据比特(η,α)最佳估算的一比特对，该估算用参考字母(
)表示。差分解码器44提供差分解码比特
作为输出比特
，构成解码器32的输出。
按照先前所述，在8-PSK调制情况下，信道相移45°、135°、225°和315°由归一化速率检测电路42检测到的异常高的归一化速率来表明。类似地，在16-PSK调制情况下，用来表示信道相移为22.5°、67.5°、112.5°、157.5°、202.5°、247.5°、292.5°、337.5°。归一化速率检测电路42当检测到这种状况时向维特比解码器的输入处理器部分56和扇区旋转逻辑50提供相移信号。扇区旋转逻辑50按照上面的讨论改变扇区值。输入处理器部分56包含分支度量旋转逻辑，它响应相移信号，因而改变分支度量以便与邻扇区的分支度量相对应。移位的分支度量对8-PSK调制对应于来自实际接收信号的在45°相移上所接收到的信号，而对16-PSK调制则对应于22.5°上的相应信号。
图7以方框表示在输入处理器部分中的分支度量相移电路的典型实施例。应该理解，这样的电路可以各种外部形式接至输入处理器部分56或接至维特比解码器40来实现。例如，位于查找表36之前或之后的逻辑可以实现以便提供分支度量的必要的移位来响应相移信号。图8是表示分支度量旋转的图形，当结合表Ⅵ时下面进一步解释分支度量旋转的处理过程。
参看图8，对于每个接收信号，相应于所接收的4个最接近相位点的信号的相位距离，指定分支度量。在图8中，至最近顺时针相位点的距离指定分支度量m(a,b)，这里a和b分别对应于那相位点的两个最低有效比特。至最近反时针相位点的距离指定分支度量m(c,d)，这里c和d分别对应于那相位点的两个最低比特。至下一个最近顺时针相位点的距离指定分支度量m(
c,
d)这里
c和
d分别对应于那相位点的两个最低有效比特。至下一个最近反时针扇区值的距离指定分支度量m(
a,
b)，这里
a和
b分别对应于那相位点的两最低比特。字母上的(ˉˉ)对应于表示比特值的补数。
应用图2，这是一个上述8-PSK调制的分支度量分配(指定)方案，所接收的信号具有相位120°以便落入扇区号2内。由于这一信号顺时针最近相位点对应于011，所以分支度量m(a,b)标为分支度量m(1,1)。反时针最近相位点是相位点010，这样分支度量m(c,d)被标为分支度量m(1,0)。下一个顺时针最近相位点对应于001，具有被标为分支度量m(0,1)的分子度量m(
c,
d)。下一个反时针最近相位点是100，则分支度量m(
a,
b)被标为分支度量(0,0)。根据表Ⅱ，应知道分支度量m(0,0)、m(0,1)、m(1,1)和m(1,0)分别对应于标记R00、R01、R11和R10。
根据对产生相移信号的信道相移的测量，使分支度量旋转到邻近扇区的分子度量。表Ⅵ表明这种情况的输出分支度量中的变化。
表Ⅵ
| 相移前 | 相移后 | ||
| 分支度量 | 扇区编号 | 分支度量 | 扇区编号 |
| m( c, d) | i | m(a,b) | i+1 |
| m(a,b) | i | m(c,d) | i+1 |
| m(c,d) | i | m( a, b) | i+1 |
| m( a, b) | i | m( c, d) | i+1 |
图8a和图8b表示旋转前后的分支度量。对应于选定m(
c,
d)的分支度量的值被改变旋转到对应于选定m(a,b)的分支度量的值上。这种变化了的值被输入到维特比解码器的状态度量计算部分，代替最初输入到维特比解码器的分支度量。相类似，其它每一个选定的分支度量的变化了的值也输入到状态分支计算部穑，这些变化对应于表Ⅵ中列出的那些。特别是，选定m(a,b)的分支度量的值被变化到对应于选定m(c,d)的分支度量值上；选定m(c,d)的分支度量值变为对应于选定m(
a,
b)的分支度量值；和选定m(
a,
b)的分支度量值变为对应于选定m(
c,
d)的分支度量值。
图7表示一种按照上述为响应相移信号能在分支度量中移位的电路方案。在图7中，每个3比特输入分支度量值(R00,R01,R11和R10分别加到3比特多路传输器70、72、74和76。在多路传输器70的另一输入端上加以分支度量值R01。类同，在多路传输器72的另一输入端上加以分支度量值R01，同时在多路传输器74的另一输入端上加以分支度量值R11。最后，分支度量值R10也被加给多路传输器76的另一输入端。多路传输器70、72、74和76的每一个也在选定的输入端上接收相移信号。多路传输器70、72、74和76通常分别提供一个加在其一输入端上的输入分支度量值R00、R01、R11和R10的输出。然而，为了响应相移信号，每一个多路传输器70、72、74和76提供加在其另一输入端上的值。
分支度量旋转的例子如下。在8-PSK调制中，45°的旋转将使其产生相移信号。正常的分支度量按照表Ⅱ加给维特比解码器，对于46°的信号情况如下：R00=4；R01=0；R11=4和R10=7。对于该例子中的信号：
m(
c,
d)=m(0,0)=4；m(a,b)=m(0,1)=R01=0；
m(c,d)=m(1,1)=R11=4；和m(
a,
b)=m(1,0)=R10=7。
在没有相移信号的情况下，每一个多路传输器70、72、74和76通常各自提供一输出：
和
。然而，在该例中为响应相移信号，分支度量被旋转，这样为m(
c,
d)所选定的值设为对应于m(a,b)的值；为m(a,b)所选定的值被设为对应于m(c,d)的值；为m(c,d)所选定的值被设为对应于m(
a,
b)的值；为m(
a,
b)所选定的值被设为对应于m(
c,
d)的值。因此，按照相移条件：
；和
。因此，多路复用传输70、72、74和76分别提供输出值；
和
。由表Ⅱ可见，这特定的输出对应于在90°上接收信号的分支度量，在这样度数的相移上维特比解码器能够对符号数据进行解码。
应当看到，这里出现的实施例目的在于举例，并且应用本发明的技术可很容易想出其它实施例。应当进一步看到，除了卷积码外，本发明还可应用于如透明字块码等码制。在这种类型的实施中，卷积编码器将用字块编码器代替，而维特比解码器将用字块解码器代替。还应当进一步看到，本发明同样可应用于正交幅值调制(QAM)和M相的PSK调制。
上述较佳实施例的描述能使本技术领域中的技术人员制造或使用本发明。对这些实施例作种种修改对于本领域中技术人员而言是极显而易见的，且这里限定的一般性原理不需要创造性劳动就可用于其它实施例。因此，本发明不局限于这里所示实施例，而是由这里所揭示的原理和新颖特征来限定本发明的保护范围。
Claims (8)
1．一种对网格编码数据解码的设备，其特征在于，它包含：
用于接收与接收信号的信号空间坐标相关的第一信息并提供输入以指示由所述接收信号表示的第一数据比特的估算的第一解码装置；
用于按预定编码格式接收和编码所述第一数据比特估算和用于提供输出相应编码数据的编码装置；
用于接收对应于信号空间一扇区的第二信息，并接收所述编码数据和用于从所述第二信息和所述编码数据确定由所述接收信号表示的至少一个附加数据比特的估算的网格输出变换装置，在该信号空间中所述接收信号与预定的信号空间扇区化格式一致。
2．如权利要求1所述设备，其特征在于，所述第一解码装置包含一个具有用于接收所述第一信息的输入端和耦连到所述编码装置的输出端的维特比解码器。
3．如权利要求2所述设备，其特征在于，所述第一信息包含对应于所述接收信号相位的分支度量数据。
4．如权利要求2所述设备，其特征在于，所述第一信息包含表示所述接收信号相位的接收信号相位值，所述解码装置进一步包含分支度量存贮装置，它存贮对应于所述信号空间中的预定相位值的分支度量数据并用于接收所述信号相位值和由此响应提供给所述维特比解码器的相应分支度量数据。
5．如权利要求2所述设备，其特征在于，所述编码装置包含具有连接到所述维特比解码器输出端的输入端和连接到所述网格输出变换装置的输出端的卷积编码器。
6．如权利要求1所述设备，其特征在于，所述第一解码装置进一步提供一个归一化信号，当它超过一预定值时，它就指示所述接收信号的一预定相位，所述解码器进一步包含旋转装置，该装置用于接收所述归一化信号，当所述归一化信号超过一预定值时产生移位信号，并用于修改与所述接收信号的信号空间坐标中的预定的移位相对应的所述第一信息。
7．一种对网格编码数据解码的方法，其特征在于包含下述步骤：
接收与所接收的网格编码数据信号的信号空间坐标相关的第一信息；
响应所述第一信息产生一个对由所述网格编码数据信号表示的第一数据比特的估算；
按预定编码格式对所述第一数据比特的估算进行编码以便提供相应的编码数据；
接收对应于信号空间的一扇区的第二信息，在该信号空间中所述接收到的网格编码数据与预定的信号空间扇区化格式相一致；
从所述第二信息和所述编码数据确定由所述网格编码数据信号表示的至少一个附加数据比特的估算。
8．如权利要求7所述方法，其特征在于，进一步包含下述步骤：
检测所述网格编码数据信号何时具有一个所述信号空间中的预定相位；
当所述网格编码数据信号具有所检测到的所述预定相位之一时产生一个移位信号；和
修改与所述网格编码数据信号的信号空间坐标中的一个预定移位相对应的所述第一信息。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/767167 | 1991-09-27 | ||
| US07/767,167 | 1991-09-27 | ||
| US07/767,167 US5469452A (en) | 1991-09-27 | 1991-09-27 | Viterbi decoder bit efficient chainback memory method and decoder incorporating same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1074068A CN1074068A (zh) | 1993-07-07 |
| CN1072874C true CN1072874C (zh) | 2001-10-10 |
Family
ID=25078682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN92111271A Expired - Fee Related CN1072874C (zh) | 1991-09-27 | 1992-09-27 | 维特比解码器的比特有效回链存贮方法及其解码器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5469452A (zh) |
| CN (1) | CN1072874C (zh) |
| AU (1) | AU2699292A (zh) |
| IL (1) | IL103286A (zh) |
| MX (1) | MX9205487A (zh) |
| WO (1) | WO1993006550A1 (zh) |
| ZA (1) | ZA927123B (zh) |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844922A (en) * | 1993-02-22 | 1998-12-01 | Qualcomm Incorporated | High rate trellis coding and decoding method and apparatus |
| US5553062A (en) | 1993-04-22 | 1996-09-03 | Interdigital Communication Corporation | Spread spectrum CDMA interference canceler system and method |
| US5363403A (en) * | 1993-04-22 | 1994-11-08 | Interdigital Technology Corporation | Spread spectrum CDMA subtractive interference canceler and method |
| US5396518A (en) * | 1993-05-05 | 1995-03-07 | Gi Corporation | Apparatus and method for communicating digital data using trellis coding with punctured convolutional codes |
| FR2710166A1 (fr) * | 1993-09-13 | 1995-03-24 | Trt Telecom Radio Electr | Dispositif de décision pour modulations codées et modem comportant un tel dispositif. |
| US5651032A (en) * | 1993-11-04 | 1997-07-22 | Kabushiki Kaisha Toshiba | Apparatus and method for trellis decoder |
| US5710792A (en) * | 1993-12-15 | 1998-01-20 | Ntt Mobile Communications Network, Inc. | Adaptive equalizer |
| US5508752A (en) * | 1994-04-12 | 1996-04-16 | Lg Electronics Inc. | Partial response trellis decoder for high definition television (HDTV) system |
| US6889356B1 (en) * | 1994-11-23 | 2005-05-03 | Cingular Wireless Ii, Llc | Cyclic trellis coded modulation |
| FI950843A7 (fi) * | 1995-02-23 | 1996-08-24 | Nokia Corp | Menetelmä yhteyden laadun määrittämiseksi sekä vastaanotin |
| CN1062402C (zh) * | 1995-06-08 | 2001-02-21 | 东南大学 | 低速维特比差错控制模块 |
| ZA965340B (en) | 1995-06-30 | 1997-01-27 | Interdigital Tech Corp | Code division multiple access (cdma) communication system |
| US5740203A (en) * | 1995-09-14 | 1998-04-14 | Thomson Consumer Electronics, Inc. | Trellis demapper of a convolutional decoder for decoding pragmatic trellis codes suitable for use in a multi-channel receiver of satellite, terrestrial and cable transmitted FEC compressed-digital television data |
| GB9522241D0 (en) * | 1995-10-31 | 1996-01-03 | Nat Transcommunications Ltd | Method and apparatus for differentially decoding signals |
| US5825807A (en) * | 1995-11-06 | 1998-10-20 | Kumar; Derek D. | System and method for multiplexing a spread spectrum communication system |
| US5757855A (en) * | 1995-11-29 | 1998-05-26 | David Sarnoff Research Center, Inc. | Data detection for partial response channels |
| US5862186A (en) * | 1995-12-01 | 1999-01-19 | Kumar; Derek D. | RF simplex spread spectrum receiver and method |
| FR2742611B1 (fr) * | 1995-12-19 | 1998-01-16 | Alcatel Telspace | Systeme de codage/decodage utilisant la modulation maq-16 codee en blocs a multiniveaux |
| JPH09181618A (ja) * | 1995-12-27 | 1997-07-11 | Nec Corp | データ伝送装置 |
| US5966401A (en) * | 1995-12-27 | 1999-10-12 | Kumar; Derek D. | RF simplex spread spectrum receiver and method with symbol deinterleaving prior to bit estimating |
| US5748677A (en) * | 1996-01-16 | 1998-05-05 | Kumar; Derek D. | Reference signal communication method and system |
| JP3140974B2 (ja) * | 1996-03-31 | 2001-03-05 | 富士通株式会社 | 判定方法及びプリコーダ装置 |
| US5949796A (en) | 1996-06-19 | 1999-09-07 | Kumar; Derek D. | In-band on-channel digital broadcasting method and system |
| US5808573A (en) * | 1996-08-01 | 1998-09-15 | Nec Electronics Incorporated | Methods and structure for sampled-data timing recovery with reduced complexity and latency |
| US5949820A (en) * | 1996-08-01 | 1999-09-07 | Nec Electronics Inc. | Method for optimizing an equalization and receive filter |
| WO1998012818A1 (en) * | 1996-09-17 | 1998-03-26 | Philips Electronics N.V. | Transmission system with improved lock detection |
| US5914989A (en) * | 1997-02-19 | 1999-06-22 | Nec Electronics, Inc. | PRML system with reduced complexity maximum likelihood detector |
| JP3570841B2 (ja) * | 1997-03-05 | 2004-09-29 | 日本電気株式会社 | データ再生装置 |
| US6404828B2 (en) * | 1997-03-12 | 2002-06-11 | Interdigital Technology Corporation | Multichannel decoder |
| US20060262832A1 (en) * | 1997-03-12 | 2006-11-23 | Interdigital Technology Corporation | Convolutionally encoding and decoding multiple data streams |
| US6005894A (en) | 1997-04-04 | 1999-12-21 | Kumar; Derek D. | AM-compatible digital broadcasting method and system |
| US5828675A (en) * | 1997-06-06 | 1998-10-27 | National Semiconductor Corporation | Viterbi decoder circuit |
| US5995551A (en) * | 1997-08-15 | 1999-11-30 | Sicom, Inc. | Rotationally invariant pragmatic trellis coded digital communication system and method therefor |
| US5878085A (en) * | 1997-08-15 | 1999-03-02 | Sicom, Inc. | Trellis coded modulation communications using pilot bits to resolve phase ambiguities |
| GB2329557B (en) * | 1997-09-19 | 2002-05-01 | Motorola As | Method and apparatus for viterbi decoding of punctured codes |
| WO1999017455A1 (en) * | 1997-10-01 | 1999-04-08 | Thomson Multimedia, S.A. | Apparatus and method for aligning trellis demapped data |
| US6078625A (en) * | 1997-10-20 | 2000-06-20 | Sicom, Inc. | Pragmatic decoder and method therefor |
| US5910967A (en) * | 1997-10-20 | 1999-06-08 | Sicom, Inc. | Pragmatic encoder and method therefor |
| WO1999023820A1 (en) * | 1997-11-03 | 1999-05-14 | International Communications Products, Inc. | Link adapter interface for upgrading existing satellite communication system for enhanced modulation and coding |
| US6434200B1 (en) * | 1997-11-03 | 2002-08-13 | Harris Corporation | TCM revisiting system and method |
| US6205187B1 (en) * | 1997-12-12 | 2001-03-20 | General Dynamics Government Systems Corporation | Programmable signal decoder |
| US6005897A (en) * | 1997-12-16 | 1999-12-21 | Mccallister; Ronald D. | Data communication system and method therefor |
| US5909454A (en) * | 1998-01-20 | 1999-06-01 | General Instrument Corporation | Intermediate rate applications of punctured convolutional codes for 8PSK trellis modulation over satellite channels |
| US6157683A (en) * | 1998-02-04 | 2000-12-05 | Lsi Logic Corporatino | Method and system for automatic invariancy compensation in digital communication receivers |
| US6269129B1 (en) * | 1998-04-24 | 2001-07-31 | Lsi Logic Corporation | 64/256 quadrature amplitude modulation trellis coded modulation decoder |
| JP2966396B1 (ja) * | 1998-05-22 | 1999-10-25 | 株式会社ケンウッド | Ｂｓディジタル放送受信機 |
| JPH11340840A (ja) * | 1998-05-28 | 1999-12-10 | Fujitsu Ltd | 移動通信端末及び送信ビットレート判別方法 |
| US6236685B1 (en) | 1998-06-05 | 2001-05-22 | Sicom, Inc. | Pragmatic trellis-coded digital communication with multi-stage branch metrics |
| JPH11355150A (ja) * | 1998-06-09 | 1999-12-24 | Sony Corp | パンクチャドビタビ復号方法 |
| US6408037B1 (en) | 1998-10-20 | 2002-06-18 | Agilent Technologies, Inc. | High-speed data decoding scheme for digital communication systems |
| US6690750B1 (en) | 1999-12-23 | 2004-02-10 | Texas Instruments Incorporated | Flexible Viterbi decoder for wireless applications |
| JP3204240B2 (ja) * | 1999-02-18 | 2001-09-04 | 日本電気株式会社 | ビタビ復号器及びビタビ復号処理方法 |
| US6061408A (en) * | 1999-04-16 | 2000-05-09 | Tiernan Communications, Inc. | Method and apparatus for 45° phase ambiguity resolution for one coded bit per symbol 8PSK modulation |
| US6507628B1 (en) | 1999-09-07 | 2003-01-14 | Sicom, Inc. | Distortion-compensated digital communications receiver and method therefor |
| JP3259725B2 (ja) | 1999-12-20 | 2002-02-25 | 日本電気株式会社 | ビタビ復号装置 |
| US6901118B2 (en) * | 1999-12-23 | 2005-05-31 | Texas Instruments Incorporated | Enhanced viterbi decoder for wireless applications |
| US6848074B2 (en) | 2001-06-21 | 2005-01-25 | Arc International | Method and apparatus for implementing a single cycle operation in a data processing system |
| US7117427B2 (en) * | 2003-07-09 | 2006-10-03 | Texas Instruments Incorporated | Reduced complexity decoding for trellis coded modulation |
| US7493550B1 (en) | 2004-01-26 | 2009-02-17 | Marvell International Ltd. | Device and method for detecting and correcting errors in a data stream |
| SG124272A1 (en) * | 2004-02-26 | 2006-08-30 | Oki Techno Ct Singapore Pte | A modulation/demodulation apparatus for the encoding and decoding of data and a method for encoding and decoding data |
| US8107542B1 (en) * | 2004-04-16 | 2012-01-31 | Marvell International Ltd. | Soft decoding of coded bit-streams |
| US8098773B1 (en) | 2005-09-19 | 2012-01-17 | Piesinger Gregory H | Communication method and apparatus |
| US20080152044A1 (en) * | 2006-12-20 | 2008-06-26 | Media Tek Inc. | Veterbi decoding method for convolutionally encoded signal |
| EP2736187B1 (en) * | 2012-11-22 | 2017-03-08 | Nxp B.V. | Wireless receiver circuit and method |
| KR102039062B1 (ko) * | 2013-02-14 | 2019-10-31 | 한국전자통신연구원 | Ｍａｐ 디코딩 장치 및 방법 |
| CN103840841A (zh) * | 2014-02-11 | 2014-06-04 | 郭勇 | 一种克服7种相位模糊的ptcm+8psk编译码器的设计方法 |
| TWI569589B (zh) * | 2015-05-13 | 2017-02-01 | 晨星半導體股份有限公司 | 維特比解碼裝置及維特比解碼方法 |
| CN106301395A (zh) * | 2015-06-10 | 2017-01-04 | 晨星半导体股份有限公司 | 维特比解码装置及维特比解码方法 |
| CN105046102B (zh) * | 2015-06-29 | 2018-03-20 | 东南大学 | 基于DNA分子链置换反应提取实现组合逻辑的CRNs的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777636A (en) * | 1986-02-24 | 1988-10-11 | Fujitsu Limited | Path trace viterbi decoder |
| US4882733A (en) * | 1987-03-13 | 1989-11-21 | Ford Aerospace Corporation | Method and apparatus for combining encoding and modulation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3789360A (en) * | 1972-10-13 | 1974-01-29 | Harris Intertype Corp | Convolutional decoder |
| EP0054583B1 (en) * | 1980-12-23 | 1984-03-07 | International Business Machines Corporation | Method of transmitting binary data sequences and arrangement for enabling the rapid determination of the end of a transmitted binary data sequence |
| JPS57155857A (en) * | 1981-03-23 | 1982-09-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | Maximum likelihood method and apparatus for error |
| US4807253A (en) * | 1987-11-13 | 1989-02-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Time-varying trellis-coded modulation formats which are robust in channels with phase variations |
| US5113400A (en) * | 1990-11-21 | 1992-05-12 | Motorola, Inc. | Error detection system |
| US5233630A (en) * | 1991-05-03 | 1993-08-03 | Qualcomm Incorporated | Method and apparatus for resolving phase ambiguities in trellis coded modulated data |
-
1991
- 1991-09-27 US US07/767,167 patent/US5469452A/en not_active Expired - Lifetime
-
1992
- 1992-09-17 ZA ZA927123A patent/ZA927123B/xx unknown
- 1992-09-24 IL IL10328692A patent/IL103286A/en not_active IP Right Cessation
- 1992-09-25 AU AU26992/92A patent/AU2699292A/en not_active Abandoned
- 1992-09-25 MX MX9205487A patent/MX9205487A/es not_active IP Right Cessation
- 1992-09-25 WO PCT/US1992/008128 patent/WO1993006550A1/en not_active Ceased
- 1992-09-27 CN CN92111271A patent/CN1072874C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777636A (en) * | 1986-02-24 | 1988-10-11 | Fujitsu Limited | Path trace viterbi decoder |
| US4882733A (en) * | 1987-03-13 | 1989-11-21 | Ford Aerospace Corporation | Method and apparatus for combining encoding and modulation |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1993006550A1 (en) | 1993-04-01 |
| US5469452A (en) | 1995-11-21 |
| MX9205487A (es) | 1993-03-01 |
| ZA927123B (en) | 1993-04-26 |
| CN1074068A (zh) | 1993-07-07 |
| IL103286A (en) | 1996-10-31 |
| AU2699292A (en) | 1993-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1072874C (zh) | 维特比解码器的比特有效回链存贮方法及其解码器 | |
| CN1032104C (zh) | 用于分辨格式编码调制数据中相位多义性的方法和装置 | |
| US5428631A (en) | Method and apparatus for resolving phase ambiguities in trellis coded modulated data | |
| CN1118170C (zh) | 处理正交调幅信号的设备和方法 | |
| CN1163037C (zh) | 数字残留边带发送系统 | |
| CN100361533C (zh) | 向下兼容的dvb-s标准的系统及发射/接收机和方法 | |
| CN103503319B (zh) | 一种译码方法、译码装置和通信系统 | |
| USRE38010E1 (en) | Trellis encoder and decoder based upon punctured rate ½ convolutional codes | |
| JPH11289259A (ja) | 衛星チャンネルにわたる８ｐｓｋトレリス変調へのパンクチュアド畳込み符号の中間符号化率応用 | |
| JPH06216958A (ja) | 多レベル符号通信装置 | |
| JPH0846663A (ja) | トレリス符号化直角振幅変調（ｑａｍ）信号復号化システム及びその方法 | |
| CN1240066A (zh) | 用于对分组码进行译码的方法和装置 | |
| CN1144432C (zh) | Bs数字广播接收机 | |
| JP5651679B2 (ja) | 差動変調を実施する変調方法及びデバイス、対応する復調方法及びデバイス、信号を送信する方法並びにコンピュータソフトウェア | |
| US5848102A (en) | Method and apparatus for encoding/decoding QAM trellis coded data | |
| US6476739B1 (en) | Method and processing system for estimating likelihood ratios for input symbol values | |
| KR100524379B1 (ko) | 코셋 매핑을 이용한 프래그머틱 티씨엠 복호기 및 그 방법 | |
| JP2000092139A (ja) | パケットバイナリ畳み込み符号 | |
| US6118826A (en) | Method and apparatus for encoding/decoding QAM trellis coded data | |
| US20030123562A1 (en) | Adaptive modem, pragmatic decoder and decoding method | |
| CN1221113C (zh) | 基于增信删余卷积码与qam调制格码相结合的信道译码方法和系统 | |
| KR100496155B1 (ko) | 코셋 매핑을 이용한 터보 티씨엠 복호 장치 및 그 방법 | |
| JP2004236040A (ja) | 受信方法および装置 | |
| CN1211986C (zh) | 基于增信删余卷积码与qam调制相结合的信道译码方法和系统 | |
| JP2008502246A (ja) | ターボ復号化器の位相シフトの補償システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C15 | Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993) | ||
| OR01 | Other related matters | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Assignee: DATANG TELECOM TECHNOLOGY CO.,LTD. Assignor: Qualcomm Inc. Contract fulfillment period: 10 years Contract record no.: 200210008 Denomination of invention: Bit efficient back chain storage method of Vitby decoder and decoder thereof Granted publication date: 20021010 License type: Common License Record date: 20020125 Assignee: Guangzhou Jinpeng Group Co.,Ltd. Assignor: Qualcomm Inc. Contract fulfillment period: 10 years Contract record no.: 200210007 Denomination of invention: Bit efficient back chain storage method of Vitby decoder and decoder thereof Granted publication date: 20021010 License type: Common License Record date: 20020125 Assignee: DALIAN DAXIAN GROUP Co.,Ltd. Assignor: Qualcomm Inc. Contract fulfillment period: 10 years Contract record no.: 200210006 Denomination of invention: Bit efficient back chain storage method of Vitby decoder and decoder thereof Granted publication date: 20021010 License type: Common License Record date: 20020125 Assignee: Ningbo Bird Co.,Ltd. Assignor: Qualcomm Inc. Contract fulfillment period: 10 years Contract record no.: 200210005 Denomination of invention: Bit efficient back chain storage method of Vitby decoder and decoder thereof Granted publication date: 20021010 License type: Common License Record date: 20020125 Assignee: BeiJing Telecommunications Equipment Factory Assignor: Qualcomm Inc. Contract fulfillment period: 10 years Contract record no.: 200210003 Denomination of invention: Bit efficient back chain storage method of Vitby decoder and decoder thereof Granted publication date: 20021010 License type: Common License Record date: 20020116 Assignee: DATANG TELECOM TECHNOLOGY CO.,LTD. Assignor: Qualcomm Inc. Contract fulfillment period: 10 years Contract record no.: 200210009 Denomination of invention: Bit efficient back chain storage method of Vitby decoder and decoder thereof Granted publication date: 20021010 License type: Common License Record date: 20020125 |
|
| LIC | Patent licence contract for exploitation submitted for record |
Free format text: LICENCE; TIME LIMIT OF IMPLEMENTING CONTACT: 10 YEARS Name of requester: BEIJING POSTS AND TELECOMMUNICATIONS EQUIPMENT FA Effective date: 20020116 Free format text: LICENCE; TIME LIMIT OF IMPLEMENTING CONTACT: 10 YEARS Name of requester: GUANGZHOU JINPENG GROUP CO., LTD. Effective date: 20020125 Free format text: LICENCE; TIME LIMIT OF IMPLEMENTING CONTACT: 10 YEARS Name of requester: DALIAN DAXIAN GROUP CO.,LTD. Effective date: 20020125 Free format text: LICENCE; TIME LIMIT OF IMPLEMENTING CONTACT: 10 YEARS Name of requester: NINGBO BIRD CO., LTD. Effective date: 20020125 Free format text: LICENCE; TIME LIMIT OF IMPLEMENTING CONTACT: 10 YEARS Name of requester: DATANG TELECOM TECHNOLOGY CO., LTD. Effective date: 20020125 |
|
| C56 | Change in the name or address of the patentee | ||
| CP03 | Change of name, title or address |
Address after: California, USA Patentee after: QUALCOMM Inc. Address before: California, USA Patentee before: Qualcomm Inc. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20011010 Termination date: 20110927 |