[go: up one dir, main page]

CN107276565B - 一种占空比调节电路及其实现方法 - Google Patents

一种占空比调节电路及其实现方法 Download PDF

Info

Publication number
CN107276565B
CN107276565B CN201710444459.4A CN201710444459A CN107276565B CN 107276565 B CN107276565 B CN 107276565B CN 201710444459 A CN201710444459 A CN 201710444459A CN 107276565 B CN107276565 B CN 107276565B
Authority
CN
China
Prior art keywords
control voltage
clock signal
signal clk
duty cycle
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710444459.4A
Other languages
English (en)
Other versions
CN107276565A (zh
Inventor
梅年松
张钊锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Research Institute of CAS
Original Assignee
Shanghai Advanced Research Institute of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Research Institute of CAS filed Critical Shanghai Advanced Research Institute of CAS
Priority to CN201710444459.4A priority Critical patent/CN107276565B/zh
Publication of CN107276565A publication Critical patent/CN107276565A/zh
Application granted granted Critical
Publication of CN107276565B publication Critical patent/CN107276565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Pulse Circuits (AREA)

Abstract

本发明公开了一种占空比调节电路及其实现方法，该占空比调节电路包括：直流偏压调节电路，用于将数字化的输入时钟信号CLK_in转换为直流偏压受控时钟；反相器，用于将该直流偏压受控时钟转换为数字化时钟信号CLK_out；控制电压产生电路，用于将该输出时钟信号CLK_out的高低电平控制下产生控制电压，该控制电压连接至该直流偏压调节电路以调整该直流偏压调节电路输出的直流偏压受控时钟的直流偏压，通过本发明，实现了一种可将信号的占空比调节为50％的占空比调节电路。

Description

一种占空比调节电路及其实现方法
技术领域
本发明涉及一种调节电路及其实现方法，特别是涉及一种占空比调节电路及其实现方法。
背景技术
在现代集成电路中，50％的占空比时钟起着至关重要的作用。但是在实际电路中，很多种原因都会导致时钟的占空比偏离50％，比如由于PMOS和NMOS之间驱动能力的差别、互联线寄生电容分布的不同使得振荡器电路很难输出50％占空比信号。
可见，已有的占空比调节要么抗电压、温度变化能力差,要么设计较为复杂，这样如何产生适用于高速电路系统的50％占空比时钟就成了亟待解决的热点问题。
因此，实有必要提供一种可将信号的占空比调节为50％的占空比调节电路。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种占空比调节电路及其实现方法，以实现一种可将信号的占空比调节为50％的占空比调节电路。
为达上述及其它目的，本发明提出一种占空比调节电路，包括：
直流偏压调节电路，用于将数字化的输入时钟信号CLK_in转换为直流偏压受控时钟；
反相器，用于将该直流偏压受控时钟转换为数字化时钟信号CLK_out；
控制电压产生电路，用于将该输出时钟信号CLK_out的高低电平转换为控制电压，该控制电压连接至该直流偏压调节电路以调整该直流偏压受控时钟的直流偏压。
进一步地，该直流偏压调节电路包括第二PMOS管、第二NMOS管和第二电容，该第二PMOS管源极连接电源正端，第二NMOS管的源极与该第二电容的一端连接电源负端，该输入时钟信号CLK_in连接至该第二PMOS管的栅极，该第二PMOS管的漏极与该第二NMOS管的漏极、该第二电容的另一端相连，输出该直流偏压受控时钟至该反相器的输入端。
进一步地，该控制电压产生电路包括第一PMOS管、第一电流源、第二电流源、第一NMOS管，该第一PMOS管源极接电源正端，栅极与该第一NMOS管栅极相连并连接至该反相器的输出端，该第一PMOS管漏极连接第一电流源的输入端，该第一电流源的输出端连接该第二电流源的输入端，该第二电流源的输出端连接至该第一NMOS管的漏极，该第一NMOS管源极接电源负端。
进一步地，该控制电压产生电路还包括低通滤波电路，以用来降低输出的控制电压的纹波。
进一步地，该低通滤波电路包括一电阻以及第一电容，该电阻的一端连接该第一电流源的输出端，另一端与该第一电容的一端连接并输出该控制电压至该第二NMOS管的栅极，该第一电容的另一端接电源负端。
进一步地，若该反相器输出时钟信号CLK_out的占空比小于预设值，则第一PMOS管打开时间大于第一NMOS管N1打开时间，通过第一电流源I1对控制电压V1充电时间比通过第二电流源I2放电时间长，进而导致该控制电压上升，该第二NMOS管的泄电能力增强，使得该直流偏压受控时钟的直流偏压下降，这样经该反相器后输出时钟信号CLK_out占空比上升，如此循环直至输出时钟信号的占空比为预设值。
进一步地，该预设值为50％。
为达到上述目的，本发明还提供一种占空比调节电路的实现方法，包括如下步骤：
步骤一，利用直流偏压调节电路将数字化的输入时钟信号CLK_in转换为直流偏压受控时钟。
步骤二，利用反相器将该直流偏压受控时钟转换为数字化时钟信号CLK_out。
步骤三，利用控制电压产生电路将该输出时钟信号的高低电平转换为控制电压至该直流偏压调节电路，以调整该直流偏压受控时钟的直流偏压。
进一步地，于步骤三中，该控制电压连接至该直流偏压调节电路的第二NMOS管的栅极，若输出时钟信号CLK_out占空比小于预设值，该控制电压产生电路的第一PMOS管打开时间大于第一NMOS管打开时间，通过第一电流源对该控制电压充电时间比通过第二电流源放电时间长，进而导致该控制电压上升，该第二NMOS管的泄电能力增强，使得该直流偏压受控时钟的直流偏压下降，经该反相器后输出时钟信号CLK_out占空比上升，如此循环直至输出时钟信号的占空比为预设值。
进一步地，该预设值为50％。
与现有技术相比，本发明一种占空比调节电路通过利用直流电压调节电路将数字化的输入时钟信号CLK_in转换为直流偏压受控时钟，利用反相器将直流偏压受控时钟转换为数字化时钟信号CLK_out，并利用控制电压产生电路将输出时钟信号CLK_out的高低电平转换为控制电压V1至该直流偏压调节电路，以调整该直流偏压受控时钟的直流偏压，进而实现将信号的占空比调节为50％的目的。
附图说明
图1为本发明一种占空比调节电路的电路结构图；
图2为本发明一种占空比调节电路的实现方法的步骤流程图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图1为本发明一种占空比调节电路的电路结构图。如图1所示，本发明一种占空比调节电路，包括：直流电压调节电路10、反相器20和控制电压产生电路30。
其中，直流电压调节电路10包括第二PMOS管P2、第二NMOS管N2和第二电容C2，用于将数字化的输入时钟信号CLK_in转换为直流偏压受控时钟；反相器20，用于将直流偏压受控时钟转换为数字化时钟信号CLK_out；控制电压产生电路30包括第一PMOS管P1、第一电流源I1、第二电流源I2、第一NMOS管N1、电阻R1以及第一电容C1，用于在输出时钟信号CLK_out的高低电平控制下产生控制电压V1，该控制电压V1连接至直流电压调节电路10以通过控制NMOS管N2的通断调整直流电压调节电路10输出的直流偏压受控时钟的直流偏压。
具体地，第一PMOS管P1、第二PMOS管P2的源极连接电源正端VCC，第一NMOS管N1、第二NMOS管N2的源极连接电源负端VSS(地)，输入时钟信号CLK_in连接至第二PMOS管P2的栅极，第二PMOS管P2的漏极与第二NMOS管N2的漏极、第二电容C2的一端和反相器INV1的输入端相连组成节点V2，反相器INV1的输出端与第一PMOS管P1的栅极和第一NMOS管N1的栅极相连组成输出时钟信号节点CLK_out，第一PMOS管P1的漏极连接第一电流源I1的输入端(上端)，第一电流源I1的输出端(下端)连接第二电流源I2的输入端(上端)和电阻R1的一端，第二电流源I2的输出端(下端)连接至第一NMOS管N1的漏极，电阻R1的另一端与第一电容C1的一端和第二NMOS管N2的栅极相连组成控制电压V1节点，第一电容C1的另一端和第二电容C2的另一端接电源负端VSS(地)。
本发明的工作原理如下：
初始时输入时钟信号CLK_in为任意占空比的信号，电压V1为0-VCC之间的任一值，V2信号由CLK_in、第二PMOS管P2、第二NMOS管N2、控制电压V1以及第二电容C2决定。假设初始工作时输出时钟信号CLK_out占空比小于50％，第一PMOS管P1打开时间大于第一NMOS管N1打开时间→通过第一电流源I1对控制电压V1充电时间比通过第二电流源I2放电时间长(I1＝I2)→控制电压V1上升→第二NMOS晶体管N2泄电能力增强→受控时钟直流偏压下降→经反相器INV1后输出电压CLK_out占空比上升，如此循环直至输出占空比为目标值，例如50％，最终控制电压V1点电压充电时间与放电时间相同稳定在某一数值。电阻R1、第一电容C1组成低通滤波电路用来降低输出电压V1纹波，稳定系统输出。
图2为本发明一种占空比调节电路的实现方法的步骤流程图。如图2所示，本发明一种占空比调节电路的实现方法，包括如下步骤：
步骤201，利用直流电压调节电路将数字化的输入时钟信号CLK_in转换为直流偏压受控时钟。
步骤202，利用反相器将直流偏压受控时钟转换为数字化时钟信号CLK_out。
步骤203，利用控制电压产生电路将输出时钟信号CLK_out的高低电平转换为控制电压V1至该直流电压调节电路，以调整该直流偏压调节电路输出的直流偏压受控时钟的直流偏压，进而实现将信号的占空比调节为50％的目的。具体地，该控制电压V1连接至该直流电压调节电路的第二NMOS管N2的栅极，假设初始工作时输出时钟信号CLK_out占空比小于50％，控制电压产生电路的第一PMOS管P1打开时间大于第一NMOS管N1打开时间→通过第一电流源I1对控制电压V1充电时间比通过第二电流源I2放电时间长(I1＝I2)→控制电压V1上升→第二NMOS管N2泄电能力增强→直流偏压受控时钟的直流偏压下降→经反相器INV1后输出电压CLK_out占空比上升，如此循环直至输出占空比为目标值，例如50％，最终控制电压V1点电压充电时间与放电时间相同稳定在某一数值。
综上所述，本发明一种占空比调节电路通过利用直流电压调节电路将数字化的输入时钟信号CLK_in转换为直流偏压受控时钟，利用反相器将直流偏压受控时钟转换为数字化时钟信号CLK_out，并利用控制电压产生电路在输出时钟信号CLK_out的高低电平控制下产生控制电压V1至该直流电压调节电路，以调整该直流偏压受控时钟的直流偏压，进而实现将信号的占空比调节为50％的目的。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (9)

1.一种占空比调节电路，包括：
直流偏压调节电路，用于将数字化的输入时钟信号CLK_in转换为直流偏压受控时钟；
反相器，用于将该直流偏压受控时钟转换为数字化时钟信号CLK_out；
控制电压产生电路，用于在该数字化时钟信号CLK_out的高低电平控制下产生控制电压，该控制电压连接至该直流偏压调节电路以调整该直流偏压调节电路输出的直流偏压受控时钟的直流偏压，所述控制电压产生电路包括第一PMOS管、第一电流源、第二电流源、第一NMOS管，该第一PMOS管源极接电源正端，栅极与该第一NMOS管栅极相连并连接至该反相器的输出端，该第一PMOS管漏极连接第一电流源的输入端，该第一电流源的输出端连接该第二电流源的输入端，该第二电流源的输出端连接至该第一NMOS管的漏极，该第一NMOS管源极接电源负端。
2.如权利要求1所述的一种占空比调节电路，其特征在于：该直流偏压调节电路包括第二PMOS管、第二NMOS管和第二电容，该第二PMOS管源极连接电源正端，第二NMOS管的源极与该第二电容的一端连接电源负端，该输入时钟信号CLK_in连接至该第二PMOS管的栅极，该第二PMOS管的漏极与该第二NMOS管的漏极、该第二电容的另一端相连，输出该直流偏压受控时钟至该反相器的输入端。
3.如权利要求2所述的一种占空比调节电路，其特征在于：该控制电压产生电路还包括低通滤波电路，以用来降低输出的控制电压的纹波。
4.如权利要求3所述的一种占空比调节电路，其特征在于：该低通滤波电路包括一电阻以及第一电容，该电阻的一端连接该第一电流源的输出端，另一端与该第一电容的一端连接并输出该控制电压至该第二NMOS管的栅极，该第一电容的另一端接电源负端。
5.如权利要求4所述的一种占空比调节电路，其特征在于：若该反相器输出的数字化时钟信号CLK_out的占空比小于预设值，则第一PMOS管打开时间大于第一NMOS管打开时间，通过第一电流源对控制电压充电时间比通过第二电流源放电时间长，进而导致该控制电压上升，该第二NMOS管的泄电能力增强，使得该直流偏压受控时钟的直流偏压下降，这样经该反相器后输出的数字化时钟信号CLK_out占空比上升，如此循环直至输出的数字化时钟信号CLK_out的占空比为预设值。
6.如权利要求5所述的一种占空比调节电路，其特征在于：该预设值为50％。
7.一种占空比调节电路的实现方法，包括如下步骤：
步骤一，利用直流偏压调节电路将数字化的输入时钟信号CLK_in转换为直流偏压受控时钟；
步骤二，利用反相器将该直流偏压受控时钟转换为数字化时钟信号CLK_out；
步骤三，利用控制电压产生电路在该数字化时钟信号CLK_out的高低电平控制下产生控制电压至该直流偏压调节电路，以调整该直流偏压受控时钟的直流偏压，若所述反相器输出的数字化时钟信号CLK_out占空比小于预设值，该控制电压产生电路的第一PMOS管打开时间大于第一NMOS管打开时间，通过第一电流源对该控制电压充电时间比通过第二电流源放电时间长，进而导致该控制电压上升，该直流偏压调节电路的第二NMOS管的泄电能力增强，使得该直流偏压受控时钟的直流偏压下降，经该反相器后输出的数字化时钟信号CLK_out占空比上升，如此循环直至输出的数字化时钟信号CLK_out的占空比为预设值。
8.如权利要求7所述的一种占空比调节电路的实现方法，其特征在于：于步骤三中，该控制电压连接至该直流偏压调节电路的第二NMOS管的栅极。
9.如权利要求8所述的一种占空比调节电路的实现方法，其特征在于：该预设值为50％。
CN201710444459.4A 2017-06-13 2017-06-13 一种占空比调节电路及其实现方法 Active CN107276565B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710444459.4A CN107276565B (zh) 2017-06-13 2017-06-13 一种占空比调节电路及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710444459.4A CN107276565B (zh) 2017-06-13 2017-06-13 一种占空比调节电路及其实现方法

Publications (2)

Publication Number Publication Date
CN107276565A CN107276565A (zh) 2017-10-20
CN107276565B true CN107276565B (zh) 2020-10-16

Family

ID=60066668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710444459.4A Active CN107276565B (zh) 2017-06-13 2017-06-13 一种占空比调节电路及其实现方法

Country Status (1)

Country Link
CN (1) CN107276565B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649928B (zh) * 2018-04-04 2021-07-27 中国电子科技集团公司第五十八研究所 一种频率和占空比自由可调的振荡器电路
CN116388734B (zh) * 2023-03-28 2024-02-09 合芯科技有限公司 一种占空比调整电路及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082562A (zh) * 2011-03-03 2011-06-01 四川和芯微电子股份有限公司 占空比调节电路及占空比调节方法
CN104113303A (zh) * 2014-02-26 2014-10-22 西安电子科技大学 50%占空比时钟产生电路
JP2016012204A (ja) * 2014-06-27 2016-01-21 マイクロン テクノロジー， インク． 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI396469B (zh) * 2002-09-04 2013-05-11 Samsung Display Co Ltd 液晶顯示器之換流器
JP2005244416A (ja) * 2004-02-25 2005-09-08 Oki Electric Ind Co Ltd デューティ調整回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082562A (zh) * 2011-03-03 2011-06-01 四川和芯微电子股份有限公司 占空比调节电路及占空比调节方法
CN104113303A (zh) * 2014-02-26 2014-10-22 西安电子科技大学 50%占空比时钟产生电路
JP2016012204A (ja) * 2014-06-27 2016-01-21 マイクロン テクノロジー， インク． 半導体装置

Also Published As

Publication number Publication date
CN107276565A (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
CN105183064B (zh) Ldo电路
CN205566250U (zh) 电子设备
CN101882926A (zh) 一种恒流驱动芯片上电复位电路
TW201637366A (zh) 輸出／輸入電路
CN107070202A (zh) 具有电压自动调节功能的负电压产生电路
CN103051286A (zh) 一种可修调的高精度弛张振荡器
CN104917376A (zh) Dc/dc转换器
US20160261261A1 (en) Methods and Apparatus for a Burst Mode Charge Pump Load Switch
CN107425718A (zh) 一种直流降压调节电路结构
CN105871207B (zh) 电源转换器
CN107276565B (zh) 一种占空比调节电路及其实现方法
CN104143907B (zh) 非连续性电流控制的双环电荷泵控制电路
CN102055320A (zh) 电荷泵电路及其实现方法
CN109639135A (zh) 一种电荷泵电路
CN114740933B (zh) 一种用于高压ldo的内部基准电源轨控制电路
CN103560665A (zh) 一种dc-dc转换电路和dc-dc芯片
CN103631304B (zh) 稳压电路
JP6354937B2 (ja) 駆動回路、集積回路装置及びチャージポンプ回路の制御方法
CN106385073A (zh) 适用于高功率因数led控制器的补偿电容预充电电路
CN111796150B (zh) 占空比检测电路及占空比检测方法
CN106849922A (zh) 一种可调延时电路
CN203071868U (zh) 一种可修调的高精度弛张振荡器
CN107834837B (zh) 一种带有非稳态电流限制的自适应软启动电路
CN107872152A (zh) 电源管理电路及其实现方法
CN110380711A (zh) 具有超低短路电流的低频振荡器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant