[go: up one dir, main page]

CN107210303A - 具有金属增强栅极的分裂栅非易失性闪存存储器单元及其制造方法 - Google Patents

具有金属增强栅极的分裂栅非易失性闪存存储器单元及其制造方法 Download PDF

Info

Publication number
CN107210303A
CN107210303A CN201580072475.4A CN201580072475A CN107210303A CN 107210303 A CN107210303 A CN 107210303A CN 201580072475 A CN201580072475 A CN 201580072475A CN 107210303 A CN107210303 A CN 107210303A
Authority
CN
China
Prior art keywords
insulated
region
gate
layer
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580072475.4A
Other languages
English (en)
Inventor
C-M.陈
M-T.吴
J-W.杨
C-S.苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of CN107210303A publication Critical patent/CN107210303A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/684—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection
    • H10D30/685—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6892—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode having at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明公开了非易失性存储器单元，其包括具有第一区和第二区的衬底，所述第一区和所述第二区之间具有沟道区。浮栅设置在所述沟道区的与所述第一区相邻的第一部分上方并且与所述第一部分绝缘。选择栅设置在所述沟道区的与所述第二区相邻的第二部分上方并且与所述第二部分绝缘。所述选择栅包括多晶硅材料块，以及沿着所述多晶硅材料块的底部和侧表面延伸的功函数金属材料层。所述选择栅通过二氧化硅层和高K绝缘材料层与所述沟道区的所述第二部分绝缘。控制栅设置在所述浮栅上方并与所述浮栅绝缘，并且擦除栅设置在所述第一区的上方并与所述第一区绝缘，且横向地邻近所述浮栅设置并与所述浮栅绝缘。

Description

具有金属增强栅极的分裂栅非易失性闪存存储器单元及其制 造方法
技术领域
本发明涉及一种具有选择栅、浮栅、控制栅和擦除栅的非易失性闪存存储器单元。
背景技术
具有选择栅极、浮动栅极、控制栅极和擦除栅极的分裂栅非易失性闪存存储器单元是本领域中已知的。参见例如美国专利6,747,310和7,868,375。在浮栅上具有突出部的擦除栅也是本领域中所熟知的。参见例如美国专利5,242,848。所有这三篇专利全文以引用方式并入本文。
二氧化硅已被用作分裂栅非易失性闪存存储器的选择栅(也称为WL(字线))的栅极电介质。随着闪存存储器单元尺寸的减小，二氧化硅的厚度也变得更薄，以增加用于较高电流驱动器的栅极电容。然而，随着选择栅氧化物减少到2nm以下，氧化物漏电流明显增加。如下文所述，首先用栅极或者替换用金属栅极(HKMG-高K金属栅极)代替二氧化硅，可以减轻泄漏，并且同时增强单元读取电流的选择栅电流驱动。
因此，本发明的目的之一是随着尺寸的不断缩小而提高存储器单元的性能。
发明内容
一种非易失性存储器单元，包括：第一导电类型的衬底，所述衬底具有第二导电类型的第一区、所述第二导电类型的第二区，所述第二区与所述第一区间隔开，从而在两者之间形成沟道区，设置在所述沟道区的与所述第一区相邻的第一部分上方并且与所述第一部分绝缘的浮栅，以及设置在所述沟道区的与所述第二区相邻的第二部分上方并且与所述第二部分绝缘的选择栅。选择栅包括多晶硅材料块，以及沿着多晶硅材料块的底部和侧表面延伸的作用力金属材料(workforcemetalmaterial)层，其中选择栅通过二氧化硅层和高K绝缘材料层与沟道区的第二部分绝缘。控制栅设置在浮栅上方并与浮栅绝缘；并且擦除栅设置在第一区的上方并与第一区绝缘，且横向地邻近浮栅设置并与浮栅绝缘。
一种形成非易失性存储器单元的方法，包括：在第一导电类型的衬底上形成第二导电类型的间隔开的第一和第二区，从而在两者之间限定沟道区；形成设置在所述沟道区的与所述第一区相邻的第一部分上方并且与所述第一部分绝缘的浮栅；形成设置在所述浮栅上方并且与所述浮栅绝缘的控制栅；形成设置在所述沟道区的与所述第二区相邻的第二部分上并且与所述第二部分绝缘的选择栅；以及形成设置在第一区的上方并与第一区绝缘，且横向地邻近浮栅设置并与浮栅绝缘的擦除栅。选择栅包括多晶硅材料块，以及沿着多晶硅材料块的底部和侧表面延伸的作用力金属材料层，其中选择栅通过二氧化硅层和高K绝缘材料层与沟道区的第二部分绝缘；
通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。
附图说明
图1A至图1M为示出形成本发明的存储器单元的步骤的横截面图。
图2A至图2B为示出形成本发明存储器单元的步骤的替代实施例的横截面图。
具体实施方式
参考图1A-1M，示出了制造具有金属增强栅极的存储器单元的方法中各步骤的横截面图。该工艺始于在P型单晶硅衬底10上形成二氧化硅(氧化物)层12。之后，如图1A所示，在二氧化硅层12上形成多晶硅(或非晶硅)的第一层14。随后在垂直于图1A视角的方向上对多晶硅的第一层14进行图案化。
诸如二氧化硅(或者甚至复合层，诸如ONO(氧化物、氮化物、氧化物))的另一绝缘层16形成在多晶硅的第一层14上。然后在氧化物层16上形成多晶硅的第二层18。另一绝缘层20形成在多晶硅的第二层18上并且在随后的干法蚀刻期间用作硬掩模。在优选实施例中，层20是复合层，包括氮化硅20a、二氧化硅20b和氮化硅20c。所得结构示于图1B中。硬掩模可以是二氧化硅20b和氮化硅20c的复合层。硬掩模也可以由厚氮化硅层20a形成。
在该结构上涂布光刻胶材料(未示出)，然后执行掩模步骤，使光刻胶材料的所选部分暴露。对光刻胶进行显影，并且通过将该光刻胶用作掩模来蚀刻该结构。具体而言，复合层20、多晶硅的第二层18、绝缘层16随后被各向异性蚀刻，直到多晶硅的第一层14被暴露。所得结构示于图1C中。尽管仅示出了两个“叠层”：S1和S2，但是应当清楚存在彼此分离的多个这种“叠层”。
在该结构上方形成二氧化硅22。随后是氮化硅层24的形成。氮化硅24被各向异性蚀刻，留下沿着叠层S1和S2中的每个叠层的复合间隔物26(该间隔物是二氧化硅22和氮化硅24的组合)。间隔物的形成是本领域所熟知的，并且涉及材料在结构轮廓上方的沉积，随后进行各向异性蚀刻工艺，由此将该材料从该结构的横向表面去除，同时该材料在该结构的竖直取向表面上在很大程度上保持完整(具有圆化的上表面)。所得结构示于图1D中。
在该结构上形成氧化物层，随后各向异性蚀刻，留下沿着叠层S1和S2的氧化物的间隔物30。在叠层S1和S2之间的区域上方以及其他交替的成对叠层S1和S2之间的区域上方形成光刻胶28。为了本论述的目的，成对叠层S1和S2之间的区域将被称为“内部区域”，并且内部区域之外的区域(即，相邻的成对叠层S1和S2之间)将被称为“外部地区”。通过各向同性蚀刻去除外部区域中暴露的间隔物30。所得结构示于图1E中。
在去除光刻胶28之后，内部和外部区域中的暴露部分第一多晶硅14被各向异性蚀刻。氧化物层12的一部分也将在多晶硅过蚀刻期间被蚀刻(去除)。剩余氧化物的薄层将优选留在衬底10上，以防止衬底10的损坏。所得结构示于图1F中。
在该结构上形成氧化物层，随后各向异性蚀刻，留下沿着叠层S1和S2的氧化物的间隔物31以及衬底34上的氧化物层33。在该结构的增厚间隔物31和层33上方形成另一氧化物层。然后对光刻胶材料32进行涂覆和掩摸，在叠层S1和S2之间的内部区域中留下开口。再次，类似于图1E中示出的图，光刻胶在其他交替成对的叠层之间。对所得到的结构进行离子注入34(即注入衬底10的暴露部分)。邻近叠层S1和S2的氧化物间隔物31和内部区域中的氧化物层33随后通过例如湿法蚀刻被去除。所得结构示于图1G中。
去除叠堆S1和S2的外部区域中的光刻胶材料32。采用高温热退火步骤以激活离子注入34并形成源极结(即，第一或源极区34)。在每个位置上形成二氧化硅36。该结构再次被光刻胶材料38覆盖，并且执行掩摸步骤，从而暴露叠层S1和S2的外部区域并保留覆盖叠层S1和S2之间的内部区域的光刻胶材料38。氧化物各向异性蚀刻之后进行各向同性湿法蚀刻，以从叠层S1和S2的外部区域去除氧化物36和氧化物33，并且如果可能，减小叠层S1和S2的外部区域中的氧化物间隔物31的厚度。所得结构示于图1H中。
在去除光刻胶材料38之后，形成薄的氧化物层39(例如，约0.7至1.0nm)，作为该结构上方的界面层。随后，在层39上形成高K材料(即，介电常数K大于氧化物(诸如HfO2、ZrO2、TiO2等)的介电常数)的第二绝缘层40。在层40上形成诸如LaOx、AlOx的WF(功函数)金属层41，以调整功函数。分裂栅闪存的选择栅电压可以通过调整功函数来进行调节。随后可进行可选的热处理。所得结构示于图1I中。
然后，将多晶硅沉积在该结构上，随后进行CMP蚀刻，并进一步进行多晶硅回蚀，从而在叠层S1和S2的内部区域中形成多晶硅块42，并且在叠层S1和S2的外部区域中形成多晶硅块44，如图1J所示。块42和44具有在硬掩模20下方凹进的上表面。
可以进行N+多晶硅预注入。之后进行光刻胶涂覆、曝光掩模和选择性去除，然后进行选择性多晶硅蚀刻，以去除多晶硅块44的一部分(使得剩余的多晶硅块44按选择栅适当地定尺寸)。进行进一步蚀刻以去除WF金属层41、高K层40和氧化物层39的暴露部分。在衬底10中邻近多晶硅块44的暴露部分中执行LDD注入。执行氧化物和氮化物沉积，然后进行氮化物蚀刻，以在多晶硅块44旁边形成氧化物48和氮化物50的绝缘间隔物46。然后进行N+注入和退火，以在衬底10中形成第二(漏极)区52。所得结构示于图1K中。
执行金属化工艺，以在衬底10的暴露部分(沿着第二区52的表面部分)上以及多晶硅块42,44的暴露上表面上形成硅化物54，如图1L所示。在该结构上形成氧化物层56，然后在该结构上形成绝缘层66(例如ILD)。通过ILD层66向下形成接触开口，并采用合适的光刻胶沉积、曝光掩模、选择性光刻胶蚀刻和ILD蚀刻来暴露第二区52上的硅化物54。使用合适的沉积和CMP蚀刻，用导电材料(例如钨)填充接触开口，以形成电触点68。然后，金属接触线70形成在ILD层66上，并与电触点68接触。所得结构示于图1M中。
如图1M所示，存储器单元成对形成，并且共享公共第一区34和公共擦除栅42。每个存储器单元包括在第一区34和第二区52之间延伸的沟道区72，并且具有设置在浮栅14下方的第一部分和设置在选择栅44下方的第二部分。控制栅18设置在浮栅14的上方。通过具有以WF金属层41为内衬的擦除栅42和选择栅44的底部和侧表面，以及栅极42和44的上表面上的硅化物54，以及使触点68与第二区52接触的硅化物，连同位于选择栅44下面的氧化物层39和高K绝缘膜40的组合，所述存储器单元的速度和性能较传统存储器单元得到了提高。
图2A至图2B示出了替代实施例，除非另有说明，否则其中执行上文参照图1A至图1M所描述的相同的处理步骤。从图1H的结构开始，并且参照上文参照图1I所讨论的处理步骤，在除去光刻胶材料38后，并且在该结构上方形成层39,40,41后，可在叠层S1和S2的外部区域上形成光刻胶76，由此进行蚀刻以在叠层S1和S2的内部区域中除去WF金属层41和高K材料层40(但在将形成选择栅的位置下方保留这些层)，如图2A所示。执行上述剩余的处理步骤，得到图2B的结构。该实施例除去擦除栅42和浮栅14之间的WF金属层41和高K绝缘层40，以更好地控制其间的隧道氧化物的厚度。
应当理解，本发明不限于上述的和在本文中示出的实施方案，而是涵盖落在所附权利要求书的范围内的任何和所有变型形式。举例来说，本文中对本发明的提及并不意在限制任何权利要求或权利要求术语的范围，而是仅参考可由这些权利要求中的一项或多项权利要求涵盖的一个或多个特征。上文所述的材料、工艺和数值的例子仅为示例性的，而不应视为限制权利要求。另外，根据权利要求和说明书显而易见的是，并非所有方法步骤都需要以所示出或所声称的精确顺序执行，而是需要以允许本发明的存储器单元的适当形成的任意顺序来执行。最后，单个材料层可以被形成为多个这种或类似材料层，反之亦然。
应该指出的是，如本文所用，术语“在…上方”和“在…上”两者包容地包含“直接在…上”(之间未设置中间材料、元件或空间)和“间接在…上”(之间设置有中间材料、元件或空间)。类似地，术语“相邻”包括“直接相邻”(之间没有设置中间材料、元件或空间)和“间接相邻”(之间设置有中间材料、元件或空间)，“被安装到”包括“被直接安装到”(之间没有设置中间材料、元件或空间)和“被间接安装到”(之间设置有中间材料、元件或空间)，并且“被电连接到”包括“被直接电连接到”(之间没有将元件电连接在一起的中间材料或元件)和“被间接电连接到”(之间有将元件电连接在一起的中间材料或元件)。例如，“在衬底上方”形成元件可包括在之间没有中间材料/元件的情况下在衬底上直接形成元件，以及在之间有一个或多个中间材料/元件的情况下在衬底上间接形成元件。

Claims (12)

1.一种非易失性存储器单元，包括：
第一导电类型的衬底，所述第一导电类型的衬底具有第二导电类型的第一区、所述第二导电类型的第二区，所述第二区与所述第一区间隔开，从而在两者之间形成沟道区；
浮栅，所述浮栅设置在所述沟道区的与所述第一区相邻的第一部分上方并且与所述第一部分绝缘；
选择栅，所述选择栅设置在所述沟道区的与所述第二区相邻的第二部分上方并且与所述第二部分绝缘，所述选择栅包括：
多晶硅材料块，以及
沿着所述多晶硅材料块的底部和侧表面延伸的功函数金属材料层，
其中所述选择栅通过二氧化硅层和高K绝缘材料层与所述沟道区的所述第二部分绝缘；
设置在所述浮栅上方并且与所述浮栅绝缘的控制栅；以及
擦除栅，所述擦除栅设置在所述第一区上方并与所述第一区绝缘，并且横向地邻近所述浮栅设置并与所述浮栅绝缘。
2.根据权利要求1所述的存储器单元，其中所述高K绝缘材料为HfO2、ZrO2和TiO2中的至少一种。
3.根据权利要求1所述的存储器单元，其中所述擦除栅包括：
第二多晶硅材料块；以及
沿着所述第二多晶硅材料块的底部和侧表面延伸的功函数金属材料层。
4.根据权利要求4所述的存储器单元，还包括：
设置在所述多晶硅材料块的上表面上的硅化物；以及
设置在所述第二多晶硅材料块的上表面上的硅化物。
5.根据权利要求4所述的存储器单元，其中所述擦除栅通过二氧化硅和通过高K绝缘材料层与所述浮栅绝缘。
6.根据权利要求1所述的存储器单元，还包括：
设置在所述衬底的位于所述第二区中的一部分上的硅化物。
7.一种形成非易失性存储器单元的方法，包括：
在第一导电类型的衬底上形成第二导电类型的间隔开的第一区和第二区，从而在两者之间限定沟道区；
形成浮栅，所述浮栅设置在所述沟道区的与所述第一区相邻的第一部分上方并且与所述第一部分绝缘；
形成控制栅，所述控制栅设置在所述浮栅上方并且与所述浮栅绝缘；
形成选择栅，所述选择栅设置在所述沟道区的与所述第二区相邻的第二部分上并且与所述第二部分绝缘，所述选择栅包括：
多晶硅材料块，以及
沿着所述多晶硅材料块的底部和侧表面延伸的功函数金属材料层，
其中所述选择栅通过二氧化硅层和高K绝缘材料层与所述沟道区的所述第二部分绝缘；
形成擦除栅，所述擦除栅设置在所述第一区上方并与所述第一区绝缘，并且横向地邻近所述浮栅设置并与所述浮栅绝缘。
8.根据权利要求7所述的方法，其中所述高K绝缘材料为HfO2、ZrO2和TiO2中的至少一种。
9.根据权利要求7所述的方法，其中所述擦除栅包括：
第二多晶硅材料块；以及
沿着所述第二多晶硅材料块的底部和侧表面延伸的功函数金属材料层。
10.根据权利要求9所述的方法，还包括：
在所述多晶硅材料块的上表面上形成硅化物；以及
在所述第二多晶硅材料块的上表面上形成硅化物。
11.根据权利要求9所述的方法，其中所述擦除栅通过二氧化硅和通过高K绝缘材料层与所述浮栅绝缘。
12.根据权利要求7所述的方法，还包括：
在所述衬底的位于所述第二区中的一部分上形成硅化物。
CN201580072475.4A 2015-01-05 2015-11-06 具有金属增强栅极的分裂栅非易失性闪存存储器单元及其制造方法 Pending CN107210303A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/589656 2015-01-05
US14/589,656 US9276006B1 (en) 2015-01-05 2015-01-05 Split gate non-volatile flash memory cell having metal-enhanced gates and method of making same
PCT/US2015/059443 WO2016111742A1 (en) 2015-01-05 2015-11-06 Split gate non-volatile flash memory cell having metal-enhanced gates and method of making same

Publications (1)

Publication Number Publication Date
CN107210303A true CN107210303A (zh) 2017-09-26

Family

ID=54695835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580072475.4A Pending CN107210303A (zh) 2015-01-05 2015-11-06 具有金属增强栅极的分裂栅非易失性闪存存储器单元及其制造方法

Country Status (7)

Country Link
US (1) US9276006B1 (zh)
EP (1) EP3243219B1 (zh)
JP (1) JP6367491B2 (zh)
KR (1) KR20170093257A (zh)
CN (1) CN107210303A (zh)
TW (1) TWI562338B (zh)
WO (1) WO2016111742A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111133515A (zh) * 2017-10-04 2020-05-08 硅存储技术股份有限公司 制造具有擦除栅极的分裂栅极闪存存储器单元的方法
CN114743976A (zh) * 2022-05-10 2022-07-12 北京知存科技有限公司 半导体器件及其制造方法
CN115715086A (zh) * 2021-08-18 2023-02-24 中芯国际集成电路制造(上海)有限公司 存储单元结构及其形成方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793281B2 (en) 2015-07-21 2017-10-17 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate logic device and metal-free erase gate, and method of making same
US9634019B1 (en) 2015-10-01 2017-04-25 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate, and method of making same
US9634020B1 (en) * 2015-10-07 2017-04-25 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US9673208B2 (en) 2015-10-12 2017-06-06 Silicon Storage Technology, Inc. Method of forming memory array and logic devices
US9634017B1 (en) * 2015-12-04 2017-04-25 Globalfoundries Inc. Semiconductor structure including a nonvolatile memory cell and method for the formation thereof
CN107305892B (zh) 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
CN107425003B (zh) * 2016-05-18 2020-07-14 硅存储技术公司 制造分裂栅非易失性闪存单元的方法
US9929167B2 (en) 2016-07-13 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10325918B2 (en) 2016-11-29 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10943996B2 (en) * 2016-11-29 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device including non-volatile memories and logic devices
US10283512B2 (en) 2016-11-29 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9853039B1 (en) 2016-12-13 2017-12-26 Cypress Semiconductor Corporation Split-gate flash cell formed on recessed substrate
US10269815B2 (en) 2017-04-27 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10714634B2 (en) 2017-12-05 2020-07-14 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal control gates and method of making same
US10312247B1 (en) 2018-03-22 2019-06-04 Silicon Storage Technology, Inc. Two transistor FinFET-based split gate non-volatile floating gate flash memory and method of fabrication
US10468428B1 (en) * 2018-04-19 2019-11-05 Silicon Storage Technology, Inc. Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same
US10727240B2 (en) 2018-07-05 2020-07-28 Silicon Store Technology, Inc. Split gate non-volatile memory cells with three-dimensional FinFET structure
CN109103085A (zh) * 2018-08-06 2018-12-28 上海华虹宏力半导体制造有限公司 闪存及其制造方法
US10797142B2 (en) 2018-12-03 2020-10-06 Silicon Storage Technology, Inc. FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication
US10937794B2 (en) 2018-12-03 2021-03-02 Silicon Storage Technology, Inc. Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same
CN110797344B (zh) * 2019-11-08 2022-10-21 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
US11362100B2 (en) 2020-03-24 2022-06-14 Silicon Storage Technology, Inc. FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling
US12453136B2 (en) 2022-03-08 2025-10-21 Silicon Storage Technology, Inc. Method of forming a device with planar split gate non-volatile memory cells, planar HV devices, and FinFET logic devices on a substrate
CN115411041A (zh) * 2022-04-24 2022-11-29 上海华虹宏力半导体制造有限公司 分栅快闪存储单元及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174652A (zh) * 2006-11-01 2008-05-07 硅存储技术公司 自对准方法及用该方法制造的存储器阵列
CN101604694A (zh) * 2008-02-20 2009-12-16 台湾积体电路制造股份有限公司 多重晶体管元件及其操作与制造方法
CN103748686A (zh) * 2011-08-05 2014-04-23 硅存储技术公司 具有高k电介质和金属栅的非易失性存储器单元

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242848A (en) 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
KR100665186B1 (ko) * 2004-08-14 2007-01-09 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US8951864B2 (en) * 2012-02-13 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Split-gate device and method of fabricating the same
US9093551B2 (en) * 2012-07-06 2015-07-28 Globalfoundries Singapore Pte. Ltd. Method and apparatus for embedded NVM utilizing an RMG process
US9129854B2 (en) 2012-10-04 2015-09-08 Sandisk Technologies Inc. Full metal gate replacement process for NAND flash memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174652A (zh) * 2006-11-01 2008-05-07 硅存储技术公司 自对准方法及用该方法制造的存储器阵列
CN101604694A (zh) * 2008-02-20 2009-12-16 台湾积体电路制造股份有限公司 多重晶体管元件及其操作与制造方法
CN103748686A (zh) * 2011-08-05 2014-04-23 硅存储技术公司 具有高k电介质和金属栅的非易失性存储器单元

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111133515A (zh) * 2017-10-04 2020-05-08 硅存储技术股份有限公司 制造具有擦除栅极的分裂栅极闪存存储器单元的方法
CN111133515B (zh) * 2017-10-04 2020-12-08 硅存储技术股份有限公司 制造具有擦除栅极的分裂栅极闪存存储器单元的方法
CN115715086A (zh) * 2021-08-18 2023-02-24 中芯国际集成电路制造(上海)有限公司 存储单元结构及其形成方法
CN114743976A (zh) * 2022-05-10 2022-07-12 北京知存科技有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
TWI562338B (en) 2016-12-11
EP3243219A1 (en) 2017-11-15
US9276006B1 (en) 2016-03-01
JP2018501662A (ja) 2018-01-18
JP6367491B2 (ja) 2018-08-01
KR20170093257A (ko) 2017-08-14
EP3243219B1 (en) 2019-06-26
TW201620117A (zh) 2016-06-01
WO2016111742A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
CN107210303A (zh) 具有金属增强栅极的分裂栅非易失性闪存存储器单元及其制造方法
CN107112355B (zh) 具有金属栅的分裂栅非易失性闪存存储器单元及其制造方法
CN108243625B (zh) 具有金属栅极的分裂栅极非易失性闪存存储器单元及其制造方法
CN109196649B (zh) 将finfet cmos器件与嵌入式非易失性存储器单元集成的方法
CN107112328B (zh) 具有同时形成的低电压逻辑器件和高电压逻辑器件的非易失性存储器阵列
CN107251199B (zh) 形成分裂栅存储器单元阵列及低和高电压逻辑器件的方法
CN107305892B (zh) 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
CN108140414B (zh) 用单独的字线和擦除栅形成闪存存储器的方法
CN105453229A (zh) 具有硅金属浮动栅极的分裂栅非易失性闪存单元及其制造方法
CN103748686A (zh) 具有高k电介质和金属栅的非易失性存储器单元
TW202005061A (zh) 具有鰭狀場效電晶體(finfet)結構之分離閘型非揮發性記憶體單元及邏輯裝置、及其製造方法
CN107408557A (zh) 分裂栅闪存阵列和逻辑器件的集成
CN108140669A (zh) 具有整合式高k金属栅的非易失性分离栅存储单元及其制作方法
CN108140554A (zh) 形成存储器阵列和逻辑器件的方法
CN108292516A (zh) 金属浮栅在非易失性存储器中的集成
TW202218126A (zh) 在基板上製造記憶體單元、高電壓裝置和邏輯裝置的方法
CN118923222A (zh) 在半导体衬底上形成存储器单元、高电压器件和逻辑器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170926