[go: up one dir, main page]

CN107203475A - 包括存储器件的存储系统及其操作方法 - Google Patents

包括存储器件的存储系统及其操作方法 Download PDF

Info

Publication number
CN107203475A
CN107203475A CN201610941392.0A CN201610941392A CN107203475A CN 107203475 A CN107203475 A CN 107203475A CN 201610941392 A CN201610941392 A CN 201610941392A CN 107203475 A CN107203475 A CN 107203475A
Authority
CN
China
Prior art keywords
data
storage device
memory
address
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610941392.0A
Other languages
English (en)
Other versions
CN107203475B (zh
Inventor
陈永栽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107203475A publication Critical patent/CN107203475A/zh
Application granted granted Critical
Publication of CN107203475B publication Critical patent/CN107203475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5083—Techniques for rebalancing the load in a distributed system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

一种存储系统，包括：第一存储器件和第二存储器件，具有至少一个彼此不同的特征；以及控制器，适合于配置在第一存储器件和第二存储器件中储存的数据的地址映射，检查储存的数据的存取频率，以及基于检查的结果来更新地址映射。

Description

包括存储器件的存储系统及其操作方法
相关申请的交叉引用
本申请要求于2016年3月17日提交的韩国专利申请No.10-2016-0031970的的优先权，其通过引用整体合并于此。
技术领域
本发明的示例性实施例通常涉及一种包括多个存储器件的存储系统，更具体地，涉及一种用于管理在多个存储器件中储存的数据的存储系统。
背景技术
计算机环境模式正在改变为计算机系统能够在任何地方和任何时间使用的普适计算。因此，便携式电子器件(诸如移动电话、数码相机以及笔记本电脑)的使用正在迅速增加。通常，这样的便携式电子器件使用采用存储器件的存储系统(例如数据储存器件)。数据储存器件被用作便携式电子器件的主要存储器或辅助存储器。
用于存储系统的存储器件可以是易失性存储器件或非易失性存储器件。易失性存储器件的示例包括动态随机存取存储器(DRAM)和静态RAM(SRAM)。非易失性存储器件的示例包括只读存储器(ROM)、掩模型ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电式RAM(FRAM)、相变RAM(PRAM)、磁阻式RAM(MRAM)、电阻式RAM(RRAM)以及快闪存储器。
可以在存储系统里封装和使用存储器件以提高存储系统的容量和操作速度。例如，在个人计算机(PC)中包括的几个存储器件是以将存储器件集成到印刷电路板(PCB)上并通过插槽安装在PC上的模块形式被封装。这样被广泛使用的模块示例是双列直插式存储模块(DIMM)。在计算平台中，DIMM可以被用作主存储器而且可以包括多个并行配置安装的DRAM。在DIMM包括多个DRAM的情况下，不管数据的类型和/或模式如何，数据被储存。结果，因为不管可以影响数据的存取频率的数据类型和/或模式如何，针对所有数据的存取速度是相同的，所以恶化了在DIMM内的存储器存取性能。
发明内容
各种实施例涉及根据数据的类型和/或模式来管理在多个存储器件中储存的数据的方法以及适合于执行所述方法的存储系统。
在一个实施例中，一种存储系统可以包括：第一存储器件和第二存储器件，具有至少一个彼此不同的特征；以及控制器，适合于配置在第一存储器件和第二存储器件中储存的数据的地址映射，检查储存的数据的存取频率，以及基于检查的结果来更新地址映射。
在另一个实施例中，一种存储系统的操作方法可以包括：将数据储存在具有至少一个彼此不同特征的第一存储器件和第二存储器件中；配置在第一存储器件和第二存储器件中储存的数据的地址映射；检查数据的存取频率；以及基于检查的结果来更新地址映射。
附图说明
通过参照附图详细地描述本发明的各种实施例，本发明的上述内容和其它特征及优点对于本发明所属的领域技术人员将变得更加明显。
图1是示出根据本发明的一个实施例的包括控制器和多个存储器件的存储系统的框图。
图2是示出在图1的主机和存储系统之间传送的数据包的图表。
图3是示出图1的控制器的配置示例的框图。
图4A和图4B是示出图3的控制器的地址映射表的示例的图表。
图5和图6图示根据本发明的一个实施例的图1的存储系统的总体操作的流程图。
具体实施方式
下面将参照附图来更详细地描述各种实施例。然而，本发明可以以不同的形式来实施，而不应当被解释为局限于本文中所阐述的实施例。相反地，这些实施例被提供以使得本公开将彻底且完整，并且将充分传达本发明给本领域技术人员。贯穿本公开，相同的附图标记在本发明的各种附图和实施例中指代相同的部分。
除非另外定义，本文中所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域一般技术人员通常所理解的意思相同的意思。还将理解的是，术语诸如在通用词典中定义的术语应当被解释为具有与其在本公开和相关领域的背景中的意思一致的意思，而将不以理想化或过度形式化的意义来解释，除非本文中明确如此定义。
本发明可以用不同的修改和实施例来实施，并且本文中一些实施例被当作描述本发明的示例。然而，对本领域技术人员明显的是所描述的实施例没有限制本发明的范围。此外，本发明所描述的实施例的组成元件应被理解为包括其所有的修改、替代及等同物。
还将理解的是，虽然在本文中可以使用术语“第一”、“第二”和“第三”等来描述各种元件，但这些元件不受这些术语的限制。这些术语是仅用来将一个元件与另一元件区分开。因此，在不脱离本发明的精神和范围的前提下，下面描述的第一元件也可以被称作第二元件或第三元件。
还将理解的是，当将一元件称作“连接”或“耦接”至另一元件时，它可以直接连接或直接耦接至该另一元件上，或者，还可以存在一个或更多个中间元件。此外，也将被理解的是，当将一元件称作在两个元件“之间”时，它可以是在两个元件之间的唯一元件，或者，也可以存在一个或更多个中间元件。
本文中使用的术语仅用于描述特定实施例的目的，而非意在限制本发明。如本文中所使用，除非上下文清楚地另外指出，否则单数形式意在也包括复数形式。还将理解的是，术语“包含”、“包含有”、“包括”和“包括有”在本说明书中使用时，表示所述元件的存在，但不排除一个或更多个其它元件的存在或添加。如本文中所用，术语“和/或”包括一个或更多个相关联的列出项的任何组合和所有组合。
在下面的描述中，阐述了大量具体细节以提供对本发明的透彻理解。可以在无这些具体细节中的一些或全部的情况下实施本发明。在其它情况下，未详细描述公知的工艺结构和/或工艺，以免不必要地混淆本发明。
在某些情况下，对本领域技术人员明显的是：与特定实施例有关的所描述的元件可以单独使用或者与其它实施例结合使用，除非另有特别说明。
在下文中，将参考附图详细地描述本发明的各种实施例。
图1提供根据本发明的一个实施例的存储系统100。参考图1，存储系统100包括控制器110和多个存储器件120。例如，存储器件120可以包括第一存储器件到第三存储器件120_1到120_3。
存储系统100响应于来自主机HOST的请求而操作。例如，存储系统100的控制器110将通过主机HOST存取的数据DATA储存在存储器件120中，并且管理所储存的数据。存储系统100可以基于各种协议与主机HOST交换数据DATA。根据本发明的一个实施例，数据交换可以基于包来执行。随后将参考图2来描述基于在存储系统100和主机HOST之间包的数据交换的详细操作。
存储系统100的控制器110可以通过将数据分配到存储器件120中的至少一个来将通过主机HOST传送的数据DATA储存到存储器件120中。在一些实施例中，控制器110可以将数据映射到存储器件120中的至少一个，并且可以根据数据特性管理和更新被映射数据的地址映射。即，当将数据DATA储存到存储器件120时，控制器110响应于来自主机HOST的请求而配置数据DATA的地址映射。此外，当更新基于主机HOST的相应数据的存取频率配置的地址映射时，控制器110可以改变相应数据的储存位置。
存储器件120包括第一存储器件到第三存储器件120_1、120_2和120_3，但是本发明不限于此。存储器件120可以包括不同数量的多个存储器件。存储器件120可以是不同类型而且可以具有不同性能。例如，第一存储器件120_1可以具有相对较高的数据速率和相对较高的数据带宽，而第三存储器件120_3可以具有相对较低的数据速率和相对较低的数据带宽，以及第二存储器件120_2可以具有中间的数据速率和中间的数据带宽。第一存储器件120_1可以具有相对较低的存储容量，而第三存储器件120_3可以具有相对较高的存储容量，以及第二存储器件120_2可以具有中间的存储容量。在一个实施例中，第一存储器件到第三存储器件120_1、120_2和120_3是从包括动态随机存取存储器(DRAM)、相变随机存取存储器(PCRAM)以及快闪存储器(例如NAND快闪存储器或NOR快闪存储器)的群组中选择的不同类型的存储器件。
在一个实施例中，第一存储器件120_1具有相对较高的数据速率和相对较低的存储容量，而第三存储器件120_3具有相对较低的数据速率和相对较高的存储容量。在这样的实施例中，由主机HOST频繁存取的数据(在下文中也被称为“热数据”)被储存在第一存储器件120_1以减少数据存取时间或减少延迟。相反地，由主机HOST偶尔存取的数据(在下文中也被称为“冷数据”)被储存在具有相对较低的数据速率但具有相对较高的存储容量的第三存储器件120_3，因此能够提高存储器利用率。
在这种情况下，主机HOST可以基于数据的存取频率来对数据评分，可以将被评分的数据与有关该数据的信息一起进行编码，并且可以发送编码的结果。示出这个过程的示例的详细图表在图2中示出。
特别地，图2图示了在图1的主机HOST和存储系统100之间的数据包传送。
因为存储系统100的存储器件120具有不同的性能，所以存储系统100的存储器件120可以针对来自主机HOST的请求而具有不同的响应延迟。因此，在主机HOST和存储系统100之间的数据传送可以基于事务标识(ID)216/223来执行。此外，主机HOST可以通过量化相应数据的存取模式来设置相应数据的存取评分。主机HOST可以经由训练操作来检查在存储系统100中储存的每个数据的存取模式。主机的训练操作可以是多个众所周知的方法中任何合适的方法。因为这些方法是众所周知的，所以省略了其详细的描述。
当请求对于存储系统100读取/写入数据时，主机HOST可以将对相应数据设置的存取评分ACCESS SCORE 212与数据的命令CMD 214、地址ADDR 213和尺寸值SIZE215一起(当作出写入请求时与数据DATA@write 211一起)进行编码，并且可以将编码数据作为请求包210传送。存取评分212可以表示数据被存取的如何频繁。例如，第一存取评分可以被设置为热数据，而第二个存取评分可以被设置为中频数据，以及第三存取评分可以被设置为冷数据。第一存取评分可以比第二存取评分高，而第二存取评分可以比第三存取评分高。
当从主机HOST接收请求包210时，存储系统100的控制器110可以对请求包210进行解码并且检查在请求包210中被编码的存取评分212。当执行写入操作时，控制器110可以基于存取评分212在不同于已有的存储器件的存储器件内写入相应的写入数据。当执行读取操作时，控制器110可以基于存取评分212在不同于已有的存储器件的存储器件内重新写入相应的读取的数据。此外，当执行读取操作时，控制器110可以将所读取的数据221与关于所读取的数据221的信息222和通过主机HOST输入的ID 223一起进行编码，而且将编码的数据作为响应包220输出。
现在参考图3，根据本发明的一个实施例，控制器110可以包括地址映射管理单元310、信号转换单元320以及数据处理单元330。
信号转换单元320可以通过对经由主机HOST传送的请求包进行解码来产生存取评分ACCESS SCORE、地址ADDR以及数据DATA等。信号转换单元320可以将产生的存取评分ACCESS SCORE和地址ADDR输出到地址映射管理单元310，并且可以将产生的数据DATA输出到数据处理单元330。地址映射管理单元310可以响应于存取评分ACCESS SCORE和地址ADDR来产生更新的地址nADDR。数据处理单元330可以基于更新的地址nADDR和数据DATA与从存储器件120_1、120_2和120_3中选中的存储器件交换内部数据iDATA。
当执行写入操作时，数据处理单元330可以根据选中的存储器件的类型来布置数据DATA，并且将布置的内部数据iDATA输出到选中的存储器件。为此，数据处理单元330可以包括对应于存储器件120_1、120_2和120_3的每个存储器件的布置电路/延迟电路(未示出)。例如，如果存储器件包括DRAM或PCRAM，则数据处理单元330可以包括可以是(first-ready,first-come-first-service,FRFCFS)行缓冲优先请求调度器的布置电路/延迟电路。如果存储器件包括NAND快闪存储器，则数据处理单元330可以包括布置电路/延迟电路，所述布置电路/延迟电路可以包括被配置为对每个页执行读取操作/写入操作的调度器。
当执行读取操作时，信号转换单元320可以对从数据处理单元330接收的数据DATA进行编码，并且将编码的数据作为响应包输出。为此，信号转换单元320可以包括包产生单元(未示出)。信号转换单元320可以缓冲在主机HOST的读取请求下接收到的ID和命令CMD等，可以将它们与响应包一起进行编码，并且可以输出编码的结果。
地址映射管理单元310可以包括评分比较单元3101和地址映射表3102。地址映射管理单元310可以通过基于第一到第三存储器件120_1、120_2和120_3的每个存储器件的至少一个特征将不同的权重值(momentum values)分配到第一到第三存储器件120_1、120_2和120_3来配置地址映射表3102。特征可以是，例如，数据速率、数据带宽和/或存储容量。评分比较单元3101可以通过将由信号转换单元330输出的存取评分ACCESS SCORE与已经储存了相应数据的存储器件的权重值进行比较来检查由主机HOST对相应数据的存取频率。如果根据评分比较单元3101的比较结果，发现相应数据的存取评分ACCESS SCORE与已经储存了相应数据的存储器件的权重值不同，则地址映射管理单元310可以更新地址映射表3102。
为此，地址映射管理单元310检测替代数据并更新相应数据和替代数据的地址。无论何时根据继续的写入操作/读取操作检测到数据的存取评分中的变化，都可以执行地址更新操作。
更特别地，当地址映射管理单元310经由地址更新操作来更新地址映射表3102时，数据处理单元330可以对具有改变的关系的数据和替代数据执行读取操作和重新写入操作。下面将参考图4A和图4B更详细地描述根据本发明的一个实施例的控制器110的操作。
图4A和图4B是示出图3的地址映射表3102的图表。
首先，如果从主机HOST接收到因为还没有完成训练操作而没有对其设置存取评分的数据，则控制器110可以在具有最高数据速率的存储器件中分配数据和储存数据。例如，数据可以被第一分配到具有最高数据速率的第一存储器件120_1并且储存在其中。接下来，当在第一存储器件120_1中没有更多可用储存空间时，可以按照从较高的数据速率到较低的数据速率的次序来依次地将数据分配和储存到第二存储器件120_2以及第三存储器件120_3。通过主机HOST管理的数据的逻辑地址(LA)以及表示数据被储存的位置的物理地址(PA)被映射和管理。
此外，当对来自主机HOST的数据的每个数据设置存取评分时，数据可以根据基于存取评分的数据存取频率被分配到存储器件120。为此，地址映射管理单元310可以将不同的权重值(MV)分配到存储器件120以基于存储器件120的至少一个特征对存储器件120排序。即，地址映射管理单元310可以确定与每个存储器件，例如，与第一存储器件到第三存储器件120_1、120_2和120_3的每一个存储器件相对应的存取评分的范围，并且将最大评分值和最小评分值设置为权重值。例如，当数据速率是用于排列存储器件120的选中的特征时，关于存储器件的数据速率越高，则通过地址映射管理单元310对那个存储器件分配的权重值也越高。因此，对于图1的存储器件120_1、120_2和120_3，地址映射管理单元310可以对具有最高数据速率的第一存储器件120_1分配最高的权重值。那么，地址映射管理单元310可以对第一存储器件120_1(例如，在图4A中的Mem1)设置最大划界评分值例如10和最小划界评分值例如7，并且可以在第一存储器件120_1内储存具有在设置范围内的存取评分的数据。同样地，地址映射管理单元310可以对第二存储器件120_2(例如，在图4A中的Mem 2)设置最大划界评分值6和最小划界评分值4，地址映射管理单元310可以对第三存储器件120_3(例如，在图4A中的Mem 3)设置最大划界评分值3和最小划界评分值1。
在图4A和图4B的更新之前的状态示出数据已经主要基于数据的存取评分和分配给存储器件120的权重值进行了分布。即，从图4A和图4B可以看出具有存取评分7、8和10的数据已经被储存在第一存储器件120_1，具有存取评分4到6的数据已经被储存在第二存储器件120_2，以及具有存取评分1和3的数据已经被储存在第三存储器件120_3。
在这种情况下，新的存取评分可以通过对储存的数据的写入操作或读取操作来检查。如果检查的存取评分没有与已经存储了该数据的存储器件的划界评分范围相对应，则该数据的地址映射表3102需要被更新。当执行更新时，可以确认具有与检查的存取评分相对应的划界评分范围的存储器件，可以选中在该存储器件内的替代数据，并且也可以更新相应的地址映射表3102。图4A和图4B示出根据相应的写入操作/读取操作来更新地址映射表3102的操作。首先，下面描述根据写入操作的更新操作。
图4A示出其在更新之前的状态对与逻辑地址LA_4相对应的数据已经请求写入操作的示例。可以看出在更新以前相应的数据已经被储存在第二存储器件120_2(例如，在图4A的Mem 2)。新检查的写入数据的存取评分是8，因此超过了第二存储器件120_2的划界评分范围(例如，4到6)。因此，被请求写入的数据被分配到比第二存储器件120_2具有更高数据速率的第一存储器件120_1。评分比较单元3101可以将在第一存储器件120_1中储存的数据的存取评分与请求写入的数据的存取评分进行比较。更特别地，评分比较单元3101可以将属于第一存储器件120_1的划界评分范围且与第一存储器件120_1的最小项目相对应的数据的存取评分与被请求写入的数据的存取评分进行比较。结果，因为选中的数据具有比新接收到的写入数据的存取评分8小的存取评分7，所以评分比较单元3101可以选择与逻辑地址(LA)LA_3相对应的数据作为替代数据。
因此，为了交换和储存请求写入的数据和替代数据，地址映射管理单元310可以将请求写入的数据和替代数据的地址输出为更新地址nADDR。数据处理单元330可以基于更新地址nADDR来读取替代数据，可以交换请求写入的数据和读取的替代数据的位置，以及可以写入被请求写入的数据和重新写入读取的替代数据。地址映射管理单元310可以将相应的有效比特位(VB)的逻辑电平设置到0直到这样的数据交换被终止，使得对由主机请求的其它包的写入和读取不被执行。
在完成数据交换以后，地址映射管理单元310可以根据改变的映射关系来更新地址映射表3102。参考在图4A的更新以后的状态，可以看出逻辑地址LA_3和LA_4被交换并被分别映射到第二存储器件120_2的物理地址PA2_1和第一存储器件120_1的物理地址PA1_1。如果通过数据交换来改变储存在存储器件120中储存的数据存取评分的分布，则相应的存储器件的划界评分也可以被不同地设置。即，在图4A示出的地址映射表更新操作以后，第一存储器件120_1的最小划界评分可以被改变为8，而第二存储器件120_2的最大划界评分也可以被改变为7。
相比之下，如果被请求写入数据的存取评分被包括在相应的存储器件的划界评分范围内或者根据在被请求写入的数据的存取评分和在其它存储器件中储存的数据的存取评分之间的比较结果不需要数据交换，则地址映射管理单元310不会更新地址映射表3102，但是可以没有任何变化地将与接收到的地址ADDR相对应的物理地址(PA)作为更新地址nADDR来输出。数据处理单元330可以基于更新地址nADDR在现有位置储存被请求写入的数据。下面描述根据读取操作的地址映射表3102的更新操作。
图4B示出了在上述的初始状态中已经请求了用于与逻辑地址LA_5相对应的数据的读取操作的示例。可以看出在更新之前的状态中，相应的数据已经被储存在第二存储器件120_2(例如，在图4A中的Mem 2)中。由于新检查数据的存取评分是8，所以超过了第二存储器件120_2的划界评分范围(例如，4到6)。因此，被请求读取的数据可以被分配到比第二存储器件120_2具有更高数据速率的第一存储器件120_1。评分比较单元3101可以将在第一存储器件120_1中储存的数据的存取评分与被请求读取的数据的存取评分进行比较。更特别地，评分比较单元3101可以将属于第一存储器件120_1的划界评分范围且与第一存储器件120_1的最小项目相对应的数据的存取评分与被请求读取的数据的存取评分进行比较。结果，因为选中的数据具有存取评分7(例如，8＞7)，所以评分比较单元3101可以选中与逻辑地址LA_3相对应的数据作为替代数据。
因此，为了交换和储存被请求读取的数据和替代数据，地址映射管理单元310可以将被请求读取的数据和替换数据的地址作为更新地址nADDR来输出。数据处理单元330可以基于更新地址nADDR来读取被请求读取的数据和替代数据，可以交换被请求读取的数据和替代数据的位置，并且可以重新写入被请求读取的数据和替代数据。此外，被请求且被读取的数据可以被传送到信号转换单元320，然后输出到主机。地址映射管理单元310可以将相应的有效比特位(VB)的逻辑电平设置为“0”直到终止这样的数据交换，使得针对由主机请求的其它包的写入和读取不被执行。
在完成数据交换以后，地址映射管理单元310可以根据改变的映射关系来更新地址映射表3102。参考图4B的更新以后的状态，可以看出逻辑地址LA_3和LA_5被交换并分别被映射到第二存储器件120_2的物理地址PA2_2和第一存储器件120_1的物理地址PA1_4。如果通过数据交换来改变在存储器件120中存储的数据存取评分的分布，则相应的存储器件的划界评分也可以被不同地设置。即，在图4A示出的地址映射表更新操作以后，第一存储器件120_1的最小划界评分可以被改变为8，而第二存储器件120_2的最大划界评分也可以被改变为7。
相比之下，如果被请求读取的数据的存取评分被包括在相应的存储器件的划界评分范围内或者根据在被请求读取的数据的存取评分和在其它存储器件中储存的数据的存取评分之间的比较结果不要求数据交换，则地址映射管理单元310不会更新地址映射表3102，但是可以没有任何变化地将与接收到的地址ADDR相对应的物理地址作为更新地址nADDR来输出。数据处理单元330可以没有任何变化地基于更新地址nADDR读取被请求读取的数据，并且将所读取的数据输出到信号转换单元320。
图5和图6是分别图示根据本发明的实施例的图1的存储系统100的读取操作和写入操作的流程图。
〈在图5中的写入操作〉
1)配置地址映射(S510)
控制器110的地址映射管理单元310可以基于存储器件120_1、120_2和120_3的每个存储器件的至少一个特征(例如，数据速率、数据带宽和/或存储容量)对存储器件120_1、120_2和120_3的每个存储器件分配不同的权重值。每个权重值可以表示对应于存储器件中的每一个的数据的存取频率范围，而且可以包括数据的存取评分的最小划界值和最大划界值。地址映射表3102可以表示在数据的地址和已经储存了该数据的存储器件的权重值之间的关系。
2)检查和比较存取评分(S520/S530)
在存储器件120_1、120_2和120_3中储存的数据的存取模式可以根据主机的训练操作被量化。控制器110可以基于量化的数值(例如，评分)来检查在存储器件120_1、120_2和120_3中储存的数据的存取频率。当对数据做出写入请求时，主机可以提供量化的存取评分。控制器110可以检查与该写入请求一起提供的存取评分，并且将检查的存取评分与分配给已经储存了该数据的相应的存储器件的权重值进行比较。
3)检测替代数据(S540)
如果，根据在步骤S530的比较结果，发现检查的存取评分与分配的权重值不相同(S530，是)，则控制器110检测数据的替代数据。在这种情况下，控制器110确认具有对应于检查的存取评分的权重值的存储器件，并且在确认的存储器件中检测替代数据。替代数据可以包括在确认的存储器件的项目中包括的数据。控制器110可以通过将检查的存取评分与在该项目中包括的数据的存取评分进行比较来检测替代数据。
4)读取操作和写入操作/重新写入操作(S550/S560)
在步骤S540以后，控制器110读取检测的替代数据(S550)，交换被请求写入的数据和替代数据的地址，以及基于交换的地址分别写入被请求写入的数据和重新写入替代数据(S560)。根据写入操作和重新写入操作，可以调整分配给存储器件的权重值。
5)写入操作(S570)
如果，根据在步骤S530的比较结果，发现检查的存取评分与分配的权重值相同(S530，否)，则控制器110无任何变化地在现有位置写入被请求写入的数据，而不需要更新地址映射表。
〈在图6中的读取操作〉
1)配置地址映射(S610)
控制器110的地址映射管理单元310可以基于存储器件120的每个的特征(例如，数据速率、数据带宽或存储容量)将不同的权重值分配给存储器件120。权重值表示对应于存储器件120的每个的数据的存取频率范围。地址映射表3102可以表示在数据的地址和已经储存该数据的存储器件的权重值之间的关系。
2)检查和比较存取评分(S620/S630)
在存储器件120_1、120_2和120_3中储存的数据的存取模式可以根据主机的训练操作被量化。控制器110可以基于量化的数值(例如，评分)来检查在存储器件120_1、120_2和120_3中储存的数据的存取频率。当对数据做出读取请求时，主机可以提供量化的存取评分。控制器110可以检查与读取请求一起提供的存取评分，并且将检查的存取评分与分配给已经储存了该数据的存储器件的权重值进行比较。
3)检测替代数据(S640)
如果，根据在步骤S630的比较结果，发现检查的存取评分与分配的权重值不相同(S630，是)，则控制器110检测数据的替代数据。在这种情况下，控制器110确认具有对应于检查的存取评分的权重值的存储器件，并且在确认的存储器件中检测替代数据。替代数据可以包括在确认的存储器件的项目中包括的数据。控制器110可以通过将检查的存取评分与在项目中包括的数据的存取评分进行比较来检测替代数据。
4)读取操作和重新写入操作(S650/S660)
在步骤S640以后，控制器110读取被请求读取的数据和检测的替代数据(S650)，交换被请求读取的数据和检测的替代数据的地址，以及基于交换的地址重新写入被请求读取的数据和检测的替代数据(S660)。根据重新写入操作，可以调整分配给存储器件的权重值。
5)读取操作(S670)
如果，根据在步骤S630的比较结果，发现检查的存取评分与分配的权重值相同(S630，否)，则控制器110无任何变化地读取被请求读取的数据而不需要更新地址映射表，并且输出所读取的数据。
如上所述，在根据本发明的一个实施例的存储系统中，因为根据存取模式划分以及管理在多个存储器件中储存的数据，所以能够减少存取数据所需的时间。此外，因为存储系统考虑到存储器件的带宽而自动划分和储存数据，所以能够提高存储器件的使用率。
根据本发明实施例的存储系统，因为可以基于数据的存取模式或存储器件的带宽来管理在存储器件中储存的数据，所以能够减少存取数据所需的时间，并且能够提高数据储存空间的利用。
尽管为了说明目的已经描述了各种实施例，对本领域技术人员明显的是在不脱离所附权利要求所限定的本发明的精神和范围的前提下，可以做出各种改变和修改。

Claims (20)

1.一种存储系统，包括：
第一存储器件和第二存储器件，具有至少一个彼此不同的特征；以及
控制器，适合于配置在第一存储器件和第二存储器件中储存的数据的地址映射，检查储存的数据的存取频率，以及基于检查的结果来更新地址映射。
2.如权利要求1所述的存储系统，其中，所述控制器适合于通过基于所述第一存储器件和第二存储器件的每个存储器件的数据速率、数据带宽或存储容量中的至少一个将不同权重值分配给所述第一存储器件和第二存储器件来配置地址映射。
3.如权利要求2所述的存储系统，其中，所述控制器适合于：当做出对数据的写入请求或读取请求时，从主机接收通过将数据的存取频率量化而获得的信息。
4.如权利要求3所述的存储系统，其中，所述控制器包括：
信号转换单元，适合于从主机接收针对数据的写入请求包或读取请求包，以及通过转换写入请求包或读取请求包来产生数据、数据的地址和量化信息；
地址映射管理单元，适合于响应于数据的地址和量化信息来产生更新地址；以及
数据处理单元，适合于基于更新的地址和数据与第一存储器件和第二存储器件交换内部数据。
5.如权利要求4所述的存储系统，其中，所述地址映射管理单元适合于：
将数据的量化信息与已经储存该数据的存储器件的权重值进行比较；
如果根据比较结果，量化信息与权重值不相同，则检测替代数据；
更新该数据和替代数据的地址映射。
6.如权利要求5所述的存储系统，其中，当做出对数据的写入请求时，如果所述地址映射管理单元更新数据和替代数据的地址映射，则所述数据处理单元适合于读取替代数据以及基于更新的地址映射来写入和重新写入数据及替代数据。
7.如权利要求5所述的存储系统，其中，当做出对数据的读取请求时，如果所述地址映射管理单元更新数据和替代数据的地址映射，则所述数据处理单元适合于读取数据和替代数据，以及基于更新的地址映射来重新写入读取的数据和替代数据。
8.如权利要求1所述的存储系统，其中，所述第一存储器件和第二存储器件包括适合于在双列直插式存储模块DIMM上安装并且具有不同的数据速率、数据带宽或存储容量的多个存储器件。
9.如权利要求1所述的存储系统，其中，所述控制器适合于基于包执行与主机的通信，所述包包括通过将数据的存取频率量化而获得的信息以及数据的标识ID、地址和命令。
10.一种存储系统的操作方法，包括：
将数据储存在具有至少一个彼此不同特征的第一存储器件和第二存储器件中；
配置在第一存储器件和第二存储器件中储存的数据的地址映射；
检查该数据的存取频率；以及
基于检查结果更新地址映射。
11.如权利要求10所述的操作方法，其中，配置在所述第一存储器件和第二存储器件中储存的数据的地址映射包括：基于第一存储器件和第二存储器件的数据速率、数据带宽或存储容量的至少一个将不同的权重值分配给所述第一存储器件和第二存储器件。
12.如权利要求11所述的操作方法，其中，所述权重值表示对应于第一存储器件和第二存储器件的每个存储器件的数据的存取频率范围。
13.如权利要求12所述的操作方法，其中，检查该数据的存取频率包括：
当执行对该数据的写入操作或读取操作时，接收通过将存取频率量化而获得的信息；以及
将量化信息与分配给已经储存该数据的存储器件的权重值进行比较。
14.如权利要求13所述的操作方法，其中，更新地址映射包括：如果所述量化信息与分配给已经储存该数据的存储器件的权重值不相同，则基于检查的结果来更新地址映射；
确认具有对应于该量化信息的权重值的存储器件；以及
检测在确认的存储器件中储存的数据中的替代数据。
15.如权利要求14所述的操作方法，其中，所述替代数据的检测包括检查在确认的存储器件的项目中包括的数据的量化信息。
16.如权利要求14所述的操作方法，其中，当执行对数据的写入操作时，更新所述地址映射还包括：
读取替代数据；
交换数据和替代数据的地址，以及基于交换的地址写入和重新写入数据及替代数据；以及
响应于写入操作和重新写入操作，调整数据和替代数据的地址以及第一存储器件和第二存储器件的权重值。
17.如权利要求14所述的操作方法，其中，当执行对数据的读取操作时，更新所述地址映射还包括：
读取数据和替代数据；
交换所读取的数据和替代数据的地址，以及基于交换的地址重新写入读取的数据和替代数据；以及
响应于重新写入操作，调整数据和替代数据的地址以及第一存储器件和第二存储器件的权重值；以及
输出所读取的数据。
18.如权利要求13所述的操作方法，其中，
所述量化信息包括根据数据的存取频率评分的值，以及
随着数据的存取频率变高，所述量化信息具有更高的评分值。
19.如权利要求18所述的操作方法，其中，如果所述第一存储器件比第二存储器件具有相对更高的数据速率、相对更高的数据带宽或相对更低的存储容量，则对应于相对较高范围的存取频率的权重值被分配给所述第一存储器件。
20.如权利要求19所述的操作方法，
其中所述存储系统还包括适合于比第二存储器件具有相对更低的数据速率、相对更低的数据带宽或相对更高的存储容量的第三存储器件，
其中所述第一到第三存储器件分别包括在双列直插式存储模块DIMM上安装的动态随机存取存储器DRAM、相变随机存取存储器PCRAM以及快闪存储器中的一个。
CN201610941392.0A 2016-03-17 2016-10-25 包括存储器件的存储系统及其操作方法 Active CN107203475B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160031970A KR102532581B1 (ko) 2016-03-17 2016-03-17 메모리 장치를 포함하는 메모리 시스템 및 그의 동작 방법
KR10-2016-0031970 2016-03-17

Publications (2)

Publication Number Publication Date
CN107203475A true CN107203475A (zh) 2017-09-26
CN107203475B CN107203475B (zh) 2020-11-27

Family

ID=59855624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610941392.0A Active CN107203475B (zh) 2016-03-17 2016-10-25 包括存储器件的存储系统及其操作方法

Country Status (3)

Country Link
US (1) US10235300B2 (zh)
KR (1) KR102532581B1 (zh)
CN (1) CN107203475B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109151160A (zh) * 2018-06-26 2019-01-04 Oppo广东移动通信有限公司 通信方法、装置、移动终端及存储介质
CN110308865A (zh) * 2018-03-27 2019-10-08 爱思开海力士有限公司 存储器系统、计算系统及其操作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102395190B1 (ko) 2017-07-31 2022-05-06 삼성전자주식회사 호스트와 인터페이스를 수행하는 스토리지 장치, 호스트 및 스토리지 장치의 동작방법
KR102394695B1 (ko) * 2017-11-08 2022-05-10 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US10878880B2 (en) 2018-09-20 2020-12-29 Qualcomm Incorporated Selective volatile memory refresh via memory-side data valid indication
KR102675313B1 (ko) * 2019-10-31 2024-06-17 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
CN111274163B (zh) * 2020-03-27 2024-11-26 西安紫光国芯半导体有限公司 储存级存储器的双列直插式存储模块装置及其缓存方法
CN111274162B (zh) * 2020-03-27 2025-02-28 西安紫光国芯半导体股份有限公司 储存级存储器的双列直插式存储模块装置及访问数据方法
US12141465B2 (en) 2020-12-18 2024-11-12 Micron Technology, Inc. Object management in tiered memory systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1977336A (zh) * 2004-05-21 2007-06-06 拉姆伯斯公司 改善支持多存储器访问延迟的计算机存储器系统的性能的系统和方法
CN103810110A (zh) * 2012-11-13 2014-05-21 索尼公司 存储器控制装置、存储器系统和信息处理系统
US20140172937A1 (en) * 2012-12-19 2014-06-19 United States Of America As Represented By The Secretary Of The Air Force Apparatus for performing matrix vector multiplication approximation using crossbar arrays of resistive memory devices
US20140281361A1 (en) * 2013-03-15 2014-09-18 Samsung Electronics Co., Ltd. Nonvolatile memory device and related deduplication method

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347051B2 (en) * 1991-11-26 2002-02-12 Hitachi, Ltd. Storage device employing a flash memory
US7168010B2 (en) * 2002-08-12 2007-01-23 Intel Corporation Various methods and apparatuses to track failing memory locations to enable implementations for invalidating repeatedly failing memory locations
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
JP5282560B2 (ja) * 2008-12-19 2013-09-04 富士通セミコンダクター株式会社 半導体装置及びシステム
JP2011192260A (ja) * 2010-02-16 2011-09-29 Toshiba Corp 半導体記憶装置
KR101678911B1 (ko) * 2010-03-12 2016-11-23 삼성전자주식회사 데이터 저장 장치 및 그것을 포함하는 컴퓨팅 시스템
US9047178B2 (en) * 2010-12-13 2015-06-02 SanDisk Technologies, Inc. Auto-commit memory synchronization
KR20120066198A (ko) * 2010-12-14 2012-06-22 삼성전자주식회사 휘발성 메모리를 포함하는 저장 장치의 데이터 저장 방법
KR101800444B1 (ko) * 2011-03-28 2017-12-20 삼성전자주식회사 불휘발성 메모리의 제어 방법 및 그것을 포함하는 메모리 시스템
KR20130032155A (ko) * 2011-09-22 2013-04-01 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 관리 방법
KR101941270B1 (ko) * 2012-01-03 2019-04-10 삼성전자주식회사 멀티-레벨 메모리 장치를 제어하는 메모리 제어기 및 그것의 에러 정정 방법
JP5597666B2 (ja) * 2012-03-26 2014-10-01 株式会社東芝 半導体記憶装置、情報処理システムおよび制御方法
KR101989850B1 (ko) * 2012-04-03 2019-06-18 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 그것의 프로그램 방법
US9524248B2 (en) * 2012-07-18 2016-12-20 Micron Technology, Inc. Memory management for a hierarchical memory system
US10282286B2 (en) * 2012-09-14 2019-05-07 Micron Technology, Inc. Address mapping using a data unit type that is variable
KR102067029B1 (ko) * 2012-12-13 2020-01-16 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
KR20150020384A (ko) * 2013-08-13 2015-02-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP6213040B2 (ja) * 2013-08-19 2017-10-18 富士通株式会社 半導体記憶装置および半導体記憶装置の制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1977336A (zh) * 2004-05-21 2007-06-06 拉姆伯斯公司 改善支持多存储器访问延迟的计算机存储器系统的性能的系统和方法
CN103810110A (zh) * 2012-11-13 2014-05-21 索尼公司 存储器控制装置、存储器系统和信息处理系统
US20140172937A1 (en) * 2012-12-19 2014-06-19 United States Of America As Represented By The Secretary Of The Air Force Apparatus for performing matrix vector multiplication approximation using crossbar arrays of resistive memory devices
US20140281361A1 (en) * 2013-03-15 2014-09-18 Samsung Electronics Co., Ltd. Nonvolatile memory device and related deduplication method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110308865A (zh) * 2018-03-27 2019-10-08 爱思开海力士有限公司 存储器系统、计算系统及其操作方法
CN109151160A (zh) * 2018-06-26 2019-01-04 Oppo广东移动通信有限公司 通信方法、装置、移动终端及存储介质

Also Published As

Publication number Publication date
KR20170108296A (ko) 2017-09-27
KR102532581B1 (ko) 2023-05-17
US20170270050A1 (en) 2017-09-21
US10235300B2 (en) 2019-03-19
CN107203475B (zh) 2020-11-27

Similar Documents

Publication Publication Date Title
CN107203475B (zh) 包括存储器件的存储系统及其操作方法
CN106354656B (zh) 用于存储管理的方法和系统
TWI699646B (zh) 記憶體裝置、記憶體定址方法與包括非暫時性儲存媒體的物品
KR20170138765A (ko) 메모리 장치, 메모리 모듈 및 메모리 장치의 동작 방법
KR101845371B1 (ko) 오프-다이 캐시 메모리의 태그들의 세트들을 캐시하기 위한 방법, 장치, 및 시스템
KR20170097609A (ko) 압축된 데이터 백그라운드를 캐싱하는 장치, 시스템 및 방법
US8127072B2 (en) Data storage device and method for accessing flash memory
JP2016045940A (ja) 異種統合メモリ部及びその拡張統合メモリスペース管理方法
US20170255565A1 (en) Method and apparatus for providing a contiguously addressable memory region by remapping an address space
TWI790456B (zh) 記憶體定址方法及相關聯的控制器
CN101593156A (zh) 多种存储器的管理方法、系统及控制器
US10346052B2 (en) Memory system with priority processing and operating method thereof
CN111399757B (zh) 存储器系统及其操作方法
CN108694133A (zh) 用于即时高速缓存关联性的装置、方法和系统
US10503657B2 (en) DIMM SSD Addressing performance techniques
CN109960466A (zh) 存储器系统及其操作方法
US10402325B2 (en) Memory system
US20190339875A9 (en) Method, electronic device and computer program product for data processing
US20160077762A1 (en) Memory system, storage system
US12277345B2 (en) Scatter gather list adaptive bucketing
US9298612B2 (en) Semiconductor memory device and computer system including the same
JP2007310927A (ja) 不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム
CN107807786A (zh) 存储装置及其资料映射方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant