[go: up one dir, main page]

CN107180000B - 存储装置及数据访问方法 - Google Patents

存储装置及数据访问方法 Download PDF

Info

Publication number
CN107180000B
CN107180000B CN201610134908.0A CN201610134908A CN107180000B CN 107180000 B CN107180000 B CN 107180000B CN 201610134908 A CN201610134908 A CN 201610134908A CN 107180000 B CN107180000 B CN 107180000B
Authority
CN
China
Prior art keywords
rank
signal
storage
bus
bus signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610134908.0A
Other languages
English (en)
Other versions
CN107180000A (zh
Inventor
吴让亮
陈玉柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201610134908.0A priority Critical patent/CN107180000B/zh
Priority to US15/454,177 priority patent/US10140234B2/en
Publication of CN107180000A publication Critical patent/CN107180000A/zh
Application granted granted Critical
Publication of CN107180000B publication Critical patent/CN107180000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Multi Processors (AREA)

Abstract

本发明公开了一种存储装置及数据访问方法，属于存储技术领域。所述装置包括印刷电路板PCB和对称布置在PCB两侧面上的多个存储颗粒，PCB一侧面上的多个存储颗粒形成一个排列Rank，PCB另一侧面上的多个存储颗粒形成一个Rank，存储颗粒包括多个引脚PIN，PCB内设置有多根走线，多根走线中的一根走线与位于PCB两侧同一位置的两个PIN连接；该装置还包括：转换模块，用于获取系统总线发送的系统总线信号，将系统总线信号转换为Rank选择信号和存储颗粒总线信号；Rank判决器，用于根据Rank选择信号确定被选中的Rank；切换阵列，用于根据被选中的Rank中存储颗粒的PIN与多根走线的对应关系，分别向多根走线中的每一根走线输出与被选中的Rank中存储颗粒的PIN对应的存储颗粒总线信号。

Description

存储装置及数据访问方法
技术领域
本发明涉及存储技术领域，特别涉及一种存储装置及数据访问方法。
背景技术
双列直插式存储模块(Dual-Inline-Memory-Modules，检测DIMM)通常包括印制电路板(Printed Circuit Board，简称PCB)及分布在PCB上的多个存储颗粒，所述存储颗粒可以通常采用目前应用最广泛的双数据率同步动态随机访问存储器(Double Data RateSynchronous Dynamic Random，简称DDR SDRAM)实现。这多个存储颗粒分布在PCB的两侧面上形成对称结构，每个侧面上的存储颗粒组成一个独立的排列(Rank)，并且相同位置的存储颗粒的相同引脚与同一走线连接，这种拓扑称之为DDR双Rank结构(DDR Dual Rank)。其中，DIMM中的PCB为多层结构。
由于设置在PCB两侧面上的存储颗粒结构完全相同，所以对称设置时，处于同一位置的两个存储颗粒上的相同的引脚的位置可能并不相同。具体地，两个存储颗粒的相同引脚刚好以两存储颗粒中心连线的中点对称分布。此时，连接两个存储颗粒中相同引脚的走线通常采用如下设计：走线的第一段在多层PCB板中的一层内设置，第一段走线的一端作为输入端，第一段走线的另一端分别通过第二段走线和第三段走线与两个引脚连接，具体地，在第一段走线的另一端处分别开设朝向PCB两侧面的过孔，然后通过第二段走线和第三段走线连接两个引脚，形成T型走线设计。第一端段走线的另一端通常选择靠近两个引脚中的一个设置，这样可以保证与其中一个引脚连接的第二段走线的长度较短，保证了该引脚的信号完整性(Signal Integrity，简称SI)，但会造成与另一个引脚连接的第三段走线长度较长，使得另一个引脚的信号完整性受到影响，导致DDR Dual Rank整体性能的下降。同时，由于第三段走线长度较长，且每根走线都存在同样的情况，所以设计PCB时需要设计多个层来实现这种走线，以防止走线之间产生干扰，对PCB工艺要求很高。
发明内容
为了解决现有技术中，DDR Dual Rank中同一走线连接的两个存储颗粒中的相同引脚时，连接其中一个引脚的走线较长的问题，本发明实施例提供了一种存储装置及数据访问方法。所述技术方案如下：
第一方面，提供了一种存储装置，包括印刷电路板PCB和对称布置在所述PCB两侧面上的多个存储颗粒，所述PCB一侧面上的多个存储颗粒形成一个排列Rank，所述PCB另一侧面上的多个存储颗粒形成一个Rank，所述存储颗粒包括多个引脚PIN，所述PCB内设置有多根走线，所述多根走线中的一根走线与位于所述PCB两侧同一位置的两个PIN连接；
所述存储装置还包括：转换模块，用于获取系统总线发送的系统总线信号，将所述系统总线信号转换为Rank选择信号和存储颗粒总线信号，所述系统总线信号包括系统数据总线信号和系统地址/控制总线信号，所述存储颗粒总线信号包括存储颗粒数据总线信号和存储颗粒地址/控制总线信号；
Rank判决器，用于根据所述Rank选择信号确定被选中的Rank；
切换阵列，用于根据所述被选中的Rank中存储颗粒的PIN与所述多根走线的对应关系，分别向所述多根走线中的每一根走线输出与所述被选中的Rank中存储颗粒的PIN对应的存储颗粒总线信号。
本发明通过将位于PCB两侧同一位置上的两个PIN采用一根走线连接，此时连接两个PIN的走线很短，避免了现有技术中一个走线连接两个存储颗粒中相同的PIN时，造成的连接其中一个PIN的走线过长的问题，同时，通过设计转换模块、Rank判决器以及切换阵列对每根走线的信号进行控制，使得输入每根走线的信号与走线在被选中的Rank的存储颗粒中连接的PIN对应，从而保证走线输出到每个PIN的信号准确。上述方案实现了连接两PIN的走线都很短，既保证了两个PIN的信号完整性，又避免了PCB的多层设计，降低了PCB工艺要求。
结合第一方面，在第一方面的第一实现方式中，所述转换模块包括：
地址译码器，用于获取所述系统总线中的系统地址/控制总线发送的系统地址/控制总线信号，并将所述系统地址/控制总线信号转化为所述Rank选择信号和所述存储颗粒地址/控制总线信号；
数据格式转换单元，用于获取所述系统总线中的系统数据总线发送的系统数据总线信号，并将所述系统数据总线信号转化为所述存储颗粒数据总线信号。
在该实现方式中，转换模块由地址译码器和数据格式转换单元两个单元组成，实现对系统地址/控制总线信号和系统数据总线信号的转换。
结合第一方面的第一实现方式，在第一方面的第二实现方式中，所述切换阵列包括：
多个信号输出单元，所述多个信号输出单元中的每一个信号输出单元分别与所述多根走线中的一根走线连接；
控制单元，用于根据所述被选中的Rank中存储颗粒的PIN与所述多根走线的对应关系，控制所述每一个信号输出单元的输出信号。
结合第一方面的第二实现方式，在第一方面的第三实现方式中，所述信号输出单元为二选一切换开关，所述二选一切换开关的输出端连接所述走线，所述二选一切换开关的两个输入端与所述转换模块的两个输出端子连接，所述转换模块的每个输出端子分别与两个所述二选一切换开关的输入端连接，所述转换模块的输出端子与存储颗粒中的PIN对应设置，且对应设置的所述转换模块的输出端子和所述存储颗粒中的PIN连接在同一个二选一切换开关的两端。
在该实现方式中，对应设置的转换模块的输出端子和存储颗粒中的PIN连接在同一个二选一切换开关的两端，这样使得在二选一切换开关的输出端通过走线连接两个不同功能的PIN时，二选一切换开关的输入端也连接到与之相对的两个输出端子，然后由于这两个PIN是两个不同Rank上的，所以只会有一个工作，所以通过二选一切换开关选通其中一个输入端即可。
结合第一方面的第三实现方式，在第一方面的第四实现方式中，所述Rank判决器，用于输出Rank控制信号，所述Rank控制信号用于指示所述被选中的Rank；
所述控制单元，用于获取所述Rank控制信号；根据所述Rank控制信号与开关状态的对应关系，确定获取到的所述Rank控制信号对应的开关状态，所述开关状态用于指示所述二选一切换开关中的一个输入端与输出端连通；根据所述开关状态控制所述二选一切换开关中的一个输入端与输出端连通。
在上述实现方式中，通过将二选一切换开关的两个输入端分别连接与所述转换模块的输出端子连接，使得控制单元只需要根据Rank控制信号控制二选一切换开关进行切换，即可实现输出对应的信号，实现简单。
结合第一方面的第三实现方式，在第一方面的第五实现方式中，所述地址译码器与所述切换阵列之间设有存储颗粒地址/控制总线，所述数据格式转换单元与所述切换阵列之间设有存储颗粒数据总线，所述二选一切换开关的输入端通过所述存储颗粒地址/控制总线与所述地址译码器的输出端子连接，所述二选一切换开关的输入端通过所述存储颗粒数据总线与所述数据格式转换单元的输出端子连接。
结合第一方面，在第一方面的第六实现方式中，所述转换模块、所述Rank判决器和所述切换阵列集成在同一块片上系统SOC芯片上。
结合第一方面的第六实现方式，在第一方面的第七实现方式中，所述SOC芯片包括存储器接口逻辑电路，所述存储器接口逻辑电路包括DDR控制器和DDR物理层，所述转换模块和所述Rank判决器设置在所述DDR控制器中，所述切换阵列设置在所述DDR物理层中。
第二方面，提供了一种数据访问方法，所述方法基于第一方面中任一项所述的存储装置实现，所述方法包括：
获取系统总线发送的系统总线信号，将所述系统总线信号转换为Rank选择信号和存储颗粒总线信号，所述系统总线信号包括系统数据总线信号和系统地址/控制总线信号，所述存储颗粒总线信号包括存储颗粒数据总线信号和存储颗粒地址/控制总线信号；
根据所述Rank选择信号确定被选中的Rank；
根据所述被选中的Rank中存储颗粒的PIN与所述多根走线的对应关系，分别向所述多根走线中的每一根走线输出与所述被选中的Rank中存储颗粒的PIN对应的存储颗粒总线信号。
结合第二方面，在第二方面的第一实现方式中，所述获取系统总线发送的系统总线信号，将所述系统总线信号转换为Rank选择信号和存储颗粒总线信号，包括：
获取所述系统总线中的系统地址/控制总线发送的系统地址/控制总线信号，并将所述系统地址/控制总线信号转化为所述Rank选择信号和所述存储颗粒地址/控制总线信号；
获取所述系统总线中的系统数据总线发送的系统数据总线信号，并将所述系统数据总线信号转化为所述存储颗粒数据总线信号。
结合第二方面，在第二方面的第二实现方式中，所述根据所述Rank选择信号确定被选中的Rank，包括：
输出Rank控制信号，所述Rank控制信号用于指示所述被选中的Rank。
结合第二方面的第二实现方式，在第二方面的第三实现方式中，所述根据所述被选中的Rank中存储颗粒的PIN与所述多根走线的对应关系，分别向所述多根走线中的每一根走线输出与所述被选中的Rank中存储颗粒的PIN对应的存储颗粒总线信号，包括：
根据所述被选中的Rank中存储颗粒的PIN与所述多根走线的对应关系，控制所述每一个信号输出单元的输出信号。
结合第二方面的第三实现方式，在第二方面的第四实现方式中，所述根据所述被选中的Rank中存储颗粒的PIN与所述多根走线的对应关系，控制所述每一个信号输出单元的输出信号，包括：
获取所述Rank控制信号；
根据所述Rank控制信号与开关状态的对应关系，确定获取到的所述Rank控制信号对应的开关状态，所述开关状态用于指示所述二选一切换开关中的一个输入端与输出端连通；
根据所述开关状态控制所述二选一切换开关中的一个输入端与输出端连通。
本发明实施例提供的技术方案带来的有益效果是：
通过将位于PCB两侧同一位置上的两个PIN采用一根走线连接，此时连接两个PIN的走线很短，避免了现有技术中一个走线连接两个存储颗粒中相同的PIN时，造成的连接其中一个PIN的走线过长的问题，同时，通过设计转换模块、Rank判决器以及切换阵列对每根走线的信号进行控制，使得输入每根走线的信号与走线在被选中的Rank的存储颗粒中连接的PIN对应，从而保证走线输出到每个PIN的信号准确。上述方案实现了连接两PIN的走线都很短，既保证了两个PIN的信号完整性，又避免了PCB的多层设计，降低了PCB工艺要求。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的存储装置的结构示意图；
图2是本发明实施例提供的存储装置的结构示意图；
图3是本发明实施例提供的PCB对应位置上的两个存储颗粒的引脚分布图；
图4是本发明实施例提供的存储装置的拓扑示意图；
图5是本发明实施例提供的数据访问方法流程图；
图6是本发明实施例提供的数据访问方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
为便于对本发明实施例提供的技术方案的理解，首先介绍一下DDR Dual Rank的相关内容。
如背景技术所言，DDR Dual Rank包括两个对称设置的Rank。其中，Rank采用如下方式定义：传统内存系统为了保证中央处理器(Central Processing Unit，简称CPU)的正常工作，必须一次传输完CPU在一个传输周期内所需的数据，CPU在一个传输周期能接受的数据容量就是系统总线的位宽，例如64位处理器每个传输周期可以传输64比特(bits)数据，但由于每个存储颗粒的位宽小于CPU的位宽，所以需要多个存储颗粒组合在一起才能满足CPU的数据传输需求，这多个组合在一起的存储颗粒即为一个Rank。
存储颗粒通常分为多个相互独立的逻辑存储库(Bank)，每个Bank为一个存储阵列，数据存储在存储阵列的多个存储单元中，多个存储单元分为数行(Row)和数列(Column)。
CPU通过系统总线来对DDR Dual Rank进行数据读取和命令操作(如刷新、初始化)，其中，系统总线包括系统数据总线、系统地址/控制总线。系统数据总线用于传送系统数据总线信号，即实现数据输入输出。系统地址/控制总线用于传送系统地址/控制总线信号，包括地址信号、控制信号和时序信号，控制信号包括读/写信号、片选信号、中断响应信号、初始化信号等。
下面以读取数据为例，对CPU及DDR Dual Rank工作过程进行说明：当CPU需要读取DDR Dual Rank中数据时，CPU通过系统地址/控制总线向DDR控制器发送系统地址/控制总线信号；DDR控制器在接收到系统总线发送的上述信号后，首先需要根据系统地址/控制总线信号确定CPU要访问的Rank，然后产生对应Rank的DDR地址/控制信号，存储颗粒根据DDR地址/控制信号中的Bank地址和Row地址以及行选通信号打开一个页(Page)，例如Page1，再根据数据所在的Column地址以及列选通信号读取数据。其中，由于DDR Dual Rank由两个Rank组成，DDR地址总线比系统总线中的地址总线少一位，系统总线中的地址/控制总线中多出的一位可以用于标识Rank，故在前述过程中可以根据系统总线中的地址/控制总线传送的地址信号进行Rank选择。
在上述读写数据的过程中，设置在DDR Dual Rank的PCB板两侧面的两个Rank只有一个会被激活，因此同一走线所连接的两个引脚只有一个能够收到该走线输出的信号。但是，由于同一走线在连接两个引脚时，连接其中一个引脚的走线较长，造成这个引脚的信号完整性受到影响。为此，本发明通过重新设计走线与引脚的连接方式，让连接到两引脚的走线都达到最短。
图1是本发明实施例提供的一种存储装置的结构示意图，参见图1，包括印刷电路板PCB 100和对称布置在PCB 100两侧面上的多个存储颗粒101，PCB 100一侧面上的多个存储颗粒101形成一个Rank 102，PCB 100另一侧面上的多个存储颗粒101形成一个Rank 102，存储颗粒101包括多个引脚PIN(图1未示出)，PCB 100内设置有多根走线，多根走线中的一根走线与位于PCB 100两侧同一位置的两个PIN连接；
如图2是存储装置的框图，该存储装置还包括：转换模块103，用于获取系统总线发送的系统总线信号，将系统总线信号转换为Rank选择信号和存储颗粒总线信号，系统总线信号包括系统数据总线信号和系统地址/控制总线信号，存储颗粒总线信号包括存储颗粒数据总线信号和存储颗粒地址/控制总线信号；
Rank判决器104，用于根据Rank选择信号确定被选中的Rank 102；
切换阵列105，用于根据被选中的Rank 102中存储颗粒101的PIN与多根走线的对应关系，分别向多根走线中的每一根走线输出与被选中的Rank 102中存储颗粒101的PIN对应的存储颗粒总线信号。
图3是本发明实施例中设置在PCB 100对应位置上的两个存储颗粒101的引脚分布图，可以看出在位于PCB 100同一位置的两个PIN可以不同，如A13和A14，位于PCB 100同一位置的两个PIN也可以相同，如VSS。
本发明通过将位于PCB两侧同一位置上的两个PIN采用一根走线连接，此时连接两个PIN的走线很短，避免了现有技术中一个走线连接两个存储颗粒101中相同的PIN时，造成的连接其中一个PIN的走线过长的问题，同时，通过设计转换模块103、Rank判决器104以及切换阵列105对每根走线的信号进行控制，使得输入每根走线的信号与走线在被选中的Rank 102中连接的PIN对应，从而保证走线输出到每个PIN的信号准确。上述方案实现了连接两PIN的走线都很短，既保证了两个PIN的信号完整性，又避免了PCB 100的多层设计(例如可以使8层设计降低至4或6层)，降低了PCB 100工艺要求。
图4是本发明实施例提供的一种存储装置的拓扑示意图，参见图4，与图2提供的存储装置相比，转换模块103包括：
地址译码器1031，用于获取系统总线10中的系统地址/控制总线发送的系统地址/控制总线信号，并将系统地址/控制总线信号转化为Rank选择信号和存储颗粒地址/控制总线信号；
数据格式转换单元1032，用于获取系统总线中的系统数据总线发送的系统数据总线信号，并将系统数据总线信号转化为存储颗粒数据总线信号。
其中，系统总线包括系统地址/控制总线和系统数据总线。
在图4中，将图1中PCB 100上下两面的两个Rank 102分别记为Rank0和Rank1。
在该实现方式中，转换模块103由地址译码器131和数据格式转换单元132两个单元组成，共同完成转换模块103所实现的功能。
容易知道，在本发明实施例中，切换阵列105可以是一个，也可以是两个，两个切换阵列可以分别用于对存储颗粒地址/控制总线信号和存储颗粒数据总线信号的传输控制。
在一种可能的实现方式中，切换阵列105包括：
多个信号输出单元1051，多个信号输出单元1051中的每一个信号输出单元1051分别与多根走线中的一根走线连接；
控制单元1052，用于根据被选中的Rank 102中存储颗粒的PIN与多根走线的对应关系，控制每一个信号输出单元1051的输出信号。
在一种可能的实现方式中，信号输出单元1051为二选一切换开关。二选一切换开关的输出端连接走线；转换模块103具有多个输出端子，二选一切换开关的两个输入端与转换模块103的输出端子连接，转换模块103的每个输出端子分别与两个二选一切换开关的输入端连接；转换模块103的输出端子与存储颗粒101中的PIN对应设置，且对应设置的转换模块103的输出端子和存储颗粒中的PIN连接在同一个二选一切换开关的两端。其中，转换模块103的一个输出端子连接的两个输入端可以是一个二选一切换开关上的，也可以是两个二选一切换开关上的。
例如，在存储装置中第一个二选一切换开关的输出端通过走线连接Rank0的A13和Rank1的A14，第二个二选一切换开关的输出端通过走线连接Rank0的A14和Rank1的A13；用于输出A13对应的信号的转换模块103的输出端子分别连接两个二选一切换开关的一个输入端，用于输出A14对应的信号的转换模块103的输出端子分别连接两个二选一切换开关的另外一个输入端。这样，在选中Rank0时，接通第一个二选一切换开关连接A13的输入端，接通第二个二选一切换开关连接A14的输入端。
在一种可能的实现方式中，Rank判决器104，用于输出Rank控制信号，Rank控制信号用于指示被选中的Rank 102；
控制单元1052，用于获取Rank控制信号；根据Rank控制信号与开关状态的对应关系，确定获取到的Rank控制信号对应的开关状态，开关状态用于指示二选一切换开关中的一个输入端与输出端连通；根据开关状态控制二选一切换开关中的一个输入端与输出端连通。
其中，Rank控制信号和开关状态的对应关系可以预设在控制单元1052中，当接收到Rank控制信号后，根据该对应关系接通相应地输入端即可。例如，该Rank控制信号可以采用高低电平表示，当控制单元1052接收到高电平时，将对应Rank0的输入端接通。
在上述实现方式中，通过将二选一切换开关的两个输入端分别连接与信号转换模块103的输出端子连接，使得控制单元1052只需要根据Rank控制信号控制二选一切换开关进行切换，即可实现输出对应的信号，实现简单。
进一步地，在本实施例中，还可以将Rank与开关的输入端的对应关系用位置表示，如：每个二选一切换开关的两个输入端相对分布，处于一侧(如上方)的输入端对应Rank0，处于另一侧(如下方)的输入端对应Rank1，所以当Rank控制信号指示被选中的Rank为Rank0时，将所有二选一切换开关接通一侧的输入端即可。
进一步地，地址译码器1031与切换阵列105之间设有存储颗粒地址/控制总线1061，数据格式转换单元1032与切换阵列105之间设有存储颗粒数据总线1062，二选一切换开关的输入端通过存储颗粒地址/控制总线1061与地址译码器1031的输出端子连接，二选一切换开关的输入端通过存储颗粒数据总线1062与数据格式转换单元1032的输出端子连接。
转换模块103由地址译码器1031和数据格式转换单元1032组成，相应地，转换模块103的输出端子也包括地址译码器1031的输出端子和数据格式转换单元1032的输出端子。
其中，存储颗粒地址/控制总线1061和存储颗粒数据总线1062合为存储颗粒总线，也称DDR总线。
在一种可能的实现方式中，转换模块103、Rank判决器104和切换阵列105集成在同一块片上系统(System on Chip，简称SOC)芯片上。
具体地，SOC芯片包括存储器接口逻辑电路，存储器接口逻辑电路包括DDR控制器和DDR物理层，转换模块和103和Rank判决器104设置在DDR控制器中，切换阵列105设置在DDR物理层中。
进一步地，每个存储颗粒101中包括多种功能器件，这些功能器件用于行/列地址复用、行/列地址解码、I/O控制等等，本实施例对此不做赘述。
在一种可能的实现方式中，上述存储颗粒101为SDRAM存储颗粒。
如图1所示，PCB 100上设有金属球Ball 107，存储颗粒101的PIN通过Ball 107与走线连接。
在本发明实施例中，PCB 100板为多层设置，走线设计在多层PCB 100板中。
在本发明实施例中，在进行线路设计时，按照一根走线连接PCB板两侧同一位置的两个PIN的方式，设计多根走线。多根走线设计完成后，可以得出如下所示的信号对应表:
Figure GDA0002146827990000111
上表标识出了每根走线在两个Rank里分别连接的存储颗粒的PIN。根据每个二选一切换开关连接的走线在两个Rank中连接的PIN，可以将该二选一切换开关通过存储颗粒总线连接到与之对应的转换模块103的个输出端子上。例如，二选一切换开关的输出端连接走线Signal_13，则该二选一切换开关的两个输入端分别连接存储颗粒地址/控制总线A13和存储颗粒地址/控制总线A14，以连接到转换模块103输出存储颗粒地址/控制总线信号A13和存储颗粒地址/控制总线A14的输出端子上。其中，存储颗粒总线连接与转换模块103的输出端子对应连接。
当然，上表的内容仅为举例，实际应用中可以根据实际需要进行设计。
在实际工作过程中，存储装置会收到CPU发送的命令和读写请求两种信号，其中命令包括初始化命令和自动刷新命令等。
对于CPU下发的命令而言，存储装置接收到命令后，根据命令判断出被选中的Rank，然后产生Rank控制信号；根据Rank控制信号对二选一切换开关进行控制，使命令可以传输到被选中的Rank中，由被选中Rank中的存储颗粒执行该命令。
对于CPU下发的读写请求而言，存储装置接收到读写请求后，根据读写请求判断出被选中的Rank，然后产生Rank控制信号；根据Rank控制信号对二选一切换开关进行控制，使读取请求或者待写入数据可以传输到被选中的Rank中，由被选中Rank中的存储颗粒完成该读写。
图5是本发明实施例提供的一种数据访问方法流程图，该方法是基于前文提供的存储装置实现的，参见图5，方法包括：
步骤201：获取系统总线发送的系统总线信号，将系统总线信号转换为Rank选择信号和存储颗粒总线信号，系统总线信号包括系统数据总线信号和系统地址/控制总线信号，存储颗粒总线信号包括存储颗粒数据总线信号和存储颗粒地址/控制总线信号。
其中，系统总线包括系统地址/控制总线和系统数据总线。
步骤202：根据Rank选择信号确定被选中的Rank。
步骤203：根据被选中的Rank中存储颗粒的PIN与多根走线的对应关系，分别向多根走线中的每一根走线输出与被选中的Rank中存储颗粒的PIN对应的存储颗粒总线信号。
本发明通过将位于PCB两侧同一位置上的两个PIN采用一根走线连接，此时连接两个PIN的走线很短，避免了现有技术中一个走线连接两个存储颗粒中相同的PIN时，造成的连接其中一个PIN的走线过长的问题，同时，通过设计转换模块、Rank判决器以及切换阵列对每根走线的信号进行控制，使得输入每根走线的信号与走线在被选中的Rank的存储颗粒中连接的PIN对应，从而保证走线输出到每个PIN的信号准确。上述方案实现了连接两PIN的走线都很短，既保证了两个PIN的信号完整性，又避免了PCB的多层设计，降低了PCB工艺要求。
图6是本发明实施例提供的一种数据访问方法流程图，该方法是基于前文提供的存储装置实现的，参见图6，方法包括：
步骤301：获取系统总线发送的系统总线信号，将系统总线信号转换为Rank选择信号和存储颗粒总线信号，系统总线信号包括系统数据总线信号和系统地址/控制总线信号，存储颗粒总线信号包括存储颗粒数据总线信号和存储颗粒地址/控制总线信号。
在一种可能的实现方式中，步骤301，包括：
获取系统总线中的系统地址/控制总线发送的系统地址/控制总线信号，并将系统地址/控制总线信号转化为Rank选择信号和存储颗粒地址/控制总线信号；
获取系统总线中的系统数据总线发送的系统数据总线信号，并将系统数据总线信号转化为存储颗粒数据总线信号。
步骤302：根据Rank选择信号输出Rank控制信号，Rank控制信号用于指示被选中的Rank。
步骤303：根据被选中的Rank中存储颗粒的PIN与多根走线的对应关系，分别向多根走线中的每一根走线输出与被选中的Rank中存储颗粒的PIN对应的存储颗粒总线信号。
在一种可能的实现方式中，步骤303，包括：
根据被选中的Rank中存储颗粒的PIN与多根走线的对应关系，控制每一个信号输出单元的输出信号。
在一种可能的实现方式中，根据被选中的Rank中存储颗粒的PIN与多根走线的对应关系，控制每一个信号输出单元的输出信号，包括：
获取Rank控制信号；
根据Rank控制信号与开关状态的对应关系，确定获取到的Rank控制信号对应的开关状态，开关状态用于指示二选一切换开关中的一个输入端与输出端连通；
根据开关状态控制二选一切换开关中的一个输入端与输出端连通。
例如，Rank控制信号指示被选中的Rank为Rank0，此时，控制二选一切换开关按照对应关系，将每个二选一切换开关对应Rank0的输入端接通即可。
进一步地，在本实施例中，还可以将Rank与开关的输入端的对应关系用位置表示，如：每个二选一切换开关的两个输入端相对分布，处于一侧(如上方)的输入端对应Rank0，处于另一侧(如下方)的输入端对应Rank1，所以当Rank控制信号指示被选中的Rank为Rank0时，将所有二选一切换开关接通一侧的输入端即可。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种存储装置，包括印刷电路板PCB和对称布置在所述PCB两侧面上的多个存储颗粒，所述PCB一侧面上的多个存储颗粒形成一个排列Rank，所述PCB另一侧面上的多个存储颗粒形成一个Rank，所述存储颗粒包括多个引脚PIN，所述PCB内设置有多根走线，其特征在于，所述多根走线中的一根走线与位于所述PCB两侧同一位置的两个PIN连接；
所述存储装置还包括：转换模块，用于获取系统总线发送的系统总线信号，将所述系统总线信号转换为Rank选择信号和存储颗粒总线信号，所述系统总线信号包括系统数据总线信号和系统地址/控制总线信号，所述存储颗粒总线信号包括存储颗粒数据总线信号和存储颗粒地址/控制总线信号；
Rank判决器，用于根据所述Rank选择信号确定被选中的Rank；
切换阵列，用于根据所述被选中的Rank中存储颗粒的PIN与所述多根走线的对应关系，分别向所述多根走线中的每一根走线输出与所述被选中的Rank中存储颗粒的PIN对应的存储颗粒总线信号。
2.根据权利要求1所述的存储装置，其特征在于，所述转换模块包括：
地址译码器，用于获取所述系统总线中的系统地址/控制总线发送的系统地址/控制总线信号，并将所述系统地址/控制总线信号转化为所述Rank选择信号和所述存储颗粒地址/控制总线信号；
数据格式转换单元，用于获取所述系统总线中的系统数据总线发送的系统数据总线信号，并将所述系统数据总线信号转化为所述存储颗粒数据总线信号。
3.根据权利要求2所述的存储装置，其特征在于，所述切换阵列包括：
多个信号输出单元，所述多个信号输出单元中的每一个信号输出单元分别与所述多根走线中的一根走线连接；
控制单元，用于根据所述被选中的Rank中存储颗粒的PIN与所述多根走线的对应关系，控制所述每一个信号输出单元的输出信号。
4.根据权利要求3所述的存储装置，其特征在于，所述信号输出单元为二选一切换开关，所述二选一切换开关的输出端连接所述走线，所述二选一切换开关的两个输入端与所述转换模块的输出端子连接，所述转换模块的每个输出端子分别与两个所述二选一切换开关的输入端连接，所述转换模块的输出端子与存储颗粒中的PIN对应设置，且对应设置的所述转换模块的输出端子和所述存储颗粒中的PIN连接在同一个二选一切换开关的两端。
5.根据权利要求4所述的存储装置，其特征在于，所述Rank判决器，用于输出Rank控制信号，所述Rank控制信号用于指示所述被选中的Rank；
所述控制单元，用于获取所述Rank控制信号；根据所述Rank控制信号与开关状态的对应关系，确定获取到的所述Rank控制信号对应的开关状态，所述开关状态用于指示所述二选一切换开关中的一个输入端与输出端连通；根据所述开关状态控制所述二选一切换开关中的一个输入端与输出端连通。
6.根据权利要求4所述的存储装置，其特征在于，所述地址译码器与所述切换阵列之间设有存储颗粒地址/控制总线，所述数据格式转换单元与所述切换阵列之间设有存储颗粒数据总线，所述二选一切换开关的输入端通过所述存储颗粒地址/控制总线与所述地址译码器的输出端子连接，所述二选一切换开关的输入端通过所述存储颗粒数据总线与所述数据格式转换单元的输出端子连接。
7.根据权利要求1所述的存储装置，其特征在于，所述转换模块、所述Rank判决器和所述切换阵列集成在同一块片上系统SOC芯片上。
8.根据权利要求7所述的存储装置，其特征在于，所述SOC芯片包括存储器接口逻辑电路，所述存储器接口逻辑电路包括DDR控制器和DDR物理层，所述转换模块和所述Rank判决器设置在所述DDR控制器中，所述切换阵列设置在所述DDR物理层中。
9.一种数据访问方法，所述方法基于权利要求1至8任一项所述的存储装置实现，其特征在于，所述方法包括：
获取系统总线发送的系统总线信号，将所述系统总线信号转换为Rank选择信号和存储颗粒总线信号，所述系统总线信号包括系统数据总线信号和系统地址/控制总线信号，所述存储颗粒总线信号包括存储颗粒数据总线信号和存储颗粒地址/控制总线信号；
根据所述Rank选择信号确定被选中的Rank；
根据所述被选中的Rank中存储颗粒的PIN与所述多根走线的对应关系，分别向所述多根走线中的每一根走线输出与所述被选中的Rank中存储颗粒的PIN对应的存储颗粒总线信号。
10.根据权利要求9所述的方法，其特征在于，所述获取系统总线发送的系统总线信号，将所述系统总线信号转换为Rank选择信号和存储颗粒总线信号，包括：
获取所述系统总线中的系统地址/控制总线发送的系统地址/控制总线信号，并将所述系统地址/控制总线信号转化为所述Rank选择信号和所述存储颗粒地址/控制总线信号；
获取所述系统总线中的系统数据总线发送的系统数据总线信号，并将所述系统数据总线信号转化为所述存储颗粒数据总线信号。
11.根据权利要求9所述的方法，其特征在于，所述根据所述Rank选择信号确定被选中的Rank，包括：
输出Rank控制信号，所述Rank控制信号用于指示所述被选中的Rank。
12.根据权利要求11所述的方法，其特征在于，所述根据所述被选中的Rank中存储颗粒的PIN与所述多根走线的对应关系，分别向所述多根走线中的每一根走线输出与所述被选中的Rank中存储颗粒的PIN对应的存储颗粒总线信号，包括：
根据所述被选中的Rank中存储颗粒的PIN与所述多根走线的对应关系，控制每一个信号输出单元的输出信号。
13.根据权利要求12所述的方法，其特征在于，所述根据所述被选中的Rank中存储颗粒的PIN与所述多根走线的对应关系，控制所述每一个信号输出单元的输出信号，包括：
获取所述Rank控制信号；
根据所述Rank控制信号与开关状态的对应关系，确定获取到的所述Rank控制信号对应的开关状态，所述开关状态用于指示二选一切换开关中的一个输入端与输出端连通；
根据所述开关状态控制所述二选一切换开关中的一个输入端与输出端连通。
CN201610134908.0A 2016-03-10 2016-03-10 存储装置及数据访问方法 Active CN107180000B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610134908.0A CN107180000B (zh) 2016-03-10 2016-03-10 存储装置及数据访问方法
US15/454,177 US10140234B2 (en) 2016-03-10 2017-03-09 Storage apparatus and data access method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610134908.0A CN107180000B (zh) 2016-03-10 2016-03-10 存储装置及数据访问方法

Publications (2)

Publication Number Publication Date
CN107180000A CN107180000A (zh) 2017-09-19
CN107180000B true CN107180000B (zh) 2020-04-14

Family

ID=59786632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610134908.0A Active CN107180000B (zh) 2016-03-10 2016-03-10 存储装置及数据访问方法

Country Status (2)

Country Link
US (1) US10140234B2 (zh)
CN (1) CN107180000B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3333852B1 (en) * 2016-12-06 2019-04-24 Axis AB Memory arrangement
CN111599388A (zh) * 2020-06-23 2020-08-28 本征信息技术(上海)有限公司 一种存储器控制装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855291A (zh) * 2004-12-10 2006-11-01 因芬尼昂技术股份公司 用于多列双列直插式存储模块（dimm）的存储列解码器
CN1926632A (zh) * 2004-03-02 2007-03-07 英特尔公司 用于双面dimm放置的可互换连接阵列
CN102157192A (zh) * 2010-12-17 2011-08-17 曙光信息产业股份有限公司 一种补偿源同步动态随机存取存储器内存颗粒数据延迟的方法
CN104636229A (zh) * 2013-11-13 2015-05-20 华为技术有限公司 调整ddr线序的方法以及系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006004263B4 (de) * 2005-09-02 2015-05-13 Google, Inc. Speicherbaustein
US8189328B2 (en) * 2006-10-23 2012-05-29 Virident Systems, Inc. Methods and apparatus of dual inline memory modules for flash memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1926632A (zh) * 2004-03-02 2007-03-07 英特尔公司 用于双面dimm放置的可互换连接阵列
CN1855291A (zh) * 2004-12-10 2006-11-01 因芬尼昂技术股份公司 用于多列双列直插式存储模块（dimm）的存储列解码器
CN102157192A (zh) * 2010-12-17 2011-08-17 曙光信息产业股份有限公司 一种补偿源同步动态随机存取存储器内存颗粒数据延迟的方法
CN104636229A (zh) * 2013-11-13 2015-05-20 华为技术有限公司 调整ddr线序的方法以及系统

Also Published As

Publication number Publication date
US10140234B2 (en) 2018-11-27
CN107180000A (zh) 2017-09-19
US20170262397A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
US20250182801A1 (en) Memory controllers, systems and methods supporting multiple request modes
CN100592276C (zh) 在不同芯片中命令控制不同的操作
JP5626669B2 (ja) 線の終端方法および装置
US8041865B2 (en) Bus termination system and method
JP7695649B2 (ja) 信頼性、利用可能性、およびスケーラビリティ（ｒａｓ）の向上のためのメモリワードライン分離
US8706945B2 (en) Memory control device
US11782863B2 (en) Memory module with configurable command buffer
KR102849285B1 (ko) 메모리 모듈, 그것을 제어하는 메모리 제어기의 에러 정정 방법, 및 그것을포함하는 컴퓨팅 시스템
US9792975B1 (en) Dram and access and operating method thereof
CN114974384B (zh) 高效的io区段中断系统和方法
CN114816829A (zh) 分布ecc比特以为元数据分配ecc比特
US20160239208A1 (en) Extended capacity memory module with dynamic data buffers
JP5599969B2 (ja) マルチポートメモリ、および該マルチポートメモリを備えるコンピュータシステム
JP4963704B2 (ja) メモリ装置およびシステム
KR20210091647A (ko) 비휘발성 메모리에 대한 자동 증분 기입 카운트
US9804978B2 (en) Memory system facilitating high bandwidth and high capacity memory
US20160103615A1 (en) Apparatuses and methods including selectively providing a single or separate chip select signals
CN107180000B (zh) 存储装置及数据访问方法
US20210263671A1 (en) Stacked memory device performing function-in-memory (fim) operation and method of operating the same
US10579280B2 (en) On-die termination control for memory systems
US20220215866A1 (en) Semiconductor device and electronic device including the same
US20150268862A1 (en) Multiple memory rank system and selection method thereof
CN117195820A (zh) 一种板贴内存形式的ddr扩展电路的设计方法及设备
KR102729254B1 (ko) 메모리 모듈 및 메모리 모듈의 동작 방법
KR102875177B1 (ko) 반도체 장치 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant