[go: up one dir, main page]

CN107146812A - 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法 - Google Patents

增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法 Download PDF

Info

Publication number
CN107146812A
CN107146812A CN201710198248.7A CN201710198248A CN107146812A CN 107146812 A CN107146812 A CN 107146812A CN 201710198248 A CN201710198248 A CN 201710198248A CN 107146812 A CN107146812 A CN 107146812A
Authority
CN
China
Prior art keywords
layer
type gan
current blocking
aperture
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710198248.7A
Other languages
English (en)
Other versions
CN107146812B (zh
Inventor
毛维
石朋毫
杜鸣
郝跃
王冲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Wannian Crystal Semiconductor Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710198248.7A priority Critical patent/CN107146812B/zh
Publication of CN107146812A publication Critical patent/CN107146812A/zh
Application granted granted Critical
Publication of CN107146812B publication Critical patent/CN107146812B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法，其包括：n+型GaN衬底(1)、n‑型GaN漂移层(2)、n型GaN孔径层(3)、电流阻挡层(4)、GaN沟道层(6)和势垒层(7)，势垒层上两侧淀积有源极(11)，源极之间的势垒层上有p+型GaN帽层(8)，p+型GaN帽层两侧刻有台阶(9)，p+型GaN帽层上淀积有栅极(12)，n+型GaN衬底下淀积有漏极(13)，钝化层(14)包裹除漏极底部以外的所有区域，钝化层内两侧有阶梯场板(15)，阶梯场板与栅极电气连接，钝化层和阶梯场板上有保护层(16)。本发明击穿电压高、工艺简单、导通电阻小，可用于电力电子系统。

Description

增强型栅场板GaN基电流孔径异质结场效应器件及其制作 方法
技术领域
本发明属于微电子技术领域，涉及半导体器件，特别是增强型栅场板GaN基电流孔径异质结场效应器件，可用于电力电子系统。
技术背景
功率半导体器件是电力电子技术的核心元件，随着能源和环境问题的日益突出，研发新型高性能、低损耗功率器件就成为提高电能利用率、节约能源、缓解能源危机的有效途径之一。而在功率器件研究中，高速、高压与低导通电阻之间存在着严重的制约关系，合理、有效地改进这种制约关系是提高器件整体性能的关键。随着微电子技术的发展，传统第一代Si半导体和第二代GaAs半导体功率器件性能已接近其材料本身决定的理论极限。为了能进一步减少芯片面积、提高工作频率、提高工作温度、降低导通电阻、提高击穿电压、降低整机体积、提高整机效率，以GaN为代表的宽禁带半导体材料，凭借其更大的禁带宽度、更高的临界击穿电场和更高的电子饱和漂移速度，且化学性能稳定、耐高温、抗辐射等突出优点，在制备高性能功率器件方面脱颖而出，应用潜力巨大。特别是采用GaN基异质结结构的横向高电子迁移率晶体管，即横向GaN基高电子迁移率晶体管HEMT器件，更是因其低导通电阻、高击穿电压、高工作频率等特性，成为了国内外研究和应用的热点、焦点。
然而，在横向GaN基HEMT器件中，为了获得更高的击穿电压，需要增加栅漏间距，这会增大器件尺寸和导通电阻，减小单位芯片面积上的有效电流密度和芯片性能，从而导致芯片面积和研制成本的增加。此外，在横向GaN基HEMT器件中，由高电场和表面态所引起的电流崩塌问题较为严重，尽管当前已有众多抑制措施，但电流崩塌问题依然没有得到彻底解决。为了解决上述问题，研究者们提出了垂直型GaN基电流孔径异质结场效应器件，例如GaN基电流孔径异质结场效应器件，参见AlGaN/GaN current aperture verticalelectron transistors,IEEE Device Research Conference,pp.31-32,2002。GaN基电流孔径异质结场效应器件可通过增加漂移区厚度提高击穿电压，避免了牺牲器件尺寸和导通电阻的问题，因此可以实现高功率密度芯片。而且在GaN基电流孔径异质结场效应器件中，高电场区域位于半导体材料体内，这可以彻底地消除电流崩塌问题。2004年，Ilan Ben-Yaacov等人利用刻蚀后MOCVD再生长沟道技术研制出AlGaN/GaN电流孔径异质结场效应器件，该器件未采用钝化层，最大输出电流为750mA/mm，跨导为120mS/mm，两端栅击穿电压为65V，且电流崩塌效应得到显著抑制，参见AlGaN/GaN current aperture verticalelectron transistors with regrown channels,Journal of Applied Physics,Vol.95,No.4,pp.2073-2078,2004。2012年，Srabanti Chowdhury等人利用Mg离子注入电流阻挡层结合等离子辅助MBE再生长AlGaN/GaN异质结的技术，研制出基于GaN衬底的电流孔径异质结场效应器件，该器件采用3μm漂移区，最大输出电流为4kA·cm-2，导通电阻为2.2mΩ·cm2，击穿电压为250V，且抑制电流崩塌效果好，参见CAVET on Bulk GaN SubstratesAchieved With MBE-Regrown AlGaN/GaN Layers to Suppress Dispersion,IEEEElectron Device Letters,Vol.33,No.1,pp.41-43,2012。同年，由Masahiro Sugimoto等人提出的一种增强型GaN基电流孔径异质结场效应器件获得授权，参见Transistor,US8188514B2,2012。此外，2014年，Hui Nie等人基于GaN衬底研制出一种增强型GaN基电流孔径异质结场效应器件，该器件阈值电压为0.5V，饱和电流大于2.3A，击穿电压为1.5kV，导通电阻为2.2mΩ·cm2，参见1.5-kV and 2.2-mΩ-cm2 Vertical GaN Transistors onBulk-GaN Substrates,IEEE Electron Device Letters,Vol.35,No.9,pp.939-941,2014。
传统GaN基电流孔径异质结场效应器件是基于GaN基宽禁带半导体异质结结构，其包括：n+型GaN衬底1、n-型GaN漂移层2、n型GaN孔径层3、左、右两个对称的电流阻挡层4、孔径5、GaN沟道层6、势垒层7和钝化层14；势垒层7上面的两侧淀积有源极11，源极11下方通过离子注入形成两个n+注入区10，源极11之间的势垒层7上外延有p+型GaN帽层8，p+型GaN帽层8两侧刻有两个台阶9，p+型GaN帽层的上面淀积有栅极12，n+型GaN衬底1下面淀积有漏极13，钝化层14完全包裹除了漏极13底部以外的所有区域，如图1所示。
经过十多年的理论和实验研究，研究者们发现，上述传统GaN基电流孔径异质结场效应器件结构上存在固有缺陷，会导致器件中电场强度分布极不均匀，尤其是在电流阻挡层与孔径区域交界面下方附近的半导体材料中存在极高的电场峰值，从而引起器件过早击穿。这使得实际工艺中很难实现通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压。因此，传统结构GaN基电流孔径异质结场效应器件的击穿电压普遍不高。为了获得更高的器件击穿电压，并可以通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压，2013年，Zhongda Li等人利用数值仿真技术研究了一种基于超结的增强型GaN基电流孔径异质结场效应器件，研究结果表明超结结构可以有效调制器件内部的电场分布，使处于关态时器件内部各处电场强度趋于均匀分布，因此器件击穿电压可达5～20kV，且采用3μm半柱宽时击穿电压为12.4kV，而导通电阻仅为4.2mΩ·cm2，参见Design and Simulation of 5-20-kV GaN Enhancement-Mode Vertical Superjunction HEMT,IEEE Transactions onElectron Decices,Vol.60,No.10,pp.3230-3237,2013。采用超结的GaN基电流孔径异质结场效应器件从理论上可以获得高击穿电压，且可实现击穿电压随n型GaN漂移层厚度的增加而持续提高，是目前国内外已报道文献中击穿电压最高的一种非常有效的大功率器件结构。然而，超结结构的制造工艺难度非常大，尤其是厚n型GaN漂移层情况下，几乎无法实现高性能超结结构的制作。因此，探索和研发制造工艺简单、击穿电压高的新型GaN基电流孔径异质结场效应器件，非常必要、迫切，具有重要的现实意义。
场板结构已成为横向GaN基HEMT器件中用于提高器件击穿电压和可靠性的一种成熟、有效的场终端技术，且该技术可以实现器件击穿电压随场板的长度和结构变化而持续增加。近年来，通过利用场板结构已使横向GaN基HEMT器件的性能取得了突飞猛进的提升，参见High Breakdown Voltage AlGaN–GaN Power-HEMT Design and High CurrentDensity Switching Behavior,IEEE Transactions on Electron Devices,Vol.50,No.12,pp.2528-2531,2003,和High Breakdown Voltage AlGaN–GaN HEMTs Achieved byMultiple Field Plates,IEEE Electron Device Letters,Vol.25,No.4,pp.161-163,2004，以及High Breakdown Voltage Achieved on AlGaN/GaN HEMTs With IntegratedSlant Field Plates,IEEE Electron Device Letters,Vol.27,No.9,pp.713-715,2006。然而，截至目前国内外仍然没有将场板结构成功应用于GaN基电流孔径异质结场效应器件中的先例，这主要是由于GaN基电流孔径异质结场效应器件结构上的固有缺陷，会导致器件漂移层中最强电场峰位于电流阻挡层与孔径层交界面下方附近，该电场峰远离漂移层两侧表面，因此场板结构几乎无法发挥有效调制器件中电场分布的作用，即使在GaN基电流孔径异质结场效应器件中采用了场板结构，器件性能也几乎没有任何提高。
发明内容
本发明的目的在于针对上述已有技术的不足，提供一种增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法，以减小器件的制作难度，实现击穿电压的可持续增加，缓解器件击穿电压与导通电阻之间的矛盾，改善器件的击穿特性和可靠性。
为实现上述目的，本发明的技术方案是这样实现的：
一、器件结构
一种增强型栅场板GaN基电流孔径异质结场效应器件，包括：n+型GaN衬底、n-型GaN漂移层、n型GaN孔径层、左、右两个对称的电流阻挡层、孔径、GaN沟道层、势垒层和钝化层，势垒层上的两侧淀积有两个源极，两个源极下方通过注入形成两个n+注入区，源极之间的势垒层上外延有p+型GaN帽层，p+型GaN帽层两侧刻有两个台阶，p+型GaN帽层上面淀积有栅极，n+型GaN衬底下面淀积有漏极，钝化层完全包裹除了漏极底部以外的所有区域，其特征在于：
所述电流阻挡层，由第一电流阻挡层和第二电流阻挡层共同构成的二级台阶结构组成，且第一电流阻挡层位于第二电流阻挡层的外侧；
所述孔径，包括第一孔径和第二孔径，第一孔径位于左、右两个第一电流阻挡层之间，第二孔径位于左、右两个第二电流阻挡层之间；
所述钝化层，采用阶梯形状，即在钝化层的两边刻有整数个阶梯，所有阶梯上淀积有连续金属，形成对称的两个整体阶梯场板，该阶梯场板与栅极电气连接，形成阶梯栅场板，阶梯场板上边界所在高度高于第一电流阻挡层41下边界所在高度，阶梯场板和钝化层上方覆盖有保护层。
所述整数个阶梯，其每个阶梯的高度相等，均为L，L的范围为0.5～4μm，且第1阶梯上表面距离第一电流阻挡层下边界的垂直距离也为L，每个阶梯的宽度si不同，且自上而下依次增大，i为整数且m≥i≥1。
所述电流阻挡层，第一电流阻挡层的厚度a与第二电流阻挡层的宽度e近似满足关系且e≤3.5a，其中，t为n-型GaN漂移层与同侧阶梯场板最近处的水平间距。二、制作方法
本发明制作增强型栅场板GaN基电流孔径异质结场效应器件的方法，包括如下过程：
A.在n+型GaN衬底1上外延n-型GaN半导体材料，形成掺杂浓度为1×1015～1×1018cm-3的n-型GaN漂移层2；
B.在n-型GaN漂移层2上外延n型GaN半导体材料，形成厚度为0.5～3μm、掺杂浓度为1×1015～1×1018cm-3的n型GaN孔径层3；
C.在n型GaN孔径层3上第一次制作掩模，利用该掩模在n型GaN孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度a与n型GaN孔径层厚度相同，宽度b为0.2～1μm的两个第一电流阻挡层41，这两个对称的第一电流阻挡层之间形成第一孔径51；
D.在n型GaN孔径层3和两个第一电流阻挡层41上第二次制作掩模，利用该掩模，在左、右第一电流阻挡层之间的n型GaN孔径层内的两侧注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度d为0.3～1μm，宽度e为1.4～3.4μm的两个第二电流阻挡层42，这两个对称的第二电流阻挡层之间形成第二孔径52；
E.在两个第一电流阻挡层41、两个第二电流阻挡层42和第二孔径52上部外延GaN半导体材料，形成厚度为0.04～0.2μm的GaN沟道层6；
F.在GaN沟道层6上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层7；
G.在势垒层7的上部外延p+型GaN半导体材料，形成厚度为0.02～0.25μm的p+型GaN帽层8；
H.在p+型GaN帽层8上第三次制作掩模，利用该掩模在p+型GaN帽层左、右两侧进行刻蚀，且刻蚀区深度等于p+型GaN帽层的厚度，形成台阶9，且两个台阶之间的p+型GaN帽层8与左右两个电流阻挡层4的水平交叠长度均为h，h>0μm；
I.在未被p+型GaN帽层8覆盖的势垒层7上部以及p+型GaN帽层上部第四次制作掩模，利用该掩模在两边未被p+型GaN帽层覆盖的势垒层内注入剂量为1×1015～1×1016cm-2的n型杂质，以制作n+注入区10，其中，两个n+注入区的深度均大于势垒层厚度，且小于GaN沟道层6与势垒层两者的总厚度；
J.在两个n+注入区上部、两边未被p+型GaN帽层覆盖的势垒层上部和p+型GaN帽层上部第五次制作掩模，利用该掩模在两个n+注入区上部淀积金属，以制作源极11；
K.在源极11上部、两边未被p+型GaN帽层8覆盖的势垒层7上部以及p+型GaN帽层上部第六次制作掩模，利用该掩模在p+型GaN帽层上淀积金属，以制作栅极12；
L.在n+型GaN衬底1的背面淀积金属，以制作漏极13；
M.在除了漏极13底部以外的其他所有区域淀积绝缘介质材料，形成包裹的钝化层14；
N.在钝化层14上部制作第七次掩模，利用该掩模在左、右两边钝化层内进行刻蚀，形成第1个平台；
O.制作第1阶梯至第m阶梯，过程如下：
O1)在钝化层14上部制作一次掩模，利用本次掩模在第1个平台内进行刻蚀，形成第1阶梯，并得到第2个平台；
O2)在钝化层14上部制作一次掩模，利用本次掩模在第2个平台内进行刻蚀，形成第2阶梯，并得到第3个平台；
以此类推，直至形成第m阶梯和第m+1个平台，m根据器件实际使用要求确定，其值为大于等于1的整数；
P.在带有m个阶梯的钝化层14上制作掩模，利用该掩模在左、右两边的阶梯上淀积金属，形成左、右对称的两个阶梯场板15，并将该两侧的阶梯场板与栅极电气连接；该阶梯场板15的上边界所在高度高于第一电流阻挡层41下边界所在高度，n-型GaN漂移层与阶梯场板最近处的水平间距t近似满足关系t<si，且e≤3.5a，其中a为第一电流阻挡层41的厚度，e为第二电流阻挡层42的宽度，i为整数且m≥i≥1；
Q.在钝化层14和两个阶梯场板15上淀积绝缘介质材料，以制作保护层16，完成整个器件的制作。
本发明器件与传统GaN基电流孔径异质结场效应器件比较，具有以下优点：
1.实现击穿电压持续增加。
本发明采用二级台阶形式的电流阻挡层，使器件内部的第一电流阻挡层、第二电流阻挡层与孔径层交界面下方附近均会产生一个电场峰值，且前者电场峰值大于后者电场峰值；由于前者电场峰值非常接近漂移层两侧表面，便可以利用阶梯场板有效调制漂移层两侧表面附近的电场峰值，以在阶梯场板的每个阶梯处漂移层两侧表面附近形成新的电场峰值，电场峰值数目与阶梯场板的阶梯数相等；
通过调整阶梯场板与漂移层之间钝化层的厚度、电流阻挡层的尺寸和掺杂、阶梯的宽度和高度，可以使得电流阻挡层与孔径层交界面下方附近的电场峰值与阶梯场板对应的漂移层内各电场峰值相等，且小于GaN基宽禁带半导体材料的击穿电场，从而提高了器件的击穿电压，且通过增加阶梯场板的阶梯数目可实现击穿电压的持续增加。
2.在提高器件击穿电压的同时，器件导通电阻几乎恒定。
本发明通过在器件两侧采用阶梯场板的方法来提高器件击穿电压，由于场板不会影响器件导通电阻，当器件导通时，在器件内部漂移层只存在由电流阻挡层所产生的耗尽区，并未引入其它耗尽区，因此，随着阶梯场板阶梯数目增加，器件的击穿电压持续增加，而导通电阻几乎保持恒定。
3.工艺简单，易于实现，提高了成品率。
本发明器件结构中，阶梯场板的制作是通过在漂移层两侧的钝化层中刻蚀阶梯并淀积金属而实现的，其工艺简单，且不会对器件中半导体材料产生损伤，避免了采用超结的GaN基电流孔径异质结场效应器件结构所带来的工艺复杂化问题，大大提高了器件的成品率。
以下结合附图和实施例进一步说明本发明的技术内容和效果。
附图说明
图1是传统GaN基电流孔径异质结场效应器件的结构图；
图2是本发明增强型栅场板GaN基电流孔径异质结场效应器件的结构图；
图3是本发明制作增强型栅场板GaN基电流孔径异质结场效应器件的流程图；
图4是本发明制作第1阶梯至第m阶梯的流程图；
图5是对传统器件和本发明器件仿真所得的二维电场分布图。
具体实施方式
参照图2，本发明增强型栅场板GaN基电流孔径异质结场效应器件是基于GaN基宽禁带半导体异质结结构，其包括：n+型GaN衬底1、n-型GaN漂移层2、n型GaN孔径层3、左、右两个对称的电流阻挡层4、孔径5、GaN沟道层6、势垒层7和钝化层14，势垒层上面两侧淀积有源极11，两个源极下方通过离子注入形成两个n+注入区10，源极之间的势垒层上外延有p+型GaN帽层8，p+型GaN帽层两侧刻有台阶9，p+型GaN帽层上面淀积有栅极12，n+型GaN衬底下面淀积有漏极13，钝化层14完全包裹除了漏极底部以外的所有区域。其中：
电流阻挡层4是由第一电流阻挡层41和第二电流阻挡层42共同构成得的二级台阶结构，第一电流阻挡层41位于第二电流阻挡层42外侧，第一电流阻挡层和第二电流阻挡层均采用p型掺杂；第一电流阻挡层的厚度a为0.5～3μm，宽度b为0.2～1μm，第二电流阻挡层厚度d为0.3～1μm，宽度e为1.4～3.4μm，且a>d；孔径5由第一孔径51和第二孔径52构成，第一孔径位于左、右两个第一电流阻挡层之间，第二孔径位于左、右两个第二电流阻挡层之间；
所述器件两边的钝化层14，其上刻有m个阶梯，该m个阶梯上淀积有金属，形成左、右两个阶梯场板15，该阶梯场板15与栅极电气连接，该钝化层14中的各级阶梯自上而下依次为第1阶梯，第2阶梯至第m阶梯，m为大于零的整数，根据使用要求确定；钝化层14中各级阶梯的高度相同，均为L，L的范围为0.5～4μm，且第1阶梯上表面距离第一电流阻挡层下边界的垂直距离也为L，第1阶梯宽度、第2阶梯宽度、第i阶梯宽度和第m阶梯宽度依次为s1、s2、si和sm，满足sm>...>si>...>s2>s1，i为整数且m≥i≥1；阶梯场板以及钝化层上部覆盖有保护层16；钝化层14和保护层16均可采用SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2中的任意一种或其它绝缘介质材料；
所述n-型GaN漂移层2，位于n+型GaN衬底1上部，其厚度为3～100μm，掺杂浓度为1×1015～1×1018cm-3；
所述n型GaN孔径层3，位于n-型GaN漂移层2上部，其厚度为0.5～3μm、掺杂浓度为1×1015～1×1018cm-3；在n型GaN孔径层3内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，形成第一电流阻挡层41；在左、右第一电流阻挡层41之间的n型GaN孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，形成第二电流阻挡层42；两个第一电流阻挡层41之间形成第一孔径51，两个第二电流阻挡层42之间形成第二孔径52；
所述GaN沟道层6，位于两个电流阻挡层4和孔径5上部，其厚度为0.04～0.2μm；
所述势垒层7，位于GaN沟道层6上部，其由若干层相同或不同的GaN基宽禁带半导体材料组成，厚度为5～50nm；
所述p+型GaN帽层8，其与左右两个电流阻挡层4的水平交叠长度均为h，h>0μm；
所述阶梯场板15，其上边界所在高度高于第一电流阻挡层的下边界所在高度；该阶梯场板与n-型GaN漂移层2之间的最小水平间距均为t，满足t<si，si为钝化层中各级阶梯宽度，i为整数且m≥i≥1；t近似满足关系且e≤3.5a，其中，a为第一电流阻挡层的厚度，e为第二电流阻挡层的宽度；各级阶梯的高度L会随着t的增加而相应的增大。
参照图3，本发明制作增强型栅场板GaN基电流孔径异质结场效应器件的过程，给出如下三种实施例：
实施例一：制作钝化层和保护层均为SiN，且阶梯场板的阶梯数为1的电流孔径异质结场效应器件。
步骤1.在衬底上外延n-型GaN，形成n-型GaN漂移层2，如图3a。
使用金属有机物化学气相淀积技术，在n+型GaN衬底1上外延厚度为100μm、掺杂浓度为1×1015cm-3的n-型GaN漂移层2。
外延采用的工艺条件为：温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤2.在漂移层上外延n型GaN，形成n型GaN孔径层3，如图3b。
使用金属有机物化学气相淀积技术，在n-型GaN漂移层2上外延厚度为0.5μm、掺杂浓度为1×1015cm-3的n型GaN孔径层3。
外延采用的工艺条件为：温度为900℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4200sccm，氨气流量为4200sccm，镓源流量为110μmol/min。
步骤3.制作第一电流阻挡层41，如图3c。
在n型GaN孔径层3上第一次制作掩模，使用离子注入技术，在n型GaN孔径层内的两侧位置注入剂量为1×1015cm-2的p型杂质Mg，制作厚度a为0.5μm，宽度b为0.2μm的两个第一电流阻挡层41，这两个对称的第一电流阻挡层之间形成第一孔径51。
步骤4.制作第二电流阻挡层42，如图3d。
在n型GaN孔径层3和两个第一电流阻挡层41上第二次制作掩模，使用离子注入技术，在左、右第一电流阻挡层41之间的n型GaN孔径层内侧注入剂量为1×1015cm-2的p型杂质Mg，制作厚度d为0.3μm，宽度e为1.4μm的两个第二电流阻挡层42，这两个对称的第二电流阻挡层42之间形成第二孔径52，第一电流阻挡层41和第二电流阻挡层42构成电流阻挡层4，第一孔径51和第二孔径52构成孔径5。
步骤5.外延GaN材料制作GaN沟道层6，如图3e。
使用分子束外延技术，在两个第一电流阻挡层41、两个第二电流阻挡层42和第二孔径52的上部外延厚度为0.04μm的GaN材料，制作GaN沟道层6；
所述分子束外延技术，其工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源。
步骤6.外延Al0.5Ga0.5N，制作势垒层7，如图3f。
使用分子束外延技术，在GaN沟道层6上外延厚度为5nm的Al0.5Ga0.5N材料，形成势垒层7；
所述分子束外延技术，其工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源。
步骤7.在势垒层7上部外延p+型GaN帽层8，如图3g。
使用分子束外延技术，在势垒层7上部外延厚度为0.02μm的p+型GaN帽层8；
所述分子束外延技术，其工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Mg源。
步骤8.在p+型GaN帽层8左、右两侧刻蚀制作台阶9，如图3h。
在p+型GaN帽层8上第三次制作掩模，使用反应离子刻蚀技术，在p+型GaN帽层左、右两侧刻蚀深度为p+型GaN帽层厚度的刻蚀区，形成台阶9，且p+型GaN帽层8与左右两个电流阻挡层4的水平交叠长度均为0.5μm；
反应离子刻蚀的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤9.制作左、右两个n+注入区10，如图3i。
先在p+型GaN帽层8的上部及未被p+型GaN帽层8覆盖的势垒层7上部第四次制作掩模；
再使用离子注入技术，在未被p+型GaN帽层覆盖的势垒层内的两侧注入剂量为1×1015cm-2的n型杂质Si，制作深度为0.01μm的n+注入区10；
然后，在1200℃温度下进行快速热退火。
步骤10.制作源极11，如图3j。
先在n+注入区10上部、未被p+型GaN帽层8覆盖的势垒层7上部、以及p+型GaN帽层8上部第五次制作掩模；
再使用电子束蒸发技术，在n+注入区上部淀积金属，制作源极11，其中所淀积的金属为Ti/Au/Ni金属组合，即自下而上分别为Ti、Au与Ni，其厚度依次为0.02μm、0.3μm、0.05μm；
所述电子束蒸发技术，其工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤11.制作栅极12，如图3k。
先在源极11上部、两边未被p+型GaN帽层8覆盖的势垒层7上部以及p+型GaN帽层8上部第六次制作掩模；
再使用电子束蒸发技术，在p+型GaN帽层上淀积金属，制作栅极12，其中所淀积的金属为Ni/Au/Ni金属组合，即自下而上分别为Ni、Au与Ni，其厚度依次为0.02μm、0.2μm、0.04μm；
所述电子束蒸发技术，其工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤12.制作漏极13，如图3l。
使用电子束蒸发技术，在整个n+型GaN衬底1的背面上淀积金属，制作漏极13，其中：
所淀积的金属为Ti/Au/Ni金属组合，即自下而上分别为Ti、Au与Ni，其厚度依次为0.02μm、0.7μm、0.05μm；
淀积金属所采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤13.淀积SiN绝缘介质材料，形成包裹的钝化层14，如图3m。
使用等离子体增强化学气相淀积技术，在除了漏极13底部以外的其他所有区域淀积SiN绝缘介质材料，形成包裹的钝化层14。
淀积钝化层采用的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr。
步骤14.在钝化层内的左、右两边刻蚀第1个平台，如图3n。
在钝化层14上部制作第七次掩模，使用反应离子刻蚀技术在钝化层14左、右两边的钝化层内进行刻蚀，制作第1个平台。
反应离子刻蚀技术采用的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤15.制作第1阶梯，如图3o。
参照图4，本步骤的具体实现如下：
在钝化层14上部制作一次掩模，使用反应离子刻蚀技术，在钝化层14左、右两边的第1个平台内进行刻蚀，形成第1阶梯，并得到第2个平台，且第1阶梯与n-型GaN漂移层2的最小水平间距t为0.49μm，第1阶梯宽度s1为0.5μm，第1阶梯高度L为4μm，且第1阶梯上表面距离第一电流阻挡层下边界的垂直距离也为4μm，其中：
反应离子刻蚀的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤16.制作阶梯场板15，如图3p。
在带有1个阶梯的钝化层14上制作掩模；
使用电子束蒸发技术，在左、右两边的第1阶梯上淀积连续的金属Ni，且所淀积金属的上边界所在高度高于第一电流阻挡层41下边界所在高度0.3μm，制作左、右对称的两个阶梯场板15，并将该两侧的阶梯场板与栅极电气连接；
淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤17.淀积SiN绝缘介质材料，制作保护层16，如图3q。
使用等离子体增强化学气相淀积技术，在钝化层14和两个阶梯场板15上淀积SiN绝缘介质材料，制作保护层16，以对阶梯场板以及钝化层上部进行完全覆盖，完成整个器件的制作；
所述等离子体增强化学气相淀积技术，其工艺条件为：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr。
实施例二：制作钝化层和保护层均为SiO2，且阶梯场板的阶梯数为2的电流孔径异质结场效应器件。
第一步.在衬底上外延n-型GaN，形成n-型GaN漂移层2，如图3a。
在温度为1000℃，压强为45Torr，以SiH4为掺杂源，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为110μmol/min的工艺条件下，使用金属有机物化学气相淀积技术，在n+型GaN衬底1上外延厚度为20μm、掺杂浓度为1×1016cm-3的的n-型GaN材料，完成n-型GaN漂移层2的制作。
第二步.在漂移层上外延n型GaN，形成n型GaN孔径层3，如图3b。
在温度为1000℃，压强为45Torr，以SiH4为掺杂源，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为110μmol/min的工艺条件下，使用金属有机物化学气相淀积技术，在n-型GaN漂移层2上外延厚度为1.5μm、掺杂浓度为5×1016cm-3的n型GaN材料，完成n型GaN孔径层3的制作。
第三步.制作第一电流阻挡层41，如图3c。
3.1)在n型GaN孔径层3上第一次制作掩模；
3.2)使用离子注入技术，在n型GaN孔径层内的两侧位置注入剂量为6×1015cm-2的p型杂质Mg，制作厚度a为1.5μm，宽度b为0.5μm的两个第一电流阻挡层41，这两个对称的第一电流阻挡层之间形成第一孔径51。
第四步.制作第二电流阻挡层42，如图3d。
4.1)在n型GaN孔径层3和两个第一电流阻挡层41上第二次制作掩模；
4.2)使用离子注入技术，在左、右第一电流阻挡层41之间的n型GaN孔径层内侧再注入剂量为4×1015cm-2的p型杂质Mg，制作厚度d为0.5μm，宽度e为2μm的两个第二电流阻挡层42，这两个对称的第二电流阻挡层42之间形成第二孔径52，第一电流阻挡层41和第二电流阻挡层42构成电流阻挡层4，第一孔径51和第二孔径52构成孔径5。
第五步.外延GaN材料制作GaN沟道层6，如图3e。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源的工艺条件下，使用分子束外延技术，在第一电流阻挡层41、第二电流阻挡层42和左、右第二电流阻挡层42之间的n型GaN孔径层3上部，外延厚度为0.1μm的GaN材料，完成GaN沟道层6的制作。
第六步.外延Al0.3Ga0.7N，制作势垒层7，如图3f。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件下，使用分子束外延技术，在GaN沟道层6上外延厚度为25nm的Al0.3Ga0.7N材料，完成势垒层7的制作。
第七步.在势垒层7上部外延p+型GaN帽层8，如图3g。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Mg源的工艺条件下，使用分子束外延技术，在势垒层7上部外延厚度为0.15μm的p+型GaN材料，完成p+型GaN帽层8的制作。
第八步.在p+型GaN帽层8的左、右两侧，刻蚀制作台阶9，如图3h。
8.1)在p+型GaN帽层8上第三次制作掩模；
8.2)在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，使用反应离子刻蚀技术，在p+型GaN帽层左、右两侧进行刻蚀，且刻蚀区深度为0.15μm，形成台阶9，且p+型GaN帽层8与左右两个电流阻挡层4水平交叠长度均为0.4μm。
第九步.制作左、右两个n+注入区10，如图3i。
9.1)在p+型GaN帽层8的上部及未被p+型GaN帽层8覆盖的势垒层7上部第四次制作掩模；
9.2)使用离子注入技术，在未被p+型GaN帽层覆盖的势垒层内的两侧注入剂量为1×1016cm-2的n型杂质Si，制作深度为0.05μm的n+注入区10；然后在1200℃温度下进行快速热退火。
第十步.制作源极11，如图3j。
10.1)在n+注入区10上部、两边未被p+型GaN帽层8覆盖的势垒层7上部以及p+型GaN帽层8上部，第五次制作掩模；
10.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在两侧的n+注入区上部淀积Ti/Au/Ni组合金属，完成源极11的制作，且自下而上，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm。
第十一步.制作栅极12，如图3k。
11.1)在源极11上部、未被p+型GaN帽层8覆盖的势垒层7上部以及p+型GaN帽层上部第六次制作掩模；
11.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在p+型GaN帽层上淀积Ni/Au/Ni组合金属，完成栅极12的制作，且自下而上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm。
第十二步.制作漏极13，如图3l。
在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在整个n+型GaN衬底1背面依次淀积金属Ti、Au、Ni，形成Ti/Au/Ni组合金属，完成漏极13的制作，且Ti的厚度为0.02μm、Au的厚度为0.7μm、Ni的厚度为0.05μm。
第十三步.淀积SiO2绝缘介质材料，形成包裹的钝化层14，如图3m。
在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件下，使用等离子体增强化学气相淀积技术，淀积SiO2绝缘介质材料，以包裹除了漏极13底部以外的其他所有区域，完成钝化层14的制作。
第十四步.在钝化层内的左、右两侧刻蚀第1个平台，如图3n。
14.1)在钝化层14上部第七次制作掩模；
14.2)在CF4流量为20sccm，O2流量为2sccm，压强为20mTorr，偏置电压为100V的工艺条件下，使用反应离子刻蚀技术，在左、右两边钝化层内进行刻蚀，完成第1个平台的制作。
第十五步.制作第1阶梯至第2阶梯，如图3o。
参照图4，本步骤的具体实现如下：
15.1)在钝化层14上部制作一次掩模，使用反应离子刻蚀技术，在钝化层14左、右两边的第1个平台内进行刻蚀，形成第1阶梯，并得到第2个平台，且第1阶梯与n-型GaN漂移层2的最小水平间距t为0.193μm，第1阶梯宽度s1为0.3μm，第1阶梯高度L为1.5μm，且第1阶梯上表面距离第一电流阻挡层下边界的垂直距离也为1.5μm；
15.2)在钝化层14上部制作一次掩模，使用反应离子刻蚀技术，在钝化层14左、右两边的第2个平台内进行刻蚀，形成第2阶梯，并得到第3个平台，第2阶梯宽度s2为0.8μm，第2阶梯高度L为1.5μm；
反应离子刻蚀的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
第十六步.制作阶梯场板15，如图3p。
16.1)在钝化层14、第1阶梯和第2阶梯上制作掩模；
16.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在钝化层14左、右两边的第1阶梯至第2阶梯上淀积连续的金属Au，且所淀积金属的上边界所在高度高于第一电流阻挡层41下边界所在高度0.5μm，完成阶梯场板15的制作，并将阶梯场板与栅极电气连接。
第十七步.淀积SiO2材料，制作保护层16，如图3q。
在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件下，使用等离子体增强化学气相淀积技术，在钝化层14和两个阶梯场板15上淀积SiO2，制作保护层16，以对阶梯场板以及钝化层上部进行完全覆盖，完成阶梯场板的阶梯数为2的整个器件的制作。
实施例三：制作钝化层为SiO2，保护层为SiN，且阶梯场板的阶梯数为4的电流孔径异质结场效应器件。
步骤A.采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，使用金属有机物化学气相淀积技术，在n+型GaN衬底1上外延厚度为3μm、掺杂浓度为1×1018cm-3的n-型GaN漂移层2，如图3a。
步骤B.采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，使用金属有机物化学气相淀积技术，在n-型GaN漂移层2上外延厚度为3μm、掺杂浓度为1×1018cm-3的n型GaN孔径层3，如图3b。
步骤C.在n型GaN孔径层3上第一次制作掩模，再使用离子注入技术，在n型GaN孔径层内的两侧位置注入剂量为1×1016cm-2的p型杂质Mg，制作厚度a为3μm，宽度b为1μm的两个第一电流阻挡层41，这两个对称的第一电流阻挡层之间形成第一孔径51，如图3c。
步骤D.在n型GaN孔径层3和两个第一电流阻挡层41上第二次制作掩模，再使用离子注入技术，在左、右两个第一电流阻挡层41之间的n型GaN孔径层内侧位置注入剂量为1×1016cm-2的p型杂质Mg，制作厚度d为1μm，宽度e为3.4μm的两个第二电流阻挡层42，这两个对称的第二电流阻挡层之间形成第二孔径52，第一电流阻挡层41和第二电流阻挡层42构成电流阻挡层4，第一孔径51和第二孔径52构成孔径5，如图3d。
步骤E.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源的工艺条件，使用分子束外延技术，在两个第一电流阻挡层41、两个第二电流阻挡层42和第二孔径52上部外延厚度为0.2μm的GaN沟道层6，如图3e。
步骤F.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件，使用分子束外延技术，在GaN沟道层6上外延厚度为50nm的Al0.1Ga0.9N材质的势垒层7，如图3f。
步骤G.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Mg源的工艺条件，使用分子束外延技术，在势垒层7上部外延厚度为0.25μm的p+型GaN帽层8，如图3g。
步骤H.在p+型GaN帽层8上第三次制作掩模，再采用Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件，使用反应离子刻蚀技术，在p+型GaN帽层左、右两侧进行刻蚀，且刻蚀区深度为0.25μm，制作台阶9，且p+型GaN帽层8与左右两个电流阻挡层4的水平交叠长度均为1μm，如图3h。
步骤I.在未被p+型GaN帽层8覆盖的势垒层7上部以及p+型GaN帽层8上部，第四次制作掩模，再使用离子注入技术，在两边未被p+型GaN帽层覆盖的势垒层内注入剂量为1×1016cm-2的n型杂质Si，制作深度为0.08μm的n+注入区10；然后，在1200℃下进行快速热退火，如图3i。
步骤J.在n+注入区10上部、p+型GaN帽层8上部以及两边未被p+型GaN帽层8覆盖的势垒层7上部，第五次制作掩模；再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在两侧的n+注入区上部淀积金属，制作源极11，其中所淀积的金属为Ti/Au/Ni金属组合，即自下而上分别为Ti、Au与Ni，其厚度依次为0.02μm、0.3μm、0.05μm，如图3j。
步骤K.在源极11上部、两边未被p+型GaN帽层8覆盖的势垒层7上部以及p+型GaN帽层8上部，第六次制作掩模；再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在p+型GaN帽层上淀积金属，制作栅极12，其中所淀积的金属为Ni/Au/Ni金属组合，即自下而上分别为Ni、Au与Ni，其厚度依次为0.02μm、0.2μm、0.04μm，如图3k。
步骤L.采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在n+型GaN衬底1的背面上淀积金属，制作漏极13，其中所淀积的金属为Ti/Au/Ni金属组合，且Ti的厚度为0.02μm，Au的厚度为0.7μm，Ni的厚度为0.05μm，如图3l。
步骤M.采用N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件，使用等离子体增强化学气相淀积技术，淀积SiO2绝缘介质材料，以包裹除了漏极13底部以外的其他所有区域，完成钝化层14的制作，如图3m。
步骤N.在钝化层14上部制作第七次掩模，再采用CF4流量为20sccm，O2流量为2sccm，压强为20mTorr，偏置电压为100V的工艺条件，使用反应离子刻蚀技术，在左、右两边钝化层内刻蚀，形成第1个平台，如图3n。
步骤O.制作第1阶梯至第4阶梯，如图3o。
参照图4，本步骤的具体实现如下：
O1)在钝化层14上部制作一次掩模，使用反应离子刻蚀技术，在钝化层14左、右两边的第1个平台内进行刻蚀，形成第1阶梯，并得到第2个平台，且第1阶梯与n-型GaN漂移层2的最小水平间距t为0.18μm，第1阶梯宽度s1为0.2μm，第1阶梯高度L为0.5μm，且第1阶梯上表面距离第一电流阻挡层下边界的垂直距离也为0.5μm；
O2)在钝化层14上部制作一次掩模，使用反应离子刻蚀技术，在钝化层14左、右两边的第2个平台内进行刻蚀，形成第2阶梯，并得到第3个平台，第2阶梯宽度s2为0.4μm，第2阶梯高度L为0.5μm；
O3)在钝化层14上部制作一次掩模，使用反应离子刻蚀技术，在钝化层14左、右两边的第3个平台内进行刻蚀，形成第3阶梯，并得到第4个平台，第3阶梯宽度s3为1.1μm，第3阶梯高度L为0.5μm；
O4)在钝化层14上部制作一次掩模，使用反应离子刻蚀技术，在钝化层14左、右两边的第4个平台内进行刻蚀，形成第4阶梯，并得到第5个平台，第4阶梯宽度s4为2μm，第4阶梯高度L为0.5μm；
反应离子刻蚀的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤P.在钝化层14上部制作掩模，再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在左、右两边的各阶梯上淀积连续的金属Ti，且所淀积金属的上边界所在高度高于第一电流阻挡层41下边界所在高度0.6μm，完成阶梯场板15的制作，并将阶梯场板与栅极电气连接，如图3p。
步骤Q.采用气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr的工艺条件，使用等离子体增强化学气相淀积技术，在钝化层14和两个阶梯场板15上淀积SiN绝缘介质材料制作保护层16，完全覆盖阶梯场板以及钝化层上部，完成阶梯场板的阶梯数为4的整个器件的制作，如图3q。
本发明的效果可通过以下仿真进一步说明。
仿真：对传统GaN基电流孔径异质结场效应器件和本发明器件在击穿情况下的二维电场分布进行仿真，结果如图5，其中图5(a)为传统器件，其击穿电压为410V，图5(b)为本发明器件，采用了4个阶梯，其击穿电压为1780V。
由图5(a)可以看出，击穿情况下，传统器件中电场强度分布极不均匀，在电流阻挡层与孔径区域交界面下方附近的半导体材料中出现了极高的电场峰值，从而引起器件过早击穿，因此器件的击穿电压仅为410V。由图5(b)可以看出，击穿情况下，本发明器件中电场分布更加均匀，在器件内部以及漂移层两侧表面附近形成了连续平缓的高电场区，说明采用二级台阶形式的电流阻挡层后，阶梯场板可以有效调制器件内部和漂移层两侧表面附近的电场峰值，因此本发明器件的击穿电压可高达1780V。
以上描述仅是本发明的几个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (8)

1.一种增强型栅场板GaN基电流孔径异质结场效应器件，包括：n+型GaN衬底(1)、n-型GaN漂移层(2)、n型GaN孔径层(3)、左右两个对称的电流阻挡层(4)、孔径(5)、GaN沟道层(6)、势垒层(7)和钝化层(14)，势垒层(7)上的两侧淀积有两个源极(11)，两个源极(11)下方通过离子注入形成两个n+注入区(10)，源极(11)之间的势垒层(7)上外延有p+型GaN帽层(8)，p+型GaN帽层(8)上面淀积有栅极(12)，p+型GaN帽层(8)两侧刻有两个台阶(9)，n+型GaN衬底(1)下面淀积有漏极(13)，钝化层(14)完全包裹除了漏极底部以外的所有区域，其特征在于：
所述电流阻挡层(4)，由第一电流阻挡层(41)和第二电流阻挡层(42)共同构成的二级台阶结构组成，且第一电流阻挡层(41)位于第二电流阻挡层(42)的外侧；
所述孔径(5)，包括第一孔径(51)和第二孔径(52)，第一孔径(51)位于左、右两个第一电流阻挡层(41)之间，第二孔径(52)位于左、右两个第二电流阻挡层(42)之间；
所述钝化层(14)，采用阶梯形状，即在钝化层的两边刻有整数个阶梯，所有阶梯上淀积有连续金属，形成对称的两个整体阶梯场板(15)，该阶梯场板(15)与栅极(12)电气连接，形成阶梯栅场板，阶梯场板和钝化层上方覆盖有保护层(16)。
2.根据权利要求1所述的器件，其特征在于阶梯场板(15)上边界所在高度高于第一电流阻挡层(41)下边界所在高度，阶梯场板(15)的阶梯数根据钝化层阶梯数m确定，m根据器件实际使用要求确定，其值为大于等于1的整数。
3.根据权利要求1所述的器件，其特征在于电流阻挡层的二级台阶结构(41，42)均采用p型掺杂，且第一电流阻挡层(41)的厚度a为0.5～3μm，宽度b为0.2～1μm，第二电流阻挡层(42)的厚度d为0.3～1μm，宽度e为1.4～3.4μm，a>d。
4.根据权利要求1所述的器件，其特征在于每个阶梯的高度相等，均为L，且第1阶梯上表面距离第一电流阻挡层下边界的垂直距离也为L，每个阶梯的宽度si不同，且自上而下依次增大，i为整数且m≥i≥1。
5.根据权利要求1所述的器件，其特征在于n-型GaN漂移层(2)的左、右两侧距离同侧阶梯场板(15)最近处的水平间距t近似满足关系且e≤3.5a，其中，a为第一电流阻挡层(41)的厚度，e为第二电流阻挡层(42)的宽度。
6.一种制作增强型栅场板GaN基电流孔径异质结场效应器件的方法，包括如下过程：
A.在n+型GaN衬底(1)上外延n-型GaN半导体材料，形成n-型GaN漂移层(2)；
B.在n-型GaN漂移层(2)上外延n型GaN半导体材料，形成厚度为0.5～3μm、掺杂浓度为1×1015～1×1018cm-3的n型GaN孔径层(3)；
C.在n型GaN孔径层(3)上第一次制作掩模，利用该掩模在n型GaN孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度a与n型GaN孔径层厚度相同，宽度b为0.2～1μm的两个第一电流阻挡层(41)，这两个对称的第一电流阻挡层之间形成第一孔径(51)；
D.在n型GaN孔径层(3)和两个第一电流阻挡层(41)上第二次制作掩模，利用该掩模在左右第一电流阻挡层(41)之间的n型GaN孔径层内的两侧注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度d为0.3～1μm，宽度e为1.4～3.4μm的两个第二电流阻挡层(42)，这两个对称的第二电流阻挡层之间形成第二孔径(52)；
E.在两个第一电流阻挡层(41)、两个第二电流阻挡层(42)和第二孔径(52)上部外延GaN半导体材料，形成厚度为0.04～0.2μm的GaN沟道层(6)；
F.在GaN沟道层(6)上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层(7)；
G.在势垒层(7)的上部外延p+型GaN半导体材料，形成厚度为0.02～0.25μm的p+型GaN帽层(8)；
H.在p+型GaN帽层(8)上第三次制作掩模，利用该掩模在p+型GaN帽层左右两侧进行刻蚀，且刻蚀区深度等于p+型GaN帽层的厚度，形成台阶(9)；
I.在未被p+型GaN帽层(8)覆盖的势垒层(7)上部以及p+型GaN帽层上部第四次制作掩模，利用该掩模在两边未被p+型GaN帽层覆盖的势垒层内注入剂量为1×1015～1×1016cm-2的n型杂质，以制作n+注入区(10)，其中，两个n+注入区的深度均大于势垒层厚度，且小于GaN沟道层(6)与势垒层两者的总厚度；
J.在两个n+注入区(10)上部、两边未被p+型GaN帽层(8)覆盖的势垒层(7)上部和p+型GaN帽层上部第五次制作掩模，利用该掩模在两个n+注入区上部淀积金属，以制作源极(11)；
K.在源极(11)上部、两边未被p+型GaN帽层(8)覆盖的势垒层(7)上部以及p+型GaN帽层上部第六次制作掩模，利用该掩模在p+型GaN帽层上淀积金属，以制作栅极(12)；
L.在n+型GaN衬底(1)的背面淀积金属，以制作漏极(13)；
M.在除了漏极(13)底部以外的其他所有区域淀积绝缘介质材料，形成包裹的钝化层(14)；
N.在钝化层(14)上部制作第七次掩模，利用该掩模在左右两边钝化层(14)内进行刻蚀，形成第1个平台；
O.制作第1阶梯至第m阶梯，过程如下：
O1)在钝化层(14)上部制作一次掩模，利用本次掩模在第1个平台内进行刻蚀，形成第1阶梯，并得到第2个平台；
O2)在钝化层(14)上部制作一次掩模，利用本次掩模在第2个平台内进行刻蚀，形成第2阶梯，并得到第3个平台；
以此类推，直至形成第m阶梯和第m+1个平台，m根据器件实际使用要求确定，其值为大于等于1的整数；
P.在带有m个阶梯的钝化层(14)上制作掩模，利用该掩膜在左右两边的第1阶梯至第m阶梯上淀积连续的金属，形成左右对称的两个阶梯场板(15)，并将该两侧的阶梯场板与栅极电气连接；
Q.在钝化层(14)和两个阶梯场板(15)上淀积绝缘介质材料，以制作保护层(16)，完成整个器件的制作。
7.根据权利要求6所述的方法，其特征在于步骤P中形成的阶梯场板(15)，其上边界所在高度高于第一电流阻挡层(41)下边界所在高度。
8.根据权利要求6所述的方法，其特征在于步骤O中形成的各级阶梯的高度相等，均为L，且第1阶梯上表面距离第一电流阻挡层下边界的垂直距离也为L，每个阶梯的宽度为si，且满足si>t，si自上而下依次增大，t为n-型GaN漂移层与阶梯场板最近处的水平间距，i为整数且m≥i≥1。
CN201710198248.7A 2017-03-29 2017-03-29 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法 Active CN107146812B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710198248.7A CN107146812B (zh) 2017-03-29 2017-03-29 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710198248.7A CN107146812B (zh) 2017-03-29 2017-03-29 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法

Publications (2)

Publication Number Publication Date
CN107146812A true CN107146812A (zh) 2017-09-08
CN107146812B CN107146812B (zh) 2019-12-03

Family

ID=59783925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710198248.7A Active CN107146812B (zh) 2017-03-29 2017-03-29 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法

Country Status (1)

Country Link
CN (1) CN107146812B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129138A (zh) * 2018-11-01 2020-05-08 西安电子科技大学 基于自对准场板结构的氮化镓增强型垂直功率晶体管
CN112614887A (zh) * 2020-12-18 2021-04-06 华南师范大学 增强型AlGaN-GaN垂直超结HEMT及其制备方法
CN118888582A (zh) * 2024-07-19 2024-11-01 南通大学 电流孔径垂直电子晶体管及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056174A (ja) * 1996-08-09 1998-02-24 Denso Corp 半導体装置
CN1649169A (zh) * 2004-01-29 2005-08-03 三菱电机株式会社 半导体器件
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置
CN101276837A (zh) * 2007-03-28 2008-10-01 中国科学院微电子研究所 凹栅槽的AlGaN/GaN HEMT多层场板器件及其制作方法
CN101414634A (zh) * 2008-12-01 2009-04-22 西安电子科技大学 凹槽绝缘栅型复合源场板的异质结场效应晶体管
US7671390B2 (en) * 2004-05-28 2010-03-02 Nxp B.V. Semiconductor device and method for manufacture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056174A (ja) * 1996-08-09 1998-02-24 Denso Corp 半導体装置
CN1649169A (zh) * 2004-01-29 2005-08-03 三菱电机株式会社 半导体器件
US7671390B2 (en) * 2004-05-28 2010-03-02 Nxp B.V. Semiconductor device and method for manufacture
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置
CN101276837A (zh) * 2007-03-28 2008-10-01 中国科学院微电子研究所 凹栅槽的AlGaN/GaN HEMT多层场板器件及其制作方法
CN101414634A (zh) * 2008-12-01 2009-04-22 西安电子科技大学 凹槽绝缘栅型复合源场板的异质结场效应晶体管

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129138A (zh) * 2018-11-01 2020-05-08 西安电子科技大学 基于自对准场板结构的氮化镓增强型垂直功率晶体管
CN111129138B (zh) * 2018-11-01 2022-02-18 西安电子科技大学 基于自对准场板结构的氮化镓增强型垂直功率晶体管
CN112614887A (zh) * 2020-12-18 2021-04-06 华南师范大学 增强型AlGaN-GaN垂直超结HEMT及其制备方法
CN118888582A (zh) * 2024-07-19 2024-11-01 南通大学 电流孔径垂直电子晶体管及其制备方法
CN118888582B (zh) * 2024-07-19 2025-12-19 南通大学 电流孔径垂直电子晶体管及其制备方法

Also Published As

Publication number Publication date
CN107146812B (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
CN107068739B (zh) 弧形栅场板电流孔径功率器件
CN106887467B (zh) 漏连接半超结氮化镓基垂直型异质结功率器件及制造方法
CN111834455A (zh) 增强型高电子迁移率晶体管及其制作方法
CN111863950A (zh) 结型栅-漏功率器件
CN104393035B (zh) 基于介质调制的复合源场板异质结场效应晶体管
CN106941117A (zh) 基于悬浮超结的氮化镓基异质结电流孔径器件及其制作方法
CN107146812B (zh) 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法
CN104393048B (zh) 介质调制复合交叠栅功率器件
CN107170798A (zh) 基于栅场板和漏场板的垂直型功率器件及其制作方法
CN107134491B (zh) 基于弧形源场板的垂直结构电力电子器件
CN107146811B (zh) 基于阻挡层调制结构的电流孔径功率晶体管及其制作方法
CN107154435B (zh) 阶梯电流阻挡层垂直型功率器件
CN107170821B (zh) 浮空型漏场板电流孔径器件及其制作方法
CN107068740B (zh) 源阶梯场板垂直型功率晶体管
CN101414636B (zh) 凹槽绝缘栅型源-漏复合场板高电子迁移率晶体管
CN107170797B (zh) 基于漏场板的电流孔径异质结晶体管及其制作方法
CN111863953A (zh) 功率开关器件及其制作方法
CN107170804B (zh) 复合源场板电流孔径异质结场效应晶体管
CN106960873B (zh) 基于弧形漏场板和肖特基漏极的垂直型功率晶体管
CN107170820B (zh) 弧形栅-漏复合场板电流孔径异质结器件
CN107170819B (zh) 基于浮空源场板和浮空漏场板的垂直型异质结场效应器件
CN104409481B (zh) 槽栅型直角复合栅场板异质结器件及其制作方法
CN104409495A (zh) 直角栅场板异质结场效应晶体管及其制作方法
CN104465747A (zh) T形源-漏复合场板功率器件
CN107170799B (zh) 浮空栅-漏复合场板垂直型电力电子器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240703

Address after: 335500 High tech Industrial Park Fengshou Industrial Park East Outer Ring Road, Wannian County, Shangrao City, Jiangxi Province

Patentee after: Jiangxi Wannian Crystal Semiconductor Co.,Ltd.

Country or region after: China

Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an

Patentee before: XIDIAN University

Country or region before: China

TR01 Transfer of patent right