[go: up one dir, main page]

CN107111985B - 半导体装置以及包括该半导体装置的显示装置 - Google Patents

半导体装置以及包括该半导体装置的显示装置 Download PDF

Info

Publication number
CN107111985B
CN107111985B CN201580071439.6A CN201580071439A CN107111985B CN 107111985 B CN107111985 B CN 107111985B CN 201580071439 A CN201580071439 A CN 201580071439A CN 107111985 B CN107111985 B CN 107111985B
Authority
CN
China
Prior art keywords
transistor
film
oxide semiconductor
emitting element
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580071439.6A
Other languages
English (en)
Other versions
CN107111985A (zh
Inventor
三宅博之
及川欣聪
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN202010806455.8A priority Critical patent/CN111933668A/zh
Publication of CN107111985A publication Critical patent/CN107111985A/zh
Application granted granted Critical
Publication of CN107111985B publication Critical patent/CN107111985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B44/00—Circuit arrangements for operating electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的一个方式的目的之一是抑制因环境温度变化所引起的流过发光元件的电流的变动而产生的亮度不均匀。利用监控电路控制流过像素部所包括的第一发光元件的电流。监控电路包括第二发光元件、晶体管、电阻器以及放大电路。第二发光元件的阳极与晶体管的源极连接。第二发光元件的阴极与电阻器及放大电路的第一输入端子连接。放大电路的第二输入端子与第二电源线连接。放大电路的输出端子与晶体管的栅极连接。晶体管的漏极与第三电源线连接。晶体管和电阻器都包括氧化物半导体膜。

Description

半导体装置以及包括该半导体装置的显示装置
技术领域
本发明的一个方式涉及一种包括氧化物半导体膜的半导体装置以及包括该半导体装置的显示装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。本发明的一个方式尤其涉及一种半导体装置、包括电致发光(Electro Luminescence)元件的显示装置(以下，也称为EL显示装置)、液晶显示装置、发光装置、蓄电装置、存储装置、摄像装置、这些装置的驱动方法或这些装置的制造方法。
背景技术
通过使用形成在具有绝缘表面的衬底上的半导体薄膜形成晶体管(也称为场效应晶体管(FET)或薄膜晶体管(TFT))的技术受到关注。该晶体管被广泛地应用于如集成电路(IC)及图像显示装置(显示装置)等电子设备。作为可以应用于晶体管的半导体薄膜的材料，以硅为代表的半导体材料被周知。作为其他材料，氧化物半导体受到关注(例如，专利文献1)。
另外，公开了在像素部的外侧设置监控电路的结构。该监控电路为了校正设置在EL显示装置的各像素中的发光元件的周围温度(以下，将该周围温度记载为环境温度)所导致的特性变化，使用包括氧化物半导体的晶体管根据发光元件的环境温度校正发光元件的阴极的电位(例如，专利文献2)。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2006-165529号公报
[专利文献2]日本专利申请公开第2012-78798号公报
发明内容
如专利文献2所示，发光元件具有其电阻值(内部电阻值)根据环境温度发生变化的性质。具体而言，当将室温看作通常温度且温度比通常温度高时，电阻值降低，而在温度比通常温度低时，电阻值上升。因此，发光元件的电流-电压特性根据环境温度发生变化。具体而言，当温度上升时，发光元件的电流值增加而亮度变得比所希望的亮度高。当温度下降且施加相同电压时，发光元件的电流值降低而亮度变得比所希望的亮度低。因此，由于环境温度的变化所引起的流过发光元件的电流之值的变动，发光元件的亮度有可能产生不均匀。
鉴于上述问题，本发明的一个方式的目的之一是抑制因环境温度变化所引起的流过发光元件的电流之值的变动而产生的亮度不均匀。另外，本发明的一个方式的其他目的之一是提供一种新颖的半导体装置。本发明的一个方式的其他目的之一是提供一种新颖的显示装置。
注意，上述目的的记载不妨碍其他目的的存在。本发明的一个方式并不需要实现所有目的。其他目的从说明书等的描述中是显而易见的，并可以从所述描述中抽取。
根据本发明的一个方式，利用监控电路控制流过像素部所包括的第一发光元件的电流的量。监控电路包括第二发光元件、晶体管、电阻器以及放大电路。第二发光元件的阳极与晶体管的源极和漏极中的一个电连接。第二发光元件的阴极与电阻器的一个电极及放大电路的第一输入端子电连接。电阻器的另一个电极与第一电源线电连接。放大电路的第二输入端子与第二电源线电连接。放大电路的输出端子与晶体管的栅极电连接。晶体管的源极和漏极中的另一个与第三电源线电连接。晶体管包括氧化物半导体膜。电阻器包括形成在与氧化物半导体膜相同的表面上的氧化物导电膜。更具体的结构是如下。
本发明的一个方式是一种包括氧化物半导体膜的半导体装置。该半导体装置包括像素部、设置在像素部的外侧的监控电路。像素部包括第一发光元件。监控电路包括第二发光元件、晶体管、电阻器以及放大电路。第二发光元件的阳极与晶体管的源极和漏极中的一个电连接。第二发光元件的阴极与电阻器的一个电极及放大电路的第一输入端子电连接。电阻器的另一个电极与第一电源线电连接。放大电路的第二输入端子与第二电源线电连接。放大电路的输出端子与晶体管的栅极电连接。晶体管的源极和漏极中的另一个与第三电源线电连接。晶体管包括氧化物半导体膜。电阻器包括形成在与氧化物半导体膜相同的表面上的氧化物导电膜。利用监控电路控制流过第一发光元件的电流的量。
另外，本发明的另一个方式是一种包括氧化物半导体膜的半导体装置。该半导体装置包括像素部、设置在像素部的外侧的监控电路。像素部包括选择晶体管、驱动晶体管以及第一发光元件。监控电路包括第二发光元件、晶体管、电阻器以及放大电路。第二发光元件的阳极与晶体管的源极和漏极中的一个电连接。第二发光元件的阴极与电阻器的一个电极及放大电路的第一输入端子电连接。电阻器的另一个电极与第一电源线电连接。放大电路的第二输入端子与第二电源线电连接。放大电路的输出端子与晶体管的栅极电连接。晶体管的源极和漏极中的另一个与第三电源线电连接。晶体管包括氧化物半导体膜。电阻器包括形成在与氧化物半导体膜相同的表面上的氧化物导电膜。利用监控电路控制流过驱动晶体管及第一发光元件的电流的量。
另外，本发明的另一个方式是一种包括氧化物半导体膜的半导体装置。该半导体装置包括像素部、设置在像素部的外侧的监控电路。像素部包括选择晶体管、驱动晶体管以及第一发光元件。选择晶体管具有控制扫描线和驱动晶体管的栅极之间的导通状态的功能。驱动晶体管具有控制流过第一发光元件的电流的量的功能。监控电路包括第二发光元件、晶体管、电阻器以及放大电路。第二发光元件的阳极与晶体管的源极和漏极中的一个电连接。第二发光元件的阴极与电阻器的一个电极及放大电路的第一输入端子电连接。电阻器的另一个电极与第一电源线电连接。放大电路的第二输入端子与第二电源线电连接。放大电路的输出端子与晶体管的栅极电连接。晶体管的源极和漏极中的另一个与第三电源线电连接。晶体管包括氧化物半导体膜。电阻器包括形成在与氧化物半导体膜相同的表面上的氧化物导电膜。利用监控电路控制流过驱动晶体管及第一发光元件的电流的量。
在上述方式中，选择晶体管及驱动晶体管优选包括氧化物半导体膜。
另外，本发明的另一个方式是一种包括氧化物半导体膜的半导体装置。该半导体装置包括像素部、设置在像素部的外侧的监控电路。像素部包括选择晶体管、驱动晶体管、第一晶体管以及第一发光元件。选择晶体管具有控制扫描线和驱动晶体管的栅极之间的导通状态的功能。驱动晶体管及第一晶体管具有控制流过第一发光元件的电流的量的功能。监控电路包括第二发光元件、第二晶体管、电阻器以及放大电路。第二发光元件的阳极与第二晶体管的源极和漏极中的一个电连接。第二发光元件的阴极与电阻器的一个电极及放大电路的第一输入端子电连接。电阻器的另一个电极与第一电源线电连接。放大电路的第二输入端子与第二电源线电连接。放大电路的输出端子与第二晶体管的栅极电连接。第二晶体管的源极和漏极中的另一个与第三电源线电连接。第二晶体管包括氧化物半导体膜。电阻器包括形成在与氧化物半导体膜相同的表面上的氧化物导电膜。利用监控电路控制流过驱动晶体管及第一发光元件的电流的量。
在上述方式中，选择晶体管、驱动晶体管及第一晶体管优选包括氧化物半导体膜。
另外，在上述方式中，氧化物半导体膜优选包含In、Zn、M(M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。另外，在上述方式中，优选的是，氧化物半导体膜具有结晶部，且结晶部具有c轴取向性。另外，在上述方式中，氧化物导电膜优选包含In、Zn、M(M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。
另外，本发明的另一个方式是一种包括上述方式中的任何一个的半导体装置和滤色片的显示装置。另外，本发明的另一个方式是一种包括该显示装置及触摸传感器的显示模块。另外，本发明的另一个方式是电子设备，该电子设备包括：上述方式中的任何一个的半导体装置、上述显示装置或上述显示模块；以及操作键或电池。
根据本发明的一个方式可以抑制因环境温度变化所引起的流过发光元件的电流之值的变动而产生的亮度不均匀。根据本发明的一个方式可以提供一种新颖的半导体装置。根据本发明的一个方式可以提供一种新颖的显示装置。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。其他效果从说明书、附图、权利要求书等的描述中是显而易见的，并可以从所述描述中抽取。
附图说明
图1A和图1B是示出半导体装置的一个方式的方框图及电路图；
图2A和图2B分别示出发光元件的L-I特性及发光元件的I-V特性；
图3是示出监控电路的一个方式的电路图；
图4A至图4C是示出晶体管的一个方式的俯视图及截面图；
图5示出晶体管的温度特性；
图6A和图6B是示出评价用样品的一个方式的俯视图及截面图；
图7示出评价用样品的电阻的温度特性；
图8是示出使用监控电路的校正方法的方框图；
图9是示出像素电路的一个方式的电路图；
图10A和图10B是示出像素电路的一个方式的电路图及时序图；
图11A和图11B是示出像素电路的一个方式的电路图及时序图；
图12A和图12B是示出像素电路的一个方式的电路图及时序图；
图13A和图13B是示出像素电路的一个方式的电路图及时序图；
图14A和图14B是示出半导体装置的一个方式的截面图；
图15A至图15C是示出晶体管的一个方式的俯视图及截面图；
图16A至图16C是示出晶体管的一个方式的俯视图及截面图；
图17A至图17C是示出晶体管的一个方式的俯视图及截面图；
图18A至图18C是示出晶体管的一个方式的俯视图及截面图；
图19A至图19C是示出晶体管的一个方式的俯视图及截面图；
图20A至图20D是示出晶体管的一个方式的截面图；
图21A和图21B示出氧化物半导体的能带结构；
图22A至图22D是示出半导体装置的制造工序的例子的截面图；
图23A至图23D是示出半导体装置的制造工序的例子的截面图；
图24A至图24D是示出半导体装置的制造工序的例子的截面图；
图25A至图25D是示出半导体装置的制造工序的例子的截面图；
图26A和图26B示出气体焙烧炉中的加热处理的热分布；
图27A和图27B示出气体焙烧炉中的加热处理的热分布；
图28A至图28D是CAAC-OS的截面的Cs校正高分辨率TEM图像以及CAAC-OS的截面示意图；
图29A至图29D是CAAC-OS的平面的Cs校正高分辨率TEM图像；
图30A至图30C示出通过XRD得到的CAAC-OS以及单晶氧化物半导体的结构分析；
图31A和图31B示出CAAC-OS的电子衍射图案；
图32示出通过电子照射的In-Ga-Zn氧化物的结晶部的变化；
图33A至图33C示出CAAC-OS的沉积方法；
图34示出InMZnO4的结晶；
图35A至图35E示出CAAC-OS的沉积方法；
图36A至图36C示出CAAC-OS的沉积方法；
图37示出nc-OS的沉积方法；
图38A和图38B是示出触摸面板的例子的立体图；
图39A和图39B是示出显示装置及触摸传感器的例子的截面图；
图40A和图40B是示出触摸面板的例子的截面图；
图41A和图41B是触摸传感器的方框图及时序图；
图42是触摸传感器的电路图；
图43示出显示模块；
图44A至图44G示出电子设备；
图45A和图45B是显示装置的立体图；
图46示出沉积装置的结构。
具体实施方式
下面，参照附图对实施方式进行说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明的一个方式并不一定限定于上述尺寸。此外，附图为示出理想的例子的示意图，因此本发明不局限于附图所示的形状或数值等。另外，在附图中，在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
此外，在本说明书等中，为了方便起见，附加了“第一”、“第二”等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等所记载的序数词不需要与用于指定本发明的一个方式的序数词一致。
在本说明书中，为方便起见，使用了“上”、“上方”、“下”及“下方”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，位置关系不局限于本说明书中所说明的词句，可以根据情况适当地更换。
此外，在本说明书等中，“半导体装置”是指能够通过利用半导体特性而工作的所有装置。晶体管等半导体元件、半导体电路、运算装置和存储装置都是半导体装置的一个方式。摄像装置、显示装置、液晶显示装置、发光装置、电光装置、发电装置(包括薄膜太阳能电池、有机薄膜太阳能电池等)及电子设备有时包括半导体装置。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。注意，在本说明书等中，沟道区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时相互调换。因此，在本说明书等中，“源极”和“漏极”的词句可以相互调换。
注意，在本说明书等中，氧氮化硅膜是指氧比率多于氮比率的膜，优选在55原子％至65原子％、1原子％至20原子％、25原子％至35原子％、0.1原子％至10原子％的浓度范围内分别包含氧、氮、硅和氢。氮氧化硅膜是指氮比率多于氧比率的膜，优选在55原子％至65原子％、1原子％至20原子％、25原子％至35原子％、0.1原子％至10原子％的浓度范围内分别包含氮、氧、硅和氢。
另外，在本说明书等中，可以将“膜”和“层”的词句相互调换。例如，有时可以将“导电层”换称为“导电膜”。此外，例如，有时可以将“绝缘膜”换称为“绝缘层”。
在本说明书中，“平行”是指两条直线形成的角度大于或等于-10°且小于或等于10°的状态。因此，也包括该角度大于或等于-5°且小于或等于5°的状态。“大致平行”是指两条直线形成的角度大于或等于-30°且小于或等于30°的状态。另外，“垂直”是指两条直线的角度大于或等于80°且小于或等于100°的状态。因此，也包括该角度大于或等于85°且小于或等于95°的状态。“大致垂直”是指两条直线形成的角度大于或等于60°且小于或等于120°的状态。
注意，在本说明书等中，当明确地记载有“X与Y连接”时，包括X与Y电连接的情况、X与Y在功能上连接的情况以及X与Y直接连接的情况。因此，也可以包括预定的连接关系以外的连接关系，例如附图或文中所示的连接关系以外的连接关系。
这里，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜等)。
例如，在X与Y电连接的情况下，可以在X与Y之间连接一个以上的能够电连接X与Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件和/或负载等)。另外，开关具有控制开启和关闭的功能。换言之，通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。或者，开关具有选择并切换电流路径的功能。
例如，在X与Y在功能上连接的情况下，可以在X与Y之间连接一个以上的能够在功能上连接X与Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。注意，例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，也可以说X与Y在功能上是连接着的。
此外，当明确地记载有“X与Y连接”时，包括如下情况：X与Y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接X与Y的情况)；X与Y在功能上连接的情况(换言之，以中间夹有其他电路的方式在功能上连接X与Y的情况)；以及X与Y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。换言之，当明确记载有“电连接”时，与只明确记载有“连接”的情况相同。
注意，例如，在晶体管的源极(或第一端子等)通过Z1(或没有通过Z1)与X电连接，晶体管的漏极(或第二端子等)通过Z2(或没有通过Z2)与Y电连接的情况下或者在晶体管的源极(或第一端子等)与Z1的一部分直接连接，Z1的另一部分与X直接连接，晶体管的漏极(或第二端子等)与Z2的一部分直接连接，Z2的另一部分与Y直接连接的情况下，可以描述为如下。
例如，可以表达为“X、Y、晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)互相电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)及Y依次电连接”以及“晶体管的源极(或第一端子等)与X电连接，晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)及Y依次电连接”。或者，可以表达为“X通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次设置为相互连接”。通过使用与这种例子相同的表达方法规定电路结构中的连接顺序，可以区别晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意，这种表达方法只是例子而已，不局限于上述表达方法。在此，X、Y、Z1及Z2为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜等)。
实施方式1
在本实施方式中，参照图1A和图1B、图2A和图2B、图3、图4A至图4C、图5、图6A和图6B以及图7说明本发明的一个方式的半导体装置的例子。
图1A是示出本发明的一个方式的半导体装置的例子的方框图。
图1A所示的半导体装置10包括像素部12、配置在像素部12的周围的栅极线驱动电路16、配置在像素部12的周围的信号线驱动电路18、配置在像素部12的外侧的监控电路20、与栅极线驱动电路16及信号线驱动电路18电连接的端子部22。像素部12包括多个像素14。
如图1A所示，将多个像素14配置为矩阵状。根据从连接到栅极线驱动电路16的栅极线(GL1[1]至GL1[n]及GL2[1]至GL2[n]，n表示自然数)供应的选择信号，在各行中决定各像素14处于选择状态还是非选择状态。从连接到信号线驱动电路18的信号线(SL[1]至SL[m]，m表示自然数)中的任一对根据选择信号选择的像素14供应视频数据(也称为Vdata、图像信号、视频信号、视频电压)。多个像素14与阳极线(ANO)电连接。
注意，在图1A中例示出栅极线驱动电路16及信号线驱动电路18设置在半导体装置10上的结构，但是本发明的一个方式不局限于此，栅极线驱动电路16和信号线驱动电路18中的任一个也可以设置在半导体装置10上。或者，在半导体装置10中也可以只设置有像素部12和监控电路20，而不设置有栅极线驱动电路16、信号线驱动电路18及端子部22。
端子部22是设置有用来从外部电路对半导体装置10输入电力、控制信号和图像信号中的一个或多个的端子的部分。端子部22也可以与时序控制电路(也称为控制器、控制IC)等电连接。
另外，在图1A中例示出将像素部12中的多个像素14配置为矩阵状(条纹配置)的结构，但是本发明的一个方式不局限于此，例如也可以将多个像素14配置为三角状、PenTile状。在进行彩色显示时在像素14中控制的颜色要素不局限于RGB(R是红色，G是绿色，B是蓝色)的三种颜色，也可以是三种以上的颜色，例如可以是RGBW(W是白色)或者RGB及Y(黄色)、C(青色)、M(品红色)等中的一种以上。另外，各个颜色要素的点的显示区域的大小可以不同。
像素14至少包括发光元件。在发光元件中，通过对发光元件施加电压，电子和空穴从发光元件的一对电极分别注入到包含发光化合物的层中，从而电流流过。电子和空穴重新结合，因此发光化合物形成激发态。当发光化合物从激发态恢复到基态时发光。根据这种机理，这种发光元件被称为电流激励型发光元件。
<1-1.发光元件的特性>
以下对像素14所包括的发光元件的特性进行说明。首先，使用图2A和图2B对发光元件的特性之例子的L-I(亮度-电流)特性及I-V(电流-电压)特性进行说明。
图2A示出发光元件的L-I特性。如图2A所示，发光元件的亮度与流过发光元件的电流成比例地增高。就是说，发光元件的L-I特性没有环境温度所引起的变化(以下，有时称为温度依赖性)，或者环境温度所引起的变化极少。
图2B示出发光元件的I-V特性。发光元件的电阻因温度而变化，因此在温度变化时亮度也变化。例如，如图2B所示，在施加相同电压时，在发光元件的温度变得比25℃高的情况下，流过发光元件的电流增加。
于是，本发明的一个方式的半导体装置包括监控电路20，以便降低发光元件的温度依赖性。监控电路20具有根据环境温度调整像素14所包括的发光元件的亮度的功能。在此，对监控电路20的例子进行说明。
<1-2.监控电路的结构>
图1B是示出本发明的一个方式的半导体装置所包括的监控电路20的例子的电路图。
图1B所示的监控电路20包括放大电路32、晶体管34、发光元件36和电阻器38。
放大电路32的一个输入端子与被供应电位Vcat的电源线电连接，放大电路32的另一个输入端子与发光元件36的阴极一侧的端子电连接。放大电路32的输出端子与被供应电位Vout2的布线及晶体管34的栅极电连接。
晶体管34的源极和漏极中的一个与被供应电位Vano的电源线电连接，晶体管34的源极和漏极中的另一个与发光元件36的阳极及被供应电位Vout1的布线电连接。
发光元件36的阴极与电阻器38的一个电极电连接，电阻器38的另一个电极与被供应电位Vss的布线电连接。
例如，在是图1B所示的监控电路20的情况下，可以以下述公式(1)表示从被供应电位Vano的布线流到被供应电位Vss的布线的电流之值i。
(Vcat-Vss)/R (1)
因此，电阻器38的电阻R优选没有温度依赖性且恒定。可从Vout2-Vout1获得用来供应电流值i而需要的电压Vgs，可从Vout1-Vcat获得供应到发光元件36的电压。
作为电阻器38，优选使用使氧化物半导体(OS：Oxide Semiconductor)导电体化而成的材料的氧化物导电体(OC：Oxide Conductor)。氧化物导电体(OC)的环境温度所引起的电阻变化少。就是说，可以将氧化物导电体(OC)用作温度依赖性低的电阻材料。注意，电阻器38不局限于使用氧化物导电体(OC)形成，也可以使用温度依赖性低的其他电阻材料。
晶体管34优选在活性层中包括氧化物半导体(OS)。氧化物半导体(OS)可以在与上述氧化物导电体(OC)相同工序中制造。与发光元件36相同，晶体管34的氧化物半导体(OS)的特性有可能因环境温度而变化。例如，当将使用氧化物半导体(OS)的晶体管用作发光元件的驱动晶体管时，有时晶体管的Vds因环境温度的增高而变大。
注意，图1B示出监控电路20具有作为晶体管34使用n沟道型晶体管的结构，但是本发明的一个方式不局限于此，例如也可以采用图3所示的结构。图3是示出监控电路20的例子的电路图。如图3的监控电路20所示，也可以作为晶体管34使用p沟道型晶体管且使放大电路32的极性相反。
在此，以下对包括氧化物半导体(OS)的晶体管的温度依赖性及氧化物导电体(OC)的温度依赖性进行说明。
<2-1.包括氧化物半导体的晶体管的温度依赖性>
首先，对包括氧化物半导体的晶体管的温度依赖性进行说明。在此，制造相当于图4A至图4C所示的晶体管600的晶体管，对该晶体管的温度特性进行评价。
<2-2.晶体管的结构>
图4A是晶体管600的俯视图，图4B为沿着图4A所示的点划线X1-X2的截面图，图4C为沿着图4A所示的点划线Y1-Y2的截面图。注意，在图4A中，为了方便起见，不示出晶体管600的一些构成要素(用作栅极绝缘膜的绝缘膜等)。此外，有时将点划线X1-X2方向称为沟道长度方向，将点划线Y1-Y2方向称为沟道宽度方向。注意，有时在后面的晶体管的俯视图中也与图4A同样地省略一些构成要素。
晶体管600包括：衬底602上的用作第一栅电极的导电膜604；衬底602及导电膜604上的绝缘膜606；绝缘膜606上的绝缘膜607；绝缘膜607上的氧化物半导体膜608；与氧化物半导体膜608电连接并用作源电极的导电膜612a；以及与氧化物半导体膜608电连接并用作漏电极的导电膜612b。
在晶体管600上，具体而言，在导电膜612a、导电膜612b及氧化物半导体膜608上设置有绝缘膜614、绝缘膜616及绝缘膜618。在绝缘膜618上设置有导电膜620。在绝缘膜606、绝缘膜607中形成有到达导电膜604的开口642a，以覆盖开口642a的方式形成导电膜612c。在绝缘膜614、绝缘膜616及绝缘膜618中形成有到达导电膜612c的开口642b。导电膜620通过开口642b与导电膜612c连接。就是说，导电膜604与导电膜620电连接。导电膜620用作晶体管600的第二栅电极(也称为背栅电极)。
在本实施方式中，为了评价，作为相当于图4A至图4C所示的晶体管600的晶体管，制造氧化物半导体膜608的结构互不相同的两个样品(以下，称为样品A1及样品A2)。样品A1及样品A2都是其沟道长度L为3μm，其沟道宽度W为5μm的晶体管。
<2-3.晶体管的制造方法>
以下，示出样品A1及样品A2的制造方法。
首先，在衬底602上形成导电膜604。作为衬底602使用玻璃衬底。另外，作为导电膜604，通过使用溅射装置形成厚度为100nm的钨膜。
接着，在衬底602及导电膜604上形成绝缘膜606、绝缘膜607。作为绝缘膜606，通过使用PECVD装置形成厚度为400nm的氮化硅膜。另外，作为绝缘膜607，通过使用PECVD装置形成厚度为50nm的氧氮化硅膜。
接着，在绝缘膜607上形成氧化物半导体膜608。
样品A1的氧化物半导体膜608具有其组成互不相同的IGZO膜的叠层结构。第一IGZO膜的沉积条件为如下：将衬底温度设定为170℃；将流量为140sccm的氩气体和流量为60sccm的氧气体引入处理室内；将压力设定为0.6Pa；以及对金属氧化物溅射靶材(In:Ga:Zn＝4:2:4.1[原子数比])供应2500W的AC功率。将第一IGZO膜的厚度设定为10nm。第二IGZO膜的沉积条件为如下：将衬底温度设定为170℃；将流量为100sccm的氩气体和流量为100sccm的氧气体引入处理室内；将压力设定为0.6Pa；以及对金属氧化物溅射靶材(In:Ga:Zn＝1:1:1.2[原子数比])供应2500W的AC功率。将第二IGZO膜的厚度设定为15nm。
样品A2的氧化物半导体膜608具有IGZO膜的单层结构。样品A2的IGZO膜的沉积条件为如下：将衬底温度设定为170℃；将流量为100sccm的氩气体和流量为100sccm的氧气体引入处理室内；将压力设定为0.6Pa；以及对金属氧化物溅射靶材(In:Ga:Zn＝1:1:1.2[原子数比])供应2500W的AC功率。将样品A2的IGZO膜的厚度设定为35nm。
接着，进行第一加热处理。作为该第一加热处理，在氮气气氛下以450℃进行1小时的加热处理，然后在氮与氧的混合气体气氛下以450℃进行1小时的加热处理。
接着，在绝缘膜607及氧化物半导体膜608上形成抗蚀剂掩模，对所希望的区域进行蚀刻，由此形成到达导电膜604的开口642a。开口642a使用干蚀刻装置形成。在形成开口642a之后，去除抗蚀剂掩模。
接着，在绝缘膜607、氧化物半导体膜608及开口642a上形成导电膜，在该导电膜上形成抗蚀剂掩模，对所希望的区域进行蚀刻，由此形成导电膜612a、导电膜612b、导电膜612c。作为导电膜612a、导电膜612b、导电膜612c，使用溅射装置在真空中依次连续地形成厚度为50nm的钨膜、厚度为400nm的铝膜、厚度为100nm的钛膜。在形成导电膜612a、导电膜612b、导电膜612c之后去除抗蚀剂掩模。
接着，从绝缘膜607、氧化物半导体膜608、导电膜612a、导电膜612b上涂敷磷酸溶液(使用纯水稀释85％磷酸水溶液100倍而成的水溶液)，去除从导电膜612a、导电膜612b露出的氧化物半导体膜608的表面的一部分。
接着，在绝缘膜607、氧化物半导体膜608、导电膜612a、导电膜612b上形成绝缘膜614及绝缘膜616。作为绝缘膜614，通过使用PECVD装置形成厚度为50nm的氧氮化硅膜。另外，作为绝缘膜616，通过使用PECVD装置形成厚度为400nm的氧氮化硅膜。注意，绝缘膜614及绝缘膜616通过使用PECVD装置在真空中连续地形成。
绝缘膜614的沉积条件为如下：将衬底温度设定为220℃；将流量为50sccm的硅烷气体和流量为2000sccm的一氧化二氮气体引入处理室内；将压力设定为20Pa；以及对设置于PECVD装置内的平行板电极之间供应100W的RF功率。另外，绝缘膜616的沉积条件为如下：将衬底温度设定为220℃；将流量为160sccm的硅烷气体和流量为4000sccm的一氧化二氮气体引入处理室内；将压力设定为200Pa；以及对设置于PECVD装置内的平行板电极之间供应1500W的RF功率。
接着，进行第二加热处理。第二加热处理在氮气气氛下以350℃进行1小时。
接着，在绝缘膜616上形成保护膜。作为该保护膜，使用溅射装置形成厚度为5nm的ITSO膜。该ITSO膜的沉积条件为如下：衬底温度为室温；将流量为72sccm的氩气体、流量为5sccm的氧气体引入处理室内；压力为0.15Pa；以及对设置于溅射装置内的金属氧化物靶材(In2O3:SnO2:SiO2＝85:10:5[wt.％])供应1000W的DC功率。
接着，经过上述保护膜对绝缘膜614、绝缘膜616进行氧添加处理。在如下条件下使用灰化装置进行氧添加处理：衬底温度为40℃；将流量为250sccm的氧气体引入处理室内；将压力设定为15Pa；以及以对衬底一侧施加偏压的方式对设置于灰化装置内的平行板电极之间供应4500W的RF功率120秒。
接着，去除保护膜来使绝缘膜616的表面露出。保护膜的去除方法为如下：在使用以5％的浓度包含草酸的草酸溶液进行处理300秒之后，使用以0.5％的浓度包含氟化氢的氢氟酸溶液进行处理15秒。
接着，在绝缘膜616上形成绝缘膜618。作为绝缘膜618，使用PECVD装置形成厚度为100nm的氮化硅膜。绝缘膜618的沉积条件为如下：将衬底温度设定为350℃；将流量为50sccm的硅烷气体、流量为5000sccm的氮气体和流量为100sccm的氨气体引入处理室内；将压力设定为100Pa；以及对设置于PECVD装置内的平行板电极之间供应1000W的RF功率。注意，在形成绝缘膜618之前，没有进行衬底的预热处理。
接着，在绝缘膜618上形成抗蚀剂掩模，对所希望的区域进行蚀刻，由此形成到达导电膜612c的开口642b。开口642b使用干蚀刻装置形成。在形成开口642b之后，去除抗蚀剂掩模。
接着，以覆盖开口642b的方式在绝缘膜618上形成导电膜，且对该导电膜进行加工，来形成导电膜620。作为导电膜620通过使用溅射装置形成厚度为100nm的ITSO膜。该ITSO膜的沉积条件为如下：衬底温度为室温；将流量为72sccm的氩气体、流量为5sccm的氧气体引入处理室内；压力为0.15Pa；以及对设置在溅射装置内的金属氧化物靶材供应3200W的DC功率。用于ITSO膜的形成的金属氧化物靶材的组成与用于上述保护膜的形成的金属氧化物靶材相同。
接着，进行第三加热处理。第三加热处理在氮气气氛下以250℃进行1小时。
通过上述工序，制造样品A1及样品A2。
<2-4.温度依赖性的评价>
接着，对所制造的样品A1及样品A2的温度依赖性进行评价。
为了评价晶体管的温度依赖性，在衬底温度为25℃、40℃、60℃、80℃的条件下，测量晶体管的通态电流(Ion)。将漏电压(Vd)设定为20V，将栅电压(Vg)设定为15V。图5示出样品A1及样品A2的温度依赖性的结果。
如图5所示，样品A1和样品A2的晶体管的Ion随着衬底温度上升而增高。
如上所述，包括氧化物半导体的晶体管有温度依赖性。
<3-1.氧化物导电体的温度依赖性>
接着，对氧化物导电体的温度依赖性进行说明。在此，制造相当于图6A和图6B所示的评价用样品650的样品，对该样品的温度特性进行评价。
<3-2.评价用样品的结构>
图6A是评价用样品650的俯视图，图6B为沿着图6A所示的点划线M-N的截面图。
评价用样品650包括：衬底602上的导电膜604a；衬底602上的导电膜604b；覆盖衬底602、导电膜604a、导电膜604b的绝缘膜606；绝缘膜606上的绝缘膜607；绝缘膜607上的氧化物导电膜609；通过形成在绝缘膜606、绝缘膜607中的开口644a与导电膜604a连接的导电膜612d；通过形成在绝缘膜606、绝缘膜607中的开口644b与导电膜604b连接的导电膜612e；以及覆盖绝缘膜607、氧化物导电膜609、导电膜612d、导电膜612e的绝缘膜618。
导电膜612d、导电膜612e与氧化物导电膜609连接。在导电膜612d、导电膜612e上的绝缘膜618中形成有开口646a、开口646b。
在本实施方式中，制造相当于图6A和图6B的样品，对各样品的氧化物导电膜609的电阻进行评价。制造氧化物导电膜609的结构互不相同的两个样品(以下，称为样品B1及样品B2)，对其进行评价。在样品B1及样品B2中，氧化物导电膜609的尺寸(W/L)为10μm/1500μm。
<3-3.评价用样品的制造方法>
以下，示出样品B1及样品B2的制造方法。
首先，在衬底602上形成导电膜604a、导电膜604b。作为衬底602使用玻璃衬底。另外，作为导电膜604a、导电膜604b，通过使用溅射装置形成厚度为100nm的钨膜。
接着，在衬底602及导电膜604a、导电膜604b上形成绝缘膜606、绝缘膜607。作为绝缘膜606，通过使用PECVD装置形成厚度为400nm的氮化硅膜。另外，作为绝缘膜607，通过使用PECVD装置形成厚度为50nm的氧氮化硅膜。
接着，在绝缘膜607上形成氧化物半导体膜。
样品B1的氧化物半导体膜的结构与上述样品A1相同。另外，样品B2的氧化物半导体膜的结构与上述样品A2相同。
接着，进行第一加热处理。作为该第一加热处理，在氮气气氛下以450℃进行1小时的加热处理，然后在氮与氧的混合气体气氛下以450℃进行1小时的加热处理。
接着，在绝缘膜607及氧化物半导体膜上形成抗蚀剂掩模，对所希望的区域进行蚀刻，由此形成到达导电膜604a、导电膜604b的开口644a、开口644b。开口644a、开口644b使用干蚀刻装置形成。在形成开口644a、开口644b之后，去除抗蚀剂掩模。
接着，在绝缘膜607、氧化物半导体膜及开口644a、开口644b上形成导电膜，在该导电膜上形成抗蚀剂掩模，对所希望的区域进行蚀刻，由此形成导电膜612d、导电膜612e。作为导电膜612d、导电膜612e，使用溅射装置在真空中依次连续地形成厚度为50nm的钨膜、厚度为400nm的铝膜、厚度为100nm的钛膜。在形成导电膜612d、导电膜612e之后去除抗蚀剂掩模。
接着，从绝缘膜607、氧化物半导体膜、导电膜612d、导电膜612e上涂敷磷酸溶液(使用纯水稀释85％磷酸水溶液100倍而成的水溶液)，去除氧化物半导体膜的表面的一部分。
接着，在绝缘膜607、氧化物半导体膜、导电膜612d、导电膜612e上形成绝缘膜614及绝缘膜616。作为绝缘膜614，通过使用PECVD装置形成厚度为50nm的氧氮化硅膜。另外，作为绝缘膜616，通过使用PECVD装置形成厚度为400nm的氧氮化硅膜。注意，绝缘膜614及绝缘膜616通过使用PECVD装置在真空中连续地形成。
绝缘膜614的沉积条件为如下：将衬底温度设定为220℃；将流量为50sccm的硅烷气体和流量为2000sccm的一氧化二氮气体引入处理室内；将压力设定为20Pa；以及对设置于PECVD装置内的平行板电极之间供应100W的RF功率。另外，绝缘膜616的沉积条件为如下：将衬底温度设定为220℃；将流量为160sccm的硅烷气体和流量为4000sccm的一氧化二氮气体引入处理室内；将压力设定为200Pa；以及对设置于PECVD装置内的平行板电极之间供应1500W的RF功率。
接着，进行第二加热处理。该第二加热处理在氮气气氛下以350℃进行1小时。
接着，在绝缘膜616上形成保护膜。作为该保护膜，使用溅射装置形成厚度为5nm的ITSO膜。该ITSO膜的沉积条件为如下：衬底温度为室温；将流量为72sccm的氩气体、流量为5sccm的氧气体引入处理室内；压力为0.15Pa；以及对设置于溅射装置内的金属氧化物靶材(In2O3:SnO2:SiO2＝85:10:5[wt.％])供应1000W的DC功率。
接着，经过上述保护膜对绝缘膜614、绝缘膜616进行氧添加处理。在如下条件下使用灰化装置进行氧添加处理：衬底温度为40℃；将流量为250sccm的氧气体引入处理室内；将压力设定为15Pa；以及以对衬底一侧施加偏压的方式对设置于灰化装置内的平行板电极之间供应4500W的RF功率120秒。
接着，去除ITSO膜来使绝缘膜616的表面露出。保护膜的去除方法为如下：在使用以5％的浓度包含草酸的草酸溶液进行处理300秒后，使用以0.5％的浓度包含氟化氢的氢氟酸溶液进行处理15秒。
接着，去除绝缘膜614、绝缘膜616，使绝缘膜607、氧化物半导体膜、导电膜612d、导电膜612e露出。
接着，在绝缘膜607、氧化物半导体膜、导电膜612d、导电膜612e上形成绝缘膜618。作为绝缘膜618，使用PECVD装置形成厚度为100nm的氮化硅膜。绝缘膜618的沉积条件为如下：将衬底温度设定为350℃；将流量为50sccm的硅烷气体、流量为5000sccm的氮气体和流量为100sccm的氨气体引入处理室内；将压力设定为100Pa；以及对设置于PECVD装置内的平行板电极之间供应1000W的RF功率。注意，在形成绝缘膜618之前，没有进行衬底的预热处理。
通过形成绝缘膜618，绝缘膜618中的氢进入氧化物半导体膜中，而氧化物半导体膜成为氧化物导电膜609。
接着，在绝缘膜618上形成抗蚀剂掩模，对所希望的区域进行蚀刻，由此形成到达导电膜612d、导电膜612e的开口646a、开口646b。开口646a、开口646b使用干蚀刻装置形成。在形成开口646a、开口646b之后，去除抗蚀剂掩模。
接着，进行第三加热处理。第三加热处理在氮气气氛下以250℃进行1小时。
通过上述工序，制造样品B1及样品B2。
<3-4.温度依赖性的评价>
接着，对上述所制造的样品B1及样品B2的电阻的温度依赖性进行评价。
为了评价评价用样品的温度依赖性，在衬底温度为25℃、40℃、60℃、80℃的条件下，测量评价用样品的薄层电阻。图7示出样品B1及样品B2的电阻的温度依赖性的结果。
如图7所示，即使衬底温度变化，样品B1及样品B2的薄层电阻的变化也不大。
如上所述，氧化物导电体(OC)没有电阻的温度依赖性，或者电阻的温度依赖性极低。
如上所说明那样，根据本发明的一个方式，利用包括起因于环境温度变化的电阻变动少的氧化物导电体(OC)的监控电路监视并校正流过发光元件的电流之值的起因于环境温度变化的变动，由此可抑制发光元件的亮度不均匀。因此，可以提供一种即使环境温度发生变化也其显示质量良好的半导体装置及显示装置。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合。
实施方式2
在本实施方式中，参照图8、图9、图10A和图10B、图11A和图11B、图12A和图12B、图13A和图13B以及图14A和图14B说明使用在实施方式1中说明的监控电路的校正方法。
<监控电路的校正方法>
图8是示出使用本发明的一个方式的监控电路的发光元件的校正方法的方框图。
在图8所示的方框图中，像素14包括电路群62、驱动晶体管54、发光元件56。发光元件56的阴极与校正电路60电连接。发光元件56的阳极与驱动晶体管54的源极和漏极中的一个电连接，驱动晶体管54的源极和漏极中的另一个与被供应电位Vano的布线电连接。驱动晶体管54的栅极与电路群62的一个端子电连接，电路群62的另一个端子通过信号线SL与信号线驱动电路18电连接。信号线驱动电路18与监控电路20电连接。
在图8所示的方框图中，固定电位Vano控制通过信号线SL及电路群62输入到驱动晶体管54的栅极的视频数据的振幅，或者利用校正电路60控制发光元件56的阴极一侧的电位，由此可以抑制发光元件56的温度依赖性及驱动晶体管54的Vgs的温度依赖性。如此，可以使用监控电路20调整视频数据的电位(例如，低电平)和发光元件56的阴极一侧的电位之间的差异(电位差)。也可以使用温度传感器等代替监控电路20调整上述电位差。
输入到驱动晶体管54的栅极的视频数据的振幅例如被DAC(D/A转换器)调整。例如，通过参照从监控电路20输出的电位Vout1和电位Vout2，决定视频数据的振幅。
作为发光元件56的阴极一侧的电位，以将电位V0(电位V0表示数据的最低电位)和电位Vout1为一定电位的方式生成电位VCAT1。例如，将电位VCAT1可以设定为电位Vout1和电位Vcat之间的差异。
在电路群62中，可以设置晶体管(例如，选择晶体管)、电容器等各种元件。例如可以将以下结构例子1至结构例子5用于电路群62的像素电路。
<像素电路的结构例子1>
在图9所示的像素电路中，一个像素包括两个n沟道型晶体管以及一个电容器。
示出作为像素14中的晶体管使用n沟道型晶体管的例子。注意，也可以将通过与像素14中的晶体管相同的工序形成的晶体管用于驱动电路。图9所示的像素电路可以应用数字时间灰度级驱动。
说明像素电路的结构及应用数字时间灰度级驱动时的像素的工作。
像素14包括选择晶体管81、驱动晶体管54、发光元件56、电容器82。选择晶体管81的栅极与栅极线GL连接，选择晶体管81的源极和漏极中的一个与信号线SL连接，选择晶体管81的源极和漏极中的另一个与驱动晶体管54的栅极连接。驱动晶体管54的栅极通过电容器82与布线ML连接，驱动晶体管54的源极和漏极中的一个与布线ML连接，驱动晶体管54的源极和漏极中的另一个与发光元件56的阳极连接。发光元件56的阴极与布线CL电连接。
另外，有时可以使用驱动晶体管54的栅极电容代替电容器82，而可以省略电容器82。驱动晶体管54的栅极电容也可以形成在沟道区域和栅极之间。
接着，说明输入到驱动晶体管54的信号。在采用电压输入电压驱动方式时，对驱动晶体管54输入使驱动晶体管54开启或关闭的视频数据。另外，为了使驱动晶体管54在线性区域中工作，对驱动晶体管54的栅极供应高于供应到布线ML的电压的电压。此外，对信号线SL供应高于驱动晶体管54的阈值电压Vth的电压。
当进行模拟灰度级驱动时，对驱动晶体管54的栅极施加对发光元件56的正向电压加上高于或等于驱动晶体管54的阈值电压Vth的电压。另外，输入视频数据以使驱动晶体管54在饱和区域中工作，使电流流过发光元件56。此外，为了使驱动晶体管54在饱和区域中工作，使供应到布线ML的电位高于驱动晶体管54的栅电位。通过采用模拟视频数据，可以根据视频数据使电流流过发光元件56，而进行模拟灰度级驱动。
<像素电路的结构例子2>
在图10A所示的像素电路中，一个像素包括四个n沟道型晶体管以及一个电容器。
图10A所示的像素14包括驱动晶体管54、选择晶体管88、晶体管89、晶体管90、电容器82以及发光元件56。
根据输入到像素14的图像信号Sig，发光元件56的阳极的电位受到控制。此外，根据阳极和阴极之间的电位差决定发光元件56的亮度。
选择晶体管88具有控制信号线SL与驱动晶体管54的栅极之间的导通状态的功能。驱动晶体管54的源极和漏极中的一个与发光元件56的阳极连接。晶体管89具有控制布线VL与驱动晶体管54的源极和漏极中的另一个之间的导通状态的功能。晶体管90具有控制布线ML与驱动晶体管54的源极和漏极中的另一个之间的导通状态的功能。电容器82的一对电极中的一个与驱动晶体管54的栅极连接，电容器82的一对电极中的另一个电极与发光元件56的阳极连接。
根据与选择晶体管88的栅极连接的栅极线GLa的电位，进行选择晶体管88的开关工作。根据与晶体管89的栅极连接的栅极线GLb的电位，进行晶体管89的开关工作。根据与晶体管90的栅极连接的栅极线GLc的电位，进行晶体管90的开关工作。
下面，说明图10A所示的像素14的外部校正的工作例子。
图10B例示出与图10A所示的像素14连接的栅极线GLa、栅极线GLb以及栅极线GLc的电位及供应给信号线SL的图像信号Sig的电位的时序图。注意，在图10B所示的时序图中，包含于图10A所示的像素14的晶体管都是n沟道型晶体管。
首先，在期间t1，栅极线GLa被供应高电平电位，栅极线GLb被供应高电平电位，栅极线GLc被供应低电平电位。由此，选择晶体管88及晶体管89成为导通状态，晶体管90成为关闭状态。信号线SL被供应图像信号Sig的电位Vdata，该电位Vdata经过选择晶体管88供应给驱动晶体管54的栅极。
此外，布线VL被供应电位Vano，布线CL被供应电位Vcat。电位Vano优选高于对电位Vcat加以发光元件56的阈值电压Vthe的电位。布线VL的电位Vano经过晶体管89供应给驱动晶体管54的源极和漏极中的另一个。由此，根据电位Vdata决定驱动晶体管54的漏电流的值。并且，通过将该漏电流供应给发光元件56，决定发光元件56的亮度。
接着，在期间t2，栅极线GLa被供应低电平电位，栅极线GLb被供应高电平电位，栅极线GLc被供应低电平电位。由此，晶体管89成为导通状态，选择晶体管88及晶体管90成为关闭状态。当选择晶体管88处于关闭状态时，电位Vdata被保持在驱动晶体管54的栅极中。此外，布线VL被供应电位Vano，布线CL被供应电位Vcat。由此，发光元件56保持在期间t1所规定的亮度。
接着，在期间t3，栅极线GLa被供应低电平电位，栅极线GLb被供应低电平电位，栅极线GLc被供应高电平电位。由此，晶体管90成为导通状态，选择晶体管88及晶体管89成为关闭状态。布线CL被供应电位Vcat。对布线ML供应电位Vano。
通过进行上述工作，驱动晶体管54的漏电流经过晶体管90供应给发光元件56。并且，也可以将该驱动晶体管54的漏电流经过布线ML供应给监控电路20。监控电路20使用流过布线ML的漏电流而生成包含该漏电流的值的信息的信号。并且，在根据本发明的一个方式的显示装置中，可以使用上述信号校正供应给像素14的图像信号Sig的电位Vdata的值。
在包括图10A所示的像素14的显示装置中，也可以在期间t2的工作之后不进行期间t3的工作。例如，也可以在显示装置中反复进行期间t1及期间t2的工作，然后进行期间t3的工作。另外，也可以在一行的像素14中进行期间t3的工作，然后对进行了该工作的行的像素14写入对应于最小的灰度值0的图像信号，以在使发光元件56处于非发光状态。然后，也可以在下个行的像素14中进行期间t3的工作。
<像素电路的结构例子3>
在图11A所示的像素电路中，一个像素包括三个n沟道型晶体管以及一个电容器。
图11A所示的像素14包括选择晶体管86、晶体管87、驱动晶体管54、电容器82以及发光元件56。
根据输入到像素14的图像信号Sig，发光元件56的阳极的电位受到控制。此外，根据阳极和阴极之间的电位差决定发光元件56的亮度。
选择晶体管86具有控制信号线SL与驱动晶体管54的栅极之间的导通状态的功能。驱动晶体管54的源电极和漏电极中的一个与发光元件56的阳极连接，驱动晶体管54的源极和漏极中的另一个与布线VL连接。晶体管87具有控制布线ML与驱动晶体管54的源极和漏极中的一个之间的导通状态的功能。电容器82的一对电极中的一个与驱动晶体管54的栅极连接，电容器82的一对电极中的另一个与发光元件56的阳极连接。
根据与选择晶体管86的栅极连接的栅极线GL的电位，进行选择晶体管86的开关工作。同样，根据与晶体管87的栅极连接的栅极线GL的电位，进行晶体管87的开关工作。
下面，说明图11A所示的像素14的工作例子。
图11B例示出与图11A所示的像素14连接的栅极线GL的电位及供应给信号线SL的图像信号Sig的电位的时序图。注意，在图11B所示的时序图中，包含于图11A所示的像素14的晶体管都是n沟道型晶体管。
首先，在期间t1，栅极线GL被供应高电平电位。由此，选择晶体管86及晶体管87成为导通状态。信号线SL被供应图像信号Sig的电位Vdata，该电位Vdata经过选择晶体管86供应给驱动晶体管54的栅极。
此外，布线VL被供应电位Vano，布线CL被供应电位Vcat。电位Vano优选高于对电位Vcat加以发光元件56的阈值电压Vthe和驱动晶体管54的阈值电压Vth的电位。通过在布线VL与布线CL之间提供上述电位差，根据电位Vdata决定驱动晶体管54的漏电流的值。并且，通过将该漏电流供应给发光元件56，决定发光元件56的亮度。
当驱动晶体管54为n沟道型晶体管时，在期间t1，布线ML的电位优选低于对布线CL的电位加以发光元件56的阈值电压Vthe的电位，布线VL的电位优选高于对布线ML的电位加以驱动晶体管54的阈值电压Vth的电位。通过采用上述结构，即使晶体管87处于导通状态，也可以使驱动晶体管54的漏电流优先地流过布线ML，而不流过发光元件56。
接着，在期间t2，栅极线GL被供应低电平电位。由此，选择晶体管86及晶体管87成为关闭状态。当选择晶体管86处于关闭状态时，电位Vdata被保持在驱动晶体管54的栅极中。此外，布线VL被供应电位Vano，布线CL被供应电位Vcat。由此，发光元件56根据在期间t1所规定的亮度发光。
接着，在期间t3，栅极线GL被供应高电平电位。由此，选择晶体管86及晶体管87成为导通状态。此外，信号线SL被供应使驱动晶体管54的栅电压大于阈值电压Vth的电位。布线CL被供应电位Vcat。并且，布线ML的电位低于对布线CL的电位加以发光元件56的阈值电压Vthe的电位，布线VL的电位高于对布线ML的电位加以驱动晶体管54的阈值电压Vth的电位。通过采用上述结构，可以使驱动晶体管54的漏电流优先地流过布线ML，而不流过发光元件56。
并且，也可以将该驱动晶体管54的漏电流经过布线ML供应给监控电路20。监控电路20使用流过布线ML的漏电流而生成包含该漏电流的值的信息的信号。并且，在根据本发明的一个方式的显示装置中，可以使用上述信号校正供应给像素14的图像信号Sig的电位Vdata的值。
在包括图11A所示的像素14的显示装置中，也可以在期间t2的工作之后不进行期间t3的工作。例如，也可以在显示装置中反复进行期间t1及期间t2的工作，然后进行期间t3的工作。另外，也可以在一行的像素14中进行期间t3的工作，然后对进行了该工作的行的像素14写入对应于最小的灰度值0的图像信号，以在使发光元件56处于非发光状态。然后，也可以在下个行的像素14中进行期间t3的工作。
<像素电路的结构例子4>
在图12A所示的像素电路中，一个像素包括五个n沟道型晶体管以及一个电容器。
图12A所示的像素14包括驱动晶体管54、晶体管91、选择晶体管92、晶体管93、晶体管94、电容器82以及发光元件56。
晶体管91具有控制布线RL与发光元件56的阳极之间的导通状态的功能。选择晶体管92具有控制信号线SL与驱动晶体管54的栅极之间的导通状态的功能。驱动晶体管54的源极和漏极中的一个与发光元件56的阳极连接。晶体管93具有控制布线VL与驱动晶体管54的源极和漏极中的另一个之间的导通状态的功能。晶体管94具有控制布线ML与驱动晶体管54的源极和漏极中的另一个之间的导通状态的功能。电容器82的一对电极中的一个与驱动晶体管54的栅极连接，电容器82的一对电极中的另一个与发光元件56的阳极连接。
根据与选择晶体管92的栅极连接的栅极线GLa的电位，进行选择晶体管92的开关工作。根据与晶体管93的栅极连接的栅极线GLb的电位，进行晶体管93的开关工作。根据与晶体管94的栅极连接的栅极线GLc的电位，进行晶体管94的开关工作。根据与晶体管91的栅极连接的栅极线GLd的电位，进行晶体管91的开关工作。
下面，说明图12A所示的像素14的外部校正的工作例子。
图12B例示出与图12A所示的像素14连接的栅极线GLa、栅极线GLb、栅极线GLc以及栅极线GLd的电位及供应给信号线SL的图像信号Sig的电位的时序图。注意，在图12B所示的时序图中，包含于图12A所示的像素14的晶体管都是n沟道型晶体管。
首先，在期间t1，栅极线GLa被供应高电平电位，栅极线GLb被供应高电平电位，栅极线GLc被供应低电平电位，栅极线GLd被供应高电平电位。由此，选择晶体管92、晶体管93以及晶体管91成为导通状态，晶体管94成为关闭状态。并且，信号线SL被供应图像信号Sig的电位Vdata，该电位Vdata经过选择晶体管92供应给驱动晶体管54的栅极。由此，根据电位Vdata决定驱动晶体管54的漏电流的值。并且，布线VL被供应电位Vano，布线RL被供应电位V1，该漏电流经过晶体管91及晶体管93流过布线VL与布线RL之间。
电位Vano优选高于对电位Vcat加以发光元件56的阈值电压Vthe的电位。布线VL的电位Vano经过晶体管93供应给驱动晶体管54的源极和漏极中的另一个。供应到布线RL的电位V1经过晶体管91供应给驱动晶体管54的源极和漏极中的一个。布线CL被供应电位Vcat。
电位V1优选足够低于从电位V0减去驱动晶体管54的阈值电压Vth的电位。由于可以使电位V1足够低于从电位Vcat减去发光元件56的阈值电压Vthe的电位，所以在期间t1发光元件56不发射光。
接着，在期间t2，栅极线GLa被供应低电平电位，栅极线GLb被供应高电平电位，栅极线GLc被供应低电平电位，栅极线GLd被供应低电平电位。由此，晶体管93成为导通状态，选择晶体管92、晶体管94及晶体管91成为关闭状态。通过选择晶体管92处于关闭状态，电位Vdata被保持在驱动晶体管54的栅极中。
此外，布线VL被供应电位Vano，布线CL被供应电位Vcat。由此，因为晶体管91处于关闭状态，所以其值在期间t1中被规定的驱动晶体管54的漏电流供应给发光元件56。并且，通过将该漏电流供应给发光元件56，发光元件56的亮度被规定，在期间t2保持该亮度。
接着，在期间t3，栅极线GLa被供应低电平电位，栅极线GLb被供应低电平电位，栅极线GLc被供应高电平电位，栅极线GLd被供应低电平电位。由此，晶体管94成为导通状态，选择晶体管92、晶体管93及晶体管91成为关闭状态。布线CL被供应电位Vcat。对布线ML供应电位Vano。
通过进行上述工作，驱动晶体管54的漏电流供应给发光元件56。并且，也可以将该驱动晶体管54的漏电流经过布线ML供应给监控电路20。监控电路20使用流过布线ML的漏电流而生成包含该漏电流的值的信息的信号。并且，在根据本发明的一个方式的显示装置中，可以使用上述信号校正供应给像素14的图像信号Sig的电位Vdata的值。
在包括图12A所示的像素14的显示装置中，也可以在期间t2的工作之后不进行期间t3的工作。例如，也可以在显示装置中反复进行期间t1及期间t2的工作，然后进行期间t3的工作。另外，也可以在一行的像素14中进行期间t3的工作，然后对进行了该工作的行的像素14写入对应于最小的灰度值0的图像信号，以在使发光元件56处于非发光状态。然后，也可以在下个行的像素14中进行期间t3的工作。
此外，在图12A所示的像素14中，即使因发光元件56的劣化等而使发光元件56的阳极与阴极之间的部分的电阻值在各像素之间不均匀，也可以在对驱动晶体管54的栅极供应电位Vdata时将驱动晶体管54的源电位设定为规定的电位V1。由此，可以防止各像素之间的发光元件56的亮度不均匀。
<像素电路的结构例子5>
在图13A所示的像素电路中一个像素包括六个n沟道型晶体管以及一个电容器。
图13A所示的像素14包括驱动晶体管54、选择晶体管95、晶体管96、晶体管97、晶体管98、晶体管99、电容器82以及发光元件56。
根据输入到像素14的图像信号Sig，发光元件56的阳极的电位受到控制。此外，根据阳极与阴极之间的电位差决定发光元件56的亮度。
选择晶体管95具有控制信号线SL与电容器82的一对电极中的一个之间的导通状态的功能。电容器82的一对电极中的另一个与晶体管98的源极和漏极中的一个连接。晶体管96具有控制布线VL1与晶体管98的栅极之间的导通状态的功能。晶体管97具有控制电容器82的一对电极中的一个与晶体管98的栅极之间的导通状态的功能。驱动晶体管54具有控制晶体管98的源极和漏极中的一个与发光元件56的阳极之间的导通状态的功能。晶体管99具有控制晶体管98的源极和漏极中的一个与布线ML之间的导通状态的功能。
根据与选择晶体管95的栅极连接的栅极线GLa的电位，进行选择晶体管95的开关工作。根据与晶体管96的栅极连接的栅极线GLa的电位，进行晶体管96的开关工作。根据与晶体管97的栅极连接的栅极线GLb的电位，进行晶体管97的开关工作。根据与驱动晶体管54的栅极连接的栅极线GLb的电位，进行驱动晶体管54的开关工作。根据与晶体管99的栅极连接的栅极线GLc的电位，进行晶体管99的开关工作。
图13B例示出图13A所示的与像素14连接的栅极线GLa、栅极线GLb以及栅极线GLc的电位及供应给信号线SL的图像信号Sig的电位的时序图。注意，在图13B所示的时序图中，包含于图13A所示的像素14的晶体管都是n沟道型晶体管。
首先，在期间t1，栅极线GLa被供应低电平电位，栅极线GLb被供应高电平电位，栅极线GLc被供应高电平电位。由此，晶体管97、驱动晶体管54及晶体管99成为导通状态，选择晶体管95及晶体管96成为关闭状态。由于驱动晶体管54及晶体管99成为导通状态，所以晶体管98的源极和漏极中的一个及电容器82的一对电极中的另一个(表示为节点A)被供应布线ML的电位，即电位V0。
此外，布线VL被供应电位Vano，布线CL被供应电位Vcat。电位Vano优选高于对电位V0加以发光元件56的阈值电压Vthe的电位。电位V0优选低于对电位Vcat加以发光元件56的阈值电压Vthe的电位。通过将电位V0设定为上述范围，可以防止在期间t1电流流过发光元件56。
通过对栅极线GLb供应低电位，使晶体管97及驱动晶体管54成为关闭状态且将节点A保持为电位V0。
接着，在期间t2，栅极线GLa被供应高电平电位，栅极线GLb被供应低电平电位，栅极线GLc被供应低电平电位。由此，选择晶体管95及晶体管96成为导通状态，晶体管97、驱动晶体管54及晶体管99成为关闭状态。
此外，优选的是，当从期间t1转移至期间t2时，将供应给栅极线GLa的电位从低电位切换到高电位，然后将供应给栅极线GLc的电位从高电位切换到低电位。通过进行上述工作，可以防止因供应给栅极线GLa的电位的切换而使节点A的电位变动。
此外，布线VL被供应电位Vano，布线CL被供应电位Vcat。信号线SL被供应图像信号Sig的电位Vdata，布线VL1被供应电位V1。电位V1优选高于对电位Vcat加以晶体管98的阈值电压Vth且低于对电位Vano加以晶体管98的阈值电压Vth的电位。
在图13A所示的像素结构中，即使使电位V1高于对电位Vcat加以发光元件56的阈值电压Vthe的电位，只要驱动晶体管54处于关闭状态，发光元件56就不发射光。由此，可以扩大电位V0的允许范围，由此可以扩大V1-V0的允许范围。因此，由于V1-V0的值的自由度得到提高，所以即使在缩短获得晶体管98的阈值电压所需的时间的情况下，或者在获得阈值电压的时间有限制的情况下，也可以准确地获得晶体管98的阈值电压。
经过上述工作，对晶体管98的栅极(表示为节点B)输入比对节点A的电位加以阈值电压的电位高的电位V1，由此晶体管98成为导通状态。由此，电容器82中的电荷经过晶体管98释放出来，节点A的电位，即电位V0开始上升。最终，节点A的电位收敛于V1-Vth，而晶体管98成为关闭状态。
供应给信号线SL的图像信号Sig的电位Vdata经过选择晶体管95供应到电容器82的一对电极中的一个(表示为节点C)。
接着，在期间t3，栅极线GLa被供应低电平电位，栅极线GLb被供应高电平电位，栅极线GLc被供应低电平电位。由此，晶体管97及驱动晶体管54成为导通状态，选择晶体管95、晶体管96及晶体管99成为关闭状态。
此外，当从期间t2转移至期间t3时，优选的是，将供应给栅极线GLa的电位从高电位切换到低电位，然后将供应给栅极线GLb的电位从低电位切换到高电位。通过采用上述结构，可以防止因供应给栅极线GLa的电位的切换而使节点A的电位变动。
此外，布线VL被供应电位Vano，布线CL被供应电位Vcat。
通过进行上述工作，节点B被供应电位Vdata，由此晶体管98的栅电压成为Vdata-V1+Vth。因此，可以将晶体管98的栅电压设定为加有阈值电压Vth的值。另外，通过上述结构，可以抑制晶体管98的阈值电压Vth的不均匀。由此，可以抑制供应给发光元件56的电流值的不均匀，从而可以降低显示装置的亮度不均匀。
在此，通过增大供应到栅极线GLb的电位的变化量，可以防止驱动晶体管54的阈值电压的不均匀影响到供应到发光元件56的电流之值。换言之，通过将供应给栅极线GLb的高电平电位设定为比驱动晶体管54的阈值电压足够高，并且，将供应给栅极线GLb的低电平电位设定为比驱动晶体管54的阈值电压足够低的电位，确保驱动晶体管54的开关工作，由此可以防止驱动晶体管54的阈值电压的不均匀影响到供应到发光元件56的电流值。
接着，在期间t4，栅极线GLa被供应低电平电位，栅极线GLb被供应低电平电位，栅极线GLc被供应高电平电位。由此，晶体管99成为导通状态，晶体管96、选择晶体管95、晶体管97及驱动晶体管54成为关闭状态。
对布线VL供应电位Vano。布线ML也可以与监控电路20连接。
通过进行上述工作，可以使晶体管98的漏电流Id经过晶体管99流过布线ML，而不流过发光元件56。监控电路20使用流过布线ML的漏电流Id而生成包含该漏电流Id的值的信息的信号。由晶体管98的场效应迁移率或尺寸(沟道长度、沟道宽度)决定该漏电流Id的大小。由此，在根据本发明的一个方式的显示装置中，可以使用上述信号校正供应给像素14的图像信号Sig的电位Vdata的值。就是说，可以降低晶体管98的场效应迁移率的不均匀所带来的影响。
在包括图13A所示的像素14的显示装置中，也可以在期间t3的工作之后不进行期间t4的工作。例如，也可以在显示装置中反复进行期间t1至期间t3的工作，然后进行期间t4的工作。另外，也可以在一行的像素14中进行期间t4的工作，然后对进行了该工作的行的像素14写入对应于最小的灰度值0的图像信号，以在使发光元件56处于非发光状态。然后，也可以在下个行的像素14中进行期间t4的工作。
在包括图13A所示的像素14的显示装置中，因为晶体管98的源极和漏极中的另一个与晶体管98的栅极电绝缘，所以能够独立地控制各电位。由此，在期间t2，可以将晶体管98的源极和漏极中的另一个的电位设定为高于对晶体管98栅电位加以阈值电压Vth的电位的值。因此，在晶体管98为常导通时，即阈值电压Vth为负值时，直到晶体管98的源电位变高于晶体管98的栅电位V1为止可以在电容器82中积蓄电荷。由此，在根据本发明的一个方式的显示装置中，即使晶体管98为常导通，也在期间t2可以获得阈值电压，并且在期间t3，可以将晶体管98的栅电压设定为通过加上阈值电压Vth来获得的值。
因此，在根据本发明的一个方式的显示装置中，即使晶体管98处于常导通也可以降低显示不均匀且显示高质量的图像。
除了晶体管98的特性以外，还可以监视发光元件56的特性。此时，优选的是，通过控制图像信号Sig的电位Vdata等，不使电流流过晶体管98。由此，可以取出发光元件56的电流，也可以获得发光元件56的电流特性的劣化或不均匀。
注意，根据本发明的一个方式的显示装置中的像素电路不局限于图9、图10A、图11A、图12A及图13A所示的像素电路。例如，也可以对图9、图10A、图11A、图12A及图13A所示的像素电路还追加开关、电阻器、电容器、传感器、晶体管或逻辑电路等。
在此，使用图14A和图14B对本发明的一个方式的半导体装置所包括的晶体管、电容器、电阻器、发光元件等进行说明。
图14A和图14B是示出半导体装置的一个方式的截面图。图14A是示出半导体装置所包括的像素部的例子的截面图，图14B是示出半导体装置所包括的监控电路的例子的截面图。
图14A所示的半导体装置包括：衬底702上的晶体管770；形成在与晶体管770相同的表面上的电容器772；以及形成在晶体管770及电容器772之上方的发光元件774。另外，在与衬底702相对的位置上设置有衬底760。在衬底760上设置有遮光膜762、使红色光透过的滤色片764R、使绿色光透过的滤色片764G等。
在晶体管770及电容器772上设置有绝缘膜742及绝缘膜744。绝缘膜742、绝缘膜744具有使起因于晶体管770、电容器772等的凹凸平坦的功能。在绝缘膜742中形成到达用作晶体管770的源极和漏极中的一个的导电膜的开口，在该开口中设置连接用导电膜752。在绝缘膜744中形成到达导电膜752的开口，在该开口中设置用作发光元件774的阳极的导电膜754。导电膜754在相邻的像素之间分离为岛状。
以覆盖导电膜754的端部的方式设置分隔壁746，在分隔壁746上设置隔离体748。隔离体748具有调整发光元件774和面对发光元件774的衬底760之间的距离的功能、以及防止从发光元件774发射的光混入相邻的像素中的功能。
发光元件774包括用作阳极的导电膜754、导电膜754上的EL层756、EL层756上的用作阴极的导电膜758。
在图14A所示的半导体装置的结构中，从发光元件774发射的光经过衬底760、滤色片764R及滤色片764G提取到外部。因此，导电膜754具有反射可见光的功能，导电膜758具有使可见光透过的功能。也可以形成利用导电膜754和导电膜758之间的光的共振效应的光学微腔谐振器(微腔)结构。
电容器772的一对电极中的一个是形成在与晶体管770的栅电极相同的表面上的导电膜804，电容器772的另一个电极是形成在与晶体管770的源电极及漏电极相同的表面上的导电膜812。在导电膜804和导电膜812之间设置有在与用作晶体管770的栅极绝缘膜的绝缘膜相同的表面上形成的绝缘膜806及绝缘膜807。绝缘膜806及绝缘膜807具有作为电容器772的介电层的功能。
导电膜812上形成有用作晶体管770的保护绝缘膜的绝缘膜818，在绝缘膜818上形成有在与用作晶体管770的背栅电极的导电膜相同的表面上形成的导电膜820。通过将导电膜812和导电膜820之间的绝缘膜818用作介电层，可以增大静电容量而不增大电容器772的面积。
图14B所示的半导体装置包括：衬底702上的晶体管770；形成在与晶体管770相同的表面上的电阻器773；以及形成在晶体管770及电阻器773之上方的发光元件774。另外，在与衬底702相对的位置上设置衬底760。在衬底760上设置有遮光膜762、使红色光透过的滤色片764R、使绿色光透过的滤色片764G等。
电阻器773包括：形成在与晶体管770的栅电极相同的表面上的导电膜804a、导电膜804b；形成在与用作晶体管770的活性层的氧化物半导体膜相同的表面上的氧化物导电膜809；形成在与晶体管770的源电极及漏电极相同的表面上的导电膜812a、导电膜812b；以及用作晶体管770的保护绝缘膜的绝缘膜818。
也可以在电阻器773上设置有绝缘膜742、绝缘膜744等。在导电膜812a、导电膜812b上分别设置有用作连接布线的导电膜752a、导电膜752b。例如，可以使用导电膜752a、导电膜752b电连接电阻器773与用作发光元件774的阴极的导电膜758。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合。
实施方式3
在本实施方式中，参照图15A至15C、图16A至16C、图17A至17C、图18A至18C、图19A至19C、图20A至20D以及图21A和图21B说明本发明的一个方式的半导体装置所包括的晶体管的结构。
<晶体管的结构例子1>
图15A是本发明的一个方式的半导体装置所包括的晶体管100的俯视图，图15B为沿着图15A所示的点划线X1-X2的截面图，图15C为沿着图15A所示的点划线Y1-Y2的截面图。
晶体管100包括：衬底102上的用作栅电极的导电膜104；衬底102及导电膜104上的绝缘膜106；绝缘膜106上的绝缘膜107；绝缘膜107上的氧化物半导体膜108；与氧化物半导体膜108电连接的用作源电极的导电膜112a；以及与氧化物半导体膜108电连接的用作漏电极的导电膜112b。另外，在晶体管100上，具体而言，在导电膜112a、导电膜112b及氧化物半导体膜108上设置有绝缘膜114、绝缘膜116及绝缘膜118。绝缘膜114、绝缘膜116、绝缘膜118具有作为晶体管100的保护绝缘膜的功能。
当氢或水分等杂质混入氧化物半导体膜108时，该杂质与被形成在氧化物半导体膜108中的氧缺陷键合，而产生作为载流子的电子。上述起因于杂质的载流子容易使晶体管100成为常开启(normally-on)。因此，为了得到稳定的晶体管特性，减少氧化物半导体膜108中的氢或水分等杂质以及减少氧化物半导体膜108中的氧缺陷是很重要的。于是，在晶体管100中，从绝缘膜114及绝缘膜116对氧化物半导体膜108供应氧。
因此，绝缘膜114及绝缘膜116具有含有超过化学计量组成的氧的区域(氧过剩区域)。换言之，绝缘膜114及绝缘膜116是能够释放氧的绝缘膜。例如，通过对沉积后的绝缘膜114及绝缘膜116添加氧，来在绝缘膜114及绝缘膜116中设置氧过剩区域。作为氧的添加方法，可以使用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。注意，在该等离子体处理中，优选使用以高频电力使氧气体等离子体化的装置(还称为等离子体蚀刻装置或等离子体灰化装置)。
另外，通过使用热脱附谱分析法(TDS(Thermal Desorption Spectroscopy))对绝缘膜进行测定，可以测定氧释放量。例如，通过TDS测得的绝缘膜114及绝缘膜116的氧分子的释放量大于或等于8.0×1014个/cm2，优选大于或等于1.0×1015个/cm2，更优选大于或等于1.5×1015个/cm2。注意，TDS中的膜的表面温度高于或等于100℃且低于或等于700℃，优选高于或等于100℃且低于或等于500℃。
另外，在本发明的一个方式中，在绝缘膜116上形成具有抑制氧释放的功能的保护膜(也简单地称为保护膜)，并使氧经过该保护膜而引入绝缘膜114及绝缘膜116中，由此在绝缘膜114及绝缘膜116中形成氧过剩区域。
具有抑制氧释放的功能的保护膜例如可以使用铟(In)以及含有选自锌(Zn)、錫(Sn)、钨(W)、钛(Ti)和硅(Si)中的任一种的材料。尤其是，作为保护膜，优选使用包含铟的导电膜或包含铟的半导体膜。另外，也可以在引入氧之后去除上述保护膜。作为包含铟的导电膜，可以举出含有钨的铟氧化物、含有钨的铟锌氧化物、含有钛的铟氧化物、含有钛的铟锡氧化物、铟锡氧化物(In-Sn氧化物：也称为ITO)、铟锌氧化物、含有硅的铟锡氧化物(In-Sn-Si氧化物：也称为ITSO)等透光导电材料。在上述材料中，尤其优选将ITSO用于具有抑制氧释放的功能的保护膜，因为ITSO可以在具有凹凸等的绝缘膜上高覆盖率地被沉积。
接着，对图15A至图15C所示的晶体管100的结构进行更详细的说明。
(衬底)
只要具有承受后续的加热处理的耐热性，就对衬底102的材料的性质等没有特别的限制。例如，作为衬底102，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外，作为衬底102，可以使用由硅或碳化硅等制造的单晶半导体衬底或多晶半导体衬底、由硅锗等制造的化合物半导体衬底、SOI(silicon on insulator：绝缘体上硅)衬底等。当作为衬底102使用玻璃衬底时，可以使用具有如下尺寸的任一衬底：第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)。由此，可以制造大型显示装置。
另外，作为衬底102，也可以使用柔性衬底，并且可以在柔性衬底上直接形成晶体管100。或者，也可以在衬底102与晶体管100之间设置剥离层。该剥离层可以在如下情况下使用：将在该剥离层上形成的半导体装置的一部分或全部从衬底102分离并转置到其他衬底上。此时，可以将晶体管100转置到耐热性低的衬底或柔性衬底上。
(导电膜)
用作栅电极的导电膜104和用作源电极及漏电极的导电膜112a、112b的每一个可以使用选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)中的金属元素、包含上述金属元素作为成分的合金或者包含上述元素的组合的合金等形成。
导电膜104、112a、112b可以具有单层结构或者两层以上的叠层结构。例如，可以举出包含硅的铝膜的单层结构、在铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构以及依次层叠钛膜、铝膜和钛膜的三层结构等。另外，还可以使用组合铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种元素的合金膜或氮化膜。
导电膜104、112a、112b可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等透光导电材料形成。
作为导电膜104、112a、112b，也可以使用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜，可以使用湿蚀刻对该膜进行加工，从而可以抑制制造成本。
(栅极绝缘膜)
作为用作晶体管100的栅极绝缘膜的绝缘膜106、107，可以使用通过等离子体增强化学气相沉积(PECVD：plasma enhanced chemical vapor deposition)法、溅射法等形成的包括氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的至少一种的绝缘层。注意，也可以使用从上述材料中选择的材料的单层的绝缘膜或包含三层以上的叠层的绝缘膜代替绝缘膜106、107的叠层结构。
接触于晶体管100的氧化物半导体膜108的绝缘膜107优选为氧化物绝缘膜，并优选包括包含超过化学计量组成的氧的区域(氧过剩区域)。换言之，绝缘膜107是能够释放氧的绝缘膜。为了在绝缘膜107中设置氧过剩区域，例如在氧气氛下形成绝缘膜107。或者，也可以对沉积后的绝缘膜107引入氧而形成氧过剩区域。可以通过离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等引入氧。
当作为绝缘膜107使用氧化铪时，发挥如下效果。氧化铪具有比氧化硅及氧氮化硅高的相对介电常数。因此，通过使用氧化铪，与使用氧化硅的情况相比，可以使绝缘膜107的厚度变大，由此，可以减少隧道电流引起的泄漏电流。也就是说，可以提供关态电流(off-state current)小的晶体管。再者，与包括非晶结构的氧化铪相比，包括结晶结构的氧化铪具有高相对介电常数。因此，为了获得关态电流小的晶体管，优选使用具有结晶结构的氧化铪。结晶结构的例子包括：单斜晶系结构及立方晶系结构。注意，本发明的一个方式不局限于上述例子。
在本实施方式中，作为绝缘膜106形成氮化硅膜，作为绝缘膜107形成氧化硅膜。与氧化硅膜相比，氮化硅膜的相对介电常数较高且为了得到与氧化硅膜相等的静电容量所需要的厚度较大，因此，当晶体管100的栅极绝缘膜包括氮化硅膜时，可以增加绝缘膜的物理厚度。因此，可以抑制晶体管100的绝缘耐压的下降并提高绝缘耐压，从而可以防止晶体管100的静电破坏。
(氧化物半导体膜)
氧化物半导体膜108包含In、Zn及M(M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。典型的是，作为氧化物半导体膜108可以使用In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物。尤其是，优选使用In-M-Zn氧化物作为氧化物半导体膜108。
当氧化物半导体膜108包含In-M-Zn氧化物时，优选的是，用来形成该In-M-Zn氧化物的溅射靶材的金属元素的原子数比满足In≥M、Zn≥M。作为这种溅射靶材的金属元素的原子数比，优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝2:1:3、In:M:Zn＝3:1:2、In:M:Zn＝4:2:4.1。
例如，优选使用具有In:Ga:Zn＝4:2:4.1的原子数比的溅射靶材形成In-M-Zn氧化物作为氧化物半导体膜108，这样晶体管可以具有高场效应迁移率。具有高场效应迁移率的晶体管优选用在以4k×2k像素(水平方向的像素个数＝3840像素，垂直方向的像素个数＝2160像素)或8k×4k像素(水平方向的像素个数＝7680像素，垂直方向的像素个数＝4320像素)为代表的清晰度高的显示装置的像素电路或驱动电路。
另外，注意，氧化物半导体膜108中的金属元素的原子数比与上述溅射靶材中的金属元素的原子数比作为误差在±40％的范围内不一致。例如，当使用原子数比为In:Ga:Zn＝4:2:4.1的溅射靶材时，氧化物半导体膜108中的原子数比有时为In:Ga:Zn＝4:2:3或其近似值。此外，当使用原子数比为In:Ga:Zn＝1:1:1.2的溅射靶材时，氧化物半导体膜108中的原子数比有时为In:Ga:Zn＝1:1:1或其近似值。
另外，当氧化物半导体膜108由In-M-Zn氧化物形成时，除了Zn及O之外的In的比例和M的比例优选分别为：高于25atomic％及低于75atomic％，更优选分别为：高于34atomic％及低于66atomic％。
氧化物半导体膜108的能隙为2.0eV以上，优选为2.5eV以上，更优选为3.0eV以上。通过使用具有这种宽能隙的氧化物半导体，可以降低晶体管100的关态电流。
氧化物半导体膜108的厚度优选大于或等于3nm且小于或等于200nm，更优选大于或等于3nm且小于或等于100nm，进一步优选大于或等于3nm且小于或等于50nm。
注意，不局限于上述组成及材料，可以根据所需的晶体管的半导体特性及电特性(例如，场效应迁移率、阈值电压)来使用具有适当的组成的材料。另外，为了获得所需的晶体管的半导体特性，优选适当地设定氧化物半导体膜108的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等。
高纯度本征或实质上高纯度本征的氧化物半导体膜的载流子发生源较少，所以可以实现低载流子密度。因此，在该氧化物半导体膜中形成沟道区域的晶体管很少具有负阈值电压的特性(很少为常开启特性)。高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有时具有较低的陷阱态密度。高纯度本征或实质上高纯度本征的氧化物半导体膜的关态电流显著低，即便是沟道宽度(W)为1×106μm且沟道长度(L)为10μm的元件，当源电极与漏电极间的电压(漏电压)在1V至10V的范围时，关态电流也可以小于或等于半导体参数分析仪的测定极限，即小于或等于1×10-13A。
因此，在上述高纯度本征或实质上高纯度本征的氧化物半导体膜中形成沟道区域的晶体管可以是电特性变动小且可靠性高的晶体管。被氧化物半导体膜中的陷阱态俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体膜中形成沟道区域的晶体管的电特性不稳定。作为杂质的例子，可以举出氢、氮、碱金属及碱土金属等。
包含在氧化物半导体膜108中的氢与键合于金属原子的氧起反应生成水，还会在氧脱离的晶格(或氧脱离的部分)中形成氧缺陷。由于氢进入该氧缺陷，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，包括具有氢的氧化物半导体膜的晶体管容易为常开启。由此，优选尽可能减少氧化物半导体膜108中的氢。具体而言，氧化物半导体膜108的利用SIMS(secondary ion massspectrometry)测得的氢浓度低于或等于2×1020atoms/cm3，优选低于或等于5×1019atoms/cm3，更优选低于或等于1×1019atoms/cm3，更优选低于或等于5×1018atoms/cm3，更优选低于或等于1×1018atoms/cm3，更优选低于或等于5×1017atoms/cm3，进一步优选低于或等于1×1016atoms/cm3。
当氧化物半导体膜108包含第14族元素之一的硅或碳时，在氧化物半导体膜108中氧缺陷增加，由此氧化物半导体膜108成为n型膜。因此，将氧化物半导体膜108中的硅或碳的浓度或者与氧化物半导体膜108的界面附近的硅或碳的浓度(利用SIMS测得的浓度)设定为低于或等于2×1018atoms/cm3，优选低于或等于2×1017atoms/cm3。
另外，氧化物半导体膜108的利用SIMS测得的碱金属或碱土金属的浓度低于或等于1×1018atoms/cm3，优选低于或等于2×1016atoms/cm3。当碱金属及碱土金属与氧化物半导体键合时有时生成载流子，此时，晶体管的关态电流会增大。由此，优选降低氧化物半导体膜108中的碱金属或碱土金属的浓度。
另外，当氧化物半导体膜108含有氮时，产生作为载流子的电子，并载流子密度增加，由此氧化物半导体膜108容易成为n型膜。由此，包括含有氮的氧化物半导体膜的晶体管容易成为常开启。因此，优选尽可能地减少氧化物半导体膜中的氮，例如，将利用SIMS测得的氮浓度优选设定为低于或等于5×1018atoms/cm3。
可以用于氧化物半导体膜108的氧化物半导体将在实施方式4中进行详细的说明。
(保护绝缘膜)
绝缘膜114、116及118被用作保护绝缘膜。绝缘膜114及116包含氧，绝缘膜118包含氮。此外，绝缘膜114是能够使氧透过的绝缘膜。另外，当在后面形成绝缘膜116时，绝缘膜114还被用作缓和对氧化物半导体膜108造成的损伤的膜。
作为绝缘膜114，可以使用厚度为大于或等于5nm且小于或等于150nm，优选大于或等于5nm且小于或等于50nm的氧化硅膜或氧氮化硅膜。
此外，优选使绝缘膜114中的缺陷数较少，典型的是，通过电子自旋共振(ESR：electron spin resonance)测得的起因于硅悬空键且在g＝2.001处出现的信号的自旋密度优选低于或等于3×1017spins/cm3。这是因为，若绝缘膜114的缺陷密度高，氧则与该缺陷键合，而使绝缘膜114中的氧透过量减少。
从外部进入绝缘膜114的氧不是全部移动到绝缘膜114的外部，而是其一部分残留在绝缘膜114内部。另外，有时在氧进入绝缘膜114的同时，绝缘膜114所含有的氧移动到绝缘膜114的外部，由此在绝缘膜114中发生氧的移动。在形成能够使氧透过的氧化物绝缘膜作为绝缘膜114时，从设置在绝缘膜114上的绝缘膜116脱离的氧可以经过绝缘膜114而移动到氧化物半导体膜108。
此外，绝缘膜114可以使用起因于氮氧化物的态密度低的氧化物绝缘膜形成。注意，该起因于氮氧化物的态密度有时会形成在氧化物半导体膜的价带顶的能量(Ev_os)与导带底的能量(Ec_os)之间。作为上述氧化物绝缘膜，可以使用氮氧化物的释放量少的氧氮化硅膜及氮氧化物的释放量少的氧氮化铝膜等。
此外，在热脱附谱分析法中，氮氧化物的释放量少的氧氮化硅膜是氨释放量比氮氧化物的释放量多的膜，典型的是，氨释放量大于或等于1×1018/cm3且小于或等于5×1019/cm3。注意，该氨释放量是在进行膜表面温度为高于或等于50℃且低于或等于650℃，优选高于或等于50℃且低于或等于550℃的加热处理时的氨释放量。
氮氧化物(NOx，x为大于或等于0且小于或等于2，优选大于或等于1且小于或等于2)，典型的是NO2或NO例如在绝缘膜114中形成能级。该能级位于氧化物半导体膜108的能隙中。由此，当氮氧化物扩散到绝缘膜114与氧化物半导体膜108之间的界面附近时，有时电子在绝缘膜114一侧被能级俘获。其结果是，被俘获的电子留在绝缘膜114与氧化物半导体膜108之间的界面附近，由此，晶体管的阈值电压向正方向漂移。
在加热处理中，氮氧化物与氨及氧起反应。由于在加热处理中绝缘膜114所包含的氮氧化物与绝缘膜116所包含的氨起反应，所以绝缘膜114所包含的氮氧化物减少。因此，电子在绝缘膜114与氧化物半导体膜108之间的界面附近不容易被俘获。
通过使用上述氧化物绝缘膜，该绝缘膜114可以降低晶体管的阈值电压的漂移，从而可以降低晶体管的电特性变动。
通过进行晶体管的制造工序的加热处理，典型的是高于或等于300℃且低于衬底的应变点的加热处理，在绝缘膜114的100K以下的ESR光谱中，观察到在g值为大于或等于2.037且小于或等于2.039处出现的第一信号、在g值为大于或等于2.001且小于或等于2.003处出现的第二信号以及在g值为大于或等于1.964且小于或等于1.966处出现的第三信号。使用X波段的ESR测定而得到的第一信号与第二信号之间的分割宽度(split width)及第二信号与第三信号之间的分割宽度大约为5mT。在g值为大于或等于2.037且小于或等于2.039处出现的第一信号、在g值为大于或等于2.001且小于或等于2.003处出现的第二信号以及在g值为大于或等于1.964且小于或等于1.966处出现的第三信号的自旋密度的总和低于1×1018spins/cm3，典型为高于或等于1×1017spins/cm3且低于1×1018spins/cm3。
在100K以下的ESR谱中，在g值为大于或等于2.037且小于或等于2.039处出现的第一信号、在g值为大于或等于2.001且小于或等于2.003处出现的第二信号以及在g值为大于或等于1.964且小于或等于1.966处出现的第三信号相当于起因于氮氧化物(NOx；x大于或等于0且小于或等于2，优选大于或等于1且小于或等于2)的信号。氮氧化物的典型例子包括：一氧化氮及二氧化氮。换言之，g值为大于或等于2.037且小于或等于2.039的第一信号、g值为大于或等于2.001且小于或等于2.003的第二信号以及g值为大于或等于1.964且小于或等于1.966的第三信号的总自旋密度的越低，氧化物绝缘膜所包含的氮氧化物量越少。
利用SIMS分析对上述氧化物绝缘膜进行测量而得到的氮浓度低于或等于6×1020atoms/cm3。
通过在衬底温度高于或等于220℃、高于或等于280℃或高于或等于350℃的情况下利用使用硅烷及一氧化二氮的PECVD法形成上述氧化物绝缘膜，可以形成致密且硬度高的膜。
绝缘膜116使用其氧含量超过化学计量组成的氧化物绝缘膜形成。通过加热，氧的一部分从氧含量超过化学计量组成的氧化物绝缘膜中脱离。在TDS分析中，其氧含量超过化学计量组成的氧化物绝缘膜的换算为氧分子的氧释放量大于或等于8.0×1014atoms/cm3，优选大于或等于1.0×1015atoms/cm3。注意，在上述TDS分析中，膜的表面温度高于或等于100℃且低于或等于700℃，优选高于或等于100℃且低于或等于500℃。
作为绝缘膜116可以使用厚度为大于或等于30nm且小于或等于500nm，优选大于或等于50nm且小于或等于400nm的氧化硅膜或氧氮化硅膜。
绝缘膜116中的缺陷数优选为少，典型的是，通过ESR测得的起因于硅悬空键且在g＝2.001处出现的信号的自旋密度低于1.5×1018spins/cm3，更优选低于或等于1×1018spins/cm3。由于绝缘膜116与绝缘膜114相比离氧化物半导体膜108更远，所以绝缘膜116的缺陷密度也可以高于绝缘膜114。
另外，绝缘膜114及116可以使用由相同种类材料形成的绝缘膜形成，所以有时无法明确地确认到绝缘膜114与绝缘膜116之间的界面。因此，在本实施方式中，以虚线示出绝缘膜114与116之间的界面。虽然在本实施方式中说明绝缘膜114和116的两层结构，但是本发明不局限于该结构。例如，也可以采用绝缘膜114和116中的任一个的单层结构。
绝缘膜118包含氮。另外，绝缘膜118包含氮及硅。绝缘膜118具有阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘膜118，能够防止氧从氧化物半导体膜108扩散到外部并能够防止绝缘膜114、116所包含的氧扩散到外部，还能够抑制氢、水等从外部侵入氧化物半导体膜108中。绝缘膜118例如可以使用氮化物绝缘膜形成。该氮化物绝缘膜使用氮化硅、氮氧化硅、氮化铝、氮氧化铝等形成。另外，也可以设置对氧、氢、水等具有阻挡效果的氧化物绝缘膜代替对氧、氢、水、碱金属、碱土金属等具有阻挡效果的氮化物绝缘膜。作为对氧、氢、水等具有阻挡效果的氧化物绝缘膜，可以举出氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜等。
上述导电膜、绝缘膜、氧化物半导体膜等各种膜可以通过如下方法形成：溅射法、化学气相沉积(CVD)法、真空蒸镀法、脉冲激光沉积(PLD)法等。此外，导电膜、绝缘膜、氧化物半导体膜等上述各种膜可以通过如下方法形成：等离子体增强化学气相沉积(PECVD)法、热CVD(chemical vapor deposition)法或原子层沉积(ALD：atomic layer deposition)法。作为热CVD法的例子，可以举出有机金属化学气相沉积(MOCVD：metal organicchemical vapor deposition)法。另外，导电膜、绝缘膜、氧化物半导体膜等上述各种膜可以通过涂敷法或印刷法形成。
由于热CVD法在形成膜时不使用等离子体，因此具有不产生因等离子体损伤引起的缺陷的优点。
可以以如下方法利用热CVD法进行沉积：将源气体及氧化剂同时供应到处理室内，将处理室内的压力设定为大气压或减压，使源气体和氧化剂在衬底附近或在衬底上产生反应。
可以以如下方法进行利用ALD法的沉积：将处理室内的压力设定为大气压或减压，将用于反应的源气体依次引入处理室，然后按该顺序反复引入气体。例如，通过切换各开关阀(也称为高速阀)来将两种以上的源气体依次供应到处理室内。例如，引入第一源气体，为了防止多种源气体混合在引入第一源气体的同时或之后引入惰性气体(例如，氩或氮)等，然后引入第二源气体。注意，当同时引入第一源气体及惰性气体时，惰性气体被用作载流子气体，此外，可以在引入第二源气体的同时引入惰性气体。另外，也可以通过真空抽气将第一源气体排出而代替惰性气体的引入，然后引入第二源气体。第一源气体附着于衬底表面上，以形成第一层；然后第二源气体被引入以与该第一层起反应；其结果是，第二层层叠于第一层上，从而形成薄膜。通过按该顺序反复多次引入气体直到获得所希望的厚度为止，可以形成台阶覆盖性良好的薄膜。薄膜的厚度可以根据按顺序反复引入气体的次数来进行调节，因此，ALD法可以精确地调节厚度而适用于制造微型FET。
通过ALD法或MOCVD法等热CVD法可以形成本实施方式的导电膜、绝缘膜、氧化物半导体膜、金属氧化膜等上述各种膜。例如，当形成In-Ga-Zn-O膜时，使用三甲基铟、三甲基镓及二甲基锌。三甲基铟的化学式为In(CH3)3。三甲基镓的化学式为Ga(CH3)3。二甲基锌的化学式为Zn(CH3)2。不局限于上述组合，也可以使用三乙基镓(化学式：Ga(C2H5)3)代替三甲基镓，并使用二乙基锌(化学式：Zn(C2H5)2)代替二甲基锌。
例如，在使用利用ALD法的沉积装置形成氧化铪膜时，使用如下两种气体：用作氧化剂的臭氧(O3)；以及通过使包含溶剂和铪前体化合物的液体(铪醇盐或四二甲基酰胺铪(TDMAH)等铪酰胺)气化而得到的源气体。四二甲基酰胺铪的化学式为Hf[N(CH3)2]4。其它材料液的例子包括四(乙基甲基酰胺)铪。
例如，在使用利用ALD法的沉积装置形成氧化铝膜时，使用如下两种气体：用作氧化剂的H2O；以及通过使包含溶剂和铝前体化合物的液体(例如，三甲基铝(TMA))气化而得到的源气体。三甲基铝的化学式为Al(CH3)3。其它材料液的例子包括三(二甲基酰胺)铝、三异丁基铝、铝三(2,2,6,6-四甲基-3,5-庚二酮)。
例如，在使用利用ALD法的沉积装置形成氧化硅膜时，将六氯乙硅烷附着于形成膜的表面上，去除附着物所包含的氯，供应氧化性气体(例如，O2或一氧化二氮)的自由基使其与附着物起反应。
例如，在使用利用ALD法的沉积装置形成钨膜时，使用WF6气体和B2H6气体形成初始钨膜，然后使用WF6气体和H2气体形成钨膜。此外，也可以使用SiH4气体代替B2H6气体。
例如，在使用利用ALD法的沉积装置形成氧化物半导体膜如In-Ga-Zn-O膜时，使用In(CH3)3气体和O3气体形成In-O层，使用Ga(CH3)3气体和O3气体形成GaO层，然后引入Zn(CH3)2气体和O3气体形成ZnO层。注意，这些层的顺序不局限于上述例子。此外，也可以混合这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。注意，虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体，但是优选使用不包含H的O3气体。另外，也可以使用In(C2H5)3气体代替In(CH3)3气体。也可以使用Ga(C2H5)3气体代替Ga(CH3)3气体。此外，也可以使用Zn(CH3)2气体。
<晶体管的结构实例2>
参照图16A至图16C说明与图15A至图15C的晶体管100不同的结构实例。
图16A是本发明的一个方式的半导体装置的晶体管150的俯视图。图16B是沿着图16A所示的点划线X1-X2的截面图，图16C是沿着图16A所示的点划线Y1-Y2的截面图。
晶体管150包括：衬底102上的用作栅电极的导电膜104；衬底102及导电膜104上的绝缘膜106；绝缘膜106上的绝缘膜107；绝缘膜107上的氧化物半导体膜108；氧化物半导体膜108上的绝缘膜114；绝缘膜114上的绝缘膜116；通过设置在绝缘膜114及116中的开口141a与氧化物半导体膜108电连接的用作源电极的导电膜112a；以及通过设置在绝缘膜114及116中的开口141b与氧化物半导体膜108电连接的用作漏电极的导电膜112b。在晶体管150上，具体而言，在导电膜112a、112b及绝缘膜116上设置有绝缘膜118。绝缘膜114及116被用作氧化物半导体膜108的保护绝缘膜。绝缘膜118被用作晶体管150的保护绝缘膜。
虽然上述晶体管100具有沟道蚀刻型结构，但是图16A至图16C的晶体管150具有沟道保护型结构。由此，沟道蚀刻型晶体管结构或沟道保护型晶体管结构可以应用于本发明的一个方式的半导体装置。
<晶体管的结构实例3>
参照图17A至图17C说明与图16A至图16C的晶体管150不同的结构实例。
图17A是本发明的一个方式的半导体装置的晶体管160的俯视图。图17B是沿着图17A的点划线X1-X2的截面图，图17C是沿着图17A的点划线Y1-Y2的截面图。
晶体管160包括：衬底102上的用作栅电极的导电膜104；衬底102及导电膜104上的绝缘膜106；绝缘膜106上的绝缘膜107；绝缘膜107上的氧化物半导体膜108；氧化物半导体膜108上的绝缘膜114；绝缘膜114上的绝缘膜116；与氧化物半导体膜108电连接的用作源电极的导电膜112a；以及与氧化物半导体膜108电连接的用作漏电极的导电膜112b。在晶体管160上，具体而言，在导电膜112a、112b及绝缘膜116上设置有绝缘膜118。绝缘膜114及116被用作氧化物半导体膜108的保护绝缘膜。绝缘膜118被用作晶体管160的保护绝缘膜。
晶体管160与图16A至图16C所示的晶体管150的不同之处在于绝缘膜114及116的形状。具体而言，晶体管160的绝缘膜114及116具有岛状形状且设置在氧化物半导体膜108的沟道区域上。其他构成要素与晶体管150是同样的，并且发挥与晶体管150同样的效果。
<晶体管的结构实例4>
接着，参照图18A至图18C说明与图15A至15C的晶体管100不同的结构实例。
图18A是本发明的一个方式的半导体装置的晶体管170的俯视图。图18B是沿着图18A的点划线X1-X2的截面图，图18C是沿着图18A的点划线Y1-Y2的截面图。
晶体管170包括：衬底102上的用作第一栅电极的导电膜104；衬底102及导电膜104上的绝缘膜106；绝缘膜106上的绝缘膜107；绝缘膜107上的氧化物半导体膜108；与氧化物半导体膜108电连接的用作源电极的导电膜112a；与氧化物半导体膜108电连接的用作漏电极的导电膜112b；氧化物半导体膜108、导电膜112a、112b上的绝缘膜114；绝缘膜114上的绝缘膜116；以及绝缘膜116上的绝缘膜118；以及绝缘膜118上的导电膜120a、120b。
绝缘膜106及绝缘膜107被用作晶体管170的第一栅极绝缘膜。绝缘膜114、116及118被用作晶体管170的第二栅极绝缘膜。导电膜120a例如被用作显示装置的像素电极。导电膜120a通过设置于绝缘膜114、116及118中的开口142c与导电膜112b连接。在晶体管170中的导电膜120b被用作第二栅电极(也称为背栅电极)。
如图18C所示，导电膜120b通过设置于绝缘膜106、107、114、116、118中的开口142a、142b连接到用作第一栅电极的导电膜104。因此，导电膜120b和导电膜104被施加相同的电位。
另外，虽然在本实施方式中示出设置开口142a、142b以使导电膜120b与导电膜104连接的结构，但是本发明的一个方式不局限于此。例如，也可以采用仅形成开口142a和142b中的一个而使导电膜120b与导电膜104连接的结构，或者，不设置开口142a和142b而不使导电膜120b与导电膜104连接的结构。当采用不使导电膜120b与导电膜104连接的结构时，可以对导电膜120b和导电膜104施加不同的电位。
如图18B所示，氧化物半导体膜108位于与用作第一栅电极的导电膜104及用作第二栅电极的导电膜120b的每一个相反的位置，并被夹在两个用作栅电极的导电膜之间。用作第二栅电极的导电膜120b的沟道长度方向的长度及沟道宽度方向的长度大于氧化物半导体膜108的沟道长度方向的长度及沟道宽度方向的长度。导电膜120b隔着绝缘膜114、116及118覆盖整个氧化物半导体膜108。因为用作第二栅电极的导电膜120b通过设置于绝缘膜106、107、114、116、118中的开口142a、142b连接到用作第一栅电极的导电膜104，所以氧化物半导体膜108的沟道宽度方向的侧面隔着绝缘膜114、116及118与用作第二栅电极的导电膜120b相对。
换言之，在晶体管170的沟道宽度方向上，用作第一栅电极的导电膜104与用作第二栅电极的导电膜120b通过设置于用作栅极绝缘膜的绝缘膜106、107及用作第二栅极绝缘膜的绝缘膜114、116及118中的开口相互连接，并且，该导电膜104及该导电膜120b隔着用作栅极绝缘膜的绝缘膜106、107及用作第二栅极绝缘膜的绝缘膜114、116及118围绕氧化物半导体膜108。
通过采用上述结构，可以利用用作第一栅电极的导电膜104及用作第二栅电极的导电膜120b的电场电围绕晶体管170所包括的氧化物半导体膜108。可以将如晶体管170那样第一栅电极及第二栅电极的电场电围绕形成沟道区域的氧化物半导体膜的晶体管的装置结构称为surrounded channel(s-channel)结构。
因为晶体管170具有s-channel结构，所以可以通过利用用作第一栅电极的导电膜104对氧化物半导体膜108有效地施加用来引起沟道的电场。由此，晶体管170的电流驱动能力得到提高，从而可以得到高通态电流(on-state current)特性。由于可以增加通态电流，所以可以使晶体管170小型化。另外，由于晶体管170具有氧化物半导体膜108被用作第一栅电极的导电膜104及用作第二栅电极的导电膜120b围绕的结构，所以可以提高晶体管170的机械强度。
<晶体管的结构例子5>
接着，参照图19A至图19C说明与图15A至图15C所示的晶体管100不同的结构例子。
图19A是本发明的一个方式的半导体装置的晶体管180的俯视图，图19B是沿着图19A所示的点划线X1-X2的截面图，图19C是沿着图19A所示的点划线Y1-Y2的截面图。
晶体管180包括：形成在衬底102上的绝缘膜131；绝缘膜131上的绝缘膜132；绝缘膜132上的氧化物半导体膜108；氧化物半导体膜108上的绝缘膜107；绝缘膜107上的绝缘膜106；隔着绝缘膜106及绝缘膜107与氧化物半导体膜108重叠的导电膜104；覆盖氧化物半导体膜108、绝缘膜132及导电膜104的绝缘膜133；绝缘膜133上的绝缘膜116；通过形成在绝缘膜133及绝缘膜116中的开口140a与氧化物半导体膜108连接的导电膜112a；以及通过形成在绝缘膜133及绝缘膜116中的开口140b与氧化物半导体膜108连接的导电膜112b。另外，也可以在晶体管180上设置覆盖绝缘膜116、导电膜104、导电膜112a及导电膜112b的绝缘膜118。
在晶体管180中，导电膜104具有作为栅电极(也称为顶栅电极)的功能，导电膜112a具有作为源电极和漏电极中的一个的功能，导电膜112b具有作为源电极和漏电极中的另一个的功能。在晶体管180中，绝缘膜131及绝缘膜132具有作为氧化物半导体膜108的基底膜的功能，绝缘膜107及绝缘膜106具有作为栅极绝缘膜的功能。如图19A至图19C所示，晶体管180是具有顶栅结构的单栅型晶体管。如上所述，可以对本发明的一个方式的半导体装置应用底栅结构、双栅结构、顶栅结构等各种结构的晶体管。
<晶体管的结构实例6>
参照图20A至图20D说明与图15A至15C的晶体管100不同的结构实例。
图20A至20D是示出图15B和图15C的晶体管100的变形例子的截面图。
图20A及图20B的晶体管100A除了氧化物半导体膜108具有三层结构之外具有与图15B和图15C的晶体管100相同的结构。具体而言，晶体管100A的氧化物半导体膜108包括氧化物半导体膜108a、氧化物半导体膜108b以及氧化物半导体膜108c。
图20C及图20D的晶体管100B除了氧化物半导体膜108具有两层结构之外具有与图15B和图15C的晶体管100相同的结构。具体而言，晶体管100B的氧化物半导体膜108包括氧化物半导体膜108b及氧化物半导体膜108c。
在此，参照图21A和图21B说明包括氧化物半导体膜108a、108b、108c以及接触于氧化物半导体膜108b、108c的绝缘膜的能带图。
图21A示出叠层体的膜厚度方向上的能带图的例子，该叠层体具有绝缘膜107、氧化物半导体膜108a、108b、108c以及绝缘膜114。图21B示出叠层体的膜厚度方向上的能带图的例子，该叠层体具有绝缘膜107、氧化物半导体膜108b、108c以及绝缘膜114。为了容易理解，在能带图中示出绝缘膜107、氧化物半导体膜108a、108b、108c及绝缘膜114的导带底的能级(Ec)。
在图21A中，作为绝缘膜107、114使用氧化硅膜，作为氧化物半导体膜108a使用利用金属元素的原子数比为In:Ga:Zn＝1:3:2的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜108b使用利用金属元素的原子数比为In:Ga:Zn＝1:1:1的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜108c使用利用金属元素的原子数比为In:Ga:Zn＝1:3:2的金属氧化物靶材而形成的氧化物半导体膜。
在图21B的能带图中，作为绝缘膜107、114使用氧化硅膜，作为氧化物半导体膜108b使用利用金属元素的原子数比为In:Ga:Zn＝1:1:1的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜108c使用利用金属元素的原子数比为In:Ga:Zn＝1:3:2的金属氧化物靶材而形成的金属氧化膜。
如图21A和图21B所示，在氧化物半导体膜108a与氧化物半导体膜108b之间以及氧化物半导体膜108b与氧化物半导体膜108c之间，导带底的能级平缓地变化。换言之，导带底的能级连续地变化或连续接合。为了实现这种能带结构，使在氧化物半导体膜108a与氧化物半导体膜108b之间的界面或氧化物半导体膜108b与氧化物半导体膜108c之间的界面不存在形成陷阱中心或复合中心等缺陷能级的杂质。
为了在氧化物半导体膜108a与氧化物半导体膜108b之间及在氧化物半导体膜108b与氧化物半导体膜108c之间形成连续接合，也可以使用设置有装载闭锁室的多室沉积装置(溅射装置)以不暴露于大气的方式连续地形成这些膜。
通过使用图21A或图21B的能带结构，氧化物半导体膜108b被用作阱(well)，并且在具有上述叠层结构的晶体管中，沟道区域形成在氧化物半导体膜108b中。
此外，通过采用上述叠层结构，在不形成氧化物半导体膜108a、氧化物半导体膜108c的情况下有可能形成在氧化物半导体膜108b中的陷阱态形成在氧化物半导体膜108a和/或氧化物半导体膜108c中。由此，可以使陷阱态从氧化物半导体膜108b离开。
另外，有时与用作沟道区域的氧化物半导体膜108b的导带底能级(Ec)相比，陷阱态离真空能级更远，而在陷阱态中容易积累电子。当电子积累在陷阱态中时，该电子成为负固定电荷，导致晶体管的阈值电压向正方向漂移。因此，优选的是，陷阱态比氧化物半导体膜108b的导带底能级(Ec)接近于真空能级。通过采用上述结构，可以抑制电子积累在陷阱态。其结果是，能够增大晶体管的通态电流及场效应迁移率。
在图21A和图21B中，氧化物半导体膜108a、108c与氧化物半导体膜108b相比导带底的能级更接近于真空能级。典型的是，氧化物半导体膜108b的导带底能级与氧化物半导体膜108a、108c的导带底能级之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。换言之，氧化物半导体膜108a、108c的电子亲和势与氧化物半导体膜108b的电子亲和势之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。
在上述结构中，氧化物半导体膜108b被用作电流的主要路径并被用作沟道区域。此外，由于氧化物半导体膜108a、108c包括形成沟道区域的氧化物半导体膜108b所包含的金属元素中的一种以上，所以在氧化物半导体膜108a与氧化物半导体膜108b之间的界面或在氧化物半导体膜108b与氧化物半导体膜108c之间的界面不容易产生界面散射。由此，在该界面处载流子的移动不被阻碍，因此，晶体管可以具有高场效应迁移率。
为了防止氧化物半导体膜108a、108c被用作沟道区域的一部分，作为氧化物半导体膜108a、108c使用导电率够低的材料。或者，作为氧化物半导体膜108a、108c使用其电子亲和势(真空能级与导带底能级之差)低于氧化物半导体膜108b且其导带底能级与氧化物半导体膜108b的导带底能级有差异(能带偏移)的材料。此外，为了抑制产生起因于漏极电压值的阈值电压之间的差异，氧化物半导体膜108a、108c优选使用其导带底能级比氧化物半导体膜108b的导带底能级更接近于真空能级0.2eV以上，优选为0.5eV以上的材料而形成。
优选的是，氧化物半导体膜108a、108c不包含尖晶石型结晶结构。这是因为：在氧化物半导体膜108a、108c包含尖晶石型结晶结构时，导电膜112a、112b的构成元素有时会在该尖晶石型结晶结构与其他区域之间的界面扩散到氧化物半导体膜108b。另外，氧化物半导体膜108a、108c优选为后述的CAAC-OS，此时，阻挡导电膜112a、112b的构成元素如铜元素的性质得到提高。
氧化物半导体膜108a、108c的厚度大于或等于能够抑制导电膜112a、112b的构成元素扩散到氧化物半导体膜108b的厚度且小于从绝缘膜114向氧化物半导体膜108b的氧的供应被抑制的厚度。例如，当氧化物半导体膜108a、108c的厚度大于或等于10nm时，能够抑制导电膜112a、112b的构成元素扩散到氧化物半导体膜108b。当氧化物半导体膜108a、108c的厚度小于或等于100nm时，能够高效地从绝缘膜114、116向氧化物半导体膜108b供应氧。
当氧化物半导体膜108a、108c为In-M-Zn氧化物，其中元素M(M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)的原子数比高于In时，可以使氧化物半导体膜108a、108c的能隙变大并使其电子亲和势变小。因此，可以根据元素M的比率控制氧化物半导体膜108a、108c与氧化物半导体膜108b之间的电子亲和势之差。此外，因为Ti、Ga、Y、Zr、La、Ce、Nd、Sn和Hf是与氧的键合力强的金属元素，所以Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf的原子数比高于In的氧化物半导体膜中不容易产生氧缺陷。
当作为氧化物半导体膜108a、108c使用In-M-Zn氧化物时，除了Zn及O之外的In和M的比例优选为：In的原子百分比低于50atomic％，M的原子百分比高于50atomic％，更优选为：In的原子百分比低于25atomic％，M的原子百分比高于75atomic％。另外，作为氧化物半导体膜108a、108c，也可以使用氧化镓膜。
另外，当氧化物半导体膜108a、108b、108c为In-M-Zn氧化物时，氧化物半导体膜108a、108c中的M原子的比例大于氧化物半导体膜108b中的M原子的比例。典型的是，氧化物半导体膜108a、108c中的M原子的比例为氧化物半导体膜108b中的M原子的比例的1.5倍以上，优选为2倍以上，更优选为3倍以上。
另外，当氧化物半导体膜108a、108b、108c为In-M-Zn氧化物时，在氧化物半导体膜108b的原子数比为In:M:Zn＝x1:y1:z1，并且氧化物半导体膜108a、108c的原子数比为In:M:Zn＝x2:y2:z2的情况下，y2/x2大于y1/x1，y2/x2优选为y1/x1的1.5倍以上，y2/x2更优选为y1/x1的2倍以上，y2/x2进一步优选为y1/x1的3倍以上或4倍以上。此时，在氧化物半导体膜108b中，y1优选大于或等于x1，因为可以获得包括氧化物半导体膜108b的晶体管的稳定电特性。但是，在y1为x1的3倍以上的情况下，包括氧化物半导体膜108b的晶体管的场效应迁移率会降低。因此，y1优选小于x1的3倍。
在氧化物半导体膜108b是In-M-Zn氧化物，并且，将包含原子数比为In:M:Zn＝x1:y1:z1的金属元素的靶材用于形成氧化物半导体膜108b的情况下，x1/y1优选大于或等于1/3且小于或等于6，更优选大于或等于1且小于或等于6，z1/y1优选大于或等于1/3且小于或等于6，更优选大于或等于1且小于或等于6。注意，当z1/y1大于或等于1且小于或等于6时，容易形成后述的CAAC-OS作为氧化物半导体膜108b。靶材的金属元素的原子数比的典型例子是In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝3:1:2。
在氧化物半导体膜108a、108c是In-M-Zn氧化物，并且，将包含原子数比为In:M:Zn＝x2:y2:z2的金属元素的靶材用于形成氧化物半导体膜108a、108c的情况下，x2/y2优选小于x1/y1，z2/y2优选大于或等于1/3且小于或等于6，更优选大于或等于1且小于或等于6。当相对于铟的M的原子数比高时，能够增大氧化物半导体膜108a、108c的能隙并减小其电子亲和势，由此y2/x2优选大于或等于3或大于或等于4。靶材的金属元素的原子数比的典型例子包括：In:M:Zn＝1:3:2、In:M:Zn＝1:3:4、In:M:Zn＝1:3:5、In:M:Zn＝1:3:6、In:M:Zn＝1:4:2、In:M:Zn＝1:4:4、In:M:Zn＝1:4:5、In:M:Zn＝1:5:5。
另外，在氧化物半导体膜108a、108c为In-M氧化物的情况下，当作为M不包含二价金属原子(例如，锌)时，能够形成不具有尖晶石型结晶结构的氧化物半导体膜108a、108c。作为氧化物半导体膜108a、108c，例如可以使用In-Ga氧化物膜。例如，通过使用In-Ga金属氧化物靶材(In:Ga＝7:93)的溅射法，可以形成该In-Ga氧化物膜。为了通过使用DC放电的溅射法形成氧化物半导体膜108a、108c，在假设原子数比为In:M＝x:y时，y/(x+y)优选小于或等于0.96，更优选小于或等于0.95，例如为0.93。
在氧化物半导体膜108a、108b、108c中，上述原子数比中的各原子的比例在±40％的范围内变动作为误差。
本实施方式的晶体管的结构可以自由地相互组合。
<半导体装置的制造方法1>
接着，参照图22A至图22D以及图23A至图23D详细地说明半导体装置的晶体管100的制造方法。此外，图22A至图22D以及图23A至图23D是示出半导体装置的制造方法的截面图。
(形成栅电极的工序)
首先，在衬底102上形成导电膜，通过光刻工序及蚀刻工序进行加工，来形成用作栅电极的导电膜104(参照图22A)。
在本实施方式中，作为衬底102使用玻璃衬底。作为用作栅电极的导电膜104，通过溅射法形成100nm厚的钨膜。
(形成栅极绝缘膜的工序)
然后，在导电膜104上形成用作栅极绝缘膜的绝缘膜106、107(参照图22B)。
在本实施方式中，通过PECVD法形成400nm厚的氮化硅膜作为绝缘膜106以及50nm厚的氧氮化硅膜作为绝缘膜107。
绝缘膜106可以具有氮化硅膜的叠层结构。具体而言，绝缘膜106可以具有第一氮化硅膜、第二氮化硅膜及第三氮化硅膜的三层结构。该三层结构的例子为如下。
例如，可以以如下条件形成厚度为50nm的第一氮化硅膜：作为源气体将流量为200sccm的硅烷、流量为2000sccm的氮以及流量为100sccm的氨气体供应给PE-CVD装置的反应室内，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
可以以如下条件形成厚度为300nm的第二氮化硅膜：作为源气体将流量为200sccm的硅烷、流量为2000sccm的氮以及流量为2000sccm的氨气体供应给PECVD装置的反应室内，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
可以以如下条件形成厚度为50nm的第三氮化硅膜：作为源气体将流量为200sccm的硅烷以及流量为5000sccm的氮供应给PECVD装置的反应室内，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
另外，可以以350℃的衬底温度形成上述第一氮化硅膜、第二氮化硅膜及第三氮化硅膜。
当绝缘膜106具有氮化硅膜的三层结构时，例如在作为导电膜104使用包含铜(Cu)的导电膜的情况下，能够获得如下效果。
第一氮化硅膜可以抑制铜(Cu)元素从导电膜104扩散。第二氮化硅膜具有释放氢的功能，可以改善用作栅极绝缘膜的绝缘膜的耐压。第三氮化硅膜的氢释放量少，并且其可以抑制从第二氮化硅膜释放的氢扩散。
为了提高与后面形成的氧化物半导体膜108之间的界面特性，绝缘膜107优选为包含氧的绝缘膜。
(形成氧化物半导体膜的工序)
接着，在绝缘膜107上形成氧化物半导体膜108(参照图22C)。
在本实施方式中，利用使用In-Ga-Zn金属氧化物靶材(具有In:Ga:Zn＝1:1:1.2的原子数比)的溅射法形成氧化物半导体膜，通过光刻工序在该氧化物半导体膜上形成掩模，将该氧化物半导体膜加工为所希望的区域，来形成岛状的氧化物半导体膜108。
在形成氧化物半导体膜108之后也可以以高于或等于150℃且低于衬底应变点，优选以高于或等于200℃且低于或等于450℃，更优选以高于或等于300℃且低于或等于450℃进行加热处理。在此的加热处理是提高氧化物半导体膜的纯度的处理之一，可以减少氧化物半导体膜108所包括的氢、水等。此外，以减少氢、水等为目的的该加热处理也可以在将氧化物半导体膜108加工为岛状之前进行。
可以将气体焙烧炉(gas baking furnace)、电炉、RTA装置等用于对氧化物半导体膜108进行的加热处理。通过使用RTA装置，如果加热时间短，就可以以高于或等于衬底的应变点的温度进行加热处理。由此，可以缩短加热处理时间。
可以在氮气体、氧气体、清洁干燥空气(也称为CDA(clean dry air)。CDA是水含量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气)或者稀有气体(氩、氦等)的气氛下对氧化物半导体膜108进行加热处理。上述氮气体、氧气体、CDA或稀有气体的气氛优选不包含氢、水等。
例如，优选提高上述氮气体、氧气体或CDA的纯度。具体而言，氮气体、氧气体或CDA的纯度优选为6N(99.9999％)或7N(99.99999％)。当作为上述氮气体、氧气体或CDA使用露点为-60℃以下，优选为-100℃以下的高纯度气体时，可以尽可能地减小混入氧化物半导体膜108中的水分等。
此外，在氮气氛或稀有气体气氛下对氧化物半导体膜108进行加热处理之后，也可以在氧气氛或CDA气氛下进行另一加热处理。其结果是，在可以从氧化物半导体膜108释放氢、水等的同时，可以将氧供应到氧化物半导体膜108中。其结果是，可以降低氧化物半导体膜108中的氧缺陷的量。
在此，参照图26A和图26B以及图27A和图27B说明在气体焙烧炉中对氧化物半导体膜108进行的加热处理的热分布。图26A和图26B以及图27A和图27B示出气体焙烧炉中的加热处理的热分布。
图26A和图26B以及图27A和图27B是如下情况的热分布：将温度上升到预定的温度(在此，450℃，以下将该温度称为第一温度)，然后将温度降低到预定的温度(在此，高于或等于室温且低于或等于150℃，将该温度称为第二温度)的情况。
在对氧化物半导体膜108进行加热处理时，可以如图26A所示那样使用两种气体分两步进行处理。例如，在第一步骤中，对气体焙烧炉引入氮气体。然后，用1小时将温度上升到第一温度，以第一温度进行处理1小时，然后用1小时将温度降低到第二温度。在第二步骤中，将氮气体置换成氮和氧的混合气体。然后，用1小时将温度上升到第一温度，以第一温度进行处理1小时，然后用1小时将温度降低到第二温度。
或者，在对氧化物半导体膜108进行加热处理时，可以如图26B所示那样使用两种气体以一个步骤进行处理。例如，首先对气体焙烧炉引入氮气体。然后，用1小时将温度上升到第一温度，以第一温度进行处理1小时，然后将氮气体置换成CDA。在改变气体种类之后，进一步进行处理1小时，然后用1小时将温度降低到第二温度。
注意，图26B所示的气体焙烧炉中的加热处理的热分布的处理时间比图26A所示的气体焙烧炉中的加热处理的热分布短。因此，能够提供生产率高的半导体装置。
或者，在对氧化物半导体膜108进行加热处理时，可以如图27A所示那样使用两种气体分两步进行处理。例如，在第一步骤中，首先对气体焙烧炉引入氮气体。然后，用1小时将温度上升到第一温度，以第一温度进行处理1小时，然后将氮气体置换成CDA。在改变气体种类之后，进一步进行处理1小时，然后用1小时将温度降低到第二温度。在第二步骤中，使用将CDA置换成氮气体。然后，用1小时将温度上升到第一温度，以第一温度进行处理1小时，然后将氮气体置换成CDA。在改变气体种类之后，进一步进行处理1小时，然后用1小时将温度降低到第二温度。
或者，在对氧化物半导体膜108进行加热处理时，可以如图27B所示那样使用两种气体分两步进行处理。例如，在第一步骤中，首先对气体焙烧炉引入氮气体。然后，用1小时将温度上升到第一温度，以第一温度进行处理2小时，然后用1小时将温度降低到第二温度。在第二步骤中，用1小时将温度上升到第一温度，以第一温度进行处理2小时，然后将氮气体置换成CDA。在改变气体种类之后，进一步进行处理2小时，然后用1小时将温度降低到第二温度。
如图26A和图26B以及图27A和图27B所示，作为对氧化物半导体膜108进行加热处理时的气体焙烧炉中的热分布，优选首先在氮气体中对氧化物半导体膜108进行加热。
当首先在氮气体中对氧化物半导体膜108进行加热时，氧化物半导体膜108中的主要成分之一的氧与氧化物半导体膜108中的氢起反应而形成OH基。然后，该OH基作为H2O从氧化物半导体膜108的表面脱离。就是说，可以利用最初引入的氮气体俘获氧化物半导体膜108中的氢。
但是，在只使用氮气体对氧化物半导体膜108进行加热时，氧作为H2O从氧化物半导体膜108脱离，因此有时在氧化物半导体膜108中形成氧缺陷。于是，如图26A和图26B以及图27A和图27B所示，通过将氮气体种类改变为氮和氧的混合气体或CDA，可以用气体中的氧填补氧化物半导体膜108中的氧缺陷。
在图26A和图26B以及图27A和图27B中，在温度在预定的温度下稳定之后，进行1小时或2小时的处理，但是本发明的一个方式不局限于此。例如，将图26B所示的第一步骤中的使用氮气体的处理时间设定为1小时至10小时。通过延长图26B所示的第一步骤的处理时间，可以使较多的氢从氧化物半导体膜108脱离，所以是优选的。
另外，根据需要，也可以延长使用氮和氧的混合气体或CDA的焙烧时间，例如是1小时至10小时。通过延长包含氧气体的气氛中的加热时间，可以适当地填补氧化物半导体膜108中的氧缺陷。
另外，在通过溅射法形成氧化物半导体膜的情况下，作为溅射气体，适当地使用稀有气体(典型的是氩)、氧、或者稀有气体和氧的混合气体。此外，当采用稀有气体和氧的混合气体时，优选增高相对于稀有气体的氧气体比例。另外，需要进行溅射气体的高纯度化。例如，作为用作溅射气体的氧气体或氩气体，使用露点为-60℃以下，优选为-100℃以下的高纯度气体，由此可以尽可能地防止水分等混入氧化物半导体膜108中。
另外，在通过溅射法形成氧化物半导体膜108的情况下，优选使用低温泵等吸附式真空抽气泵对溅射装置的处理室进行高真空抽气(抽空到5×10-7Pa至1×10-4Pa左右)以尽可能地去除对氧化物半导体膜108来说是杂质的水等。或者，优选组合涡轮分子泵和冷阱来防止气体，尤其是包含碳或氢的气体从抽气系统倒流到处理室内。
(形成源电极及漏电极的工序)
接着，在绝缘膜107及氧化物半导体膜108上形成导电膜，将该导电膜加工为所希望的形状，由此形成导电膜112a、导电膜112b(参照图22D)。
在本实施方式中，作为导电膜112a、导电膜112b，依次形成厚度为50nm的钨膜、厚度为400nm的铝膜、厚度为100nm的钛膜。作为导电膜112a、导电膜112b的形成方法，可以使用溅射法。
此外，也可以进行在形成导电膜112a、导电膜112b后洗涤氧化物半导体膜108的表面的工序。作为洗涤氧化物半导体膜108的表面的方法，例如可以使用磷酸溶液等。在形成导电膜112a、导电膜112b的工序中或上述洗涤氧化物半导体膜108的表面的工序中，有时凹部被形成在氧化物半导体膜108的表面的一部分中。
通过上述步骤，形成晶体管100。
(形成氧化物绝缘膜的工序)
接着，在晶体管100上，具体而言，在氧化物半导体膜108及导电膜112a、112b上形成用作晶体管100的保护绝缘膜的绝缘膜114、116(参照图23A)。
在形成绝缘膜114之后，优选在不暴露于大气的状态下连续地形成绝缘膜116。在形成绝缘膜114之后，在不暴露于大气的状态下，调节源气体的流量、压力、高频功率和衬底温度中的至少一个而连续地形成绝缘膜116，由此可以减少绝缘膜114与绝缘膜116之间的界面的来源于大气成分的杂质浓度，并且可以使绝缘膜114、116中的氧移动到氧化物半导体膜108，从而可以降低氧化物半导体膜108中的氧缺陷的量。
例如，作为绝缘膜114，通过PECVD法可以形成氧氮化硅膜。此时，作为源气体，优选使用含有硅的沉积气体及氧化性气体。含有硅的沉积气体的典型例子包括：硅烷、乙硅烷、丙硅烷、氟化硅烷。氧化性气体的例子包括：一氧化二氮、二氧化氮。可以在如下条件下利用PECVD法形成包含氮且缺陷量少的绝缘膜作为绝缘膜114：氧化性气体的流量大于沉积气体的流量的20倍且小于100倍，优选高于或等于40倍且低于或等于80倍，并且，处理室内的压力低于100Pa，优选低于或等于50Pa。
在本实施方式中，作为绝缘膜114，在如下条件下利用PECVD法形成氧氮化硅膜：保持衬底102的温度为220℃，作为源气体使用流量为50sccm的硅烷及流量为2000sccm的一氧化二氮，处理室内的压力为20Pa，并且，以13.56MHz将100W(功率密度为1.6×10-2W/cm2)的高频功率供应给平行板电极。
作为绝缘膜116，在如下条件下形成氧化硅膜或氧氮化硅膜：将设置于进行了真空抽气的PECVD装置的处理室内的衬底温度保持为高于或等于180℃且低于或等于280℃，优选高于或等于200℃且低于或等于240℃，将源气体引入处理室中并将压力设定为大于或等于100Pa且小于或等于250Pa，优选大于或等于100Pa且小于或等于200Pa，并且，对设置于处理室内的电极供应大于或等于0.17W/cm2且小于或等于0.5W/cm2，优选大于或等于0.25W/cm2且小于或等于0.35W/cm2的高频功率。
作为绝缘膜116的沉积条件，对具有上述压力的反应室中供应具有上述功率密度的高频功率，由此在等离子体中源气体的分解效率得到提高，氧自由基增加，源气体的氧化促进，因此，绝缘膜116中的含氧量超过化学计量组成。另一方面，在以上述温度范围内的衬底温度形成的膜中，硅与氧的键合力较弱，因此，通过后面工序的加热处理，膜中的氧的一部分脱离。由此，可以形成包含超过化学计量组成的氧且因加热而氧的一部分脱离的氧化物绝缘膜。
在绝缘膜116的形成工序中，绝缘膜114被用作氧化物半导体膜108的保护膜。因此，可以在减少对氧化物半导体膜108造成的损伤的同时使用功率密度高的高频功率形成绝缘膜116。
另外，在绝缘膜116的沉积条件中，当增加相对于氧化性气体的包含硅的沉积气体的流量时，可以减少绝缘膜116中的缺陷量。典型的是，能够形成缺陷量较少的氧化物绝缘层，亦即，通过ESR测得的起因于硅悬空键且在g＝2.001处出现的信号的自旋密度低于6×1017spins/cm3，优选低于或等于3×1017spins/cm3，更优选低于或等于1.5×1017spins/cm3。其结果是，能够提高晶体管的可靠性。
可以在形成绝缘膜114、116之后进行加热处理。该加热处理可以降低包含于绝缘膜114、116的氮氧化物。通过该加热处理，可以将绝缘膜114、116中的氧的一部分移动到氧化物半导体膜108中以降低包含在氧化物半导体膜108中的氧缺陷的量。
将对绝缘膜114、116进行的加热处理的温度典型为高于或等于150℃且低于或等于400℃，优选高于或等于300℃且低于或等于400℃，更优选高于或等于320℃且低于或等于370℃。加热处理可以在氮、氧、CDA或稀有气体(氩、氦等)的气氛下进行。可以将气体焙烧炉、电炉、RTA装置等用于加热处理，在该加热处理中，优选在上述氮、氧、超干燥空气或稀有气体中不包含氢、水等。
在本实施方式中，在氮及氧的气氛下以350℃进行加热处理1小时。
(对氧化物绝缘膜添加氧的工序)
接着，在绝缘膜116上形成抑制氧释放的保护膜130(参照图23B)。
保护膜130可以使用含有铟的导电膜或含有铟的半导体膜形成。在本实施方式中，作为保护膜130，通过使用溅射装置形成5nm厚的ITSO膜。此外，保护膜130的厚度优选大于或等于1nm且小于或等于20nm或大于或等于2nm且小于或等于10nm，此时，可以适当地使氧透过且抑制氧释放。
接着，将氧140经过保护膜130而添加到绝缘膜114、116中(参照图23C)。
作为将氧140经过保护膜130而添加到绝缘膜114、116中的方法的例子，有离子掺杂法、离子注入法(例如，离子注入、等离子体基离子注入、等离子体浸没离子注入及等离子体源离子注入)、等离子体处理法。在等离子体处理法中，可以通过使用微波激发卤素及氧而产生高密度的等离子体。
当添加氧140时，通过对衬底一侧施加偏压，可以有效地将氧140添加到绝缘膜114、116中。偏压的条件例如为：使用灰化装置，并且，施加到该灰化装置的衬底一侧的偏压的功率密度可以大于或等于0.5W/cm2且小于或等于5W/cm2。添加氧140时的衬底温度高于或等于室温且低于或等于300℃，优选高于或等于100℃且低于或等于250℃，由此可以高效地对绝缘膜114、116添加氧140。
在本实施方式中，使用灰化装置。将氧气体引入灰化装置内，对衬底一侧施加偏置，由此将氧140添加到绝缘膜114、116中。
在绝缘膜116上设置保护膜130，然后添加氧140，由此，保护膜130用作抑制从绝缘膜116释放氧的保护膜。因此，可以对绝缘膜114及绝缘膜116添加大量的氧。
接着，去除保护膜130，在绝缘膜116上形成绝缘膜118(参照图23D)。
可以使用化学溶液或蚀刻气体去除保护膜130。在本实施方式中，在使用以5％的浓度包含草酸的草酸溶液后还使用以0.5％的浓度包含氟化氢的氢氟酸溶液，去除保护膜130。
在通过PECVD法形成绝缘膜118的情况下，将衬底温度设定为高于或等于300℃且低于或等于400℃，优选高于或等于320℃且低于或等于370℃，由此可以形成致密的膜。
例如，当作为绝缘膜118利用PECVD法形成氮化硅膜时，作为源气体优选使用包含硅的沉积气体、氮及氨。通过使用其量比氮量少的氨，在等离子体中氨离解而产生活性种。该活性种切断包括在包含硅的沉积气体中的硅与氢之间的键合及氮分子之间的三键。其结果是，可以促进硅与氮之间的键合，而可以形成硅与氢之间的键合少、缺陷少且致密的氮化硅膜。另一方面，在相对于氮的氨量多时，包含硅的沉积气体及氮的分解不进展，由此导致形成硅与氢之间的键合残留下来且缺陷增加的不致密的氮化硅膜。由此，在源气体中，将相对于氨的氮流量比优选设定为大于或等于5且小于或等于50，更优选大于或等于10且小于或等于50。
在本实施方式中，作为绝缘膜118，通过利用PECVD装置并使用硅烷、氮及氨作为源气体，形成50nm厚的氮化硅膜。硅烷的流量为50sccm，氮的流量为5000sccm，氨的流量为100sccm。处理室的压力为100Pa，衬底温度为350℃，用27.12MHz的高频电源对平行板电极供应1000W的高频功率。PECVD装置是电极面积为6000cm2的平行板型PECVD装置，并且，将所供应的功率的换算为每单位面积的功率(功率密度)为1.7×10-1W/cm2。
在利用加热形成绝缘膜118时，优选不进行形成绝缘膜118之前的预热处理。例如，在形成绝缘膜118之前进行预热处理时，有时绝缘膜114及绝缘膜116中的过剩氧释放到外部。于是，在形成绝缘膜118时，不进行预热处理，具体而言，在被进行加热的处理室中搬入衬底之后，优选在3分钟以内，更优选为在1分钟以内在绝缘膜116上形成绝缘膜118，由此可以抑制绝缘膜114及绝缘膜116中的过剩氧释放到外部。
在形成绝缘膜118之前或之后可以进行加热处理，由此可以使绝缘膜114、116所包含的过剩氧扩散到氧化物半导体膜108中，而填补氧化物半导体膜108中的氧缺陷。或者，通过进行加热形成绝缘膜118，由此可以将绝缘膜114、116所包含的过剩氧扩散到氧化物半导体膜108中，而填补氧化物半导体膜108中的氧缺陷。在形成绝缘膜118之前或之后可以进行的加热处理的温度典型为高于或等于150℃且低于或等于400℃，优选高于或等于300℃且低于或等于400℃，优选高于或等于320℃且低于或等于370℃。
通过上述工序，能够制造晶体管100。
<半导体装置的制造方法2>
接着，使用图24A至图24D说明晶体管150的制造方法。图24A至图24D是示出半导体装置的制造方法的截面图。
首先，进行到图22C所示的工序，然后在绝缘膜107及氧化物半导体膜108上形成绝缘膜114及绝缘膜116及保护膜130(参照图24A)。
接着，将氧140经过保护膜130而添加到绝缘膜114、绝缘膜116及氧化物半导体膜108中(参照图24B)。
接着，去除保护膜130。然后，通过光刻工序在绝缘膜116上形成掩模，并在绝缘膜114及绝缘膜116的所希望的区域中形成开口141a及开口141b。注意，开口141a及开口141b到达氧化物半导体膜108(参照图24C)。
接着，以覆盖开口141a及开口141b的方式在氧化物半导体膜108及绝缘膜116上沉积导电膜，通过光刻工序在该导电膜上形成掩模并将该导电膜加工为所希望的形状，由此形成导电膜112a、导电膜112b。接着，在绝缘膜116及导电膜112a、导电膜112b上形成绝缘膜118(参照图24D)。
通过上述工序，能够制造晶体管150。
注意，当形成开口141a及开口141b时，使绝缘膜114及绝缘膜116残留在氧化物半导体膜108的沟道区域上，由此可以制造晶体管160。
<半导体装置的制造方法3>
下面，参照图25A至图25D说明晶体管170的制造方法。图25A至图25D是示出半导体装置的制造方法的截面图。
首先，进行到图23D的工序(参照图25A)。
接着，通过光刻工序在绝缘膜118上形成掩模，在绝缘膜114、116及118的所希望的区域中形成开口142c。此外，通过光刻工序在绝缘膜118上形成掩模，在绝缘膜106、107、114、116、118的所希望的区域中形成开口142a、142b。开口142c到达导电膜112b。此外，开口142a、142b到达导电膜104(参照图25B)。
另外，开口142a、142b及开口142c既可以同时形成又可以以不同工序形成。当同时形成开口142a、142b及开口142c时，例如可以使用灰色调掩模或半色调掩模。
接着，以覆盖开口142a、142b、142c的方式在绝缘膜118上形成导电膜120(参照图25C)。
作为导电膜120，例如可以使用包含选自铟(In)、锌(Zn)和锡(Sn)中的一种的材料。尤其是，作为导电膜120，可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、包含氧化硅的铟锡氧化物等透光导电材料。另外，优选使用与可以抑制氧释放的保护膜130相同种类的材料形成导电膜120，此时可以降低制造成本。
例如可以通过溅射法形成导电膜120。在本实施方式中，通过溅射法形成110nm厚的ITSO膜。
接着，通过光刻工序在导电膜120上形成掩模，将导电膜120加工为所希望的区域，来形成导电膜120a、120b(参照图25D)。
通过上述步骤，可以制造晶体管170。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合。
实施方式4
在本实施方式中，以下详细说明说明本发明的一个方式的半导体装置所包括的氧化物半导体。
<氧化物半导体的结构>
首先，对氧化物半导体的结构进行说明。
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c轴取向结晶氧化物半导体)、多晶氧化物半导体、nc-OS(nanocrystalline Oxide Semiconductor：纳米晶氧化物半导体)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半导体等。
从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及nc-OS等。
作为非晶结构的定义，一般而言，已知：它处于亚稳态并没有被固定化，具有各向同性而不具有不均匀结构等。也可以换句话说为非晶结构的键角不固定，具有短程有序性而不具有长程有序性。
这意味着不能将实质上稳定的氧化物半导体称为完全非晶(completelyamorphous)氧化物半导体。另外，不能将不具有各向同性(例如，在微小区域中具有周期结构)的氧化物半导体称为完全非晶氧化物半导体。注意，a-like OS在微小区域中具有周期结构，但是同时具有空洞(也称为void)，并具有不稳定结构。因此，a-like OS在物性上近乎于非晶氧化物半导体。
〈CAAC-OS〉
首先，对CAAC-OS进行说明。
CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。
在利用透射电子显微镜(TEM：Transmission Electron Microscope)观察所得到的CAAC-OS的明视场图像与衍射图案的复合分析图像(也称为高分辨率TEM图像)中，观察到多个颗粒。然而，在高分辨率TEM图像中，观察不到颗粒与颗粒之间的明确的边界，即晶界(grain boundary)。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。
下面，对利用TEM观察的CAAC-OS进行说明。图28A示出从大致平行于样品面的方向观察的CAAC-OS的截面的高分辨率TEM图像。利用球面像差校正(Spherical AberrationCorrector)功能得到高分辨率TEM图像。将利用球面像差校正功能所得到的高分辨率TEM图像特别称为Cs校正高分辨率TEM图像。例如可以使用日本电子株式会社制造的原子分辨率分析型电子显微镜JEM-ARM200F等得到Cs校正高分辨率TEM图像。
图28B示出将图28A中的区域(1)放大的Cs校正高分辨率TEM图像。由图28B可以确认到在颗粒中金属原子排列为层状。各金属原子层
具有反映了形成CAAC-OS的面(也称为被形成面)或CAAC-OS的顶面的凸凹的配置并以平行于CAAC-OS的被形成面或顶面的方式排列。
如图28B所示，CAAC-OS具有特有的原子排列。图28C是以辅助线示出特有的原子排列的图。由图28B和图28C可知，一个颗粒的尺寸为1nm以上，由颗粒与颗粒之间的倾斜产生的空隙的尺寸为0.8nm左右。因此，也可以将颗粒称为纳米晶(nc：nanocrystal)。注意，也可以将CAAC-OS称为具有CANC(C-Axis Aligned nanocrystals：c轴取向纳米晶)的氧化物半导体。
在此，根据Cs校正高分辨率TEM图像，将衬底5120上的CAAC-OS的颗粒5100的配置示意性地表示为推积砖块或块体的结构(参照图28D)。在图28C中观察到的在颗粒与颗粒之间产生倾斜的部分相当于图28D所示的区域5161。
此外，图29A示出从大致垂直于样品面的方向观察的CAAC-OS的平面的Cs校正高分辨率TEM图像。图29B、图29C和图29D分别示出将图29A中的区域(1)、区域(2)和区域(3)放大的Cs校正高分辨率TEM图像。由图29B、图29C和图29D可知在颗粒中金属原子排列为三角形状、四角形状或六角形状。但是，在不同的颗粒之间金属原子的排列没有规律性。
接着，说明使用X射线衍射(XRD：X-Ray Diffraction)进行分析的CAAC-OS。例如，当利用out-of-plane法分析包含InGaZnO4结晶的CAAC-OS的结构时，如图30A所示，在衍射角(2θ)为31°附近时出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面，由此可知CAAC-OS中的结晶具有c轴取向性，并且c轴朝向大致垂直于被形成面或顶面的方向。
注意，当利用out-of-plane法分析CAAC-OS的结构时，除了2θ为31°附近的峰值以外，有时在2θ为36°附近时也出现峰值。2θ为36°附近的峰值表示CAAC-OS中的一部分包含不具有c轴取向性的结晶。优选的是，在利用out-of-plane法分析的CAAC-OS中，在2θ为31°附近时出现峰值而在2θ为36°附近时不出现峰值。
另一方面，当利用从大致垂直于c轴的方向使X射线入射到样品的in-plane法分析CAAC-OS的结构时，在2θ为56°附近时出现峰值。该峰值来源于InGaZnO4结晶的(110)面。在CAAC-OS中，即使将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)，也如图30B所示的那样观察不到明确的峰值。相比之下，在InGaZnO4的单晶氧化物半导体中，在将2θ固定为56°附近来进行φ扫描时，如图30C所示的那样观察到来源于相等于(110)面的结晶面的六个峰值。因此，由使用XRD的结构分析可以确认到CAAC-OS中的a轴和b轴的取向没有规律性。
接着，说明利用电子衍射进行分析的CAAC-OS。例如，当对包含InGaZnO4结晶的CAAC-OS在平行于样品面的方向上入射束径为300nm的电子束时，可能会获得图31A所示的衍射图案(也称为选区透射电子衍射图案)。在该衍射图案中包含起因于InGaZnO4结晶的(009)面的斑点。因此，由电子衍射也可知CAAC-OS所包含的颗粒具有c轴取向性，并且c轴朝向大致垂直于被形成面或顶面的方向。另一方面，图31B示出对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束时的衍射图案。由图31B观察到环状的衍射图案。因此，由电子衍射也可知CAAC-OS所包含的颗粒的a轴和b轴不具有取向性。可以认为图31B中的第一环起因于InGaZnO4结晶的(010)面和(100)面等。另外，可以认为图31B中的第二环起因于(110)面等。
如上所述，CAAC-OS是结晶性高的氧化物半导体。因为氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低。这意味着CAAC-OS是杂质或缺陷(氧缺陷等)少的氧化物半导体。
另外，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、碳、硅和过渡金属元素等。例如，与氧的键合力比构成氧化物半导体的金属元素强的硅等元素会夺取氧化物半导体中的氧，由此打乱氧化物半导体的原子排列，导致结晶性下降。另外，由于铁或镍等的重金属、氩、二氧化碳等的原子半径(或分子半径)大，所以会打乱氧化物半导体的原子排列，导致结晶性下降。
当氧化物半导体包含杂质或缺陷时，其特性有时因光或热等会发生变动。例如，包含于氧化物半导体的杂质有时会成为载流子陷阱或载流子发生源。另外，氧化物半导体中的氧缺陷有时会成为载流子陷阱或因俘获氢而成为载流子发生源。
杂质及氧缺陷少的CAAC-OS是载流子密度低的氧化物半导体。具体而言，载流子密度可以低于8×1011/cm3，优选低于1×1011/cm3，更优选低于1×1010/cm3且高于或等于1×10-9/cm3。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。CAAC-OS的杂质浓度和缺陷态密度低。即，可以说CAAC-OS是具有稳定特性的氧化物半导体。
〈nc-OS〉
接着说明nc-OS。
在nc-OS的高分辨率TEM图像中有能够观察到结晶部的区域和观察不到明确的结晶部的区域。nc-OS所包含的结晶部的尺寸大多大于或等于1nm。注意，有时将其结晶部的尺寸大于10nm且小于或等于100nm的氧化物半导体称为微晶氧化物半导体。例如，在nc-OS的高分辨率TEM图像中，有时无法明确地观察到晶界。注意，纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此，下面有时将nc-OS的结晶部称为颗粒。
在nc-OS中，微小的区域(例如大于或等于1nm且小于或等于10nm的区域，特别是大于或等于1nm且小于或等于3nm的区域)中的原子排列具有周期性。另外，nc-OS在不同的颗粒之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。例如，当利用使用其束径比颗粒大的X射线的out-of-plane法对nc-OS进行结构分析时，检测不到表示结晶面的峰值。在使用其束径比颗粒大(例如，50nm以上)的电子射线对nc-OS进行电子衍射时，观察到类似光晕图案的衍射图案。另一方面，在使用其束径近于颗粒或者比颗粒小的电子射线对nc-OS进行纳米束电子衍射时，观察到斑点。另外，在nc-OS的纳米束电子衍射图案中，有时观察到如圆圈那样的(环状的)亮度高的区域。而且，在nc-OS的纳米束电子衍射图案中，有时还观察到环状的区域内的多个斑点。
如此，由于在颗粒(纳米晶)之间结晶取向都没有规律性，所以也可以将nc-OS称为包含RANC(Random Aligned nanocrystals：无规取向纳米晶)的氧化物半导体或包含NANC(Non-Aligned nanocrystals：无取向纳米晶)的氧化物半导体。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此，nc-OS的缺陷态密度比a-like OS或非晶氧化物半导体低。但是，在nc-OS中的不同的颗粒之间观察不到结晶取向的规律性。所以，nc-OS的缺陷态密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。
在a-like OS的高分辨率TEM图像中有时观察到空洞。另外，在高分辨率TEM图像中，有能够明确地观察到结晶部的区域和不能观察到结晶部的区域。
由于a-like OS包含空洞，所以其结构不稳定。为了证明与CAAC-OS及nc-OS相比a-like OS具有不稳定的结构，下面示出电子照射所导致的结构变化。
作为进行电子照射的样品，准备a-like OS(记载为样品A)、nc-OS(记载为样品B)和CAAC-OS(记载为样品C)。每个样品都是In-Ga-Zn氧化物。
首先，取得各样品的高分辨率截面TEM图像。由高分辨率截面TEM图像可知，每个样品都具有结晶部。
注意，如下那样决定将哪个部分作为一个结晶部。例如，已知InGaZnO4结晶的单位晶格具有包括三个In-O层和六个Ga-Zn-O层的九个层在c轴方向上以层状层叠的结构。这些彼此靠近的层的间隔与(009)面的晶格表面间隔(也称为d值)是几乎相等的，由结晶结构分析求出其值为0.29nm。由此，可以将晶格条纹的间隔大于或等于0.28nm且小于或等于0.30nm的部分作为InGaZnO4结晶部。每个晶格条纹对应于InGaZnO4结晶的a-b面。
图32示出调查了各样品的结晶部(22个部分至45个部分)的平均尺寸的例子。注意，结晶部尺寸对应于上述晶格条纹的长度。由图32可知，在a-like OS中，结晶部根据电子的累积照射量逐渐变大。具体而言，如图32中的(1)所示，可知在利用TEM的观察初期尺寸为1.2nm左右的结晶部(也称为初始晶核)在累积照射量为4.2×108e-/nm2时生长到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在开始电子照射时到电子的累积照射量为4.2×108e-/nm2的范围内，结晶部的尺寸都没有变化。具体而言，如图32中的(2)及(3)所示，可知无论电子的累积照射量如何，nc-OS及CAAC-OS的平均结晶部尺寸都分别为1.4nm左右及2.1nm左右。
如此，有时电子照射引起a-like OS中的结晶部的生长。另一方面，可知在nc-OS和CAAC-OS中，几乎没有电子照射所引起的结晶部的生长。也就是说，a-like OS与CAAC-OS及nc-OS相比具有不稳定的结构。
另外，由于a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具体而言，a-like OS的密度为具有相同组成的单晶氧化物半导体的高于或等于78.6％且小于92.3％。nc-OS的密度及CAAC-OS的密度高于或等于具有相同组成的单晶氧化物半导体的92.3％且低于100％。注意，难以形成其密度小于单晶氧化物半导体的密度的78％的氧化物半导体。
例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此，例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，a-like OS的密度高于或等于5.0g/cm3且小于5.9g/cm3。另外，例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，nc-OS的密度和CAAC-OS的密度高于或等于5.9g/cm3且小于6.3g/cm3。
注意，有时不存在相同组成的单晶。此时，通过以任意比例组合组成不同的单晶氧化物半导体，可以估计出相当于所希望的组成的单晶氧化物半导体的密度。根据组成不同的单晶氧化物半导体的组合比例使用加权平均计算出相当于所希望的组成的单晶氧化物半导体的密度即可。注意，优选尽可能减少所组合的单晶氧化物半导体的种类来计算密度。
如上所述，氧化物半导体具有各种结构及各种特性。注意，氧化物半导体例如可以是包括非晶氧化物半导体、a-like OS、nc-OS和CAAC-OS中的两种以上的叠层。
<CAAC-OS及nc-OS的成膜方法>
接着，对CAAC-OS的成膜方法的例子进行说明。
图33A是成膜室内的示意图。CAAC-OS膜可以利用溅射法形成。
如图33A所示，衬底5220与靶材5230彼此相对地配置。在衬底5220与靶材5230之间产生等离子体5240。另外，在衬底5220下部设置有加热机构5260。虽然未图示，但是靶材5230被贴合到垫板上。在隔着垫板与靶材5230相对的位置配置有多个磁铁。利用磁铁的磁场提高沉积速度的溅射法被称为磁控溅射法。
衬底5220与靶材5230的距离d(也称为靶材与衬底之间的距离(T-S间距离))大于或等于0.01m且小于或等于1m，优选大于或等于0.02m且小于或等于0.5m。沉积室内几乎被沉积气体(例如，氧气体、氩气体或包含5vol％以上的氧的混合气体)充满，并且沉积室内的压力被控制为高于或等于0.01Pa且低于或等于100Pa，优选为高于或等于0.1Pa且低于或等于10Pa。在此，通过对靶材5230施加一定值以上的电压，开始放电且观察到等离子体5240。由磁场在靶材5230附近形成高密度等离子体区域。在高密度等离子体区域中，因沉积气体的离子化而产生离子5201。离子5201例如是氧的阳离子(O+)和氩的阳离子(Ar+)等。
靶材5230具有包括多个晶粒的多晶结构，其中任一晶粒包括劈开面。作为例子，图34示出靶材5230所包含的InMZnO4(元素M例如是Ga或Sn)的结晶结构。图34是从平行于b轴的方向观察时的InMZnO4的结晶结构。在InMZnO4结晶中，由于氧原子具有负电荷，在靠近的两个M-Zn-O层之间产生斥力。因此，InMZnO4结晶在靠近的两个M-Zn-O层之间具有劈开面。
在高密度等离子体区域产生的离子5201被电场向靶材5230一侧被加速而碰撞到靶材5230。此时，作为平板状或颗粒状的溅射粒子的颗粒5200从劈开面剥离(参照图33A)。
颗粒5200是被图34所示的两个劈开面夹着的部分。因此，可知若观察颗粒5200，其截面则成为如图33B所示的那样，其顶面则成为如图33C所示的那样。另外，颗粒5200的结构有时会因离子5201碰撞的冲击而产生畸变。此外，颗粒5200的剥离使粒子5203从靶材5230被弹出。粒子5203具有一个原子或几个原子的集合体。由此，粒子5203也可以称为原子状粒子(atomic particle)。
颗粒5200是具有三角形(例如正三角形)的平面的平板状(颗粒状)的溅射粒子。或者，颗粒5200是具有六角形(例如正六角形)的平面的平板状(颗粒状)的溅射粒子。注意，颗粒5200的平面的形状不局限于三角形或六角形。例如，有时为组合多个三角形的形状。例如，有时也成为组合两个三角形(例如，正三角形)而成的四角形(例如，菱形)。
颗粒5200的厚度取决于沉积气体的种类等。例如，颗粒5200的厚度大于或等于0.4nm且小于或等于1nm，优选大于或等于0.6nm且小于或等于0.8nm。另外，例如，颗粒5200的宽度大于或等于1nm。例如，离子5201碰撞到具有In-M-Zn氧化物的靶材5230。由此，具有M-Zn-O层、In-O层及M-Zn-O层的三层的颗粒5200剥离。此外，颗粒5200的剥离使粒子5203从靶材5230被弹出。
颗粒5200有时在经过等离子体5240时接收电荷，其表面带负电或正电。例如，颗粒5200从等离子体5240中的O2-接收负电荷。其结果是，有时颗粒5200的表面的氧原子带负电。此外，颗粒5200有时在经过等离子体5240时，通过与等离子体5240中的铟、元素M、锌或氧等键合而生长。
经过等离子体5240的颗粒5200及粒子5203到达衬底5220的表面。此外，粒子5203的一部分由于质量小所以有时通过真空泵等排出到外部。
接着，参照图35A至图35E说明在衬底5220的表面沉积的颗粒5200及粒子5203。
首先，第一个颗粒5200沉积在衬底5220上。由于颗粒5200是平板状，所以以其平面朝向衬底5220的表面的方式沉积(参照图35A)。此时，颗粒5200的衬底5220一侧的表面的电荷穿过衬底5220释放。
接着，第二个颗粒5200到达衬底5220。此时，由于第一个颗粒5200的表面及第二个颗粒5200的表面带电荷，所以互相排斥(参照图35B)。
其结果是，第二个颗粒5200避免沉积在第一个颗粒5200上，而沉积在衬底5220的表面的离第一个颗粒5200较远的部分(参照图35C)。通过反复进行上述沉积，在衬底5220的表面沉积无数个颗粒5200，该沉积的厚度相当于一层。此外，在颗粒5200与另一个颗粒5200之间产生未沉积颗粒5200的区域。
接着，粒子5203到达衬底5220的表面(参照图35D)。
粒子5203不能沉积在颗粒5200的表面等活性区域。由此，粒子5203以填入未沉积颗粒5200的区域的方式沉积。在颗粒5200之间粒子5203在横向方向上生长(也称为横向生长)，由此将颗粒5200之间连接。如此，粒子5203沉积到填满未沉积颗粒5200的区域为止。该机理类似于原子层沉积(ALD：Atomic Layer Deposition)法的沉积机理。
此外，粒子5203在颗粒5200之间横向生长的机理有可能有多个。例如，如图35E所示，颗粒5200可从第一M-Zn-O层的侧面连接。此时，在第一M-Zn-O层连接之后，In-O层及第二M-Zn-O层依次连接(第一机理)。
或者，如图36A所示，首先粒子5203连接到第一M-Zn-O层的侧面而使第一M-Zn-O层的各侧面都具有一个粒子5203。接着，如图36B所示，粒子5203连接到In-O层的各侧面。接着，如图36C所示，粒子5203连接到第二M-Zn-O层的各侧面(第二机理)。
此外，有时由于同时发生图36A、图36B及图36C所示的沉积而发生连接(第三机理)。
如上所述，颗粒5200间的粒子5203的横向生长机理有上述三种。注意，粒子5203有可能根据其他机理在颗粒5200间横向生长。
因此，当多个颗粒5200朝向彼此不同的方向时，通过粒子5203横向生长以填入多个颗粒5200间，可以抑制晶界的形成。此外，由于在多个颗粒5200间粒子5203平滑地连接，所以形成与单晶及多晶都不同的结晶结构。换言之，形成在微小的结晶区域(颗粒5200)间具有应变的结晶结构。如此，由于填入结晶区域间的区域为应变的结晶区域，所以认为该区域具有非晶结构是不适当的。
在粒子5203结束填入颗粒5200间时，形成具有与颗粒5200大致相同的厚度的第一层。在第一层上沉积新的第一个颗粒5200。然后，形成第二层。并且，通过反复上述周期，形成叠层薄膜结构。
此外，颗粒5200的沉积方式根据衬底5220的表面温度等而变化。例如，在衬底5220的表面温度较高时，颗粒5200在衬底5220的表面发生迁移。其结果是，由于以不夹着粒子5203的方式直接连接的颗粒5200的比例增加，所以成为取向性高的CAAC-OS。在形成CAAC-OS时的衬底5220的表面温度高于或等于100℃且低于500℃，优选高于或等于140℃且低于450℃，更优选高于或等于170℃且低于400℃。因此，即使作为衬底5220使用第八世代以上的大面积衬底，也几乎不产生翘曲等。
另一方面，在衬底5220的表面温度较低时，颗粒5200在衬底5220的表面不容易发生迁移。其结果是，由于颗粒5200的重叠而成为取向性低的nc-OS等(参照图37)。在nc-OS中，由于颗粒5200带负电，有可能颗粒5200以彼此隔有一定间隔的方式沉积。因此，虽然nc-OS膜的取向性较低，但因其略有规律性，所以与非晶氧化物半导体相比具有致密的结构。
当在CAAC-OS中颗粒之间的间隙极小时，有时形成有一个大颗粒。在一个大颗粒内具有单晶结构。例如，从顶面看来该颗粒的尺寸有时大于或等于10nm且小于或等于200nm、大于或等于15nm且小于或等于100nm或大于或等于20nm且小于或等于50nm。
根据上述模型，可以认为颗粒5200沉积于衬底5220的表面。即使被形成面不具有结晶结构，也能够沉积CAAC-OS，由此可知这是与外延生长不同的生长机理。此外，CAAC-OS及nc-OS在大面积的玻璃衬底等上也能够均匀地进行成膜。例如，即使衬底5220的表面(被形成面)具有非晶结构(例如非晶氧化硅)，也能够形成CAAC-OS。
此外，可知即使被形成面为凹凸状，颗粒5200也根据衬底5220的表面形状排列。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合。
实施方式5
在本实施方式中，参照图38A和图38B、图39A和图39B、图40A和图40B、图41A和图41B以及图42说明包括本发明的一个方式的半导体装置的显示装置以及在该显示装置安装输入装置的电子设备。
<触摸面板>
在本实施方式中，作为电子设备的例子，对包括显示装置和输入装置的触摸面板2000进行说明。另外，对作为输入装置使用触摸传感器时的例子进行说明。
图38A及图38B是触摸面板2000的立体图。为了明确起见，图38A及图38B仅示出触摸面板2000的主要构成要素。
触摸面板2000包括显示装置2501及触摸传感器2595(参照图38B)。触摸面板2000还包括衬底2510、衬底2570以及衬底2590。衬底2510、衬底2570以及衬底2590都具有柔性。注意，衬底2510、衬底2570和衬底2590中的一个或全部也可以不具有柔性。
显示装置2501包括衬底2510上的多个像素以及向该像素供应信号的多个布线2511。多个布线2511被引导在衬底2510的外周部，并且，多个布线2511的一部分形成端子2519。端子2519与FPC2509(1)电连接。
衬底2590包括触摸传感器2595以及与触摸传感器2595电连接的多个布线2598。多个布线2598被引导在衬底2590的外周部，并且，多个布线2598的一部分形成端子。该端子与FPC2509(2)电连接。另外，为了明确起见，在图38B中以实线示出设置在衬底2590的背面一侧(与衬底2510相对的面一侧)的触摸传感器2595的电极以及布线等。
作为触摸传感器2595，可以使用电容式触摸传感器。电容式触摸传感器的例子是表面电容式触摸传感器及投影电容式触摸传感器。
投影电容式触摸传感器的例子是自电容式触摸传感器及互电容式触摸传感器，它们的主要不同点是驱动方法。优选使用互电容式，因为其可以同时检测出多个点。
图38B所示的触摸传感器2595是使用投影电容式触摸传感器的例子。
另外，作为触摸传感器2595可以使用可检测出手指等检测对象的靠近或接触的各种传感器。
投影电容式触摸传感器2595包括电极2591及电极2592。电极2591电连接于多个布线2598之任一个，而电极2592电连接于多个布线2598之其他的一个。
如图38A及图38B所示，电极2592具有在一个方向上配置的多个四边形的形状，其中一个四边形的一个角部与另一个四边形的一个角部相互连接。
电极2591是四边形且在与电极2592延伸的方向交叉的方向上配置。
布线2594与其间夹着电极2592的两个电极2591电连接。电极2592与布线2594的交叉部面积优选为尽可能小。该结构可以减少没有设置电极的区域的面积，从而可以降低透过率的偏差。其结果是，可以降低透过触摸传感器2595的光的亮度的偏差。
注意，电极2591及电极2592的形状不局限于此，可以具有各种形状。例如，也可以采用如下结构：将多个电极2591配置为其间尽量没有间隙，并隔着绝缘层间隔开地设置该电极2592，以具有不重叠于电极2591的区域。此时，优选在相邻的两个电极2592之间设置与这些电极电绝缘的虚拟电极，因为可以减少透过率不同的区域的面积。
作为用于电极2591、电极2592、布线2598等导电膜的材料，即为形成触摸面板的布线及电极的材料，可以举出含有氧化铟、氧化锡或氧化锌等(例如，ITO)的透明导电膜。例如，作为可用于形成触摸面板的布线及电极的材料，优选使用低电阻材料。例如，可以使用银、铜、铝、碳纳米管、石墨烯、卤化金属(卤化银等)。此外，也可以使用包括多个极细(例如，直径为几纳米)的导电体的金属纳米线。或者，也可以使用具有导电体的网状的金属丝网(metal mesh)。例如，可以使用Ag纳米线、Cu纳米线、Al纳米线、Ag丝网、Cu丝网以及Al丝网。例如，在将Ag纳米线用于形成触摸面板的布线及电极的情况下，可见光透过率可以为89％以上，薄层电阻值可以为40Ω/cm2以上且100Ω/cm2以下。由于作为可用于上述形成触摸面板的布线及电极的材料的例子举出的金属纳米线、金属丝网、碳纳米管、石墨烯等具有高可见光透过率，所以它们可以被用作显示元件的电极(例如，像素电极或公共电极)。
<显示装置>
接着，参照图39A说明显示装置2501的详细内容。图39A对应于沿着图38B中的点划线X1-X2的截面图。
显示装置2501包括多个配置为矩阵状的像素。该像素包括显示元件以及驱动该显示元件的像素电路。
(作为显示元件使用EL元件的结构)
参照图39A对作为显示元件使用EL元件的结构进行说明。在以下说明中，示出使用发射白色光的EL元件的例子，但是EL元件不局限于该元件。例如，可以以从相邻的像素射出不同的颜色的光的方式包括发光颜色不同的EL元件。
作为衬底2510及衬底2570，例如可以适当地使用水蒸气透过率低于或等于10-5g/(m2·day)，优选低于或等于10-6g/(m2·day)的柔性材料。或者，优选将其热膨胀率大致相同的材料用于衬底2510及衬底2570。例如，该材料的线性膨胀系数优选低于或等于1×10-3/K，更优选低于或等于5×10-5/K，进一步优选低于或等于1×10-5/K。
注意，衬底2510是叠层体，该叠层体包括防止杂质扩散到EL元件的绝缘层2510a、柔性衬底2510b以及贴合绝缘层2510a与柔性衬底2510b的粘合层2510c。衬底2570是叠层体，该叠层体包括防止杂质扩散到EL元件的绝缘层2570a、柔性衬底2570b以及贴合绝缘层2570a与柔性衬底2570b的粘合层2570c。
作为粘合层2510c及粘合层2570c，例如可以使用包含聚酯、聚烯烃、聚酰胺(例如，尼龙、芳族聚酰胺)、聚酰亚胺、聚碳酸酯、聚氨酯、丙烯酸树脂、环氧树脂或具有硅氧烷键合的树脂的材料。
在衬底2510与衬底2570之间设置有密封层2560。密封层2560优选具有比空气大的折射率。如图39A所示，当向密封层2560一侧提取光时，密封层2560可以还被用作光学元件。
可以在密封层2560的外周部形成密封剂。通过使用该密封剂，可以在由衬底2510、衬底2570、密封层2560及密封剂围绕的区域中设置EL元件2550。此外，也可以使用惰性气体(氮或氩等)代替密封层2560。可以在该惰性气体内设置干燥剂以吸收水分等。例如，作为密封剂，优选使用环氧类树脂或玻璃粉。作为用于密封剂的材料，优选使用不使水分或氧透过的材料。
图39A所示的显示装置2501包括像素2505。像素2505包括发光模块2580、EL元件2550以及可以向该EL元件2550供应电力的晶体管2502t。晶体管2502t被用作像素电路的一部分。
发光模块2580包括EL元件2550以及着色层2567。EL元件2550包括下部电极、上部电极以及下部电极与上部电极之间的EL层。
在密封层2560设置于提取光一侧的情况下，密封层2560接触于EL元件2550及着色层2567。
着色层2567位于与EL元件2550重叠的区域。由此，从EL元件2550发射的光的一部分透过着色层2567，而如图39A中的箭头所示射出到发光模块2580的外部。
显示装置2501在提取光的一侧包括遮光层2568。遮光层2568以围绕着色层2567的方式设置。
着色层2567具有使特定波长区的光透过的功能，例如，可以使用使红色波长区的光透过的滤色片、使绿色波长区的光透过的滤色片、使蓝色波长区的光透过的滤色片以及使黄色波长区的光透过的滤色片等。每个滤色片可以通过印刷法、喷墨法、利用光刻技术的蚀刻法等并使用各种材料形成。
在显示装置2501中设置有绝缘层2521。绝缘层2521覆盖晶体管2502t等。此外，绝缘层2521具有覆盖起因于像素电路的凹凸以提供平坦表面的功能。绝缘层2521也可以具有抑制杂质扩散的功能。由此，能够抑制由于杂质扩散而晶体管2502t等的可靠性降低。
EL元件2550被形成于绝缘层2521上。以与EL元件2550的下部电极的端部重叠的方式设置分隔壁2528。此外，可以在分隔壁2528上形成控制衬底2510与衬底2570的间隔的间隔物。
扫描线驱动电路2504包括晶体管2503t及电容器2503c。可以将驱动电路与像素电路经同一工序形成在同一衬底上。
在衬底2510上设置有能够供应信号的布线2511。在布线2511上设置有端子2519。FPC2509(1)电连接到端子2519。FPC2509(1)具有供应视频信号、时钟信号、起始信号、复位信号等的功能。另外，FPC2509(1)也可以设置有印刷线路板(PWB)。
可以将前面的实施方式所示的晶体管用作晶体管2502t和2503t中的一个或两个。在本实施方式中使用的晶体管包括被高度纯化且氧缺陷的形成被抑制的氧化物半导体膜。在该晶体管中，可以降低关闭状态下的电流(关态电流)。因此，可以长期间保持图像信号等电信号，在开启状态下还可以延长写入间隔。因此，可以降低刷新工作的频度，从而可以发挥降低功耗的效果。另外，在本实施方式中使用的晶体管能够具有较高的场效应迁移率，因此能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于显示装置2501，可以在一个衬底上形成像素电路的开关晶体管和驱动电路中的驱动晶体管。亦即，作为驱动电路不需要另行使用由硅片等形成的半导体装置，由此可以减少半导体装置的部件数。另外，通过在像素电路中也使用能够进行高速驱动的晶体管，能够提供质量高的图像。
<触摸传感器>
接着，参照图39B说明触摸传感器2595的详细内容。图39B相当于沿着图38B的点划线X3-X4的截面图。
触摸传感器2595包括：在衬底2590上配置为交错形状的电极2591及电极2592；覆盖电极2591及电极2592的绝缘层2593；以及使相邻的电极2591电连接的布线2594。
电极2591及电极2592使用透光性导电材料形成。作为透光性导电材料，可以使用氧化铟、铟锡氧化物、铟锌氧化物、氧化锌、添加有镓的氧化锌等导电氧化物。此外，还可以使用含有石墨烯的膜。含有石墨烯的膜例如可以通过使包含氧化石墨烯的膜还原而形成。作为还原方法，可以采用进行加热的方法等。
例如，通过溅射法将透光性导电材料沉积在衬底2590上，然后通过光刻法等各种图案化技术去除无需的部分，来可以形成电极2591及电极2592。
用于绝缘层2593的材料的例子是丙烯酸树脂、环氧树脂等树脂、具有硅氧烷键的树脂、氧化硅、氧氮化硅、氧化铝等无机绝缘材料。
达到电极2591的开口形成在绝缘层2593中，并且布线2594与相邻的电极2591电连接。由于透光导电材料可以提高触摸面板的开口率，因此适用于布线2594。另外，因为其导电性高于电极2591及电极2592的材料可以减少电阻，所以适用于布线2594。
电极2592延在一个方向上，多个电极2592设置为条纹状。布线2594与电极2592交叉。
夹着一个电极2592设置有相邻电极2591。布线2594电连接相邻电极2591。
另外，多个电极2591并不一定要设置在与一个电极2592正交的方向上，也可以设置为以大于0°且小于90°的角度与一个电极2592交叉。
电极2591和2592中的任一个与布线2598电连接。布线2598的一部分被用作端子。作为布线2598，可以使用金属材料诸如铝、金、铂、银、镍、钛、钨、铬、钼、铁、钴、铜或钯、或者包含该金属材料的合金材料。
另外，可以设置覆盖绝缘层2593及布线2594的绝缘层，以保护触摸传感器2595。
连接层2599电连接布线2598与FPC2509(2)。
作为连接层2599，可以使用各向异性导电膜(ACF：anisotropic conductivefilm)或各向异性导电膏(ACP：anisotropic conductive paste)等。
<触摸面板>
接着，参照图40A说明触摸面板2000的详细内容。图40A相当于沿着图38A中的点划线X5-X6的截面图。
在图40A所示的触摸面板2000中，图39A所说明的显示装置2501与图39B所说明的触摸传感器2595贴合在一起。
图40A所示的触摸面板2000除了图39A所说明的结构之外还包括粘合层2597及抗反射层2569。
粘合层2597以与布线2594接触的方式设置。粘合层2597以使触摸传感器2595重叠于显示装置2501的方式将衬底2590贴合到衬底2570。粘合层2597优选具有透光性。作为粘合层2597，可以使用热固化树脂或紫外线固化树脂。例如，可以使用丙烯酸类树脂、氨酯类树脂、环氧类树脂或硅氧烷类树脂。
抗反射层2569位于与像素重叠的区域中。作为抗反射层2569，例如可以使用圆偏振片。
接着，参照图40B对与图40A所示的结构不同的结构的触摸面板进行说明。
图40B是触摸面板2001的截面图。图40B所示的触摸面板2001与图40A所示的触摸面板2000的不同之处是相对于显示装置2501的触摸传感器2595的位置。下面，对不同的部分进行详细的说明，将上述触摸面板2000的说明援用于其它相同的部分。
着色层2567位于EL元件2550的下方。图40B所示的EL元件2550向设置有晶体管2502t的一侧发射光。由此，从EL元件2550发射的光的一部分透过着色层2567，而如图40B中的箭头所示被射出到发光模块2580的外部。
触摸传感器2595被设置于显示装置2501的衬底2510一侧。
粘合层2597设置在衬底2510与衬底2590之间，并将触摸传感器2595贴合到显示装置2501。
如图40A及图40B所示，从发光元件射出的光可以射出到衬底的顶面和底面中的一面或双面。
<触摸面板的驱动方法>
接着，参照图41A及图41B对触摸面板的驱动方法的例子进行说明。
图41A是示出互电容式触摸传感器的结构的方框图。图41A示出脉冲电压输出电路2601及电流检测电路2602。另外，在图41A中，6个布线X1至X6表示被施加有脉冲电压的电极2621，并且，6个布线Y1至Y6表示检测电流的变化的电极2622。图41A示出形成在电极2621与2622彼此重叠的区域中的电容器2603。电极2621与电极2622的功能可以互相调换。
脉冲电压输出电路2601是用来依次将脉冲电压施加到布线X1至X6的电路。通过对布线X1至X6施加脉冲电压，在电容器2603的电极2621与2622之间产生电场。例如当该电极之间的电场被遮蔽时，电容器2603中产生变化(互电容)。通过利用该变化可以检测出被检测体的靠近或接触。
电流检测电路2602是用来检测电容器2603的互电容变化所引起的布线Y1至Y6的电流变化的电路。当没有被检测体的靠近或接触时，在布线Y1至Y6中所检测的电流值没有变化，另一方面，当由于被检测体的靠近或接触而互电容减少时，检测到电流值的减少。另外，可以将积分电路等用于电流检测。
图41B是示出图41A所示的互电容式触摸传感器中的输入/输出波形的时序图。在图41B中，在一个帧期间进行各行列中的被检测体的检测。图41B示出没有检测出被检测体(未触摸)的期间和检测出被检测体(触摸)的期间。此外，布线Y1至Y6的所检测出的电流值以电压值的波形而表示。
依次对布线X1至X6施加脉冲电压，布线Y1至Y6的波形根据该脉冲电压而变化。当没有被检测体的靠近或接触时，布线Y1至Y6的波形根据布线X1至X6的电压变化而产生变化。在有被检测体靠近或接触的部位电流值减少，因而电压电平的波形也产生变化。
如此，通过检测互电容的变化，可以检测出被检测体的靠近或接触。
<传感器电路>
虽然图41A示出在布线的交叉部只设置电容器2603的无源矩阵方式触摸传感器作为触摸传感器，但是也可以使用包括晶体管和电容器的有源矩阵方式触摸传感器。图42示出有源矩阵方式触摸传感器所包括的传感器电路的例子。
图42的传感器电路包括电容器2603、晶体管2611、2612及2613。
对晶体管2613的栅极施加信号G2。对晶体管2613的源极和漏极中的一个施加电压VRES，并且晶体管2613的源极和漏极中的另一个与电容器2603的一个电极及晶体管2611的栅极电连接。晶体管2611的源极和漏极中的一个与晶体管2612的源极和漏极中的一个电连接，并且，对晶体管2611的源极和漏极中的另一个施加电压VSS。对晶体管2612的栅极施加信号G1，并且，晶体管2612的源极和漏极中的另一个与布线ML电连接。对电容器2603的另一个电极施加电压VSS。
接下来，对图42的传感器电路的工作进行说明。首先，对使晶体管2613成为开启状态的电位供应到信号G2，由此，与晶体管2611的栅极连接的节点n被施加对应于电压VRES的电位。然后，作为信号G2施加使晶体管2613成为关闭状态的电位，由此节点n的电位被保持。
然后，由于手指等被检测体的靠近或接触，电容器2603的互电容产生变化，而节点n的电位随其从VRES变化。
在读出工作中，对使晶体管2612成为开启状态的电位供应到信号G1。流过晶体管2611的电流，即流过布线ML的电流根据节点n的电位而产生变化。通过检测该电流，可以检测出被检测体的靠近或接触。
在晶体管2611、2612及2613中，可以使用前面的实施方式所示的晶体管。尤其是，优选将前面的实施方式所示的晶体管用作晶体管2613，因为能够长期间保持节点n的电位，从而可以减少对节点n再次供应VRES的工作(刷新工作)的频度。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式6
在本实施方式中，参照图43、图44A至图44G及图45A和图45B对包括本发明的一个方式的半导体装置的显示模块、电子设备及显示装置进行说明。
<显示模块>
在图43所示的显示模块8000中，在上盖8001与下盖8002之间设置有连接于FPC8003的触摸面板8004、连接于FPC8005的显示面板8006、背光8007、框架8009、印刷电路板8010、电池8011。
例如可以将本发明的一个方式的半导体装置用于显示面板8006。
上盖8001及下盖8002可以根据触摸面板8004及显示面板8006的尺寸可以适当地改变形状和尺寸。
触摸面板8004可以是电阻膜式触摸面板或电容式触摸面板，且可以被形成为与显示面板8006重叠。显示面板8006的对置衬底(密封衬底)可以具有触摸面板的功能。另外，也可以在显示面板8006的各像素内设置光传感器，而形成光学触摸面板。
背光8007包括光源8008。注意，虽然图43示出在背光8007上配置光源8008的结构，但是本发明的一个方式不局限于该结构。例如，可以采用在背光8007的端部设置光源8008并还设置光扩散板的结构。当使用有机EL元件等自发光型发光元件时，或者当采用反射式面板等时，不一定必须设置背光8007。
框架8009保护显示面板8006，并被用作遮断因印刷电路板8010的工作而产生的电磁波的电磁屏蔽。框架8009也可以被用作散热板。
印刷电路板8010设置有电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，可以使用外部的商业电源或使用另行设置的电池8011的电源。当使用商业电源时，可以省略电池8011。
显示模块8000还可以设置有偏振片、相位差板、棱镜片等构件。
<电子设备>
图44A至图44G示出电子设备。这些电子设备可以包括框体9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图44A至图44G所示的电子设备可以具有各种功能，例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；无线通信功能；通过利用无线通信功能来连接到各种计算机网络的功能；通过利用无线通信功能进行各种数据的发送或接收的功能；读出储存在存储介质中的程序或数据并将其显示在显示部上的功能；等。注意，图44A至图44G所示的电子设备的功能不局限于此，而可以具有各种功能。虽然在图44A至图44G中未图示，但是电子设备可以包括多个显示部。电子设备可以包括照相机等并具有如下功能：拍摄静态图像的功能；拍摄动态图像的功能；将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。
下面，详细地说明图44A至图44G所示的电子设备。
图44A是便携式信息终端9100的立体图。便携式信息终端9100的显示部9001具有柔性，因此，可以沿着框体9000的弯曲面组装该显示部9001。另外，显示部9001包括触摸传感器，而可以用手指或触屏笔等触摸屏幕来进行操作。例如，通过触摸显示于显示部9001上的图标，可以启动应用程序。
图44B是便携式信息终端9101的立体图。便携式信息终端9101例如被用作电话机、电子笔记本和信息阅读系统等中的一种或多种。具体而言，可以将该便携式信息终端9101用作智能手机。虽然图44B未图示，但是扬声器9003、连接端子9006、传感器9007等也可以设置在便携式信息终端9101中的与图44A所示的便携式信息终端9100同样的位置上。便携式信息终端9101可以将文字及图像信息显示在其多个面上。例如，可以将三个操作按钮9050(还称为操作图标或只称为图标)显示在显示部9001的一个面上。另外，可以将由虚线矩形表示的信息9051显示在显示部9001的其他的面上。信息9051的例子包括：提示电子邮件的接收、社交网络服务(SNS：social networking services)的信息或电话的通知；电子邮件或SNS等的标题及发送者；日期；时间；电池余量；以及信号接收强度。可以在显示有信息9051的位置上显示操作按钮9050等代替信息9051。
图44C是便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，信息9052、信息9053、信息9054显示于不同的面上。例如，便携式信息终端9102的使用者能够在将便携式信息终端9102放在上衣口袋里的状态下确认其显示(这里是信息9053)。具体而言，将打来电话的人的电话号码或姓名等显示在能够从便携式信息终端9102的上方观看这些信息的位置。由此，使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，能够判断是否接电话。
图44D是手表型便携式信息终端9200的立体图。便携式信息终端9200可以执行移动电话、电子邮件、文章的阅读及编辑、音乐播放、网络通信、电脑游戏等各种应用程序。显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。便携式信息终端9200可以采用被通信标准化的近距离通信。例如，通过利用便携式信息终端9200与可进行无线通信的耳麦之间相互通信，可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以通过连接器直接与其他信息终端进行数据的交换。另外，也可以通过连接端子9006进行充电。此外，充电工作也可以利用无线供电进行，而不通过连接端子9006。
图44E、图44F和图44G是能够折叠的便携式信息终端9201的立体图。图44E示出展开状态下的便携式信息终端9201的立体图。图44F示出展开或折叠的中途状态下的便携式信息终端9201的立体图。图44G示出折叠状态下的便携式信息终端9201的立体图。当便携式信息终端9201处于折叠状态时可携带性好。当便携式信息终端9201处于展开状态时，无缝拼接的大显示区域实现高一览性。便携式信息终端9201的显示部9001由铰链9055所连接的三个框体9000来支撑。通过使用铰链9055在两个框体9000之间弯折便携式信息终端9201，可以从便携式信息终端9201的展开状态可逆性地变为折叠状态。例如，可以以大于或等于1mm且小于或等于150mm的曲率半径使便携式信息终端9201弯曲。
图45A和图45B是包括多个显示面板的显示装置的立体图。图45A是多个显示面板被卷绕时的立体图，图45B是展开多个显示面板时的立体图。
图45A和图45B所示的显示装置9500包括多个显示面板9501、轴部9511、轴承部9512。多个显示面板9501都包括显示区域9502、透光区域9503。
多个显示面板9501的每一个具有柔性。以其一部分互相重叠的方式设置相邻的两个显示面板9501。例如，可以使相邻的两个显示面板9501的透光区域9503彼此重叠。通过使用多个显示面板9501，可以实现屏幕大的显示装置。另外，根据使用情况可以卷绕显示面板9501，所以可以实现通用性高的显示装置。
图45A和图45B示出相邻的显示面板9501的显示区域9502彼此分开的情况，但是不局限于此，例如，也可以通过没有间隙地重叠相邻的显示面板9501的显示区域9502，实现连续的显示区域9502。
通过使用本发明的一个方式的监控电路，可以降低相邻的显示面板9501的亮度不均匀，所以观看者可以将多个显示区域9502看作一个显示区域。
本实施方式所示的电子设备包括用来显示某些数据的显示部。注意，本发明的一个方式的半导体装置也可以应用于不包括显示部的电子设备。另外，虽然在本实施方式中示出了电子设备的显示部具有柔性且可以在所弯曲的显示面上进行显示的结构或能够使电子设备的显示部折叠的结构，但不局限于此，也可以采用不具有柔性且在平面部上进行显示的结构。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合。
实施方式7
在本实施方式中，使用图46对可用于本发明的一个方式的显示模块的制造的沉积装置进行说明。
图46示出可用于本发明的一个方式的显示模块的制造的沉积装置3000。沉积装置3000是成批式(batch-type)ALD装置的例子。
<沉积装置的结构例子>
本实施方式中说明的沉积装置3000包括沉积室3180及与沉积室3180连接的控制部3182(参照图46)。
控制部3182包括供应控制信号的控制单元(未图示)以及被供应控制信号的流量控制器3182a、流量控制器3182b及流量控制器3182c。例如，可以将高速阀用于流量控制器。具体而言，通过使用ALD用阀等可以精密地控制流量。另外，还包括控制流量控制器及管道的温度的加热机构3182h。
流量控制器3182a被供应控制信号、第一原料及惰性气体，并具有根据控制信号供应第一原料或惰性气体的功能。
流量控制器3182b被供应控制信号、第二原料及惰性气体，并具有根据控制信号供应第二原料或惰性气体的功能。
流量控制器3182c被供应控制信号，并具有根据控制信号连接到排气单元3185的功能。
<原料供应部>
另外，原料供应部3181a具有供应第一原料的功能，并与流量控制器3182a连接。
原料供应部3181b具有供应第二原料的功能，并与流量控制器3182b连接。
可以将汽化器或加热单元等用于原料供应部。由此，可以由固体原料或液体原料生成气体原料。
另外，原料供应部的个数不局限于两个，也可以为三个以上。
<原料>
作为第一原料可以使用各种物质。例如，可以将有机金属化合物、金属醇盐等用于第一原料。可以将与第一原料起反应的各种物质用于第二原料。例如，可以将有助于氧化反应的物质、有助于还原反应的物质、有助于付加反应的物质、有助于分解反应的物质或有助于加水分解反应的物质等用于第二原料。
另外，可以使用自由基等。例如，可以使用通过将原料供应给等离子体源而获得的等离子体。具体而言，可以使用氧自由基、氮自由基等。
另外，与第一原料组合使用的第二原料优选为在接近室温的温度下起反应的原料。例如，优选为在高于或等于室温且低于或等于200℃，更优选高于或等于50℃且低于或等于150℃的温度下起反应的原料。
<排气单元>
排气单元3185具有排气功能并与流量控制器3182c连接。另外，可以在排出口3184与流量控制器3182c之间设置捕捉所排出的原料的陷阱。另外，利用去除单元去除排出的气体等。
<控制部>
控制部3182供应控制流量控制器的控制信号或控制加热机构的控制信号等。例如，在第一步骤中，将第一原料供应至加工构件的表面。并且，在第二步骤中，供应与第一原料起反应的第二原料。由此，第一原料与第二原料的反应生成物可沉积于加工构件3010的表面。
另外，沉积于加工构件3010的表面的反应生成物的量可以通过反复进行第一步骤和第二步骤来控制。
另外，供应至加工构件3010的第一原料的量受限于加工构件3010的表面能够吸附的最大量。例如，以第一原料的单分子层形成于加工构件3010的表面上的方式选择条件，通过使形成的第一原料的单分子层与第二原料发生反应，可以形成含有第一原料与第二原料的反应生成物的极为均匀的层。
由此，即使在加工构件3010的表面具有复杂结构的情况下，也可以在其表面上沉积各种材料。例如，可以在加工构件3010上形成厚度大于或等于3nm且小于或等于200nm的膜。
例如，当加工构件3010的表面形成有被称为针孔的小孔等时，通过将材料沉积到针孔内可以填埋针孔。
另外，利用排气单元3185将剩余的第一原料或第二原料从沉积室3180排出。例如，可以边导入氩或氮等惰性气体边进行排气。
<沉积室>
沉积室3180包括供应第一原料、第二原料及惰性气体的导入口3183以及排出第一原料、第二原料及惰性气体的排出口3184。
沉积室3180包括：具有支撑一个或多个加工构件3010的功能的支撑部3186、具有加热一个或多个加工构件3010的功能的加热机构3187、能够打开或关闭一个或多个加工构件3010的搬入及搬出区域的门3188。
例如，可以将电阻加热器或红外线灯等用于加热机构3187。加热机构3187具有例如加热至80℃以上，100℃以上或150℃以上的功能。加热机构3187例如将一个或多个加工构件3010加热为高于或等于室温且低于或等于200℃，优选高于或等于50℃且低于或等于150℃的温度。
另外，沉积室3180也可以具有压力调整器及压力检测器。
<支撑部>
支撑部3186支撑一个或多个加工构件3010。由此，例如可以在每次处理中在一个或多个加工构件3010上形成绝缘膜。
<膜的例子>
对能够利用本实施方式中说明的沉积装置3000形成的膜进行说明。
例如，可以形成含有氧化物、氮化物、氟化物、硫化物、三元化合物、金属或聚合物的膜。
例如，可以使用含有氧化铝、氧化铪、铝硅酸盐、硅酸铪、氧化镧、氧化硅、钛酸锶、氧化钽、氧化钛、氧化锌、氧化铌、氧化锆、氧化锡、氧化钇、氧化铈、氧化钪、氧化铒、氧化钒或氧化铟等材料形成膜。
例如，可以使用含有氮化铝、氮化铪、氮化硅、氮化钽、氮化钛、氮化铌、氮化钼、氮化锆或氮化镓等材料形成膜。
例如，可以使用含有铜、铂、钌、钨、铱、钯、铁、钴或镍等材料形成膜。
例如，可以使用含有硫化锌、硫化锶、硫化钙、硫化铅、氟化钙、氟化锶或氟化锌等材料形成膜。
例如，可以使用含有如下材料形成膜：含有钛及铝的氮化物；含有钛及铝的氧化物；含有铝及锌的氧化物；含有锰及锌的硫化物；含有铈及锶的硫化物；含有铒及铝的氧化物；含有钇及锆的氧化物；等等。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合。
附图标记说明
10：半导体装置，12：像素部，14：像素，16：栅极线驱动电路，18：信号线驱动电路，20：监控电路，22：端子部，32：放大电路，34：晶体管，36：发光元件，38：电阻器，54：驱动晶体管，56：发光元件，60：校正电路，62：电路群，81：选择晶体管，82：电容器，86：选择晶体管，87：晶体管，88：选择晶体管，89：晶体管，90：晶体管，91：晶体管，92：选择晶体管，93：晶体管，94：晶体管，95：选择晶体管，96：晶体管，97：晶体管，98：晶体管，99：晶体管，100：晶体管，100A：晶体管，100B：晶体管，102：衬底，104：导电膜，106：绝缘膜，107：绝缘膜，108：氧化物半导体膜，108a：氧化物半导体膜，108b：氧化物半导体膜，108c：氧化物半导体膜，112a：导电膜，112b：导电膜，114：绝缘膜，116：绝缘膜，118：绝缘膜，120：导电膜，120a：导电膜，120b：导电膜，130：保护膜，131：绝缘膜，132：绝缘膜，133：绝缘膜，140：氧，140a：开口，140b：开口，140c：开口，141a：开口，141b：开口，142a：开口，142b：开口，142c：开口，150：晶体管，160：晶体管，170：晶体管，180：晶体管，180b：氧化物半导体膜，600：晶体管，602：衬底，604：导电膜，604a：导电膜，604b：导电膜，606：绝缘膜，607：绝缘膜，608：氧化物半导体膜，609：氧化物导电膜，612a：导电膜，612b：导电膜，612c：导电膜，612d：导电膜，612e：导电膜，614：绝缘膜，616：绝缘膜，618：绝缘膜，620：导电膜，642a：开口，642b：开口，644a：开口，644b：开口，646a：开口，646b：开口，650：评价用样品，702：衬底，742：绝缘膜，744：绝缘膜，746：分隔壁，748：隔离体，752：导电膜，752a：导电膜，752b：导电膜，754：导电膜，756：EL层，758：导电膜，760：衬底，762：遮光膜，764G：滤色片，764R：滤色片，770：晶体管，772：电容器，773：电阻器，774：发光元件，804：导电膜，804a：导电膜，804b：导电膜，806：绝缘膜，807：绝缘膜，809：氧化物导电膜，812：导电膜，812a：导电膜，812b：导电膜，818：绝缘膜，820：导电膜，2000：触摸面板，2001：触摸面板，2501：显示装置，2502t：晶体管，2503c：电容器，2503t：晶体管，2504：扫描线驱动电路，2505：像素，2509：FPC，2510：衬底，2510a：绝缘层，2510b：柔性衬底，2510c：粘合层，2511：布线，2519：端子，2521：绝缘层，2528：分隔壁，2550：EL元件，2560：密封层，2567：着色层，2568：遮光层，2569：抗反射层，2570：衬底，2570a：绝缘层，2570b：柔性衬底，2570c：粘合层，2580：发光模块，2590：衬底，2591：电极，2592：电极，2593：绝缘层，2594：布线，2595：触摸传感器，2597：粘合层，2598：布线，2599：连接层，2601：脉冲电压输出电路，2602：电流检测电路，2603：电容器，2611：晶体管，2612：晶体管，2613：晶体管，2621：电极，2622：电极，3000：沉积装置，3010：加工构件，3180：沉积室，3181a：原料供应部，3181b：原料供应部，3182：控制部，3182a：流量控制器，3182b：流量控制器，3182c：流量控制器，3182h：加热机构，3183：导入口，3184：排出口，3185：排气单元，3186：支撑部，3187：加热机构，3188：门，5100：颗粒，5120：衬底，5161：区域，5200：颗粒，5201：离子，5203：粒子，5220：衬底，5230：靶材，5240：等离子体，5260：加热机构，8000：显示模块，8001：上盖，8002：下盖，8003：FPC，8004：触摸面板，8005：FPC，8006：显示面板，8007：背光，8008：光源，8009：框架，8010：印刷电路板，8011：电池，9000：框体，9001：显示部，9003：扬声器，9005：操作键，9006：连接端子，9007：传感器，9008：麦克风，9050：操作按钮，9051：信息，9052：信息，9053：信息，9054：信息，9055：铰链，9100：便携式信息终端，9101：便携式信息终端，9102：便携式信息终端，9200：便携式信息终端，9201：便携式信息终端，9500：显示装置，9501：显示面板，9502：显示区域，9503：区域，9511：轴部，9512：轴承部。
本申请基于2014年12月29日由日本专利局受理的日本专利申请第2014-266969号及2014年12月29日由日本专利局受理的日本专利申请第2014-266973号，其全部内容通过引用纳入本文。

Claims (11)

1.一种半导体装置，包括：
像素部；以及
设置在所述像素部的外侧的监控电路，
其中，所述像素部包括第一发光元件，
所述监控电路包括第二发光元件、晶体管、电阻器以及放大电路，
所述第二发光元件的阳极与所述晶体管的源极和漏极中的一个电连接，
所述第二发光元件的阴极与所述电阻器的一个电极及所述放大电路的第一输入端子电连接，
所述电阻器的另一个电极与第一电源线电连接，
所述放大电路的第二输入端子与第二电源线电连接，
所述放大电路的输出端子与所述晶体管的栅极电连接，
所述晶体管的所述源极和所述漏极中的另一个与第三电源线电连接，
所述晶体管包括形成在表面上的氧化物半导体膜，
所述电阻器包括形成在与所述氧化物半导体膜相同的表面上的氧化物导电膜，
并且，利用所述监控电路控制流过所述第一发光元件的电流的量。
2.一种电子装置，包括：
根据权利要求1所述的半导体装置；以及
操作键或电池。
3.一种半导体装置，包括：
像素部；以及
设置在所述像素部的外侧的监控电路，
其中，所述像素部包括选择晶体管、驱动晶体管以及第一发光元件，
所述选择晶体管具有控制信号线和所述驱动晶体管的栅极之间的导通状态的功能，
所述驱动晶体管具有控制流过所述第一发光元件的电流的量的功能，
所述监控电路包括第二发光元件、晶体管、电阻器以及放大电路，
所述第二发光元件的阳极与所述晶体管的源极和漏极中的一个电连接，
所述第二发光元件的阴极与所述电阻器的一个电极及所述放大电路的第一输入端子电连接，
所述电阻器的另一个电极与第一电源线电连接，
所述放大电路的第二输入端子与第二电源线电连接，
所述放大电路的输出端子与所述晶体管的栅极电连接，
所述晶体管的所述源极和所述漏极中的另一个与第三电源线电连接，
所述晶体管包括形成在表面上的氧化物半导体膜，
所述电阻器包括形成在与所述氧化物半导体膜相同的表面上的氧化物导电膜，
并且，利用所述监控电路控制流过所述驱动晶体管及所述第一发光元件的电流的所述量。
4.根据权利要求3所述的半导体装置，其中所述选择晶体管及所述驱动晶体管都包括所述氧化物半导体膜。
5.一种半导体装置，包括：
像素部；以及
设置在所述像素部的外侧的监控电路，
其中，所述像素部包括选择晶体管、驱动晶体管、第一晶体管以及第一发光元件，
所述选择晶体管具有控制信号线和所述驱动晶体管的栅极之间的导通状态的功能，
所述驱动晶体管及所述第一晶体管都具有控制流过所述第一发光元件的电流的量的功能，
所述监控电路包括第二发光元件、第二晶体管、电阻器以及放大电路，
所述第二发光元件的阳极与所述第二晶体管的源极和漏极中的一个电连接，
所述第二发光元件的阴极与所述电阻器的一个电极及所述放大电路的第一输入端子电连接，
所述电阻器的另一个电极与第一电源线电连接，
所述放大电路的第二输入端子与第二电源线电连接，
所述放大电路的输出端子与所述第二晶体管的栅极电连接，
所述第二晶体管的所述源极和所述漏极中的另一个与第三电源线电连接，
所述第二晶体管包括形成在表面上的氧化物半导体膜，
所述电阻器包括形成在与所述氧化物半导体膜相同的表面上的氧化物导电膜，
并且，利用所述监控电路控制流过所述驱动晶体管及所述第一发光元件的所述电流的量。
6.根据权利要求5所述的半导体装置，其中所述选择晶体管、所述驱动晶体管及所述第一晶体管都包括所述氧化物半导体膜。
7.根据权利要求1、3和5中任一项所述的半导体装置，其中所述氧化物半导体膜包含In、Zn及M，并且
其中M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
8.根据权利要求1、3和5中任一项所述的半导体装置，
其中所述氧化物半导体膜具有结晶部，
并且所述结晶部的c轴朝向垂直于所述氧化物半导体膜的顶面的方向。
9.根据权利要求1、3和5中任一项所述的半导体装置，其中所述氧化物导电膜包含In、Zn及M，并且
其中M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
10.一种显示装置，包括：
权利要求1、3和5中任一项所述的半导体装置；以及
滤色片。
11.一种显示模块，包括：
权利要求10所述的显示装置；以及
触摸传感器。
CN201580071439.6A 2014-12-29 2015-12-16 半导体装置以及包括该半导体装置的显示装置 Active CN107111985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010806455.8A CN111933668A (zh) 2014-12-29 2015-12-16 半导体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014266973 2014-12-29
JP2014266969 2014-12-29
JP2014-266969 2014-12-29
JP2014-266973 2014-12-29
PCT/IB2015/059656 WO2016108122A1 (en) 2014-12-29 2015-12-16 Semiconductor device and display device having semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010806455.8A Division CN111933668A (zh) 2014-12-29 2015-12-16 半导体装置

Publications (2)

Publication Number Publication Date
CN107111985A CN107111985A (zh) 2017-08-29
CN107111985B true CN107111985B (zh) 2020-09-18

Family

ID=56165206

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580071439.6A Active CN107111985B (zh) 2014-12-29 2015-12-16 半导体装置以及包括该半导体装置的显示装置
CN202010806455.8A Pending CN111933668A (zh) 2014-12-29 2015-12-16 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010806455.8A Pending CN111933668A (zh) 2014-12-29 2015-12-16 半导体装置

Country Status (6)

Country Link
US (1) US9735282B2 (zh)
JP (2) JP2016126343A (zh)
KR (1) KR20170098839A (zh)
CN (2) CN107111985B (zh)
TW (1) TWI686947B (zh)
WO (1) WO2016108122A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220069118A (ko) * 2014-07-15 2022-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US9812587B2 (en) * 2015-01-26 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6832634B2 (ja) 2015-05-29 2021-02-24 株式会社半導体エネルギー研究所 半導体装置
US10501003B2 (en) 2015-07-17 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, lighting device, and vehicle
US10585506B2 (en) 2015-07-30 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device with high visibility regardless of illuminance of external light
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
US10249249B2 (en) 2016-03-04 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, and electronic device
US10431164B2 (en) 2016-06-16 2019-10-01 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US10192871B2 (en) * 2016-09-23 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI880886B (zh) * 2016-10-07 2025-04-21 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102490188B1 (ko) 2016-11-09 2023-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR102447148B1 (ko) 2017-03-13 2022-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN107863456A (zh) * 2017-10-11 2018-03-30 武汉华星光电半导体显示技术有限公司 Oled显示器及其制作方法
US20190362669A1 (en) * 2018-05-23 2019-11-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel driving circuit, driving method thereof, and display panel
CN112236869B (zh) * 2018-05-31 2025-10-21 株式会社半导体能源研究所 半导体装置
CN111179791B (zh) * 2018-11-12 2021-04-16 惠科股份有限公司 一种显示面板、检测方法及显示装置
KR102905476B1 (ko) 2018-11-22 2025-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전지 팩
CN114999361B (zh) * 2020-01-03 2024-12-06 武汉天马微电子有限公司 显示面板和显示装置
JP7516210B2 (ja) * 2020-10-29 2024-07-16 株式会社ジャパンディスプレイ 半導体装置の製造方法
TWI786924B (zh) * 2021-11-03 2022-12-11 友達光電股份有限公司 畫素陣列基板
US11616505B1 (en) * 2022-02-17 2023-03-28 Qualcomm Incorporated Temperature-compensated low-pass filter
US12101966B2 (en) 2022-04-28 2024-09-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2023179068A (ja) * 2022-06-07 2023-12-19 キヤノン株式会社 半導体装置、表示装置、撮像装置、電子機器および画像形成装置
TWI877078B (zh) * 2023-12-14 2025-03-11 友達光電股份有限公司 顯示裝置
CN118155564A (zh) * 2024-05-09 2024-06-07 国鲸合创(青岛)科技有限公司 基于pid温度控制的主动矩阵驱动有机发光显示电路

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5361017A (en) * 1993-02-01 1994-11-01 Astronics Corporation Instrument panel and EL lamp thereof
US5432428A (en) * 1994-01-03 1995-07-11 Motorola, Inc. Wide band constant current source for use in battery chargers
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3688757B2 (ja) * 1995-06-29 2005-08-31 Ｔｄｋ株式会社 画像表示装置およびその駆動方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6097360A (en) * 1998-03-19 2000-08-01 Holloman; Charles J Analog driver for LED or similar display element
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6081075A (en) * 1999-05-13 2000-06-27 Toko, Inc. DC to AC switching circuit for driving an electroluminescent lamp exhibiting capactive loading characteristics
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3696116B2 (ja) 2000-04-18 2005-09-14 株式会社半導体エネルギー研究所 発光装置
US20010030511A1 (en) 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
US6528951B2 (en) 2000-06-13 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003043994A (ja) * 2001-07-27 2003-02-14 Canon Inc アクティブマトリックス型ディスプレイ
JP3800050B2 (ja) * 2001-08-09 2006-07-19 日本電気株式会社 表示装置の駆動回路
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP3762720B2 (ja) * 2002-06-26 2006-04-05 Ｔｄｋ株式会社 画像表示装置およびその駆動方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100997958B1 (ko) * 2002-10-31 2010-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 발광 장치
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1676257A4 (en) * 2003-09-23 2007-03-14 Ignis Innovation Inc CIRCUIT AND METHOD FOR CONTROLLING AN ARRAY OF LIGHT-EMITTING PIXELS
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005331933A (ja) * 2004-04-20 2005-12-02 Dainippon Printing Co Ltd 有機ｅｌ表示装置
JP4869626B2 (ja) * 2004-05-22 2012-02-08 株式会社半導体エネルギー研究所 表示装置及び電子機器
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
FR2884639A1 (fr) * 2005-04-14 2006-10-20 Thomson Licensing Sa Panneau d'affichage d'images a matrice active, dont les emetteurs sont alimentes par des generateurs de courant pilotables en tension
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
CA2510855A1 (en) * 2005-07-06 2007-01-06 Ignis Innovation Inc. Fast driving method for amoled displays
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
KR100795460B1 (ko) * 2005-11-24 2008-01-16 한국과학기술원 과도 전류 귀환을 이용한 ａｍｏｌｅｄ 구동회로 및 이를적용한 액티브 매트릭스 구동 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
TW200816868A (en) 2006-09-18 2008-04-01 Vast View Technology Inc Light emitting diode (LED) driving system and method
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008134625A (ja) 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008123119A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device provided with the photoelectric conversion device
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8547031B2 (en) * 2008-07-04 2013-10-01 Osram Gesellschaft Mit Beschraenkter Haftung Circuit configuration and method for operating at least one first and one second LED
US8253352B2 (en) * 2008-08-05 2012-08-28 O2Micro, Inc. Circuits and methods for powering light sources
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5587592B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
US9741309B2 (en) * 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
DE102009056319B4 (de) * 2009-12-01 2019-11-21 Universität Stuttgart Regelschaltung
JP5409697B2 (ja) * 2010-06-24 2014-02-05 株式会社ジャパンディスプレイ フラットパネルディスプレイ
US8733659B2 (en) * 2010-08-27 2014-05-27 Symbol Technologies, Inc. Arrangement for and method of regulating laser output power in electro-optical readers
US8487844B2 (en) 2010-09-08 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device including the same
US8816722B2 (en) 2010-09-13 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Current detection circuit
US8773031B2 (en) * 2010-11-22 2014-07-08 Innosys, Inc. Dimmable timer-based LED power supply
WO2013015091A1 (en) 2011-07-22 2013-01-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP5558446B2 (ja) * 2011-09-26 2014-07-23 株式会社東芝 光電変換装置及びその製造方法
JP5915426B2 (ja) * 2012-07-10 2016-05-11 住友電気工業株式会社 光受信器および受光電流モニタ方法
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9485814B2 (en) * 2013-01-04 2016-11-01 Integrated Illumination Systems, Inc. Systems and methods for a hysteresis based driver using a LED as a voltage reference
JP2014164081A (ja) * 2013-02-25 2014-09-08 Rohm Co Ltd 有機ｅｌ装置
US9245935B2 (en) * 2013-04-02 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TWI635613B (zh) 2013-04-03 2018-09-11 半導體能源研究所股份有限公司 半導體裝置

Also Published As

Publication number Publication date
US9735282B2 (en) 2017-08-15
US20160190331A1 (en) 2016-06-30
JP2021073514A (ja) 2021-05-13
KR20170098839A (ko) 2017-08-30
WO2016108122A1 (en) 2016-07-07
CN107111985A (zh) 2017-08-29
TWI686947B (zh) 2020-03-01
TW201635518A (zh) 2016-10-01
CN111933668A (zh) 2020-11-13
JP2016126343A (ja) 2016-07-11

Similar Documents

Publication Publication Date Title
CN107111985B (zh) 半导体装置以及包括该半导体装置的显示装置
CN106211413B (zh) 半导体装置以及包括该半导体装置的显示装置
TWI686874B (zh) 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
JP6727794B2 (ja) 半導体装置
KR102399893B1 (ko) 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
TWI741238B (zh) 顯示裝置及其製造方法
JP6537264B2 (ja) 半導体装置
CN107408579B (zh) 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
KR102669385B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
JP2024040150A (ja) 半導体装置
JP6670094B2 (ja) 半導体装置
TWI657488B (zh) 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
JP2020017735A (ja) 半導体装置の作製方法
TW201533913A (zh) 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置或該顯示模組的電子裝置
JP7434644B2 (ja) 半導体装置の作製方法
TW201622146A (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant