CN107102961A - 加速arm处理器并行工作的方法及系统 - Google Patents
加速arm处理器并行工作的方法及系统 Download PDFInfo
- Publication number
- CN107102961A CN107102961A CN201710282610.9A CN201710282610A CN107102961A CN 107102961 A CN107102961 A CN 107102961A CN 201710282610 A CN201710282610 A CN 201710282610A CN 107102961 A CN107102961 A CN 107102961A
- Authority
- CN
- China
- Prior art keywords
- rapidio
- pcie
- arm processor
- bus
- arm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
Abstract
本发明公开了加速ARM处理器并行工作的方法及系统，属于处理器并行工作领域，要解决的技术问题为ARM处理器通过以太网或PCIE总线互连时工作效率低；其方法为：将每个ARM处理器的PCIE总线转换为RapidIO总线，ARM处理器之间通过RapidIO总线进行数据通信。其结构包括RapidIO交换芯片、多个ARM处理器以及多个PCIE转RapidIO桥，每个ARM处理器对应一个PCIE转RapidIO桥，且每个ARM处理器均通过PCIE总线和与其对应的PCIE转RapidIO桥连接，每个PCIE转RapidIO桥均通过RapidIO总线与RapidIO交换芯片连接。
Description
技术领域
本发明涉及大数据搜索领域，具体地说是加速ARM处理器并行工作的方法及系统。
背景技术
目前ARM处理器发展日新月异，性能越来越强劲，单个ARM处理器可以达到2.0Ghz以上的主频以及10核以上的内核数，由于采用了与X86不同的架构和指令集，由ARM处理器组成的系统便于裁剪，结构简单，且功耗非常低。ARM（英文全称为Advanced RISCMachines，是英国Acorn有限公司设计的低功耗成本的第一款RISC微处理器）处理器所具有的各种数据总线已经于X86的处理器趋于一致，常用的PCIE（英文全称为PeripheralComponent Interconnect Express，中文翻译为高速串行计算机扩展总线标准）、USB（英文全称为Universal Serial Bus，中文翻译为通用串行总线）、VGA（英文全称为VideoGraphics Array，中文翻译为视频图形阵列）、HDMI（英文全称为High DefinitionMultimedia Interface，中文翻译为高清晰度多媒体接口）、SATA（英文全称为SerialAdvanced Technology Attachment，中文翻译为串行高级技术附件）等信号总线都被集成在ARM处理器中，不需要单独桥片的支持。
在高性能服务器以及计算机领域，仍然是X86处理器的天下，多个CPU可以并行工作，分担负载，提高工作效率。目前基于ARM处理器的高性能服务器以及计算机已经初见雏形，但是国内还处于空白期，还需要做很多技术探索。
以太网、PCIE和RapidIO是现在多系统进行数据传输的主要技术，但是以太网由于受到负载和通讯协议的限制，存在网络延迟大、容易丢包等缺点，PCI-E则没有完全摆脱落后的PCI总线的协议限制。
RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、 低引脚数、 基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯，可作为嵌入式设备的背板（Backplane）连接。
RapidIO协议由逻辑层、传输层和物理层构成。逻辑层定义了所有协议和包格式，这是对终端进行初始化和完成传送的很有必要的信息；传输层为数据包从一个终端到另一个终端通道的必要信息；物理层描述了设备之间接口协议，例如包传装置，流量控制，电特性及低级错误管理等。Rapid IO分为并行Rapid IO标准和串行Rapid IO标准，串行RapidIO是指物理层采用串行差分模拟信号传输的RapidIO标准。
如何利用RapidIO实现加速ARM处理器并行工作，是需要解决的技术问题。
发明内容
本发明的技术任务是针对以上不足，提供加速ARM处理器并行工作的方法及系统，来解决ARM处理器通过以太网或PCIE总线互连时工作效率低的问题。
本发明的技术任务是按以下方式实现的：
加速ARM处理器并行工作的方法，将每个ARM处理器的PCIE总线转换为RapidIO总线，ARM处理器之间通过RapidIO总线进行数据通信。
进一步的，包括如下步骤：
S1、在每个ARM处理器上均连接PCIE转RapidIO桥，通过RapidIO桥将ARM处理器的PCIE总线转换为RapidIO总线；
S2、在PCIE转RapidIO桥之间设置RapidIO交换芯片，每个PCIE转RapidIO桥均与RapidIO交换芯片连接，通过PCIE转RapidIO桥和RapidIO交换芯片配合，ARM处理器之间通过RapidIO总线进行数据通信。
加速ARM处理器并行工作的系统，包括RapidIO交换芯片、多个ARM处理器以及多个PCIE转RapidIO桥，每个ARM处理器对应一个PCIE转RapidIO桥，且每个ARM处理器均通过PCIE总线和与其对应的PCIE转RapidIO桥连接，每个PCIE转RapidIO桥均通过RapidIO总线与RapidIO交换芯片连接。
进一步的，每个ARM处理器上均设置有网络接口、USB接口以及显示接口。
本发明的加速ARM处理器并行工作的方法及系统具有以下优点：
1、将每个RAM处理器的PCIE总线转换为RapidIO总线，RAM处理器之间通过RapidIO总线进行数据通信，可以实现多个RAM处理器的并行工作，有效分担负载，提高工作效率；
2、RapidIO总线具有与PCIE总线和以太网相似的功能，并具有其它互连技术无法复制的功能，如：低时延、低抖动的系统事件分发，组合式链路层和网络层流量控制机制，可配置的误码检测和模糊拓扑路由可实现高效的备份、高可靠性和可用性，读/写和进程间通信消息语义的硬件实现，这些功能允许系统架构师创建性能更高、功耗更低并且更容易扩展的系统。
附图说明
下面结合附图对本发明进一步说明。
附图1为实施例1加速ARM处理器并行工作的方法的工作原理框图。
具体实施方式
参照说明书附图和具体实施例对本发明的基于RapidIO的ARM处理器并行工作方法及系统作以下详细地说明。
实施例1：
如附图1所示，本发明的基于RapidIO的ARM处理器并行工作方法，将每个ARM处理器的PCIE总线转换为RapidIO总线，ARM处理器之间通过RapidIO总线进行数据通信。
具体包括如下步骤：
（1）、在每个ARM处理器上均连接PCIE转RapidIO桥，通过PCIE转RapidIO桥将ARM处理器的PCIE总线转换为RapidIO总线；
（2）、在PCIE转RapidIO桥之间设置RapidIO交换芯片，每个PCIE转RapidIO桥均与RapidIO交换芯片连接，通过PCIE转RapidIO桥和RapidIO交换芯片配合，ARM处理器之间通过RapidIO总线进行数据通信。
其中，PCIE转RapidIO桥用于将ARM处理器的PCIE总线转换为RapidIO总线，常用的PCIE转RapidIO桥如IDT公司提供的TSI620和TSI721。
RapidIO交换芯片用于实现RapidIO的互联，研制RapidIO交换芯片的厂商主要有Tundra公司、IDT公司和Redswitch公司等。Redswitch公司的产品及应用都较少，Tundra公司后并入IDT公司。IDT公司提供了多种高性能，低功耗的RapidIO交换芯片，几种应用较多的RapidIO交换芯片如下：
1) CPS-1848
CPS-1848芯片基于RapidIO 2.1规范，共有48路串行通道，可以灵活配置为12×4，18×2，18×1的端口工作方式，端口数最多可以配置为18个，芯片内部交换带宽达到240Gbps，提供无阻塞的全双工交换能力。高性能的SerDes通道可以实现单路1.25、2.5、3.125、5.0或6.25Gbaud的传输速率。
2） CPS-1432
CPS-1432芯片基于RapidIO 2.1规范，共有32路串行通道，可以灵活配置为8×4，14×2，14×1的端口工作方式，端口数最多可以配置为14个，芯片内部交换带宽达到160Gbps，(同上）。
3） CPS-1616
CPS-1616芯片基于RapidIO 2.1规范，共有16路串行通道，可以灵活配置为4×4，8×2，16×1的端口工作方式，端口数最多可以配置为16个，芯片内部交换带宽达到80Gbps，(同上)。
4）Tsi578
Tsi578芯片是Tundra公司推出的RapidIO交换产品，后并入IDT公司，该芯片基于RapidIO 1.3规范，共有16路串行通道，可以灵活配置为8×4或16×1的端口工作方式，(同上）2.5或3.125Gbaud的传输速率。
实施例2：
本发明的加速ARM处理器并行工作的系统，包括RapidIO交换芯片、多个ARM处理器以及多个PCIE转RapidIO桥，每个ARM处理器对应一个PCIE转RapidIO桥，且每个ARM处理器均通过PCIE总线和与其对应的PCIE转RapidIO桥连接，每个PCIE转RapidIO桥均通过RapidIO总线与RapidIO交换芯片连接。
其中，PCIE转RapidIO桥用于将与其对应的ARM处理器的PCIE总线转换为RapidIO总线，每个PCIE转RapidIO桥均与RapidIO交换芯片连接，RapidIO交换芯片用于实现多个PCIE转RapidIO桥的互联，从而在PCIE转RapidIO桥和RapidIO交换芯片的配合下，多个处理器之间可通过RapidIO总线进行数据通信。常用的PCIE转RapidIO桥如IDT公司提供的TSI620和TSI721，常用的RapidIO交换芯片如IDT公司提供的CPS-1848、CPS-1432、CPS-1616和Tsi578，在实际应用中，用于可根据需要选择合适的PCIE转RapidIO桥和RapidIO交换芯片。
每个ARM处理器上均设置有网络接口、USB接口以及显示接口，网络接口通过网络信号总线接收外部网络信号，USB接口通过USB信号总线接收外部USB信号，显示接口通过显示信号总线接收外部显示信号。
本发明的加速ARM处理器并行工作的系统能够实现实施例1中的加速ARM处理器并行工作的方法。
通过上面具体实施方式，所述技术领域的技术人员可容易的实现本发明。但是应当理解，本发明并不限于上述公开的具体实施方式。在公开的实施方式的基础上，所述技术领域的技术人员可任意组合不同的技术特征，从而实现不同的技术方案。
除说明书所述的技术特征外，均为本专业技术人员的已知技术。
Claims (4)
1.加速ARM处理器并行工作的方法，其特征在于将每个ARM处理器的PCIE总线转换为RapidIO总线，ARM处理器之间通过RapidIO总线进行数据通信。
2.根据权利要求1所述的加速ARM处理器并行工作的方法，其特征在于包括如下步骤：
S1、在每个ARM处理器上均连接PCIE转RapidIO桥，通过RapidIO桥将ARM处理器的PCIE总线转换为RapidIO总线；
S2、在PCIE转RapidIO桥之间设置RapidIO交换芯片，每个PCIE转RapidIO桥均与RapidIO交换芯片连接，通过PCIE转RapidIO桥和RapidIO交换芯片配合，ARM处理器之间通过RapidIO总线进行数据通信。
3.加速ARM处理器并行工作的系统，其特征在于包括RapidIO交换芯片、多个ARM处理器以及多个PCIE转RapidIO桥，每个ARM处理器对应一个PCIE转RapidIO桥，且每个ARM处理器均通过PCIE总线和与其对应的PCIE转RapidIO桥连接，每个PCIE转RapidIO桥均通过RapidIO总线与RapidIO交换芯片连接。
4.根据权利要求3所述的加速ARM处理器并行工作的系统，其特征在于每个ARM处理器上均设置有网络接口、USB接口以及显示接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710282610.9A CN107102961A (zh) | 2017-04-26 | 2017-04-26 | 加速arm处理器并行工作的方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710282610.9A CN107102961A (zh) | 2017-04-26 | 2017-04-26 | 加速arm处理器并行工作的方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107102961A true CN107102961A (zh) | 2017-08-29 |
Family
ID=59657324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710282610.9A Pending CN107102961A (zh) | 2017-04-26 | 2017-04-26 | 加速arm处理器并行工作的方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107102961A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109510761A (zh) * | 2018-12-07 | 2019-03-22 | 天津津航计算技术研究所 | 一种基于srio的一对多总线网关装置 |
| CN115344522A (zh) * | 2022-10-14 | 2022-11-15 | 井芯微电子技术(天津)有限公司 | 消息转换通道、消息转换装置、电子设备和交换设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102508516A (zh) * | 2011-10-24 | 2012-06-20 | 苏州新海宜通信科技股份有限公司 | 一种基于MicroTCA标准的AMC板卡结构及其连接方式 |
| CN104579786A (zh) * | 2015-01-20 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种基于融合和2D Torus网络拓扑架构的服务器设计方法 |
| CN105488566A (zh) * | 2015-12-10 | 2016-04-13 | 浙江大学 | 一种基于vpx总线的脑神经信号实时并行处理系统 |
| CN106027424A (zh) * | 2016-05-23 | 2016-10-12 | 上海电控研究所 | 基于RapidIO交换技术的以太网交换装置 |
-
2017
- 2017-04-26 CN CN201710282610.9A patent/CN107102961A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102508516A (zh) * | 2011-10-24 | 2012-06-20 | 苏州新海宜通信科技股份有限公司 | 一种基于MicroTCA标准的AMC板卡结构及其连接方式 |
| CN104579786A (zh) * | 2015-01-20 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种基于融合和2D Torus网络拓扑架构的服务器设计方法 |
| CN105488566A (zh) * | 2015-12-10 | 2016-04-13 | 浙江大学 | 一种基于vpx总线的脑神经信号实时并行处理系统 |
| CN106027424A (zh) * | 2016-05-23 | 2016-10-12 | 上海电控研究所 | 基于RapidIO交换技术的以太网交换装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109510761A (zh) * | 2018-12-07 | 2019-03-22 | 天津津航计算技术研究所 | 一种基于srio的一对多总线网关装置 |
| CN115344522A (zh) * | 2022-10-14 | 2022-11-15 | 井芯微电子技术(天津)有限公司 | 消息转换通道、消息转换装置、电子设备和交换设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105335327B (zh) | 基于Soc的可重构/双冗余VPX3U信号处理载板 | |
| CN1315066C (zh) | 用于校正并行/串行接口中的波动的缓冲网 | |
| CN107632953A (zh) | 一种gpu箱pcie扩展互连拓扑装置 | |
| CN101918931A (zh) | 具有集成高速分组交换串行接口的处理器芯片架构 | |
| EP3575972B1 (en) | Inter-processor communication method for access latency between system-in-package (sip) dies | |
| CN107430574A (zh) | 用于分析系统的io、处理和存储器带宽的优化的方法和装置 | |
| CN109885526B (zh) | 一种基于OpenVPX总线的信息处理平台 | |
| CN107957967B (zh) | 经高速串行链路的配置 | |
| CN103257946A (zh) | 一种紧耦合多控存储系统控制器之间的高速互联方法 | |
| CN101436171B (zh) | 模块化通信控制系统 | |
| CN101281453B (zh) | 存储设备级联方法、存储系统及存储设备 | |
| CN108345555A (zh) | 基于高速串行通信的接口桥接电路及其方法 | |
| CN116401065A (zh) | 一种服务器、异构设备及其数据处理装置 | |
| CN104408014A (zh) | 一种计算系统之间处理单元互连的系统及方法 | |
| US20150269109A1 (en) | Method, apparatus and system for single-ended communication of transaction layer packets | |
| EP4616296A1 (en) | Pcie retimer providing failover to redundant endpoint using inter-die data interface | |
| CN203590251U (zh) | 基于串行RapidIO总线的FlexRay控制系统 | |
| CN107566301A (zh) | 一种实现RapidIO交换机系统总线速度自动配置的方法及装置 | |
| CN105138494A (zh) | 一种多路计算机系统 | |
| CN112148663A (zh) | 一种数据交换芯片及服务器 | |
| CN107102961A (zh) | 加速arm处理器并行工作的方法及系统 | |
| CN113312304B (zh) | 一种互联装置、主板及服务器 | |
| CN116132387A (zh) | 一种低延迟的交换机和交换机系统 | |
| Verma et al. | Pcie bus: A state-of-the-art-review | |
| EP4616297A1 (en) | Root complex switching across inter-die data interface to multiple endpoints |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170829 |
|
| RJ01 | Rejection of invention patent application after publication |