[go: up one dir, main page]

CN107104151A - 一种双栅电极金属氧化物薄膜晶体管及其制备方法 - Google Patents

一种双栅电极金属氧化物薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN107104151A
CN107104151A CN201710326498.4A CN201710326498A CN107104151A CN 107104151 A CN107104151 A CN 107104151A CN 201710326498 A CN201710326498 A CN 201710326498A CN 107104151 A CN107104151 A CN 107104151A
Authority
CN
China
Prior art keywords
metal oxide
film transistor
electrode
insulating barrier
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710326498.4A
Other languages
English (en)
Inventor
王大鹏
赵文静
刘生忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi Normal University
Original Assignee
Shaanxi Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaanxi Normal University filed Critical Shaanxi Normal University
Priority to CN201710326498.4A priority Critical patent/CN107104151A/zh
Publication of CN107104151A publication Critical patent/CN107104151A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种双栅电极金属氧化物薄膜晶体管及其制备方法，包括衬底、依次层叠设置在衬底上的低栅电极、底栅绝缘层、金属氧化物半导体层、含离子注入元素的顶栅绝缘层，以及设置在顶栅绝缘层上的源极、漏极和顶栅电极，且源极和漏极分别与金属氧化物半导体层连接，所述离子注入元素为氟元素、氮元素和氢元素中的至少一种。本发明工艺简单、均匀性好、重复性好且稳定性高。

Description

一种双栅电极金属氧化物薄膜晶体管及其制备方法
技术领域
本发明涉及显示领域，具体涉及一种双栅电极金属氧化物薄膜晶体管及其制备方法。
背景技术
薄膜晶体管作为有源矩阵驱动平板显示技术的核心器件，广泛应用在显示领域中。目前，在平板显示技术中，硅基薄膜晶体管(TFT)是较成熟的产业化技术，主要包括非晶硅和多晶硅TFT。随着平板显示技术朝着大面积、高分辨率、柔性可卷曲型方向发展以及诸多新型平板显示技术的出现，对TFT的性能提出了更高的要求。近年来，以非晶金属氧化物半导体为有源层的TFT以其优异的表现成为研究焦点。金属氧化物TFT(MOTFT)具有宽禁带、高均匀性、高稳定性、高场效应迁移率等优点，其生产技术兼容现有的硅基平板显示技术，成为取代硅基TFT应用到下一代显示技术的发展趋势。
有源层作为TFT的核心部件对TFT的性能有至关重要的影响。直到2003年，Hosono等通过外延生长法沉积多元化合物铟镓锌氧单晶半导体层制备MOTFT，结果表明TFT的场效应迁移率高达80cm2/Vs，开关比为106等。尽管这种高性能MOTFT需要1400℃高温退火，但是这项研究体现了实现高性能MOTFT的可行性。2004年，Hosono等首次报道了室温下在柔性基板上以非晶IGZO为有源层制备MOTFT，并从多组分氧化物对于结构紊乱的低敏感度出发，分析了非晶态金属氧化物半导体材料的迁移率。在近十年中，非晶金属氧化物半导体成为薄膜晶体管有源层的研究热点，例如氧化锌，氧化铟锡，氧化铟锡锌，氧化铟和氧化镓锌等。而且与传统的硅基材料相比，宽禁带非晶金属氧化物半导体材料具有较低缺陷态密度。这使得金属氧化物薄膜晶体管在场效应迁移率、光透过率、均一性等方面优点明显，同时具有理想的工作特性曲线，包括低阈值电压、低关态电流、陡亚阈值摆幅、可忽略的电滞现象等。
在MOTFT中，不仅有源层对TFT性能起着决定性作用，栅绝缘层也对TFT性能有着重要的影响。栅绝缘层和有源层界面以及栅绝缘层中的缺陷对载流子迁移率、漏电流、光照稳定性都会产生影响。目前在平板显示技术中应用最广泛的栅绝缘层材料是传统的二氧化硅。随着平板显示技术向高分辨率、薄型化方向不断发展，作为栅绝缘层的二氧化硅厚度已接近材料的物理极限。随着二氧化硅厚度的减小，使得TFT的稳定性下降、漏电流增大、针孔现象严重等问题，制约着TFT性能的提高。
MOTFT在实际工作环境中的稳定性，是决定其是否能应用于FPDs并实现产业化发展的关键问题。由于在开关/驱动液晶显示器和有机电致发光显示器时，TFT经常工作在负栅极偏压并暴露于背光或自然光下，同时MOTFT受到基板的热效应作用，尤其在负偏压照光应力(NBIS)和正偏压温度应力条件下，会引起阈值电压漂移。迄今为止，已报道阈值漂移归因于电荷束缚于栅绝缘层、有源层与绝缘层界面、有源层、刻蚀阻挡层与有源层界面、产生的深受主类型缺陷等几个方面。有源层前后界面电荷陷阱密度可通过等离子体处理来降低，而更为重要的是，金属氧化物半导体禁带中缺陷类型及其态密度分布，这是造成MOTFT稳定性劣化的关键因素。
纵观各面板商和科研机构的研究工作，为从根本上解决MOTFT稳定性问题，研究者们主要致力于以下两个方面：一方面是通过氧化作用降低氧化物半导体中氧空位(Vo)缺陷态密度，主要方法是在富氧氛围下对MOTFT退火处理，例如氧气退火处理，氧气或N2O等离子体处理等。Kamiya等报道称，300℃以内氧气氛围下对非晶IGZO退火处理并不能提供足够的氧化能来抑制缺陷态密度，而含水分子氧气退火比干燥氧气退火更有效，因为水分子可提供很强的氧化能力来抑制缺陷，能有效消除较弱的锌氧键，形成稳定的低缺陷态密度IGZO。另一方面是使氧化物半导体中存在的缺陷失活，例如引入新元素与半导体中缺陷形成稳定的化学键，如氢气退火处理，氢气等离子体处理，氟离子注入，含氟气体等离子体处理等。Wu等研究发现通过优化热处理温度，氢会提高TFT的热稳定性。Ye等利用离子注入方法实现氟注入ZnO，结果表明当注入氟浓度为1020/cm2时，能有效地提高ZnO场效应迁移率，这归因于氟可以钝化载流子陷阱，然而，当注入氟浓度超过1020/cm2时，会导致MOTFT阈值电压漂移，这是因为氟离子和氧离子的电价性差异，当氟离子替换氧离子时，会产生一个电子，贡献更高的载流子浓度。Qian等利用CHF3/O2等离子体处理IGZO薄膜，结果表明等离子体处理能有效抑制有源层与栅绝缘层界面中类施主缺陷态密度，使IGZO TFT的工作特性得到明显改善。Ohta等利用PECVD方法制备掺氟氮化硅，结果表明通过优化沉积条件，氟能在Si基板表面替换硅氢键中的氢形成高键能硅氟键。然而，目前氟浓度与金属氧化物半导体材料的缺陷位置和态密度以及MOTFT界面电荷陷阱密度的内在联系仍不清楚，氟对MOTFT稳定性改善机制仍需进一步阐明。此外，现有引入氟的方法在实施过程中所需的实验条件比较苛刻，通常需要高温高压、非常昂贵的仪器设备或者工艺复杂，且均匀性差、可重复性差。因此，实现工艺简单、低成本、大面积且高性能MOTFT的可控制备是当前面临的重大挑战。
发明内容
本发明的目的在于提供一种双栅电极金属氧化物薄膜晶体管及其制备方法，以克服上述现有技术存在的缺陷，本发明工艺简单、均匀性好、重复性好且稳定性高。
为达到上述目的，本发明采用如下技术方案：
一种双栅电极金属氧化物薄膜晶体管，包括衬底、依次层叠设置在衬底上的低栅电极、底栅绝缘层、金属氧化物半导体层、含离子注入元素的顶栅绝缘层，以及设置在顶栅绝缘层上的源极、漏极和顶栅电极，且源极和漏极分别与金属氧化物半导体层连接，所述离子注入元素为氟元素、氮元素和氢元素中的至少一种。
进一步地，所述金属氧化物半导体层包括源极接触区和漏极接触区；所述顶栅绝缘层在对应源极接触区和漏极接触区的位置分别设有贯穿的接触孔，所述源极和漏极分别经过各自接触孔与源极接触区和漏极接触区连接。
进一步地，所述双栅电极金属氧化物薄膜晶体管的场效应迁移率为12-15cm2V-1s-1，开启电压小于0.5V，亚阈值摆幅小于0.2，在-20V负偏压应力104s条件下阈值电压漂移小于0.1V，在-20V负偏压460nm的光照应力104s条件下阈值电压漂移小于0.2V。
一种双栅电极金属氧化物薄膜晶体管的制备方法，包括以下步骤：
步骤一：在衬底上依次形成底栅电极、底栅绝缘层、金属氧化物半导体层以及顶栅绝缘层；
步骤二：制备顶栅绝缘层之后，在不破坏真空和不受外界气氛影响的条件下，随即利用等离子体增强化学气相沉积法通过等离子体轰击，在化学气相沉积工艺中原位向顶栅绝缘层进行含氟元素、氮元素或氢元素气体离子注入；
步骤三：对顶栅绝缘层刻蚀出接触孔，使得金属半导体氧化物两端各有一个曝露的表面；然后沉积源极和漏极，在制备源极和漏极的同时，通过同一次光刻过程，直接制备顶栅电极，所述源极和漏极分别经过顶栅绝缘层上的接触孔与金属半导体氧化物连接；
步骤四：通过退火热处理，使顶栅绝缘层中的氟元素、氮元素或氢元素均匀地向金属氧化物半导体层与顶栅绝缘层的界面、金属氧化物半导体层以及金属氧化物半导体层与刻蚀阻挡层的界面扩散。
进一步地，金属氧化物半导体层通过磁控溅射法、旋涂法和非真空化学沉积方法中的任意一种方式制备而成。
进一步地，金属氧化物半导体层的厚度控制在10-100nm。
进一步地，顶栅绝缘层厚度控制在50-150nm。
进一步地，步骤二中利用等离子体增强化学气相沉积法工艺进行离子轰击的气体氛围包括四氟化硅、四氟化碳、三氟化氮、硅烷、氢气、氮气中的至少一种。
进一步地，步骤四中退火热处理具体为采用快速退火方式进行热处理，退火温度为250-350℃，退火时间为60-180分钟。
与现有技术相比，本发明具有以下有益的技术效果：
本发明的双栅电极金属氧化物薄膜晶体管，利用等离子体增强化学气相沉积法在低温制备顶栅绝缘层之后，随即通过调控等离子体增强化学气相沉积法前驱体气氛对顶栅绝缘层进行离子注入以提高薄膜晶体管的结构、光学、电学、热学稳定性；其结构和作用原理如下所述。(1)双栅电极薄膜晶体管在负偏压应力和负偏压照光应力条件下，能避免由于有源层背沟道捕获电子所引起的阈值电压漂移现象，提高晶体管光照稳定性；(2)通过调节等离子体增强化学气相沉积法沉积过程中前驱体气氛，实现某种元素对顶栅绝缘层离子注入，上述注入元素可以置换栅绝缘层中硅氢键形成稳定硅-元素键，降低绝缘层的缺陷态密度，提高绝缘层的介电常数和击穿电压等电学特性；(3)通过优化热处理温度和时间，调控引入元素扩散深度和数量，降低有源层和前后栅绝缘层界面电荷陷阱密度；(4)上述元素通过扩散与有源层中的金属形成强金属-元素离子键，由于其键能高于金属氧离子键键能，可以提高有源层的结构和热学稳定性；同时上述元素能填充有源层中氧空位位置，降低有源层缺陷态密度，从而提高薄膜晶体管的工作特性与结构、电学、光学和热学稳定性。
本发明制备双栅电极金属氧化物薄膜晶体管的方法，在利用等离子体增强化学气相沉积法制备顶栅绝缘层之后，在不破坏真空和不受外界气氛影响的条件下，随后利用等离子体增强化学气相沉积法在低温下通过等离子体轰击，原位向顶栅绝缘层进行含氟、氮或氢元素气体离子注入。在对薄膜晶体管热处理改善金属氧化物半导体层质量的同时，通过热扩散效应有效提高顶栅绝缘层的结构和电学稳定性。通过调控热处理温度和时间等条件，又可以实现某种元素在薄膜晶体管有源层与前后栅绝缘层界面之间和有源层中的均匀扩散，从而提高薄膜晶体管的结构、电学、光学和热学稳定性。此外，在制备源漏电极的同时，通过同一次光刻过程，直接制备顶栅电极，与传统制备工艺相比，减少光刻次数，能有效降低制备成本。此发明方法实现的双栅电极金属氧化物薄膜晶体管具有工艺简单、均匀性好、大面积、重复性好、稳定性高的特点，这种方法兼容现有的平板显示工艺技术，适用于工业化生产，提高生产效率。
附图说明
图1为本发明的双栅电极结构金属氧化物薄膜晶体管的结构示意图。
图中：1为衬底，2为底栅电极，3为底栅绝缘层，4为金属氧化物半导体层，40为源极接触区，41为漏极接触区，5为顶栅绝缘层，6为源极，7为漏极，8为顶栅电极。
具体实施方式
下面对本发明做进一步详细描述：
一种双栅电极金属氧化物薄膜晶体管，包括衬底1、依次层叠设置在衬底1上的低栅电极2、底栅绝缘层3、金属氧化物半导体层4、含离子注入元素的顶栅绝缘层5，以及设置在顶栅绝缘层5上的源极6、漏极7和顶栅电极8，且源极6和漏极7分别与金属氧化物半导体层4连接，金属氧化物半导体层包括源极接触区40和漏极接触区41；所述顶栅绝缘层5在对应源极接触区40和漏极接触区41的位置分别设有贯穿的接触孔，所述源极6和漏极7分别经过各自接触孔与源极接触区40和漏极接触区41连接，所述离子注入元素为氟元素、氮元素和氢元素中的至少一种。
双栅电极金属氧化物薄膜晶体管的场效应迁移率为12-15cm2V-1s-1，开启电压小于0.5V，亚阈值摆幅小于0.2，在-20V负偏压应力104s条件下阈值电压漂移小于0.1V，在-20V负偏压460nm的光照应力104s条件下阈值电压漂移小于0.2V。
一种双栅电极金属氧化物薄膜晶体管的制备方法，包括以下步骤：
步骤一：在衬底1上依次形成底栅电极2、底栅绝缘层3、金属氧化物半导体层4以及顶栅绝缘层5，其中，金属氧化物半导体层4通过磁控溅射法、旋涂法和非真空化学沉积方法中的任意一种方式制备而成，且金属氧化物半导体层4的厚度控制在10-100nm，顶栅绝缘层5厚度控制在50-150nm；
步骤二：制备顶栅绝缘层5之后，在不破坏真空和不受外界气氛影响的条件下，随即利用等离子体增强化学气相沉积法在通过等离子体轰击，其气体氛围包括四氟化硅、四氟化碳、三氟化氮、硅烷、氢气、氮气中的至少一种，在化学气相沉积工艺中原位向顶栅绝缘层5进行含氟元素、氮元素或氢元素气体离子注入；
步骤三：对顶栅绝缘层5刻蚀出接触孔，使得金属半导体氧化物4两端各有一个曝露的表面；然后沉积源极6和漏极7，在制备源极6和漏极7的同时，通过同一次光刻过程，直接制备顶栅电极8，所述源极6和漏极7分别经过顶栅绝缘层5上的接触孔与金属半导体氧化物4连接；
步骤四：通过退火热处理，退火温度为250-350℃，退火时间为60-180分钟，使顶栅绝缘层5中的氟元素、氮元素或氢元素均匀地向金属氧化物半导体层4与顶栅绝缘层5的界面、金属氧化物半导体层4以及金属氧化物半导体层4与刻蚀阻挡层5的界面扩散。
下面结合实施例对本发明做进一步详细描述：
实施例1
一种双栅电极金属氧化物薄膜晶体管制备方法，包括如下步骤：
1)金属氧化物半导体薄膜的制备：基于图1结构在衬底1上制备底栅电极2、底栅绝缘层3之后，利用磁控溅射方法制备金属氧化物半导体层4时，以靶材为氧化铟镓锌为例，沉积气体氛围是氩气和氧气，其比例为29.4:0.6sccm，沉积温度为150℃，沉积功率为180W，沉积压强为1Pa，沉积厚度为45nm。
2)顶栅绝缘层5的制备：在步骤1)之后，采用等离子增强化学气相沉积法制备氧化硅，沉积气体氛围是硅烷、一氧化二氮、氮气，其流量分别为2、100、120sccm，沉积压强为110Pa，沉积功率为50W，沉积温度为170℃，沉积厚度为150nm。
3)在步骤2)之后，随即利用等离子体增强化学气相沉积法对顶栅绝缘层5进行等离子体轰击注入，轰击气氛为四氟化硅，流量为2sccm，沉积压强为110Pa，沉积功率为50W，沉积温度为170℃。
4)在步骤3)之后，通过光刻技术在顶栅绝缘层中实现接触孔，之后利用同一次光刻技术同时制备源极6、漏极7、顶栅电极8。
5)利用快速退火方式对薄膜晶体管进行热处理，退火温度为350℃，退火时间为180分钟，退火氛围为氮气。
所得到的氟掺杂双栅电极氧化物薄膜晶体管的场效应迁移率为15cm2V-1s-1，开启电压为0.4V，亚阈值摆幅小于0.2，在-20V负偏压应力104s条件下阈值电压漂移小于0.1V，在-20V负偏压光照(460nm)应力104s条件下阈值电压漂移小于0.2V。
实施例2
1)金属氧化物半导体薄膜的制备：基于图1结构在衬底1上制备底栅电极2、底栅绝缘层3之后，利用非真空化学气相沉积法制备金属氧化物半导体层4时，以氧化铟锌为例，前驱液为氟化锌、醋酸铟，溶剂为水和甲醇，分别为10和90mL，室温下搅拌3小时，之后用0.2μm滤网过滤。沉积条件如下，沉积气体为空气，沉积温度为350℃，沉积厚度为50nm。
2)顶栅绝缘层5的制备：在步骤1)之后，采用等离子增强化学气相沉积法制备氧化硅，沉积气体氛围是硅烷、一氧化二氮、氮气，其流量分别为2、100、120sccm，沉积压强为110Pa，沉积功率为50W，沉积温度为170℃，沉积厚度为50nm。
3)在步骤2)之后，随即利用等离子体增强化学气相沉积法对顶栅绝缘层5进行等离子体轰击注入，轰击气氛为四氟化硅，流量为2sccm，沉积压强为110Pa，沉积功率为50W，沉积温度为170℃。
4)在步骤3)之后，通过光刻技术在顶栅绝缘层中实现接触孔，之后利用同一次光刻技术同时制备源极6、漏极7、顶栅电极8。
5)利用快速退火方式对薄膜晶体管进行热处理，退火温度为300℃，退火时间为60分钟，退火氛围为氮气。
所得到的氟掺杂双栅电极氧化物薄膜晶体管的场效应迁移率为12cm2V-1s-1，开启电压为0.4V，亚阈值摆幅小于0.2，在-20V负偏压应力104s条件下阈值电压漂移小于0.1V，在-20V负偏压光照(460nm)应力104s条件下阈值电压漂移小于0.2V。
实施例3
一种双栅电极金属氧化物薄膜晶体管制备方法，包括如下步骤：
1)金属氧化物半导体薄膜的制备：基于图1结构在衬底1上制备底栅电极2、底栅绝缘层3之后，利用旋涂法制备金属氧化物半导体层4时，以氧化铟锌为例，前驱液为0.1M醋酸锌、0.1M硝酸铟，溶剂为水，室温下搅拌3小时，之后用0.2μm滤网过滤。之后在4000rpm条件下旋涂30s，之后在空气氛围下250℃热处理1小时，沉积厚度为100nm。
2)顶栅绝缘层5的制备：在步骤1)之后，采用等离子增强化学气相沉积法制备氧化硅，沉积气体氛围是硅烷、一氧化二氮、氮气，其流量分别为2、100、120sccm，沉积压强为110Pa，沉积功率为50W，沉积温度为170℃，沉积厚度为100nm。
3)在步骤2)之后，随即利用等离子体增强化学气相沉积法对顶栅绝缘层5进行等离子体轰击注入，轰击气氛为硅烷，流量为2sccm，沉积压强为110Pa，沉积功率为50W，沉积温度为170℃。
4)在步骤3)之后，通过光刻技术在顶栅绝缘层中实现接触孔，之后利用同一次光刻技术同时制备源极6、漏极7、顶栅电极8。
5)利用快速退火方式对薄膜晶体管进行热处理，退火温度为250℃，退火时间为120分钟，退火氛围为氮气。
所得到的双栅电极氧化物薄膜晶体管的场效应迁移率为12cm2V-1s-1，开启电压为0.4V，亚阈值摆幅小于0.2，在-20V负偏压应力104s条件下阈值电压漂移小于0.1V，在-20V负偏压光照(460nm)应力104s条件下阈值电压漂移小于0.2V。
实施例4
一种双栅电极金属氧化物薄膜晶体管制备方法，包括如下步骤：
1)金属氧化物半导体薄膜的制备：参照图1结构薄膜晶体管结构在衬底1上制备底栅电极2、底栅绝缘层3，利用磁控溅射方法制备金属氧化物半导体层4时，以靶材为氧化铟锡锌为例，其原子个数比为1:1:1，沉积气体氛围是氩气、氧气，其流量分别为15和15sccm，沉积温度为150℃，沉积功率为150W，沉积压强为1Pa，沉积厚度为10nm。
2)顶栅绝缘层5的制备：在步骤1)之后，采用等离子增强化学气相沉积法制备氧化硅，沉积气体氛围是硅烷、一氧化二氮、氮气，其流量分别为2、100、120sccm，沉积压强为110Pa，沉积功率为50W，沉积温度为170℃，沉积厚度为50nm。
3)在步骤2)之后，随即利用等离子体增强化学气相沉积法对顶栅绝缘层5进行等离子体轰击注入，轰击气氛为氮气，流量为100sccm，沉积压强为110Pa，沉积功率为50W，沉积温度为170℃。
4)在步骤3)之后，通过光刻技术在顶栅绝缘层中实现接触孔，之后利用同一次光刻技术同时制备源极6、漏极7、顶栅电极8。
5)利用快速退火方式对薄膜晶体管进行热处理，退火温度为350℃，退火时间为180分钟，退火氛围为氮气。
所得到的双栅电极氧化物薄膜晶体管的场效应迁移率为15cm2V-1s-1，开启电压为0.4V，亚阈值摆幅小于0.2，在-20V负偏压应力104s条件下阈值电压漂移小于0.1V，在-20V负偏压光照(460nm)应力104s条件下阈值电压漂移小于0.2V。
本发明实现的具有高稳定性双栅电极金属氧化物薄膜晶体管器件，可应用于主动矩阵有机发光二极管显示器和液晶显示器以及柔性、便携式电子产品领域。需要说明的是，本发明实例中涉及的实验参数、工作环境、测试条件、器件尺寸、配比比例等并不限制金属氧化物薄膜晶体管器件的制备工艺，在实际生产过程中，可根据具体情况做出相应的调整。以上实例仅用以说明本发明的技术方案而非对本发明保护范围的限制，尽管实例中对本发明做出了详细说明，本领域的科研技术工作者应当理解，可对本发明列出的实验方案进行修改或替换，而不脱离本发明技术方案的实质和范围。

Claims (9)

1.一种双栅电极金属氧化物薄膜晶体管，其特征在于，包括衬底(1)、依次层叠设置在衬底(1)上的低栅电极(2)、底栅绝缘层(3)、金属氧化物半导体层(4)、含离子注入元素的顶栅绝缘层(5)，以及设置在顶栅绝缘层(5)上的源极(6)、漏极(7)和顶栅电极(8)，且源极(6)和漏极(7)分别与金属氧化物半导体层(4)连接，所述离子注入元素为氟元素、氮元素和氢元素中的至少一种。
2.根据权利要求1所述的一种双栅电极金属氧化物薄膜晶体管，其特征在于，所述金属氧化物半导体层包括源极接触区(40)和漏极接触区(41)；所述顶栅绝缘层(5)在对应源极接触区(40)和漏极接触区(41)的位置分别设有贯穿的接触孔，所述源极(6)和漏极(7)分别经过各自接触孔与源极接触区(40)和漏极接触区(41)连接。
3.根据权利要求1所述的一种双栅电极金属氧化物薄膜晶体管，其特征在于，所述双栅电极金属氧化物薄膜晶体管的场效应迁移率为12-15cm2V-1s-1，开启电压小于0.5V，亚阈值摆幅小于0.2，在-20V负偏压应力104s条件下阈值电压漂移小于0.1V，在-20V负偏压460nm的光照应力104s条件下阈值电压漂移小于0.2V。
4.一种双栅电极金属氧化物薄膜晶体管的制备方法，其特征在于，包括以下步骤：
步骤一：在衬底(1)上依次形成底栅电极(2)、底栅绝缘层(3)、金属氧化物半导体层(4)以及顶栅绝缘层(5)；
步骤二：制备顶栅绝缘层(5)之后，在不破坏真空和不受外界气氛影响的条件下，随即利用等离子体增强化学气相沉积法通过等离子体轰击，在化学气相沉积工艺中原位向顶栅绝缘层(5)进行含氟元素、氮元素或氢元素气体离子注入；
步骤三：对顶栅绝缘层(5)刻蚀出接触孔，使得金属半导体氧化物(4)两端各有一个曝露的表面；然后沉积源极(6)和漏极(7)，在制备源极(6)和漏极(7)的同时，通过同一次光刻过程，直接制备顶栅电极(8)，所述源极(6)和漏极(7)分别经过顶栅绝缘层(5)上的接触孔与金属半导体氧化物(4)连接；
步骤四：通过退火热处理，使顶栅绝缘层(5)中的氟元素、氮元素或氢元素均匀地向金属氧化物半导体层(4)与顶栅绝缘层(5)的界面、金属氧化物半导体层(4)以及金属氧化物半导体层(4)与刻蚀阻挡层(5)的界面扩散。
5.根据权利要求4所述的一种双栅电极金属氧化物薄膜晶体管的制备方法，其特征在于，金属氧化物半导体层(4)通过磁控溅射法、旋涂法和非真空化学沉积方法中的任意一种方式制备而成。
6.根据权利要求4所述的一种双栅电极金属氧化物薄膜晶体管的制备方法，其特征在于，金属氧化物半导体层(4)的厚度控制在10-100nm。
7.根据权利要求4所述的一种双栅电极金属氧化物薄膜晶体管的制备方法，其特征在于，顶栅绝缘层(5)厚度控制在50-150nm。
8.根据权利要求4所述的一种双栅电极金属氧化物薄膜晶体管的制备方法，其特征在于，步骤二中利用等离子体增强化学气相沉积法工艺进行离子轰击的气体氛围包括四氟化硅、四氟化碳、三氟化氮、硅烷、氢气、氮气中的至少一种。
9.根据权利要求4所述的一种双栅电极金属氧化物薄膜晶体管的制备方法，其特征在于，步骤四中退火热处理具体为采用快速退火方式进行热处理，退火温度为250-350℃，退火时间为60-180分钟。
CN201710326498.4A 2017-05-10 2017-05-10 一种双栅电极金属氧化物薄膜晶体管及其制备方法 Pending CN107104151A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710326498.4A CN107104151A (zh) 2017-05-10 2017-05-10 一种双栅电极金属氧化物薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710326498.4A CN107104151A (zh) 2017-05-10 2017-05-10 一种双栅电极金属氧化物薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN107104151A true CN107104151A (zh) 2017-08-29

Family

ID=59670157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710326498.4A Pending CN107104151A (zh) 2017-05-10 2017-05-10 一种双栅电极金属氧化物薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN107104151A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281488A (zh) * 2018-01-03 2018-07-13 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置
CN111710725A (zh) * 2020-06-10 2020-09-25 深圳市华星光电半导体显示技术有限公司 双栅电极金属氧化物薄膜晶体管及其制备方法
CN112117054A (zh) * 2020-08-28 2020-12-22 中国航发北京航空材料研究院 一种耐湿热的低温强化透明导电复合膜的制备方法
US20220403516A1 (en) * 2021-06-21 2022-12-22 Asm Ip Holding B.V. Reactor system and method for forming a layer comprising indium gallium zinc oxide

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082180A (zh) * 2009-12-01 2011-06-01 索尼公司 薄膜晶体管、显示装置以及电子装置
US20170053950A1 (en) * 2014-02-07 2017-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106531782A (zh) * 2016-11-21 2017-03-22 陕西师范大学 一种金属氧化物薄膜晶体管及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082180A (zh) * 2009-12-01 2011-06-01 索尼公司 薄膜晶体管、显示装置以及电子装置
US20170053950A1 (en) * 2014-02-07 2017-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106531782A (zh) * 2016-11-21 2017-03-22 陕西师范大学 一种金属氧化物薄膜晶体管及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281488A (zh) * 2018-01-03 2018-07-13 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置
CN108281488B (zh) * 2018-01-03 2021-07-27 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置
CN111710725A (zh) * 2020-06-10 2020-09-25 深圳市华星光电半导体显示技术有限公司 双栅电极金属氧化物薄膜晶体管及其制备方法
CN112117054A (zh) * 2020-08-28 2020-12-22 中国航发北京航空材料研究院 一种耐湿热的低温强化透明导电复合膜的制备方法
CN112117054B (zh) * 2020-08-28 2022-03-15 中国航发北京航空材料研究院 一种耐湿热的低温强化透明导电复合膜的制备方法
US20220403516A1 (en) * 2021-06-21 2022-12-22 Asm Ip Holding B.V. Reactor system and method for forming a layer comprising indium gallium zinc oxide

Similar Documents

Publication Publication Date Title
CN101803028B (zh) 利用薄膜半导体材料的薄膜晶体管
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN106531782A (zh) 一种金属氧化物薄膜晶体管及其制备方法
JP2014225624A (ja) 薄膜トランジスタおよび表示装置
CN102522429A (zh) 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
CN107104151A (zh) 一种双栅电极金属氧化物薄膜晶体管及其制备方法
CN106971944A (zh) 金属氧化物薄膜晶体管的制备方法及其结构
CN105576017A (zh) 一种基于氧化锌薄膜的薄膜晶体管
Li et al. Effect of oxygen partial pressure on the performance of homojunction amorphous In-Ga-Zn-O thin-film transistors
CN104752516A (zh) 氧化物半导体薄膜晶体管及其制造方法
CN107221563A (zh) 一种底栅自对准结构金属氧化物薄膜晶体管及其制备方法
CN113241327A (zh) 抗紫外复合钝化层、金属氧化物薄膜晶体管和阵列基板
Le et al. Indium–tin–oxide thin-film transistors with in situ anodized Ta 2 O 5 passivation layer
CN106298547A (zh) 一种新型非晶氧化物薄膜晶体管的高效退火方法
CN102254950B (zh) 一种氧化亚铜薄膜晶体管及其制备方法
CN102290443B (zh) 一种非晶薄膜晶体管及其制备方法
CN110310894B (zh) 一种在低温环境中制备铟铝锌氧化物薄膜晶体管的方法
CN106856173A (zh) 有源层的制作方法、氧化物薄膜晶体管及其制作方法
Xiao et al. Back-channel-etched thin-film transistors with tunable acid-resistant Zr-doped indium oxide active layer
CN1564324A (zh) 一种ZnO基透明薄膜晶体管及其制备方法
CN107768255A (zh) 低温薄膜晶体管的制备方法
CN104157701B (zh) 氧化物半导体tft基板的制作方法及结构
CN108231905A (zh) 一种激光处理非晶氧化物薄膜晶体管的制备方法
CN109888019B (zh) 一种基于准调制掺杂效应的异质结构氧化物薄膜晶体管
CN105355663A (zh) 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170829

RJ01 Rejection of invention patent application after publication