CN107026630A - 层叠型滤波器 - Google Patents

Abstract

本发明涉及的层叠型滤波器的特征在于：具备：素体，通过层叠多层绝缘体层而形成并且具有互相相对的安装面以及相对面、以及连结安装面和相对面的4个侧面；输入端子电极以及输出端子电极，其配置于素体的安装面；在素体内设置有：第1LC并联谐振部、第2LC并联谐振部、匹配线圈；第1线圈以及第2线圈各自分别以第1方向为轴心而被构成为圈状并且在第1方向上隔着规定间隔而配置，其中，第1方向是一对侧面相对的方向；第1电容器在第2方向上配置于第1线圈与安装面之间，其中，第2方向是安装面与相对面相对的方向；第2电容器在第2方向上配置于第2线圈与安装面之间，匹配线圈在第2方向上配置于第1电容器或者第2电容器与安装面之间。

Description

层叠型滤波器

技术领域

本发明涉及层叠型滤波器。

背景技术

在专利文献1(日本国专利申请公开2013-70288号公报)中公开了具备下述各个构件的带通滤波器，这些构件分别是输入端子、输出端子、配置于输入端子与输出端子之间并且一端被接地的LC谐振器、配置于LC谐振器与输入端子或者输出端子之间的至少一方并且以与LC谐振器相耦合的形式被设置的陷阱谐振器(trap resonator)。

发明内容

在专利文献1所记载的带通滤波器中，LC谐振器的线圈与陷阱谐振器的线圈进行耦合。因此，在专利文献1所记载的带通滤波器中，因为从输入端子到输出端子之间的绝缘效果降低，所以在高频带上的衰减量变小。

本发明的目的就在于提供一种能够进一步提高衰减特性的层叠型滤波器。

本发明所涉及的层叠型滤波器的特征在于：具备：素体，通过层叠多层绝缘体层而形成，其具有互相相对的安装面以及相对面、以及连结安装面和相对面的四个侧面；输入端子电极以及输出端子电极，其配置于素体的安装面；在素体内设置有：第1电容器和第1线圈并联连接而构成的第1LC并联谐振部、第2电容器和第2线圈并联连接而构成并且串联连接于第1LC并联谐振部的第2LC并联谐振部、串联连接于第2LC并联谐振部的匹配线圈，第1线圈以及第2线圈分别以第1方向为轴心而被构成为圈状并且在第1方向上隔着规定间隔而配置，其中，第1方向是一对所述侧面相对的方向，第1电容器在第2方向上配置于第1线圈与安装面之间，其中，第2方向是安装面与相对面相对的方向，第2电容器在第2方向上配置于第2线圈与安装面之间，匹配线圈在第2方向上配置于第1电容器或者第2电容器与安装面之间。

在本发明所涉及的层叠型滤波器中，在素体内设置有串联连接于第2LC并联谐振部的匹配线圈。匹配线圈在第2方向上配置于第1电容器或者第2电容器与安装面之间。由此，由第1电容器或者第2电容器就能够抑制匹配线圈与第1线圈以及第2线圈当中的至少一方发生耦合。因此，能够抑制从输入端子电极到输出端子电极之间的绝缘效果发生降低，并且能够抑制Q值的降低。其结果，因为层叠型滤波器能够抑制高频带上的衰减量的降低，所以能够实现衰减特性的提高。

在一个实施方式中，第1电容器以及第2电容器分别在其构成中包含一对内部电极，匹配线圈也可以配置于：第1电容器的一对内部电极当中的、连接于第1线圈中的与第2线圈相连接的端部的内部电极，或者，第2电容器的一对内部电极当中的、连接于第2线圈中的与匹配线圈相连接的端部的内部电极，与安装面之间。通过这样的结构，能够抑制在内部电极与匹配线圈之间形成寄生电容(杂散电容)，并且能够抑制形成信号的迂回路径。由此，能够防止应该通过匹配线圈的信号不通过匹配线圈而通过迂回路径的现象。其结果，通过匹配线圈能够进一步切实地消除阻抗的不匹配。

在一个实施方式中，在素体内设置有多个第1LC并联谐振部，多个第1线圈彼此也可以在第1方向上排列配置。由此，能够有效地使第1线圈彼此耦合。

在一个实施方式中，在素体内设置有两个第2LC并联谐振部，两个第2线圈也可以配置于在第1方向上夹住多个第1线圈的位置。由此，能够抑制第1线圈与第2线圈的耦合。

在一个实施方式中，第1方向上的第1线圈彼此之间的距离也可以大于第1方向上的第1线圈与第2线圈之间的距离。如果第1线圈与第2线圈进行耦合的话，则高频带上的衰减量降低。对于一个实施方式的层叠型滤波器而言，通过增大第1线圈与第2线圈之间的距离，能够抑制第1线圈与第2线圈发生耦合。其结果，因为能够抑制高频带的衰减量发生降低，所以能够有效抵地使高频带衰减。

在一个实施方式中，匹配线圈的轴心也可以是沿着第2方向。由此，能够更进一步抑制第1线圈以及第2线圈中的至少一方与匹配线圈的耦合。另外，能够抑制素体的安装面与相对面的在第2方向上的尺寸变大。因此，能够实现层叠型滤波器的小型化。

在一个实施方式中，匹配线圈也可以连接于输入端子电极或者输出端子电极与第2LC并联谐振部之间。由此，能够有效地消除阻抗的不匹配。

根据本发明能够实现衰减特性的提高。

附图说明

图1是表示一个实施方式所涉及的层叠型滤波器的透视图。

图2是层叠型滤波器的素体的分解透视图。

图3是表示图1所表示的层叠型滤波器的内部结构的透视图。

图4是层叠型滤波器的等价电路图。

实施方式

以下，参照附图对本发明的优选的实施方式进行详细说明。另外，在附图说明过程中，将相同符号标注于相同或者相当的要素上，省略重复说明。

图1是表示一个实施方式所涉及的层叠型滤波器的透视图。图1所表示的层叠型滤波器1是一种使特定频带的信号通过并且不使特定频带以外的频带的信号通过(使衰减)的带通滤波器。

如图1所示，层叠型滤波器1具备：素体2、第1端子电极(输入端子电极)3、第2端子电极(输出端子电极)4、第1接地电极5、第2接地电极6。层叠型滤波器1以第1端子电极3以及第2端子电极4分别连接于信号线并且第1接地电极5以及第2接地电极6分别连接于接地的形式安装于电子设备(例如电路基板或者电子基板等)上。

素体2呈长方体形状。素体2作为其外表面具有：互相相对的长方形的第1主面(相对面)2a以及第2主面(安装面)2b、互相相对的第1侧面2c以及第2侧面2d、互相相对的第1端面(侧面)2e以及第2端面(侧面)2f。素体2的长边方向(第1方向)为第1端面2e与第2端面2f相对的方向。素体2的宽度方向为第1侧面2c与第2侧面2d相对的方向。素体2的高度方向(第2方向)为第1主面2a与第2主面2b相对的方向。长方体形状中包含角部以及棱线部被倒角的长方体形状、和角部以及棱线部被弄圆的长方体形状。素体2的尺寸为例如：长度L为1.6mm；宽度W为0.8mm；高度T为0.7mm的程度。

图2是层叠型滤波器的素体的分解透视图。如图2所示，素体2由电介质陶瓷(BaTiO₃类陶瓷或者玻璃陶瓷)构成。素体2是通过层叠多层电介质层(绝缘体层)7(7a～7j)来构成的。各个电介质层7例如是由包含电介质材料[BaTiO₃类材料、Ba(Ti，Zr)O₃类材料、(Ba，Ca)TiO₃材料、玻璃材料、或者氧化铝材料等]的陶瓷坯料薄片的烧结体构成。电介质层7当中的电介质层7a以及电介质层7j作为保护层分别配置于素体2的最表层。在实际的素体2中，各个电介质层7被一体化成为其层间的边界不能够目视辨认的程度。素体2的高度方向即第1主面2a和第2主面2b相对的方向与多层电介质层7被层叠的方向(以下单单称之为“层叠方向”)相一致。

在电介质层7b上配置有第1线圈导体10、第2线圈导体11、第3线圈导体12以及第4线圈导体13。各个线圈导体10～13含有导电材料(例如Ag或者Pd等)。各个线圈导体10～13是作为含有导电材料(例如Ag粉末或者Pd粉末等)的导电性浆料的烧结体来构成的。以下所述的线圈导体也是以相同的方法形成的。

第1线圈导体10呈大致直线状(大致I字形状)。第1线圈导体10配置于电介质层7b的大致中央部。第1线圈导体10是以该第1线圈导体10的长边方向沿着素体2的宽度方向的形式被配置。

第2线圈导体11呈大致L字形状。第2线圈导体11在电介质层7b上配置于第2端面2f侧。第1线圈导体10和第2线圈导体11在素体2的长边方向上隔着规定的间隔配置。第2线圈导体11具有：呈直线状的第1部分11a、以及被连接于第1部分11a的一端并且在大致垂直于第1部分11a的延伸方向的方向上进行延伸的直线状的第2部分11b。第1部分11a的长度尺寸大于第2部分11b的长度尺寸。第2线圈导体11的第1部分11a是以沿着素体2的宽度方向的形式被配置。第2线圈导体11的第2部分11b沿着素体2的长边方向而位于第1侧面2c侧，并且以从第1部分11a的一端延伸到内侧(第1线圈导体10侧)的形式被配置。

第3线圈导体12呈大致直线状。第3线圈导体12配置于电介质层7b的大致中央部。第1线圈导体10和第3线圈导体12是以在素体2的长边方向上相邻的形式配置。具体地来说，相对于第1线圈导体10而言，第3线圈导体12配置于素体2的第1端面2e侧。第1线圈导体10与第3线圈导体12的间隔小于第1线圈导体10与第2线圈导体11的间隔。

第4线圈导体13呈大致L字形状。第4线圈导体13在电介质层7b上配置于第1端面2e侧。第3线圈导体12和第4线圈导体13在素体2的长边方向上隔着规定的间隔配置。第4线圈导体13具有：呈直线状的第1部分13a、以及被连接于第1部分13a的一端并且在大致垂直于第1部分13a的延伸方向的方向上进行延伸的直线状第2部分13b。第1部分13a的长度尺寸大于第2部分13b的长度尺寸。第4线圈导体13的第1部分13a是以沿着素体2的宽度方向的形式被配置。第4线圈导体13的第2部分13b沿着素体2的长边方向而位于第1侧面2c侧，并且以从第1部分13a的一端延伸到内侧(第3线圈导体12侧)的形式被配置。

在电介质层7b上，第1线圈导体10以及第2线圈导体11与第3线圈导体12以及第4线圈导体13被配置成为，以穿过电介质层7b的中点并且沿着素体2的宽度方向的直线为轴，呈线对称。

在电介质层7c上配置有第5线圈导体14、第6线圈导体15、第7线圈导体16、第8线圈导体17。

第5线圈导体14具有与第1线圈导体10相同的结构。第5线圈导体14配置于在层叠方向上与第1线圈导体10相重叠的位置。第5线圈导体14通过通孔导体H1以及通孔导体H2与第1线圈导体10电连接。

第6线圈导体15具有与第2线圈导体11相同的结构。第6线圈导体15具有第1部分15a和第2部分15b。第6线圈导体15配置于在层叠方向上与第2线圈导体11相重叠的位置。第6线圈导体15通过通孔导体H3以及通孔导体H4与第2线圈导体11电连接。

第7线圈导体16具有与第3线圈导体12相同的结构。第7线圈导体16配置于在层叠方向上与第3线圈导体12相重叠的位置。第7线圈导体16通过通孔导体H5以及通孔导体H6与第3线圈导体12电连接。

第8线圈导体17具有与第4线圈导体13相同的结构。第8线圈导体17具有第1部分17a和第2部分17b。第8线圈导体17配置于在层叠方向上与第4线圈导体13相重叠的位置。第8线圈导体17通过通孔导体H7以及通孔导体H8与第4线圈导体13电连接。

在电介质层7c上，第5线圈导体14以及第6线圈导体15与第7线圈导体16以及第8线圈导体17被配置成为，以穿过电介质层7c的中点并且沿着素体2的宽度方向的直线为轴，呈线对称。

在电介质层7d上，设置有插入(配置)通孔导体H1～H8的多个(在此为8个)孔。各个孔分别在厚度方向上贯通电介质层7d。电介质层7d被层叠多层(例如10层这样的程度)。

在电介质层7e上，配置有第1内部电极20、第1连接导体21、中继(via)导体22a、22b、22c、22d、22e、22f。第1内部电极20呈直线状。第1内部电极20是以该第1内部电极20的长边方向沿着素体2的长边方向的形式配置。第1内部电极20配置于相对于电介质层7e的中央部靠近第2侧面2d侧的位置。第1连接导体21呈直线状。第1连接导体21位于素体2的第1侧面2c侧，并且以沿着素体2的长边方向的形式配置。第1连接导体21与通孔导体H2以及通孔导体H6电连接。

中继导体22a配置于在层叠方向上与通孔导体H3相重叠的位置，并且与通孔导体H3电连接。中继导体22b配置于在层叠方向上与通孔导体H4相重叠的位置，并且与通孔导体H4电连接。中继导体22c配置于在层叠方向上与通孔导体H1相重叠的位置，并且与通孔导体H1电连接。中继导体22d配置于在层叠方向上与通孔导体H5相重叠的位置，并且与通孔导体H5电连接。中继导体22e配置于在层叠方向上与通孔导体H7相重叠的位置，并且与通孔导体H7电连接。中继导体22f配置于在层叠方向上与通孔导体H8相重叠的位置，并且与通孔导体H8电连接。

在电介质层7e上，第1内部电极20、第1连接导体21以及中继导体22a～22f被配置成为，以穿过电介质层7e的中点并且沿着素体2的宽度方向的直线为轴，呈线对称。

在电介质层7f上，配置有第2内部电极23、第3内部电极24、中继导体25a、25b、25c、25d、25e、25f。第2内部电极23在电介质层7f上配置于第2端面2f侧并且也是配置于第1侧面2c侧。第2内部电极23具有主体部23a和从主体部23a的一端延伸的引出部23b。主体部23a呈大致矩形状。引出部23b从主体部23a的内侧的一边向电介质层7f的中央部延伸。

第3内部电极24在电介质层7f上配置于第1端面2e侧并且也是配置于第1侧面2c侧。第3内部电极24具有主体部24a、从主体部24a的一端延伸的引出部24b。主体部24a呈大致矩形状。引出部24b从主体部24a的内侧的一边向电介质层7f的中央部延伸。第2内部电极23以及第3内部电极24配置于，在层叠方向上与配置于电介质层7e的第1内部电极20不相重叠的位置。

中继导体25a配置于在层叠方向上与中继导体22a相重叠的位置，并且与中继导体22a电连接。中继导体25b配置于在层叠方向上与中继导体22c相重叠的位置，并且与中继导体22c电连接。中继导体25c配置于在层叠方向上与中继导体22d相重叠的位置，并且与中继导体22d电连接。中继导体25d配置于在层叠方向上与中继导体22e相重叠的位置，并且与中继导体22e电连接。中继导体25e以及中继导体25f配置于在层叠方向上与第1连接导体21相重叠的位置，并且由通孔导体H2、H6而与第1连接导体21相电连接。

在电介质层7f上，第2内部电极23、中继导体25a、中继导体25b以及中继导体25e与第3内部电极24、中继导体25c、中继导体25d以及中继导体25f被配置成为，以穿过电介质层7f的中点并且沿着素体2的宽度方向的直线为轴，呈线对称。

在电介质层7g上，配置有第4内部电极26、第5内部电极27、第6内部电极28、第7内部电极29、中继导体30a、30b。第4内部电极26呈大致矩形状。第4内部电极26配置于电介质层7g的中央部侧并且也是配置于第2侧面2d侧。第4内部电极26配置于在层叠方向上其一部分与第1内部电极20相对的位置。第4内部电极26通过通孔导体H10与第2内部电极23(引出部23b)电连接。

第5内部电极27呈大致矩形状。第5内部电极27配置于电介质层7g的中央部侧并且也是配置于第2侧面2d侧。第5内部电极27配置于在层叠方向上其一部分与第1内部电极20相对的位置。第5内部电极27通过通孔导体H11与第3内部电极24电连接。第4内部电极26和第5内部电极27在素体2的长边方向上相邻地配置。

第6内部电极28在电介质层7g上配置于第2端面2f侧。第6内部电极28配置于在层叠方向上其一部分与第1内部电极20相对的位置。第7内部电极29在电介质层7g上配置于第1端面2e侧。第7内部电极29配置于在层叠方向上其一部分与第1内部电极20相对的位置。第6内部电极28和第7内部电极29配置于，在素体2的长边方向上夹住第4内部电极26以及第5内部电极27的位置。

中继导体30a、30b在电介质层7g上配置于第1侧面2c侧。中继导体30a和中继导体30b沿着素体2的长边方向排列配置。中继导体30a配置于在层叠方向上与中继导体25e相重叠的位置，并且与中继导体25e电连接。中继导体30b配置于在层叠方向上与中继导体25f相重叠的位置，并且与中继导体25f电连接。

在电介质层7g上，第4内部电极26、第6内部电极28以及中继导体30a与第5内部电极27、第7内部电极29以及中继导体30b被配置成为，以穿过电介质层7g的中点并且沿着素体2的宽度方向的直线为轴，呈线对称。

在电介质层7h上，配置有第8内部电极31、中继导体32a、32b。第8内部电极31呈大致矩形状。第8内部电极31配置于电介质层7h的中央部。中继导体32a在电介质层7h上配置于第2端面2f侧并且也是配置于第1侧面2c侧。中继导体32b在电介质层7f上配置于第1端面2e侧并且也是配置于第1侧面2c侧。中继导体32a以及中继导体32b在电介质层7h上配置于夹住第8内部电极31的位置。

中继导体32a配置于在层叠方向上与第6内部电极28相重叠的位置，并且通过通孔导体H12与第6内部电极28电连接。中继导体32b配置于在层叠方向上与第7内部电极29相重叠的位置，并且通过通孔导体H13与第7内部电极29电连接。在电介质层7h上，第8内部电极31以及中继导体32a、32b被配置成为，以穿过电介质层7h的中点并且沿着素体2的宽度方向的直线为轴，呈线对称。

在电介质层7i上，配置有第9线圈导体33、第10线圈导体34、第2连接导体35。第9线圈导体33呈大致U字形状。第9线圈导体33在电介质层7i上配置于第2端面2f侧。第9线圈导体33的一端通过通孔导体H12与中继导体32a电连接。第9线圈导体33的另一端通过通孔导体H14电连接于配置于电介质层7j(素体2的第2主面2b)的第2端子电极4。

第10线圈导体34呈大致U字形状。第10线圈导体34在电介质层7i上配置于第1端面2e侧。第10线圈导体34的一端通过通孔导体H13与中继导体32b电连接。第10线圈导体34的另一端通过通孔导体H15电连接于配置于电介质层7j(素体2的第2主面2b)的第1端子电极3。

第2连接导体35在电介质层7i上配置于大致中央部。第2连接导体35配置于第9线圈导体33与第10线圈导体34之间。第2连接导体35呈大致H字形状。第2连接导体35通过通孔导体H16a～H16f与第8内部电极31电连接。第2连接导体35通过通孔导体H17a、H17b电连接于配置于电介质层7j(素体2的第2主面2b)的第2接地电极6。第2连接导体35通过通孔导体H17a、H17b电连接于配置于电介质层7j(素体2的第2主面2b)的第1接地电极5。

在电介质层7i上，第9线圈导体33、第10线圈导体34以及第2连接导体35被配置成为，以穿过电介质层7i的中点并且沿着素体2的宽度方向的直线作为轴，呈线对称。

如图1以及图2所表示，第1端子电极3以及第2端子电极4配置于素体2的第2主面2b。第1端子电极3以及第2端子电极4各自呈长方形。第1端子电极3位于第2主面2b的第1端面2e侧，并且是以该第1端子电极3的长边方向沿着素体2的宽度方向的形式配置。第2端子电极4位于第2主面2b的第2端面2f侧，并且是以该第2端子电极4的长边方向沿着素体2的宽度方向的形式配置。第1端子电极3和第2端子电极4在素体2的长边方向上隔着规定的间隔配置。

第1接地电极5以及第2接地电极6配置于素体2的第2主面2b。第1接地电极5以及第2接地电极6各自呈长方形。第1接地电极5配置于第1端子电极3与第2端子电极4之间。第1接地电极5位于第2主面2b的第1侧面2c侧，并且以该第1接地电极5的长度方向沿着素体2的长度方向的形式配置。第2接地电极6配置于第1端子电极3与第2端子电极4之间。第2接地电极6位于第2主面2b的第2侧面2d侧，并且以该第2接地电极6的长度方向沿着素体2的长度方向的形式配置。第1接地电极5和第2接地电极6在素体2的宽度方向上隔着规定的间隔配置。

各个端子电极3～6含有导电材料(例如Ag或者Pd等)。各个端子电极3～6是作为含有导电材料(例如Ag粉末或者Pd粉末等)的导电性浆料的烧结体来构成的。在各个端子电极3～6的表面上形成有镀层。镀层例如由电镀来形成。镀层具有由Cu镀层和Ni镀层以及Sn镀层构成的层结构、或者由Ni镀层以及Sn镀层构成的层结构等。

图3是表示图1所表示的层叠型滤波器的内部结构的透视图。图4是层叠型滤波器的等价电路图。如图4所示，层叠型滤波器1在素体2内具备有：第1LC并联谐振部40、第2LC并联谐振部42、第3LC并联谐振部44、第4LC并联谐振部46、第1匹配线圈48、第2匹配线圈50、电容器部52。如图4所示，层叠型滤波器1以呈线对称的方式构成。

第1LC并联谐振部40是由第1电容器C1和第1线圈L1构成。第1电容器C1和第1线圈L1并联连接。第1电容器C1和第1线圈L1构成了LC滤波器。

如图2以及图3所示，第1电容器C1由配置于电介质层7g的第4内部电极26和配置于电介质层7h的第8内部电极31构成。第4内部电极26和第8内部电极31夹住电介质层7g而相对。

第1线圈L1的构成中包含第1线圈导体10、第5线圈导体14、通孔导体H1以及通孔导体H2。第1线圈L1的一端通过中继导体22c、中继导体25b、第4内部电极26、第2内部电极23以及中继导体22b电连接于后面所述的第2线圈L2的另一端。第1线圈L1的另一端通过第1连接导体21、中继导体25e、中继导体30a、第8内部电极31以及第2连接导体35电连接于第1接地电极5以及第2接地电极6。

如图4所示，第2LC并联谐振部42由第2电容器C2和第2线圈L2构成。第2电容器C2和第2线圈L2并联连接。第2电容器C2和第2线圈L2构成了LC滤波器。第2LC并联谐振部42串联连接于第1LC并联谐振部40。第2LC并联谐振部42是一种为了在通带外的规定频带上确保必要的衰减量而设置的所谓陷阱谐振器。

如图2以及图3所示，第2电容器C2由配置于电介质层7f的第2内部电极23和配置于电介质层7g的第6内部电极28构成。第2内部电极23和第6内部电极28夹住电介质层7f而相对。

第2线圈L2的构成中包含第2线圈导体11、第6线圈导体15、通孔导体H3以及通孔导体H4。第2线圈L2的一端通过中继导体22a、中继导体25a、第6内部电极28、中继导体32a以及第9线圈导体33电连接于第2端子电极4。第2线圈L2的另一端通过中继导体22b、第2内部电极23、第4内部电极26、中继导体25b以及中继导体22c电连接于第1线圈L1的一端。

如图4所示，第3LC并联谐振部44由第3电容器C3和第3线圈L3构成。第3电容器C3和第3线圈L3并联连接。第3电容器C3和第3线圈L3构成了LC滤波器。

如图2以及图3所示，第3电容器C3由配置于电介质层7g的第5内部电极27和配置于电介质层7h的第8内部电极31构成。第5内部电极27和第8内部电极31夹住电介质层7g而相对。

第3线圈L3的构成中包含第3线圈导体12、第7线圈导体16、通孔导体H5以及通孔导体H6。第3线圈L3的一端通过中继导体22d、中继导体25c、第5内部电极27、第3内部电极24以及中继导体22f电连接于后面所述的第4线圈L4的另一端。第3线圈L3的另一端通过第1连接导体21、中继导体25f、中继导体30b、第8内部电极31以及第2连接导体35电连接于第1接地电极5以及第2接地电极6。第3线圈L3通过第1连接导体21而与第1线圈L1电连接。

如图4所示，第4LC并联谐振部46由第4电容器C4和第4线圈L4构成。第4电容器C4和第4线圈L4并联连接。第4电容器C4和第4线圈L4构成了LC滤波器。第4LC并联谐振部46串联连接于第3LC并联谐振部44。第4LC并联谐振部46是一种为了在通带外的规定频带上确保必要的衰减量而设置的所谓陷阱谐振器。

如图2以及图3所示，第4电容器C4由配置于电介质层7f的第3内部电极24和配置于电介质层7g的第7内部电极29构成。第3内部电极24和第7内部电极29夹住电介质层7f而相对。

第4线圈L4是由第4线圈导体13、第8线圈导体17、通孔导体H7以及通孔导体H8构成。第4线圈L4的一端通过中继导体22e、中继导体25d、第7内部电极29、中继导体32b以及第10线圈导体34电连接于第1端子电极3。第4线圈L4的另一端通过中继导体22f、第3内部电极24、第5内部电极27、中继导体25c以及中继导体22d电连接于第3线圈L3的一端。

如图2所示，第1线圈L1、第2线圈L2、第3线圈L3以及第4线圈L4具有沿着素体2的长边方向的轴心Ax1。第1线圈L1、第2线圈L2、第3线圈L3以及第4线圈L4被构成为，以轴心Ax1为中心的圈(loop)状。

第1线圈L1和第2线圈L2在素体2的长边方向(轴心Ax1方向)上隔着规定间隔配置。第3线圈L3和第4线圈L4在素体2的长边方向上隔着规定间隔配置。第1线圈L1和第3线圈L3以相邻的形式配置。第2线圈L2和第4线圈L4被配置成为，在素体2的长边方向上夹住第1线圈L1以及第3线圈L3。第1线圈L1与第2线圈L2在素体2的长方向上的之间的距离、以及第3线圈L3与第4线圈L4在素体2的长方向上的之间的距离，大于第1线圈L1与第3线圈L3之间的距离。

第1匹配线圈48为阻抗匹配用的线圈(电感器)。如图4所示，第1匹配线圈48配置于第2LC并联谐振部42与第2端子电极4之间。如图2所示，第1匹配线圈48由配置于电介质层7i的第9线圈导体33构成。第9线圈导体33串联连接于第2LC并联谐振部42。

如图2所示，第9线圈导体33在素体2的高度方向(层叠方向)上配置于第2线圈L2(第2线圈导体11、第5线圈导体14、通孔导体H3以及通孔导体H4)的下方(第2线圈L2与第2主面2b之间)。即，第9线圈导体33配置于，在素体2的高度方向上与第2线圈L2相重叠的位置、并且比第2线圈L2更靠近第2主面2b侧的位置。在第2线圈L2与第9线圈导体33之间配置有第2电容器C2(第2内部电极23以及第6内部电极28)。第9线圈导体33配置于，在第2电容器C2中配置于第2主面2b侧的第6内部电极28的下方(第6内部电极28与第2主面2b之间)。具体地来说，第9线圈导体33配置于：构成第2电容器C2的第2内部电极23以及第6内部电极28当中的，连接于第2线圈L2中的与第1匹配线圈48相连接的端部的第6内部电极28的下方。即，第9线圈导体33配置于：构成第2电容器C2的第2内部电极23以及第6内部电极28当中的，其电位等同(电位差小)于第9线圈导体33的与连接于第2端子电极4的端部相比位于相反侧的端部的电位的第6内部电极28的下方。

第9线圈导体33具有沿着素体2的高度方向的轴心Ax2。第9线圈导体33的轴心Ax2垂直于第1线圈L1以及第2线圈L2的轴心Ax1。

第2匹配线圈50为阻抗匹配用的线圈。如图4所示，第2匹配线圈50配置于第4LC并联谐振部46与第1端子电极3之间。如图2所示，第2匹配线圈50由配置于电介质层7i的第10线圈导体34构成。第10线圈导体34串联连接于第4LC并联谐振部46。

如图3所示，第10线圈导体34在素体2的高度方向上是配置于第4线圈L4(第4线圈导体13、第8线圈导体17、通孔导体H7以及通孔导体H8)的下方(第4线圈L4与第2主面2b之间)。第10线圈导体34配置于，在素体2的高度方向上与第4线圈L4相重叠的位置、并且比第4线圈L4更靠近第2主面2b侧的位置。在第4线圈L4与第10线圈导体34之间配置有第4电容器C4(第3内部电极24以及第7内部电极29)。第10线圈导体34配置于，在第4电容器C4中配置于第2主面2b侧的第7内部电极29的下方(第7内部电极29与第2主面2b之间)。具体地来说，第10线圈导体34配置于：构成第4电容器C4的第3内部电极24以及第7内部电极29当中的，连接于第4线圈L4中的与第2匹配线圈50相连接的端部的第7内部电极29的下方。即，第10线圈导体34配置于：构成第4电容器C4的第3内部电极24以及第7内部电极29当中的，其电位等同(电位差小)于第10线圈导体34的与连接于第1端子电极3的端部相比位于相反侧的端部的电位的第7内部电极29的下方。

第10线圈导体34具有沿着素体2的高度方向的轴心Ax3。第10线圈导体34的轴心Ax3垂直于第3线圈L3以及第4线圈L4的轴心Ax1。

如图4所示，电容器部52包含第5电容器Ca、第6电容器Cb、第7电容器Cc、第8电容器Cd。电容器部52在素体2的高度方向上配置于第1线圈L1、第2线圈L2、第3线圈L3以及第4线圈L4与第1匹配线圈48以及第2匹配线圈50之间。第5电容器Ca、第6电容器Cb、第7电容器Cc以及第8电容器Cd为衰减极。另外，第5电容器Ca、第6电容器Cb、第7电容器Cc以及第8电容器Cd具有调节各个线圈的耦合的功能。

另外，第5电容器Ca由第1内部电极20和第6内部电极28构成。第1内部电极20和第6内部电极28夹住电介质层7e以及电介质层7f而相对。第6电容器Cb由第1内部电极20和第4内部电极26构成。第1内部电极20和第4内部电极26夹住电介质层7e以及电介质层7f而相对。

第7电容器Cc由第1内部电极20和第5内部电极27构成。第1内部电极20和第5内部电极27夹住电介质层7e以及电介质层7f而相对。第8电容器Cd由第1内部电极20和第7内部电极29构成。第1内部电极20和第7内部电极29夹住电介质层7e以及电介质层7f而相对。

如以上所说明的那样，本实施方式所涉及的层叠型滤波器1在素体2内设置有：串联连接于第2LC并联谐振部42的第1匹配线圈48、串联连接于第4LC并联谐振部46的第2匹配线圈50。第1匹配线圈48在素体2的高度方向上配置于第2电容器C2与第2主面2b之间。第2匹配线圈50在素体2的高度方向上配置于第4电容器C4与第2主面2b之间。由此，由各个第2电容器C2以及第4电容器C4能够实现：抑制第1匹配线圈48与第1线圈L1以及第2线圈L2当中至少一方相耦合；抑制第2匹配线圈50与第3线圈L3以及第4线圈L4当中至少一方相耦合。因此，能够抑制从第1端子电极3到第2端子电极4之间的绝缘效果发生降低，并且能够抑制Q值的降低。其结果，因为层叠型滤波器1能够抑制高频带上的衰减量的降低，所以能够实现衰减特性的提高。

在本实施方式中，构成第1匹配线圈48的第9线圈导体33配置于：构成第2电容器C2的第2内部电极23以及第6内部电极28当中的，连接于第2线圈L2中的与第1匹配线圈48相连接的端部的第6内部电极28与第2主面2b之间。构成第2匹配线圈50的第10线圈导体34配置于：构成第4电容器C4的第3内部电极24以及第7内部电极29当中的，连接于在第4线圈L4中的与第2匹配线圈50相连接的端部的第7内部电极29与第2主面2b之间。通过这样的结构，能够抑制在第6内部电极28与第9线圈导体33之间以及在第7内部电极29与第10线圈导体34之间形成寄生电容，并且能够抑制形成信号的迂回路径。由此，就能够防止应该通过第1匹配线圈48或者第2匹配线圈50的信号不通过第1匹配线圈48或者第2匹配线圈50而通过由寄生电容形成的迂回路径的现象。其结果，通过第1匹配线圈48或者第2匹配线圈50就能够进一步切实地消除阻抗的不匹配。

在本实施方式中，素体2的长边方向上的第1线圈L1与第3线圈L3彼此之间的距离大于第1线圈L1与第2线圈L2之间以及第3线圈L3与第4线圈L4之间的距离。如果第1线圈L1与第2线圈L2以及第3线圈L3与第4线圈L4进行耦合的话，则高频带上的衰减量就会降低。对于层叠型滤波器1而言。通过增大第1线圈L1与第2线圈L2之间以及第3线圈L3与第4线圈L4之间的距离，从而就能够抑制第1线圈L1与第2线圈L2以及第3线圈L3与第4线圈L4发生耦合。其结果，因为能够抑制高频带的衰减量发生降低，所以能够有效地使高频带衰减。

在本实施方式中，第1线圈L1、第2线圈L2、第3线圈L3以及第4线圈L4的轴心Ax1是沿着素体2的长边方向。第1匹配线圈48的轴心Ax2以及第2匹配线圈50的轴心Ax3是沿着素体2的高度方向。由此，能够更进一步抑制：第1线圈L1以及第2线圈L2当中的至少一方与第1匹配线圈48发生耦合、以及第3线圈L3以及第4线圈L4当中的至少一方与第2匹配线圈50发生耦合。另外，能够抑制素体2的高度方向上的尺寸变大。因此，能够实现层叠型滤波器1的小型化。

在本实施方式中，第1匹配线圈48连接于第2端子电极4与第2LC并联谐振部42之间。第2匹配线圈50连接于第1端子电极3与第4LC并联谐振部46之间。由此，在层叠型滤波器1中能够有效地消除阻抗的不匹配。

在本实施方式中，第2线圈导体11、第4线圈导体13、第6线圈导体15以及第8线圈导体17都呈大致L字形状。由此，例如，与呈直线状的情况相比，能够增大电感。

在本实施方式中，第1线圈L1的构成中包含呈相同形状的第1线圈导体10以及第5线圈导体14，第2线圈L2的构成中包含呈相同形状的第2线圈导体11以及第6线圈导体15。另外，第3线圈L3的构成中包含第3线圈导体12以及第7线圈导体16，第4线圈L4的构成中包含第4线圈导体13以及第8线圈导体17。由此，对于各个线圈L1～L4来说，通过在层叠方向上排列配置呈相同形状的线圈导体，从而能够提高各个线圈L1～L4的Q值。由此，能够抑制在各个线圈L1～L4上产生衰减损失，并能够有效地获得衰减。

本发明并不限定于以上所述的实施方式。例如，在上述实施方式中，以第1匹配线圈48(第9线圈导体33)配置于第6内部电极28的下方并且第2匹配线圈50(第10线圈导体34)配置于第7内部电极29的下方的方式为一个例子进行了说明。但是，第1匹配线圈48以及第2匹配线圈50也可以配置于第8内部电极31的下方。

在上述实施方式中，以第2线圈导体11、第4线圈导体13以及第6线圈导体15呈大致L字形状的方式为一个例子来进行了说明，但是这些线圈导体也可以呈其他形状(例如I字形状)。

已就具备第2连接导体35的方式作为一个例子进行了说明，但是也可以不设置第2连接导体35。在此情况下，只要第8内部电极31和第1接地电极5通过通孔导体H17c、H17d而连接并且第8内部电极31和第2接地电极6通过通孔导体H17a、H17b而连接即可。另外，在上述实施方式中，以第2连接导体35呈大致H字形状的方式为一个例子来进行了说明，但是第2连接导体35形状并不限定于此。

在上述实施方式中，以具备第1LC并联谐振部40以及第3LC并联谐振部44的方式为一个例子进行了说明，但是也可以进一步具备这些LC并联谐振部。

在上述实施方式中，以构成第1匹配线圈48的第9线圈导体33配置于第6内部电极28与第2主面2b之间的方式为一个例子进行了说明，其中，构成第2电容器C2的第2内部电极23以及第6内部电极28当中，第6内部电极28连接于第2线圈L2中的与第1匹配线圈48相连接的端部。但是，第9线圈导体33也可以配置于：连接于第1线圈L1中的与第2线圈L2相连接的端部的、构成第1电容器C1的第8内部电极31的下方。另外，在上述实施方式中，以构成第2匹配线圈50的第10线圈导体34配置于第7内部电极29与第2主面2b之间的方式为一个例子进行了说明，其中，构成第4电容器C4的第3内部电极24以及第7内部电极29当中，第7内部电极29连接于第4线圈L4中的与第2匹配线圈50相连接的端部。但是，第10线圈导体34也可以配置于：连接于第3线圈L3中的与第4线圈L4相连接的端部的、构成第3电容器C3的第8内部电极31的下方。

在上述实施方式中，以在素体2中第1端面2e与第2端面2f之间的距离大于第1主面2a与第2主面2b之间的距离以及第1侧面2c与第2侧面2d之间的距离的方式为一个例子进行了说明，但是素体的形状并不限定于此。

Claims (7)

1.一种层叠型滤波器，其特征在于：

具备：素体，通过层叠多层绝缘体层而形成，其具有互相相对的安装面以及相对面、以及连结所述安装面和所述相对面的四个侧面；输入端子电极以及输出端子电极，其配置于所述素体的所述安装面；

在所述素体内设置有：由第1电容器和第1线圈并联连接而构成的第1LC并联谐振部；由第2电容器和第2线圈并联连接而构成并且串联连接于所述第1LC并联谐振部的第2LC并联谐振部；以及，串联连接于所述第2LC并联谐振部的匹配线圈，

所述第1线圈以及所述第2线圈分别以第1方向为轴心而被构成为圈状并且在所述第1方向上隔着规定间隔而配置，其中，所述第1方向是一对所述侧面相对的方向，

所述第1电容器在第2方向上配置于所述第1线圈与所述安装面之间，其中，所述第2方向是所述安装面与所述相对面相对的方向，

所述第2电容器在所述第2方向上配置于所述第2线圈与所述安装面之间，

所述匹配线圈在所述第2方向上配置于所述第1电容器或者所述第2电容器与所述安装面之间。

2.如权利要求1所述的层叠型滤波器，其特征在于：

所述第1电容器以及所述第2电容器分别在其构成中包含一对内部电极，

所述匹配线圈配置于：所述第1电容器的一对所述内部电极当中的、连接于所述第1线圈中的与所述第2线圈相连接的端部的所述内部电极，或者，所述第2电容器的一对所述内部电极当中的、连接于所述第2线圈中的与所述匹配线圈相连接的端部的所述内部电极，与所述安装面之间。

3.如权利要求1或者2所述的层叠型滤波器，其特征在于：

在所述素体内设置有多个所述第1LC并联谐振部，

多个所述第1线圈彼此在所述第1方向上排列配置。

4.如权利要求3所述的层叠型滤波器，其特征在于：

在所述素体内设置有两个所述第2LC并联谐振部，

两个所述第2线圈配置于在所述第1方向上夹住多个所述第1线圈的位置。

5.如权利要求4所述的层叠型滤波器，其特征在于：

所述第1方向上的所述第1线圈彼此之间的距离大于所述第1方向上的所述第1线圈与所述第2线圈之间的距离。

6.如权利要求1～5中任意一项所述的层叠型滤波器，其特征在于：

所述匹配线圈的轴心沿着所述第2方向。

7.如权利要求1～6中任意一项所述的层叠型滤波器，其特征在于：

所述匹配线圈连接于所述输入端子电极或者所述输出端子电极与所述第2LC并联谐振部之间。