[go: up one dir, main page]

CN107026218B - 制造太阳能电池的方法 - Google Patents

制造太阳能电池的方法 Download PDF

Info

Publication number
CN107026218B
CN107026218B CN201710054307.3A CN201710054307A CN107026218B CN 107026218 B CN107026218 B CN 107026218B CN 201710054307 A CN201710054307 A CN 201710054307A CN 107026218 B CN107026218 B CN 107026218B
Authority
CN
China
Prior art keywords
temperature
silicon oxide
oxide film
period
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710054307.3A
Other languages
English (en)
Other versions
CN107026218A (zh
Inventor
郑珠华
安俊勇
张元宰
金在声
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shangrao Xinyuan Yuedong Technology Development Co Ltd
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160151337A external-priority patent/KR20170090989A/ko
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Priority to CN201910303829.1A priority Critical patent/CN110061096B/zh
Publication of CN107026218A publication Critical patent/CN107026218A/zh
Application granted granted Critical
Publication of CN107026218B publication Critical patent/CN107026218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10P95/90—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H10F71/1221—The active layers comprising only Group IV materials comprising polycrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/128—Annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/129—Passivating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/137—Batch treatment of the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H10F77/315—Coatings for devices having potential barriers for photovoltaic cells the coatings being antireflective or having enhancing optical properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/60—Arrangements for cooling, heating, ventilating or compensating for temperature fluctuations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10P14/6322—
    • H10P14/6516—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/131—Recrystallisation; Crystallization of amorphous or microcrystalline semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Formation Of Insulating Films (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

根据本发明的实施方式的制造太阳能电池的方法包括以下步骤：在半导体基板上形成氧化硅膜；以及将氧化硅膜连续地暴露于570℃至700℃的范围内的温度，以对氧化硅膜进行退火。

Description

制造太阳能电池的方法
技术领域
本发明的实施方式涉及制造具有隧穿层的太阳能电池的新方法。
背景技术
近来，由于诸如石油和煤的现有能源的消耗，对替代现有能源的替代能源的关注正在增加。尤其是，太阳能电池是将太阳光转换为电能的流行的下一代电池。
最近开发的太阳能电池具有隧穿层，其被布置在基板与掺杂有掺杂剂的半导体层之间以便改进电池效率。隧穿层由氧化硅形成并且需要退火工艺以获得隧穿效应。
此外，效率是用于评价太阳能电池的性能的重要因素，并且与太阳能电池的发电性能直接相关。
发明内容
因此，鉴于以上问题而做出本发明，本发明的目的在于提供一种制造太阳能电池的方法，该方法包括以下步骤：在半导体基板上形成氧化硅膜；以及将氧化硅膜连续地暴露于570℃至700℃的范围内的温度以对氧化硅膜进行退火。
本发明的另一目的在于提供一种制造太阳能电池的方法，该方法包括以下步骤：在第一温度下在半导体基板上形成氧化硅膜；在第二温度下对氧化硅膜进行退火以形成隧穿层；以及在隧穿层上形成多晶硅膜。
附图说明
图1是使用根据本发明的实施方式的制造方法制造的太阳能电池的横截面图。
图2是示出根据本发明的实施方式的太阳能电池的制造方法的流程图。
图3是示出在氧化硅层的退火期间的温度变化的曲线图。
图4是示出根据本发明的另一实施方式的太阳能电池的制造方法的流程图。
图5A至图5H示意性地示出使用根据本发明的实施方式的制造方法制造图1所示的太阳能电池的过程。
具体实施方式
现在将详细参照本发明的优选实施方式，其示例示出于附图中。然而，将理解，本发明应该不限于所述实施方式，而是可按照各种方式修改。在附图中，为了清楚并简明地说明本发明，与描述无关的元件的例示被省略，并且贯穿说明书，相同或极其相似的元件由相同的标号指代。另外，在附图中，为了更清楚的说明，元件的尺寸(例如，厚度、宽度等)被夸大或缩小，因此，本发明的厚度、宽度等不限于附图的例示。另外，省略诸如沉积和溅射的熟知半导体制造方法的详细描述以免使本发明的概念模糊。
图1示出使用下面所述的根据本发明的实施方式的制造方法制造的太阳能电池的横截面图。
参照图1，太阳能电池100包括半导体基板10、布置在半导体基板10的后表面上的n+区域20以及布置在半导体基板10的前表面上的p+区域30。电极42和44包括连接至n+区域20的第一电极42和连接至p+区域30的第二电极44。太阳能电池100还可包括诸如第一钝化膜24、第二钝化膜34和抗反射膜36的绝缘层。将详细描述这些组件。
半导体基板10由单晶硅制成。当半导体基板10由单晶半导体形成时，太阳能电池100基于由具有高结晶度因此具有很少缺陷的单晶半导体制成的半导体基板10。因此，太阳能电池100可具有优异的电性质。
半导体基板10的前表面可经受纹理化，因此可具有突起。所述突起形成在半导体基板10的(111)平面上，并且可具有大小不规则的金字塔形状。当通过经由纹理化在半导体基板10的前表面上形成突起而增加表面粗糙度时，可减小通过半导体基板10的前表面引入的光的反射率。因此，到达半导体基板10中的pn结的光的量可增加，这可使光的损失最小化。
半导体基板10掺杂有低浓度的n型或p型掺杂剂。可取的是，半导体基板10掺杂有n型掺杂剂。
n+区域20形成在半导体基板10的整个后表面上。例如，隧穿层22可形成在半导体基板10上，n+区域20可形成在隧穿层22上。
隧穿层22可被形成为与半导体基板10的后表面接触以简化结构并改进隧穿效应。隧穿层22充当一种阻挡电子和空穴的势垒，使得少数载流子无法穿过，仅在隧穿层22附近累积，进而具有高于特定水平的能量的多数载流子可穿过。另外，隧穿层22可用作防止n+区域20的掺杂剂扩散到半导体基板10中的扩散势垒。隧穿层22可包括允许多数载流子的隧穿的各种材料，例如氧化物、氮化物、半导体、导电聚合物等。具体地讲，隧穿层22可由包含氧化硅的氧化硅层形成，因为氧化硅层具有优异的钝化性质并且实现容易的载流子隧穿。
为了获得足够的隧穿效应，隧穿层22可比第一钝化膜24和第二钝化膜34以及第一导电区域20或第二导电区域30薄。例如，隧穿层22可等于2nm或者比2nm薄，例如在1nm至1.5nm的范围内。
当隧穿层22的厚度超过2nm时可能无法发生平滑的隧穿，从而使太阳能电池100的效率变差，而如果隧穿层22比1nm薄，则可能难以形成具有期望质量的隧穿层22。
n+区域20形成为包括与半导体基板10相同的半导体材料(更具体地讲，单一半导体材料，例如硅)的半导体层。这可使当n+区域20包括性质与半导体基板10相似的不同半导体材料时可能生成的性质差异最小化。然而，由于n+区域20与半导体基板10分离地形成在半导体基板10上，所以n+区域20可具有不同于半导体基板10的晶体结构，以容易地形成在半导体基板10上。
例如，n+区域20可通过利用n型掺杂剂对多晶硅半导体层进行掺杂来形成，以根据其优异导电性方便载流子移动并且使得在由例如氧化物形成的隧穿层22中发生平滑的载流子隧穿。
在本实施方式中，可解决当通过与半导体基板10分离地形成n+区域20来在半导体基板10中形成掺杂区域时可能生成的关于缺陷或开路电压减小的问题。因此，可改进太阳能电池10的开路电压。
p+区域30形成在半导体基板10的前表面上。例如，在本实施方式中，p+区域30是通过将p型掺杂剂掺杂到半导体基板10的一部分中而形成的掺杂区域并且与半导体基板10形成pn结。
这里，可考虑诸如硼(B)、铝(Al)、镓(Ga)和铟(In)的III族元素作为p型掺杂剂，可考虑诸如磷(P)、砷(As)、铋(Bi)和锑(Sb)的V族元素作为n型掺杂剂。
在图1所示的太阳能电池中，与半导体基板10分离地形成的n+区域20被布置在半导体基板10的后表面上，形成半导体基板10的一部分的p+区域30被布置在半导体基板10的前表面上。如果具有不同于半导体基板10的晶体结构的n+区域20被设置在半导体基板10的前表面上，则n+区域20中的光吸收将增加，因此到达pn结的光的量将减少。因此，n+区域20被布置在半导体基板10的后表面上。
除了与第一电极42和第二电极44对应的开口102和104之外，由绝缘材料制成的层可形成在第一导电区域20和第二导电区域20和30上。这些绝缘层是不包括掺杂剂的未掺杂绝缘层。
例如，第一绝缘层形成在除了开口102之外的n+区域20上，第二绝缘层形成在除了开口104之外的p+区域30上。这些绝缘层是将存在于掺杂区域20和30的表面上或主体中的缺陷钝化的钝化膜。
另外，用于减小光的反射率的抗反射膜36作为另一绝缘层形成在半导体基板10的前表面上。
上述绝缘层具有包括从由氮化硅膜、包括氢的氮化硅膜、氧化硅膜、氮氧化硅膜、氧化铝膜、MgF2、ZnS、TiO2和CeO2构成的组中选择的一种的单层结构或者具有其中至少两种的组合的多层结构。
第一电极42电连接至n+区域20并与之接触，第二电极44电连接至p+区域30。第一电极42和第二电极44分别通过形成在绝缘层中的开口102和104来连接至n+区域20和p+区域30。
图2是示出根据本发明的实施方式的太阳能电池的制造方法的流程图。
根据本发明的实施方式的太阳能电池的制造方法包括步骤S11：在半导体基板上形成氧化硅膜。
氧化硅膜由具有化学式SiOx(可取地，SiO2)的材料形成。
氧化硅膜可利用湿法氧化、热氧化或化学氧化来形成在半导体基板上。化学氧化是半导体基板的表面被暴露于由液体氧化剂制成的化学溶液以形成氧化硅膜的方法，可在约60℃至90℃的范围内的温度下执行。作为氧化剂，使用臭氧(O3)、过氧化氢(H2O2)等。
湿法氧化是利用例如去离子水冲洗半导体基板以在其表面上形成薄氧化物膜的方法。具体地讲，半导体基板在约80℃至90℃的范围内的温度下被暴露于去离子水以在半导体基板上形成氧化硅膜。
通过将去离子水的温度维持在上述范围内，氧化物膜可在短时间内形成至适当的厚度。当去离子水的温度超过90℃时，温度接近去离子水的沸点，因此可能难以执行稳定的工艺。当去离子水的温度低于80℃时，可能难以将氧化物膜形成至足够的厚度。
另外，当半导体基板被暴露于去离子水少于10分钟时，可能难以形成具有足够的厚度的氧化物膜。当半导体基板被暴露于去离子水超过20分钟时，由于长的工艺时间，工艺效率可降低，并且可能由于厚的氧化物膜而无法获得隧穿效应。
即，通过同时控制半导体基板暴露于去离子水的时间和温度，可通过湿法氧化来有效地形成氧化物膜。
湿法氧化与化学氧化的区别可在于使用不包含氧化剂等的去离子水。
当使用去离子水在半导体基板上形成氧化硅膜时，由于制造成本较低并且与化学氧化不同不需要附加冲洗工艺，所以工艺可被简化以改进生产率。
另外，当使用去离子水在半导体基板上形成氧化硅膜时，制造成本较低并且与化学氧化中相比形成较少缺陷点，因此可获得具有增强的质量的氧化硅膜。热氧化以这样的方式执行：半导体基板被加载到550℃至700℃的范围内的温度下的腔室中，并且向其注入反应性气体以导致在半导体基板的表面上发生化学反应，持续1分钟至2分钟。氮(N2)和氧(O2)可用作反应性气体，并且可添加水或盐酸的液泡。
氧化硅膜的厚度落在1nm至1.5nm的范围内，难以实现1.5nm或更大的厚度的隧穿效应。
此外，在本实施方式中，如上所述，可通过在低温下形成氧化硅膜来容易地控制氧化硅膜的厚度。当通过热氧化形成氧化硅膜时，氧化之后的退火工艺S13可原位(in-situ)在相同的腔室中执行，因此制造时间可减少。
退火工艺S13可使得氧化硅膜更致密以改进其钝化功能。具体地讲，根据本发明的实施方式的制造方法可包括步骤S13：在570℃至700℃的范围内的温度下的腔室中对氧化硅膜进行退火以将氧化硅膜转换为隧穿层。退火工艺可在氮(N2)气氛中执行。这里，退火期间的环境气体可涵盖本领域技术人员可容易地采用的范围。
氧化硅膜可被暴露于约570℃至750℃(具体地讲，约570℃至700℃，更具体地讲，约600℃至700℃)的范围内的温度下的腔室中并进行退火。可取地，氧化硅膜开始从约570℃至约700℃被缓慢加热，然后温度缓慢降低以使热应力最小化。
图3示出退火期间的温度变化。
如图3所示，半导体基板在从0至t1的周期内从起始温度至最大温度被缓慢地加热，在从t1至t2的周期内被保持在最大温度，在从t2至t3的周期内温度从最大温度至起始温度缓慢地降低。从0至t1的周期可被定义为第一周期，从t1至t2的周期可被定义为第二周期，从t2至t3的周期可被定义为第三周期。
在第一周期中，起始温度是半导体基板在腔室中开始被加热的温度并且等于或高于约600℃，最大温度为约700℃。尽管贯穿说明书在数值的描述中使用了词语“约”，使用该词语是因为数值可能根据数值测量位置、时间、方法等而变化，而非旨在使描述不清楚。
起始温度被设定为等于或高于约600℃的温度以便减小起始温度与最大温度之间的差异。随着起始温度与最大温度之间的差异减小，与热变形有关的较小应力被施加于半导体基板。可取地，起始温度与最大温度之间的差异小于100℃。
如果温度差异超过100℃，则在退火期间由于与大的温度差异所引起的热变形有关的应力，半导体基板可能损坏，并且工艺运行时间延长，增加了制造成本。
考虑到施加于处理设备或半导体基板的热应力，可取的是温度每分钟增加约10℃并且从起始温度至最大温度增加时间为8至12分钟。
当增加时间短于8分钟时，由于每分钟增加的温度过高，施加于半导体基板的热应力增加。当增加时间超过12分钟时，运行时间增加并且最大温度与起始温度之间的温度差异过度增加。
在第二周期中，从t1至t2半导体基板被加热至最大温度。可取地，最大温度为约700℃并且加热时间为12至18分钟。
考虑到起始温度与最大温度之间的温度差异，最大温度为约700℃。根据最大温度来控制加热时间。当在700℃的最大温度下执行加热12至18分钟时，实现最稳定的退火。如果最大温度减小至700℃以下，则加热时间(t1至t2)相对增加。这对工业实用性而言是不可取的，因为运行时间延长，从而增加了制造成本。当最大温度超过700℃时，氧化物膜的性质可能劣化。
在第三周期中，从t2至t3在最大温度降低至起始温度的同时对半导体基板缓慢加热。
在第三周期中，温度缓慢降低以使膜质量稳定。在第三周期中温度每分钟降低约5℃，可取的是每分钟的温度降低小于第一周期中每分钟的温度增加，以实现成功的退火。
因此，第三周期的稳定时间比第一周期长，更可取地，为第一周期的约两倍，在本发明的优选实施方式中为16至24分钟。
另外，可取的是第一周期、第二周期和第三周期的总和不超过1小时。当第一周期、第二周期和第三周期的总和超过1小时时，半导体基板被暴露于高温太长时间，加重了热应力和运行时间长度，增加了制造成本。
此外，在步骤S13中，通过暴露氧化硅膜来执行退火，因此氧化硅膜可在570℃至700℃的范围内的低温下通过退火被转换为隧穿层。
当氧化硅膜22a在低于570℃的温度下加热时，氧化硅膜22a没有被转换为隧穿层22，并且即使氧化硅膜22a被转换为隧穿层22，也获得很少隧穿效应。这种结果可通过下面所述的实验结果来确认。
根据上述本发明的实施方式，由于小的温度变化，可减小与施加于氧化硅膜的热变形相关的应力并且减小工艺时间。另外，可利用与用于形成氧化硅膜的腔室相同的腔室来对氧化硅膜进行退火，因此可执行原位工艺(in-situ process)，以进一步减小工艺时间。
图4是示出根据本发明的另一实施方式的太阳能电池的制造方法的流程图。
根据本发明的另一实施方式的太阳能电池的制造方法包括步骤S21：在第一温度下在半导体基板上形成氧化硅膜。氧化硅膜由具有化学式SiOx(可取地，SiO2)的材料形成。
可利用湿法氧化、热氧化或化学氧化来在半导体基板上形成氧化硅膜。
化学氧化是半导体基板的表面被暴露于液体氧化剂以形成氧化硅膜的方法。作为氧化剂，使用臭氧(O3)、过氧化氢(H2O2)等。这种化学氧化以这样的方式执行：在70℃至90℃的范围内的温度下将半导体基板的表面浸渍于氧化剂中5至15分钟，以使半导体基板的表面氧化。
湿法氧化是利用例如去离子水冲洗半导体基板以在其表面上形成薄氧化物膜的方法。具体地讲，半导体基板在约80℃至90℃的范围内的温度下被暴露于去离子水以在半导体基板上形成氧化硅膜。
通过将去离子水的温度维持在上述范围内，氧化物膜可在短时间内形成至适当的厚度。当去离子水的温度超过90℃时，温度接近去离子水的沸点，因此可能难以执行稳定的工艺。当去离子水的温度低于80℃时，可能难以将氧化物膜形成至足够的厚度。
另外，当半导体基板被暴露于去离子水少于10分钟时，可能难以形成具有足够厚度的氧化物膜。当半导体基板被暴露于去离子水超过20分钟时，由于长的工艺时间，工艺效率可降低，并且由于厚的氧化物膜，可能无法获得隧穿效应。
即，通过同时控制半导体基板暴露于去离子水的时间和温度，可通过湿法氧化来有效地形成氧化物膜。
湿法氧化与化学氧化的区别可在于使用不包含氧化剂等的去离子水。
当使用去离子水在半导体基板上形成氧化硅膜时，由于制造成本较低并且与化学氧化不同不需要附加冲洗工艺，所以工艺可被简化以改进生产率。
另外，当使用去离子水在半导体基板上形成氧化硅膜时，制造成本较低并且与化学氧化中相比形成较少缺陷点，因此可获得具有增强的质量的氧化硅膜。热氧化是在半导体基板上形成氧化硅膜的方法。热氧化以这样的方式执行：半导体基板被加载到550℃至700℃的范围内的温度下的腔室中，并且向其注入反应性气体以导致在半导体基板的表面上发生化学反应，持续1分钟至2分钟。氮(N2)和氧(O2)可用作反应性气体，并且可添加水或盐酸的液泡。
氧化硅膜的厚度落在1nm至1.5nm的范围内，难以实现1.5nm或更大的厚度的隧穿效应。
当通过热氧化形成氧化硅膜时，氧化之后的退火工艺S23可原位在相同的腔室中执行，因此制造时间可减少。
根据本发明的另一实施方式的制造方法包括步骤S23：在570℃至700℃的范围内的温度下的腔室中对氧化硅膜进行退火以将氧化硅膜转换为隧穿层。
氧化硅膜在腔室中在约570℃至750℃的范围内的温度下进行退火。在优选实施方式中，氧化硅膜开始从约570℃至约700℃被缓慢加热，然后温度缓慢降低以使热应力最小化。这样，如图3所示执行退火。
随后，根据本发明的另一实施方式的制造方法包括步骤S25：在隧穿层上形成多晶硅膜。
在优选实施方式中，多晶硅膜通过LPCVD(低压化学气相沉积)形成至300nm至400nm的范围内的厚度。
此工艺中所使用的反应性气体包括包含形成多晶硅膜的Si的气体(例如，硅烷气体)。由于多晶硅膜具有多晶结构，所以仅利用仅包含Si的简单气体(例如，硅烷气体)作为反应性气体来形成多晶硅膜。另外，氧化氮(N2O)气体和/或氧(O2)气可连同反应性气体一起被引入，以控制晶粒大小、结晶度等，从而实现令人满意的晶体生长。
当利用LPCVD形成半导体膜时，可通过控制反应温度来沉积非晶硅(a-Xi)或多晶硅以形成半导体膜。非晶硅在低于约600℃的反应温度下沉积，多晶硅在高于约600℃的反应温度下沉积。
在优选实施方式中，可通过LPCVD在等于或高于约600℃的温度下达20至35分钟来直接在隧穿层上形成多晶硅膜。更优选地，在退火工艺的温度范围内执行LPCVD，使得两个工艺之间存在很少温度差异。在这种情况下，由于两个工艺之间存在很少温度差异，所以施加于半导体基板的热应力可减小。另外，由于很少的温度差异使在工艺之间调节温度以使工艺稳定所需的时间缩短，所以运行时间也可减少。
尽管还可首先沉积非晶硅，然后通过退火由非晶硅形成多晶硅膜，但是需要在900℃左右的温度下执行退火以将非晶硅转换为多晶硅。这种高温退火增加了施加于氧化硅膜的热应力并且使得温度变化增加，从而加重了热应力。另外，当使用这种高温时，工艺运行时间增加，导致制造成本增加并且效率降低。
在本实施方式中，在隧穿层上形成多晶硅膜以跳过对多晶硅膜进行热处理的工艺，并且在形成多晶硅膜之前在低温下对氧化硅膜进行退火。
将描述表示本发明的实施方式的效果的实验结果。
为了检查本发明的效果，制造了四个样本并且通过Sun-Voc测量来测量隐含Voc如下。
样本1
样本1以这样的方式制造：氧化硅膜在半导体基板上由SiO2形成至1nm至1.5nm的范围内的厚度，被缓慢地加热，然后在570℃至700℃的温度范围内被冷却以退火，并且在氧化硅膜上形成多晶硅半导体膜和SiNx绝缘膜。
样本2
样本2以这样的方式制造：氧化硅膜在半导体基板上形成至1nm至1.5nm的范围内的厚度，并且在其上形成多晶硅半导体膜和SiNx绝缘膜而没有退火。
样本3
样本3以这样的方式制造：氧化硅膜在半导体基板上由SiO2形成至1nm至1.5nm的范围内的厚度，然后被缓慢地加热至570℃至700℃的范围内的温度以退火，在氧化硅膜上由多晶硅形成半导体膜，然后在800℃至1000℃的范围内的温度下将n型掺杂剂扩散到半导体膜中以形成n+掺杂区域，然后在其上由SiNx形成绝缘膜。
样本4
样本4以这样的方式制造：氧化硅膜在半导体基板上形成至1nm至1.5nm的范围内的厚度，并且在氧化硅膜上由多晶硅形成半导体膜而没有退火，然后在750℃至900℃的范围内的温度下将n型掺杂剂扩散到半导体膜中以形成n+掺杂区域，然后在其上由SiNx形成绝缘膜。
如上制造的样本1至样本4的隐含Voc的测量结果示出于下表1中。
[表1]
隐含Voc(mV)
样本1 720至730
样本2 680
样本3 735
样本4 680
可从以上实验结果确认，与氧化硅膜没有退火的情况(样本2和样本4)相比，在570℃至700℃的范围内的温度下对氧化硅膜进行退火的情况(样本1)下隐含Voc增加了40至50。
另外，样本4与样本2的不同之处在于样本4具有形成在半导体膜中的n+掺杂区域，并且在样本2和样本4二者中均省略了氧化硅膜退火。实验结果表明，样本2和样本4具有相同的隐含Voc值680。
这些结果证明，仅当形成氧化硅膜之后立即执行退火时，氧化硅膜被转换为隧穿层以实现隧穿效应。
所述结果可通过将样本1与样本3进行比较来配置。尽管在样本1和样本3二者中均在形成氧化硅膜之后立即执行退火，并且仅在样本3中在形成半导体膜之后另外执行退火，样本1和样本3具有相似的隐含Voc值。这证明了在形成氧化硅膜之后立即执行退火是有效的，而在形成半导体膜之后执行退火不影响电池效率改进。
将参照图5A至图5H描述通过根据本发明的实施方式的上述制造方法制造图1所示的太阳能电池的过程。
图5A示出与图2的S11和S13以及图4的S21和S23对应的工艺。在此工艺中，在半导体基板10的前表面和后表面上形成氧化硅膜22a。
半导体基板10可以是硅晶圆或块状硅基板。氧化硅膜可由具有化学式SiOx(优选地，SiO2)的材料形成。
氧化硅膜22a利用湿法氧化、热氧化或化学氧化形成至1nm至1.5nm的范围内的厚度。难以实现等于或大于1.5nm的厚度的隧穿效应。
当利用热氧化形成氧化硅膜时，随后的退火工艺可原位在相同的腔室中执行，从而减少了制造时间。
本工艺包括如上所述将氧化硅膜22a加热至570℃至700℃的范围内的温度的退火。因此，氧化硅膜22a被转换为隧穿层22。在优选实施方式中，氧化硅膜22a从600℃左右的温度被缓慢地加热以达到约700℃，然后温度降低至600℃左右以使热应力最小化。
这里，由于在氧化硅膜22a被暴露的同时执行退火，所以氧化硅膜22a可在570℃至700℃的范围内的温度下被转换为隧穿层。如果在氧化硅膜22a上形成其它层之后执行退火，则由于需要更高的退火温度，热应力加重，并且由于高温，工艺运行时间增加。
在传统技术中，氧化硅膜22a被加热至约900℃，因此相当大的热应力被施加于氧化硅膜并且由于显著的温度变化而进一步加重。当以这样的方式使用高温时，工艺运行时间延长，从而增加了制造成本并降低了效率。
如果在低于570℃的温度下对氧化硅膜22a进行加热，则氧化硅膜22a没有被转换为隧穿层22，并且即使氧化硅膜22a被转换为隧穿层22，也获得很少的隧穿效应。
参照图5B，在形成在半导体基板10的前表面和后表面上的隧穿层22上形成本征半导体膜20a。此工艺对应于图4的步骤S25。
本征半导体膜20a是未掺杂的纯半导体膜，优选地由多晶硅形成。
本征半导体膜20a可利用CVD(化学气相沉积)，更具体地讲，LPCVD(低压化学气相沉积)来形成。
此工艺中所使用的反应性气体包括包含形成本征半导体膜20a的Si的气体(例如，硅烷气体)。由于在本实施方式中半导体膜20a由本征多晶硅形成，所以仅包含Si的气体用作环境气体。
另外，氧化氮(N2O)气体和/或氧(O2)气可被另外引入以控制晶粒大小、结晶度等，从而实现令人满意的晶体生长。
在此工艺中，使用600℃至700℃的范围内的沉积温度，其落入用于上述退火工艺的570℃至700℃的温度范围内，因此两个工艺之间存在很少温度变化。因此，施加于半导体基板的热应力可被最小化，并且由于很少温度变化，在工艺之间调节温度以使工艺稳定所需的时间可减少，从而使运行时间减少。
参照图5C，利用掺杂剂对半导体膜20a进行掺杂以形成掺杂的n+区域20。
可利用在加热扩散炉中使掺杂剂扩散到半导体膜20a中的热扩散来使半导体膜20a变为n+区域20。
图5C示出通过热扩散形成n+区域20。当半导体基板10为n型时，在包含POCl3的环境气体中执行热扩散。
当POCl3用作掺杂源时，被引入腔室中的POCl3和O2在高温下彼此反应以在本征半导体膜20a的表面上形成P2O5层，然后在750℃至900℃的范围内的温度下通过热处理使包含在P2O5层中的磷(P)扩散到由Si形成的本征半导体膜20a中，从而形成n+区域20。
另选地，n+区域20可利用磷硅酸盐玻璃(PSG)来形成。
利用APCVD(大气压CVD)来沉积PSG。PSG可被沉积在形成在半导体基板10的前表面和后表面上的半导体膜20a中的仅一个上并且被加热至400℃至600℃的范围内的温度，使得半导体膜20a变为n+区域20。
另选地，n+区域20可按照这样的方式形成：掺杂有n型掺杂剂的半导体膜形成为半导体膜20a。
参照图5D，形成在半导体基板10的前表面上的半导体膜20a以及形成在下面的隧穿层22被去除。
在此工艺中，将半导体膜和隧穿层从半导体基板10的前表面去除，并且对半导体基板的暴露表面进行纹理化。
半导体膜和隧穿层可利用湿法蚀刻和干法蚀刻中的任一个(优选地，湿法蚀刻)来去除。氢氧化钾(KOH)用作蚀刻剂，并且可按照这样的方式执行蚀刻：仅半导体基板10的前表面被选择性地浸渍到KOH溶液中。
参照图5E，在半导体基板10的前表面上形成p+区域30。p+区域30按照这样的方式形成：利用p型掺杂剂对半导体基板10进行掺杂以使得半导体基板10的一部分变为掺杂区域。
p+区域30利用各种已知方法来形成。例如，p+区域30可利用允许掺杂的热扩散来形成，从而使隧穿层22的性质的劣化最小化。然而，当使用离子注入时，由于在离子注入之后在高温下执行的热处理，隧穿层22的性质可能劣化。
例如，通过在形成在半导体基板10的后表面上的n+区域20上形成氮化硅(SiNx)的钝化膜204并且在包含p型掺杂剂的环境气体中执行热处理，可在半导体基板10的前表面上形成p+区域30。
当p+区域30具有p型掺杂剂时，可在包含BBr3的环境气体中对p+区域30进行热处理。当p+区域30具有n型掺杂剂时，可在包含POCl3的环境气体中对p+区域30进行热处理。在形成p+区域30之后将钝化膜204去除。能够阻挡第二导电掺杂剂的掺杂的各种膜可用作钝化膜204并且通过根据材料的消除方法来去除。
在优选实施方式中，当p+区域30利用热扩散形成时，该工艺在800℃至1000℃的范围内的温度下执行约60分钟。
p+区域30在高于退火温度的温度下形成的原因是为了通过利用热能进一步活化在先前工艺中形成的n+区域20的掺杂剂来增强n+区域20的效率。
另选地，p+区域30可按照这样的方式形成：在半导体基板10的前表面上选择性地形成包括p型掺杂剂的掺杂层，通过热处理使包含在掺杂层中的p型掺杂剂扩散到半导体基板10中。例如，硼硅玻璃(BSG)可用于形成p+区域30。在这种情况下，BSG可利用LPCVD在约400℃至600℃的范围内的温度下沉积。
参照图5F，在设置在半导体基板10的前表面上的p+区域30上形成第二绝缘膜34和抗反射膜36。
第二绝缘膜34或抗反射膜36可通过诸如真空蒸发、CVD、旋涂、丝网印刷和喷涂的各种方法来形成。这里，当第二绝缘膜34或抗反射膜36利用诸如等离子体增强化学气相沉积的单面沉积来形成时，第二绝缘膜34或抗反射膜36可容易地仅形成在半导体基板10的前表面上，而无需针对第二绝缘膜34或抗反射膜36使用附加构图工艺。
参照图5G，在半导体基板10的后表面上形成第一绝缘膜24。在沉积在半导体基板10的后表面上的n+区域20上形成第一绝缘膜。
第一绝缘膜24可利用诸如真空蒸发、CVD、旋涂、丝网印刷和喷涂的各种方法来形成。
在本实施方式中，首先形成覆盖半导体基板10的前表面的第二绝缘膜34，然后形成覆盖半导体基板10的后表面的第一绝缘膜24。
因此，可防止在形成第一绝缘膜期间n+区域20的性质劣化或损坏。当n+区域20用作发射极区域时，n+区域20的性质非常重要。然而，本发明不限于此，覆盖半导体基板10的前表面的第二绝缘膜34可在形成覆盖半导体基板10的后表面的第一绝缘膜24之后形成。
参照图5H，形成分别连接至n+区域20和p+区域30的第一电极42和第二电极44。
例如，通过构图工艺在第一绝缘膜和第二绝缘膜中形成第一开口102和第二开口104，然后形成第一电极42和第二电极44以填充第一开口102和第二开口104。这里，第一开口102和第二开口104可通过诸如使用激光的激光烧蚀以及使用蚀刻剂或蚀刻膏的方法的各种方法来形成。第一电极42和第二电极44可利用诸如电镀和沉积的各种方法来形成。
尽管描述了利用根据本发明的实施方式的制造方法制造具有在半导体基板的前表面和后表面上分别形成电极的传统结构的太阳能电池的实施方式，本发明不限于此，可被同样应用于包括隧穿层的任何太阳能电池结构。
例如，在所有电极均被设置在其后侧的后侧接触太阳能电池中，可通过上述方法在太阳能电池的后表面上形成隧穿层。
在这种情况下，半导体基板的后表面被暴露于热氧化或化学溶液以形成1nm至1.5nm的范围内的厚度的氧化硅膜，然后将氧化硅膜加热至570℃至700℃的范围内的温度并在该温度下进行退火以形成隧穿层。
后侧接触太阳能电池包括半导体基板、通过上述制造方法形成在半导体基板的后表面上的隧穿层、具有p+区域和n+区域并且形成在隧穿层上的半导体膜、形成为覆盖半导体膜的绝缘膜以及通过形成在绝缘膜中的接触孔分别与p+区域和n+区域接触的电极。
上述特征、配置、效果等被包括在本发明的至少一个实施方式中，不应仅限于一个实施方式。另外，各个实施方式中所示的特征、配置、效果等在由本领域技术人员彼此组合或修改时可关于其它实施方式来实现。因此，与这些组合和修改有关的内容应该被解释为在如所附权利要求书所公开的本发明的范围和精神内。
相关申请的交叉引用
本申请要求在韩国知识产权局于2016年1月29日提交的韩国专利申请No.10-2016-0011825和2016年11月14日提交的韩国专利申请No.10-2016-0151337的优先权，其公开内容通过引用并入本文。

Claims (16)

1.一种制造太阳能电池的方法，该方法包括以下步骤：
在半导体基板上形成氧化硅膜；以及
连续地将所述氧化硅膜放置在具有550℃至700℃的温度范围的腔室中并且将所述氧化硅膜暴露于570℃至700℃的范围内的温度，以对所述氧化硅膜进行退火来转换为隧穿层，
其中，所述氧化硅膜是通过热氧化形成的，
其中，在退火期间，所述氧化硅膜在第一周期内从低于700℃的温度被缓慢地加热至700℃，在第二周期内被维持在700℃的温度，然后在第三周期内被缓慢地冷却至较低温度，并且
其中，在所述第一周期内的加热速率高于在所述第三周期内的冷却速率。
2.根据权利要求1所述的方法，其中，在所述第一周期内温度每分钟增加10℃。
3.根据权利要求2所述的方法，其中，所述第一周期为8至12分钟。
4.根据权利要求2所述的方法，其中，所述较低温度等于或高于600℃。
5.根据权利要求2所述的方法，其中，所述第二周期为12至18分钟。
6.根据权利要求1所述的方法，其中，在所述第三周期内每分钟的温度降低小于在所述第一周期内每分钟的温度增加。
7.根据权利要求6所述的方法，在所述第三周期内温度每分钟降低10℃。
8.根据权利要求1所述的方法，其中，所述第一周期比所述第二周期短。
9.根据权利要求1所述的方法，其中，所述第一周期、所述第二周期和所述第三周期之和等于或短于1小时。
10.根据权利要求1所述的方法，其中，形成所述氧化硅膜的步骤以及将所述氧化硅膜暴露于570℃至700℃的范围内的温度的步骤是通过原位工艺来执行的。
11.根据权利要求1所述的方法，其中，所述隧穿层的厚度在1nm至1.5nm的范围内。
12.一种制造太阳能电池的方法，该方法包括以下步骤：
通过热氧化在第一温度下在半导体基板上形成氧化硅膜；
通过连续地将所述氧化硅膜放置在具有550℃至700℃的温度范围的腔室中并且将所述氧化硅膜暴露于570℃至700℃的范围内的温度，来在570℃至700℃的温度下对所述氧化硅膜进行退火以形成隧穿层；以及
在所述隧穿层上形成多晶硅膜，
其中，在退火期间，所述氧化硅膜在第一周期内从低于700℃的温度被缓慢地加热至700℃，在第二周期内被维持在700℃的温度，然后在第三周期内被缓慢地冷却至较低温度，并且
其中，在所述第一周期内的加热速率高于在所述第三周期内的冷却速率。
13.根据权利要求12所述的方法，其中，在形成所述氧化硅膜的步骤中，通过化学氧化来形成所述氧化硅膜，并且
其中，在形成所述隧穿层的步骤中，在570℃至700℃的温度下在腔室中执行退火。
14.根据权利要求12所述的方法，其中，在形成所述氧化硅膜的步骤中，在腔室中通过热氧化来形成所述氧化硅膜，并且
其中，在所述腔室中原位连续地执行形成所述隧穿层的步骤。
15.根据权利要求14所述的方法，其中，所述第一温度与570℃至700℃的温度相同。
16.根据权利要求12所述的方法，其中，通过在所述隧穿层上直接沉积多晶硅来形成所述多晶硅膜。
CN201710054307.3A 2016-01-29 2017-01-24 制造太阳能电池的方法 Active CN107026218B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910303829.1A CN110061096B (zh) 2016-01-29 2017-01-24 制造太阳能电池的方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20160011825 2016-01-29
KR10-2016-0011825 2016-01-29
KR1020160151337A KR20170090989A (ko) 2016-01-29 2016-11-14 태양전지의 제조 방법
KR10-2016-0151337 2016-11-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910303829.1A Division CN110061096B (zh) 2016-01-29 2017-01-24 制造太阳能电池的方法

Publications (2)

Publication Number Publication Date
CN107026218A CN107026218A (zh) 2017-08-08
CN107026218B true CN107026218B (zh) 2019-05-10

Family

ID=57909523

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910303829.1A Active CN110061096B (zh) 2016-01-29 2017-01-24 制造太阳能电池的方法
CN201710054307.3A Active CN107026218B (zh) 2016-01-29 2017-01-24 制造太阳能电池的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910303829.1A Active CN110061096B (zh) 2016-01-29 2017-01-24 制造太阳能电池的方法

Country Status (4)

Country Link
US (1) US10050170B2 (zh)
EP (1) EP3200243B1 (zh)
JP (1) JP6392385B2 (zh)
CN (2) CN110061096B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10367115B2 (en) * 2016-01-29 2019-07-30 Lg Electronics Inc. Method of manufacturing solar cell
TWI662715B (zh) * 2017-10-27 2019-06-11 財團法人工業技術研究院 太陽能電池
CN109004063B (zh) * 2018-07-06 2020-06-09 横店集团东磁股份有限公司 一种晶硅太阳电池的热氧化方法
CN111081810A (zh) * 2018-10-18 2020-04-28 中国科学院宁波材料技术与工程研究所 提升隧穿氧/多晶硅钝化接触结构的钝化性能的方法
CN109698245A (zh) * 2018-11-20 2019-04-30 缪清 一种pi缓冲层的制备方法
CN109980019A (zh) * 2019-03-28 2019-07-05 江苏日托光伏科技股份有限公司 一种二氧化硅隧穿层的制备方法
US11075308B1 (en) 2020-06-19 2021-07-27 Pharos Materials, Inc. Vanadium-containing electrodes and interconnects to transparent conductors
CN113506841A (zh) * 2021-07-09 2021-10-15 西乡(上海)国际贸易有限公司 一种隧穿氧化钝化接触电池、制备方法及设备
CN119836039A (zh) * 2022-03-25 2025-04-15 安徽华晟新能源科技股份有限公司 一种异质结电池及其制备方法
CN114784148B (zh) * 2022-06-15 2022-09-23 浙江晶科能源有限公司 太阳能电池的制备方法及太阳能电池、光伏组件
CN115799364B (zh) * 2023-02-07 2023-05-26 天合光能股份有限公司 一种太阳能电池
CN121368936A (zh) * 2023-06-20 2026-01-20 国立研究开发法人产业技术综合研究所 太阳能电池元件和太阳能电池元件的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057439A (en) * 1990-02-12 1991-10-15 Electric Power Research Institute Method of fabricating polysilicon emitters for solar cells
JPH08254392A (ja) 1995-03-17 1996-10-01 Fujitsu Ltd 基板の熱処理方法及び熱処理装置
US5907766A (en) 1996-10-21 1999-05-25 Electric Power Research Institute, Inc. Method of making a solar cell having improved anti-reflection passivation layer
NL1029647C2 (nl) * 2005-07-29 2007-01-30 Otb Group Bv Werkwijze voor het passiveren van ten minste een deel van een substraatoppervlak.
US7718888B2 (en) * 2005-12-30 2010-05-18 Sunpower Corporation Solar cell having polymer heterojunction contacts
WO2010151478A1 (en) * 2009-06-22 2010-12-29 International Business Machines Corporation Method of making a semiconductor optical detector structure
DE102010003784A1 (de) 2010-04-09 2011-10-13 Robert Bosch Gmbh Verfahren zur Herstellung einer Solarzelle
US8334161B2 (en) * 2010-07-02 2012-12-18 Sunpower Corporation Method of fabricating a solar cell with a tunnel dielectric layer
US20120073650A1 (en) * 2010-09-24 2012-03-29 David Smith Method of fabricating an emitter region of a solar cell
US8658458B2 (en) * 2011-06-15 2014-02-25 Varian Semiconductor Equipment Associates, Inc. Patterned doping for polysilicon emitter solar cells
US20130048070A1 (en) 2011-08-26 2013-02-28 Arash Hazeghi Tunnel photovoltaic
CN102983214B (zh) * 2012-11-19 2015-05-20 苏州阿特斯阳光电力科技有限公司 一种选择性发射极晶体硅太阳电池的制备方法
KR102060709B1 (ko) * 2013-03-18 2019-12-30 엘지전자 주식회사 태양 전지의 제조 방법
US9559222B2 (en) * 2013-08-14 2017-01-31 Arizona Board Of Regents On Behalf Of Arizona State University Method and tool to reverse the charges in anti-reflection films used for solar cell applications
DE102013219565A1 (de) * 2013-09-27 2015-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Photovoltaische Solarzelle und Verfahren zum Herstellen einer photovoltaischen Solarzelle
KR101613846B1 (ko) * 2014-06-10 2016-04-20 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR102219804B1 (ko) * 2014-11-04 2021-02-24 엘지전자 주식회사 태양 전지 및 그의 제조 방법

Also Published As

Publication number Publication date
US20170222085A1 (en) 2017-08-03
EP3200243B1 (en) 2020-03-11
CN107026218A (zh) 2017-08-08
JP2017135386A (ja) 2017-08-03
CN110061096B (zh) 2023-02-28
CN110061096A (zh) 2019-07-26
EP3200243A1 (en) 2017-08-02
JP6392385B2 (ja) 2018-09-19
US10050170B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
CN107026218B (zh) 制造太阳能电池的方法
US9537030B2 (en) Method of fabricating a solar cell with a tunnel dielectric layer
US9166096B2 (en) Method for manufacturing solar cell and dopant layer thereof
CN110352501A (zh) 制造钝化太阳能电池的方法及所得的钝化太阳能电池
KR20120083400A (ko) 태양전지, 그 제조방법 및 태양전지 모듈
WO2021128831A1 (zh) 太阳能电池及其制备方法、n型掺杂硅膜的处理方法以及半导体器件
TW201911588A (zh) 太陽能電池及其製造方法
CN113571590A (zh) 利用晶体硅对太阳能电池光接收表面进行钝化
CN110073498B (zh) 高光电变换效率太阳能电池及高光电变换效率太阳能电池的制造方法
US20190305171A1 (en) Method of manufacturing solar cell
KR101870326B1 (ko) 태양 전지의 제조 방법
KR102106071B1 (ko) 태양전지의 제조 방법
Sharstniou et al. Morphology dependent optical properties of ZnO/SiNWs nanocomposites
RU2662254C1 (ru) Способ изготовления полупроводниковой структуры, содержащей p-n-переход под пленкой пористого кремния для реализации фотоэлектрического преобразователя
CN121174711A (zh) 太阳电池制备方法、太阳电池及光伏组件
KR20230160058A (ko) 태양 전지의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20170808

Assignee: Hanhua thinksin Co.,Ltd.

Assignor: LG ELECTRONICS Inc.

Contract record no.: X2022990000645

Denomination of invention: Method of making solar cells

Granted publication date: 20190510

License type: Common License

Record date: 20220914

EE01 Entry into force of recordation of patent licensing contract
TR01 Transfer of patent right

Effective date of registration: 20221031

Address after: No. 3, Yingbin Avenue, Shangrao Economic and Technological Development Zone, Jiangxi Province

Patentee after: Shangrao Jingke Green Energy Technology Development Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG ELECTRONICS Inc.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: No. 3, Yingbin Avenue, Shangrao Economic and Technological Development Zone, Jiangxi Province 334100

Patentee after: Shangrao Xinyuan Yuedong Technology Development Co.,Ltd.

Address before: No. 3, Yingbin Avenue, Shangrao Economic and Technological Development Zone, Jiangxi Province 334100

Patentee before: Shangrao Jingke Green Energy Technology Development Co.,Ltd.

CP01 Change in the name or title of a patent holder