[go: up one dir, main page]

CN106992211A - 鳍式场效晶体管装置 - Google Patents

鳍式场效晶体管装置 Download PDF

Info

Publication number
CN106992211A
CN106992211A CN201611024466.0A CN201611024466A CN106992211A CN 106992211 A CN106992211 A CN 106992211A CN 201611024466 A CN201611024466 A CN 201611024466A CN 106992211 A CN106992211 A CN 106992211A
Authority
CN
China
Prior art keywords
source
drain regions
gate stack
sidewall
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611024466.0A
Other languages
English (en)
Inventor
张哲诚
林志翰
曾鸿辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106992211A publication Critical patent/CN106992211A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H10W20/062—
    • H10W20/069—
    • H10W20/0698—
    • H10W20/076—
    • H10W20/20—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明实施例提供一种鳍式场效晶体管装置包括衬底、堆叠结构、源极与漏极区、侧壁绝缘体以及金属连接件。包括有栅极堆叠的堆叠结构配置于衬底上。源极与漏极区配置于堆叠结构旁。侧壁绝缘体配置于源极与漏极区上。侧壁绝缘体包括底部与上部。底部与上部之间形成界面，且底部位在上部以及源极与漏极区之间。金属连接件堆叠于源极与漏极区上且侧壁绝缘体位在金属连接件与堆叠结构之间。

Description

鳍式场效晶体管装置
技术领域
本发明实施例涉及一种鳍式场效晶体管装置。
背景技术
随着电子装置体积逐渐缩小的需求，已经发展出来具有立体(3D)结构的装置。此类装置的范例包括有鳍式场效晶体管，其具有由衬底上垂直凸出而高起的鳍状结构。对于具有复杂形貌结构的装置而言，需要维持装置的成品率与性能。
发明内容
依据本发明的一些实施例，鳍式场效晶体管装置包括衬底、堆叠结构、源极与漏极区、侧壁绝缘体以及金属连接件。衬底具有建置其中的鳍结构。包括有栅极堆叠的堆叠结构配置于鳍结构上方。源极与漏极区配置于堆叠结构旁。侧壁绝缘体配置于源极与漏极区上。侧壁绝缘体包括底部与上部。底部与上部之间形成界面，且底部位于上部以及源极与漏极区之间。金属连接件堆叠于源极与漏极区上，且侧壁绝缘体位在金属连接件与堆叠结构之间。
附图说明
包含附图以便进一步理解本发明实施例，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明实施例的原理。
图1为依据本发明一些实施例所绘示的一种鳍式场效晶体管装置的制造方法流程图；
图2为本发明一些实施例中，利用图1的步骤S10所制造的装置示意图；
图3A与图3B为本发明一些实施例中，利用图1的步骤S20所制造的装置示意图；
图4为本发明一些实施例中，利用图1的步骤S30所制造的装置示意图；
图5为本发明一些实施例中，利用图1的步骤S40所制造的装置示意图；
图6为本发明一些实施例中，利用图1的步骤S50所制造的装置示意图；
图7为依照本发明一些实施例所绘示的另一种鳍式场效晶体管装置的剖面示意图。
附图标号说明
100、200：鳍式场效晶体管装置；
102A：共享源/漏极区；
102B：沟道区；
110：衬底；
112：鳍结构；
120、220：栅极堆叠；
120S、122S：侧壁；
120S1：第一区段；
120S2：第二区段；
122：电极部；
122T：顶部；
124、224：间隙壁；
126：顶隔离器；
130：源极与漏极区；
140：介电材料层；
142：初始介电层；
142A：第一介电部；
142B：第二介电部；
144：底部；
146：层间介电层；
150：光刻胶图案；
152：开口；
160：绝缘层；
162：上部；
170：侧壁绝缘体；
172：界面；
174：转向部；
180、280：堆叠结构；
180S、280S：倾斜侧表面；
190：金属连接件；
192：扩展部；
194：细瘦部；
196：盖层；
G：间隙区；
S10～S50：步骤。
具体实施方式
以下公开内容提供用于实施所提供的目标之不同特征的许多不同实施例或实例。以下所描述的构件及配置的具体实例是为了以简化的方式传达本发明为目的。当然，这些仅仅是实例，而不旨在限制本发明。举例来说，在以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征与第一特征形成为直接接触的实施例，且亦可包括第二特征与第一特征之间可形成有额外特征使得第二特征与第一特征可不直接接触的实施例。此外，本发明在各种实例中可使用相同的组件符号及/或字母来指代相同或类似的部件。组件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例及/或配置本身之间的关系。
另外，为了便于描述附图中所绘示的一个构件或特征与另一组件或特征的关系，本文中可使用例如「在...下」、「在...下方」、「下部」、「在…上」、「在…上方」、「上部」及类似术语的空间相对术语。除了附图中所绘示的定向之外，所述空间相对术语意欲涵盖装置在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应的作出解释。
请参照图1，本发明部分实施例的方法包括以下步骤S10至步骤S50。在步骤S10中，将栅极堆叠以及源极与漏极区形成于衬底上。源极与漏极区是接续于栅极的形成之后形成的。源极与漏极区位于栅极堆叠旁。在步骤20中，使初始介电层形成于衬底上。栅极堆叠被初始介电层部分的暴露出来。然后，在步骤S30中，形成绝缘层以覆盖初始介电层与栅极堆叠的露出部份。接着，在步骤S40中，于刻蚀工艺中，将绝缘层与初始介电层部分的移除，直到源极与漏极区暴露出来而形成侧壁绝缘体。然后，在步骤S50中，形成金属连接件以堆叠于源极与漏极区上。通过进行步骤S10至S50，提供依据本发明部分实施例所述的鳍式场效晶体管装置，其中用以接触源极与漏极区的金属连接件与栅极堆叠被侧壁绝缘体分隔开来，以提升制造鳍式场效晶体管装置的成品率与工艺窗口(process window)。然而也可以在上述步骤之间增加一个或多个额外步骤来制造鳍式场效晶体管装置。此外，为了进一步清楚的揭露鳍式场效晶体管装置的制造方法以及通过这些方法制造的装置，以下段落伴随着各步骤所制造的装置的图式来描述。
在图2中，提供衬底110以将栅极堆叠120以及源极与漏极区130形成于衬底110上。源极与漏极区130位于栅极堆叠120旁。在一些实施例中，衬底110具有至少一个鳍结构112。栅极堆叠120配置于鳍结构112上方且在鳍结构112附近。源极与漏极区130覆盖鳍结构112的被栅极堆叠120暴露出来的部分。在图2中，两个栅极堆叠120形成在鳍结构112上，且一个源极与漏极区130形成于这两个栅极堆叠120之间，以此作为范例来说明多个栅极结构共享一个应变结构(strain structure)的一些实施例。在图2中，剖面表示出栅极堆叠120位于鳍结构112上方。不过，在沿着其他方向所得出的剖面中，栅极堆叠120可以连续的覆盖鳍结构112的侧壁与顶部。
在一些实施例中，衬底110包括元素半导体(诸如结晶结构的硅或锗)、化合物半导体(诸如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟)、或上述的组合。此外，衬底110包括绝缘体上硅(silicon-on-insulator,SOI)衬底。SOI衬底可使用氧植入隔离法(separation by implantation of oxygen,SIMOX)、晶片接合法及/或其他合适方法来制造。此外，衬底110包括各式经掺杂区以及其他合适的特征。
鳍结构112是建置于衬底110中的结构，其由衬底110的块体凸伸出来。鳍结构112通过合适的工艺来形成，例如光刻与刻蚀工艺。可替换的，鳍结构112通过双重图案化光刻(double-patterning lithography,DPL)工艺来形成。双重图案化光刻是一种通过将图案分割成两个交叉图案(interleaved patterns)以在衬底上建构图案的方法。双重图案化光刻可提升特征密度(例如鳍结构的密度)。可使用各式的双重图案化光刻方法，其包括进行双重曝光(可使用两道掩模块)、形成邻近于特征的间隔物与移除特征以形成间隔物图案、冻结阻挡结构(resist freezing)、以及/或其他合适的工艺。
栅极堆叠120形成于衬底110上方而具有合适的厚度。栅极堆叠120包括电极部122、间隙壁124以及顶隔离器126，其中间隙壁124以及顶隔离器126覆盖电极部122且围绕电极部122。在一些实施例中，电极部122包括多晶硅层。多晶硅层可经掺杂而具有合适的导电性。可替代的，如要形成牺牲栅极时，多晶硅可不需经掺杂，且多晶硅可在后续的栅极取代工艺中被取代。在其他实施例中，电极部122包括具有合适功函数的导电层，因此，电极部122也可作为功函数层。功函数层包括合适材料，使得此层调节为具有合适的功函数以增益装置的性能。举例而言，若作为用于N型金氧半导体(NMOS)装置的N型功函数金属(N-metal)，使用Ta、TiAl、TiAlN或是TaCN。在一些实施例中，功函数层包括经掺杂的导电氧化物材料。在替代实施例中，电极部122包括其他导电材料，诸如铝、铜、钨、金属合金、金属硅化物、其他合适的材料或上述的组合。在一些实施例中，电极部122包括多个层。例如，电极部122包括功函数层与形成于功函数层上方的另一导电层。在各种实施例中，电极部122可以通过化学气相沉积法(CVD)、物理气相沉积法(PVD)、原子层沉积法(ALD)、高密度等离子化学气相沉积法(HDPCVD)、电镀法、其他合适方法、或是上述方法的组合而形成。
间隙壁124覆盖电极部122的侧壁122S。顶隔离器126覆盖电极部122的顶部122T。间隙壁124与顶隔离器126例如包括氮化硅。可使用其他形式的介电材料。举例而言，间隙壁124与顶隔离器126包括氧化硅或是多个介电材料层，此处的介电材料诸如氧化硅与氮化硅。在部分实施例中，为了防止电极部122直接接触鳍结构112，于鳍结构112与电极部122之间形成栅绝缘体(未表示)。栅绝缘体，例如，包括氧化硅。其他形式的栅绝缘材料也可使用。举例来说，栅绝缘体可包括氮氧硅铪(HfSiON)、氮氧化硅(SiON)或二氧化铪(HfO2)。在一些实施例中，栅极绝缘体可进一步包括功函数调整层。举例来说，可提供氧化镧(La2O3)给n型装置，而除了氮氧硅铪(HfSiON)及/或二氧化铪(HfO2)之外，可提供氮化钛/铝/氮化钛(TiN/Al/TiN)给p型装置。
源极与漏极区130覆盖且接触于鳍结构112的被栅极堆叠120露出的部份。在部分实施例中，栅极堆叠120之间的源极与漏极区130定义为共享源/漏极区102A。共享源/漏极区102A邻近栅极堆叠120并被栅极堆叠120暴露出来，而沟道区102B定义于鳍结构112中并位于两个栅极堆叠120之下。共享源/漏极区102A由两个沟道区102B共享。在一些实施例中，源极与漏极区130具有的晶格常数不同于鳍结构112。例如，源极与漏极区130包括硅锗(SiGe)、硅锗:碳(SiGe:C)或是锗等这些相较于鳍结构112而言可提供较高空穴迁移率的材料。另外，源极与漏极区130包括硅:碳(Si:C)或是其他相较于鳍结构112而言可提供较高电子迁移率的材料。衬底110具有凹陷。凹陷在沟道区102B旁，且源极与漏极区130填充凹陷。在部分实施例中，鳍结构112由沟道区102B向外延伸，且源极与漏极区130覆盖在鳍结构112的延伸部分上。
在图3A中，将介电材料层140形成于衬底110上以连续的覆盖栅极堆叠120以及源极与漏极区130。介电材料层140，例如，包括氮化硅或其他类型的介电材料。举例而言，介电材料层140包括氧化硅或是多个介电材料层，此处的介电材料诸如氧化硅与氮化硅。此外，将光刻胶图案150形成于介电材料层140上，且光刻胶图案150位于栅极堆叠120上方。在部分实施例中，光刻胶图案150的面积实质上遮蔽栅极堆叠120的面积，并且光刻胶图案150所暴露的开口152的面积遮蔽了源极与漏极区130所在处。然后，使用光刻胶图案150为掩模进行刻蚀工艺以图案化介电材料层140，且在刻蚀工艺后将光刻胶图案150移除。在这个步骤中，位于开口152中的部分介电材料层140经部份移除，且栅极堆叠120部份的被暴露出来。
如图3B所示，接着形成包括第一介电部142A与第二介电部142B的初始介电层142。第一介电部142A位于源极与漏极区130上方，而第二介电部142B位于栅极堆叠120上方。第一介电部142A为先前被刻蚀的部份，第二介电部142B为先前被光刻胶图案150覆盖的部份。在刻蚀工艺下，第二介电部142B具有渐细外型，其底面积大于顶面积。此外，第一介电部142A与第二介电部142B彼此分离而暴露出栅极堆叠120的侧壁120S的第一区段120S1。因此，栅极堆叠120的侧壁120S包括连续连接的第一区段120S1与第二区段120S2，其中初始介电层142的第一介电部142A接触第二区段120S2，且第一区段120S1在此步骤中暴露出来。
在图4中，绝缘层160接着沉积于衬底110上，且绝缘层160连续的覆盖源极与漏极区130上方的第一介电部142A以与栅极堆叠120上方的第二介电部142B。绝缘层160也覆盖栅极堆叠120的暴露部分，使得绝缘层160接触栅极堆叠120的侧壁120S的第一区段120S1。
在各种实施例中，绝缘层160可以通过原子层沉积法(ALD)、高密度等离子化学气相沉积法(HDPCVD)、其他合适方法、或是上述方法的组合来形成。举例而言，绝缘层160包括氮化硅、氧化硅、氮氧化硅、碳氮化硅(SiCN)或是多个介电材料层，此处的介电材料诸如氧化硅与氮化硅。绝缘层160的沉积厚度依据实际需求而决定以连续的覆盖第一介电部142A、第二介电部142B以与栅极堆叠120的侧壁120S的被暴露的第一区段120S1。此外，侧壁120S的第二区段120S2被第一介电部142A覆盖。据此，绝缘层160不需覆盖整个侧壁120S，这不致因绝缘层160的不连续导致缺陷而有助于提升绝缘层160对侧壁的覆盖率。在一些实施例中，既然绝缘层160具有良好的侧壁覆盖率，栅极堆叠120可设置成更靠近彼此，使得形成在栅极堆叠120之间的间隙区G的深宽比(aspect ratio)可以提高。此处的深宽比是指由第二介电部142B顶部到源极与漏极区130顶部的整体深度相对于两个栅极堆叠120之间的距离的比值。藉此，可缩减装置尺寸，且可提升装置密度。
然后，绝缘层160与初始介电层142被部份移除，直到源极与漏极区130暴露出来，如图1的步骤S40所示。在部分实施例中，进行等向性刻蚀以部分的移除绝缘层160与初始介电层142。在图5中，一部分的绝缘层160与一部分的初始介电层142保留于源极与漏极区130上而形成侧壁绝缘体170。侧壁绝缘体170包括底部144与上部162，底部144是由初始介电层142的第一介电部142A图案化而来，而上部162是由绝缘层160图案化而来。底部144接触栅极堆叠120的侧壁120S的第二区段120S2，而上部162接触栅极堆叠120的侧壁120S的第一区段120S1。即，侧壁绝缘体170接触并连续的覆盖源极与漏极区130上方的栅极堆叠120的侧壁120S。
在图5中，移除工艺持续进行直到源极与漏极区130暴露出来，且同时的将栅极堆叠120上方的绝缘层160与初始介电层142部份移除。因此，图4中的第二介电部142B图案化成层间介电层146，且层间介电层146被绝缘层160的保留部分(上部162)露出。层间介电层146堆叠于栅极堆叠120上以形成堆叠结构180。此外，导因于图3B的刻蚀步骤，堆叠结构180具有倾斜侧表面180S，且侧壁绝缘体170沿着倾斜侧表面180S覆盖而具有转向部174。
根据以上步骤，绝缘层160与初始介电层142在不同步骤中被形成或是沉积。因此，在底部144与上部162之间形成了界面172且底部144位于上部162以及源极与漏极区130之间。此外，在源极与漏极区130形成之后才形成绝缘层160与初始介电层142，因此栅极堆叠120的侧壁120S连续的被侧壁绝缘体170的底部144与侧壁绝缘体170的上部162覆盖。另外，侧壁绝缘体170的底部144与层间介电层146都由介电材料层140制作而成，因此包括相同的材料。
如图6所示，在图5的装置中形成金属连接件190以形成鳍式场效晶体管装置100。在图6中，金属连接件190用来表示任何型式的导电材料与结构，且金属连接件190用来建立连通至源极与漏极区130的电性连接。金属连接件190包括单层导电材料层或是多层导电材料层。在部分实施例中，金属连接件190包括钨、铜、钨铜合金或是任何具有合适阻抗及合适间隙填充能力的金属材料。金属连接件190堆叠于源极与漏极区130上，且侧壁绝缘体170位在金属连接件190与栅极堆叠120之间。据此，金属连接件190与栅极堆叠120彼此分隔开来，以避免金属连接件190与栅极堆叠120之间有不必要的电性连接，而提升了制造金属连接件190的成品率以及工艺窗口。在形成金属连接件190之后，可选择性的进行平坦化工艺，使得金属连接件190的顶部与侧壁绝缘体170的顶部连同堆叠结构180的顶部共平面。再者，于金属连接件190以及堆叠结构180上形成盖层196以作为刻蚀停止层。盖层196的材料包括氮化物。在部份实施例中，平坦化工艺包括一次或多次的化学机械抛光工艺(CMP)。
在图6中，鳍式场效晶体管装置100包括衬底110、多个堆叠结构180、源极与漏极区130、金属连接件190与侧壁绝缘体170。堆叠结构180包括栅极堆叠120以及堆叠于栅极堆叠120上的层间介电层146。栅极堆叠120配置于建置在衬底110的鳍结构112上方。源极与漏极区130覆盖鳍结构112的被栅极堆叠120暴露出来的部分。金属连接件190堆叠于源极与漏极区130上。侧壁绝缘体170配置于金属连接件190与堆叠结构180之间，且配置于源极与漏极区130上。侧壁绝缘体170包括底部144与上部162，且底部144与上部162之间存在有界面172。
栅极堆叠120的侧壁120S的第一区段120S1接触侧壁绝缘体170的上部162。栅极堆叠120的侧壁120S的第二区段120S2接触侧壁绝缘体170的底部144。即，在源极与漏极区130上方，栅极堆叠120的侧壁120S被侧壁绝缘体170连续的覆盖。因此，栅极堆叠120的电极部122与金属连接件190被侧壁绝缘体170与间隙壁124分隔开来，而电极部122以及源极与漏极区130被间隙壁124分隔开来。
由层间介电层146叠置于栅极堆叠120上所形成的堆叠结构180具有渐细(taper)顶部，且渐细顶部是由图3B所示的刻蚀工艺形成，因而提供倾斜侧表面180S。侧壁绝缘体170沿着倾斜侧表面180S覆盖而具有转向部174。此外，堆叠结构180之间的金属连接件190包括扩展部192与细瘦部194。细瘦部194位于扩展部192以及源极与漏极区130之间。扩展部192的面积超出细瘦部194的面积。因此，金属连接件190提供增大的面积以接触外部构件。如上所述，栅极堆叠120设置成彼此更接近时，侧壁绝缘体170仍连续的覆盖堆叠结构180的侧壁。因此，形成在栅极堆叠120之间的金属连接件190可具有高的深宽比而不致与栅极堆叠120的电极部122产生不要的电性连接。即，提升了制造金属连接件190的成品率与工艺窗口。
在图7中，鳍式场效晶体管装置200是由进行图1的步骤S10至步骤S50而制作出来的，因此鳍式场效晶体管装置200的制造方法可参照前述实施例与图式。鳍式场效晶体管装置200包括衬底110、堆叠结构280、源极与漏极区130、金属连接件190与侧壁绝缘体170。堆叠结构280包括栅极堆叠220以及堆叠于栅极堆叠220上的层间介电层146。栅极堆叠220配置于衬底110中所建置的鳍结构112上方且接近鳍结构112。源极与漏极区130配置于鳍结构112的被栅极堆叠220露出的部份上。金属连接件190堆叠于源极与漏极区130上，且金属连接件190与栅极堆叠220被侧壁绝缘体170分隔开来。堆叠结构280具有倾斜侧表面280S，且侧壁绝缘体170是由图3A与图3B的步骤S20制作而成。栅极堆叠220在图3B的步骤S20中被部份刻蚀，使得倾斜侧表面280S延伸至栅极堆叠220的上部。栅极堆叠220的间隙壁224具有邻近于层间介电层146的渐细顶部。在部分实施例中，倾斜侧表面280S延伸至栅极堆叠220的上部，且侧壁绝缘体170连续的覆盖堆叠结构280的倾斜侧表面280S，以通过侧壁绝缘体170的设置来确保金属连接件190与栅极堆叠220的电极部122之间的电性隔离。
鳍式场效晶体管装置100或200描绘为集成电路或集成电路的部份。在一些实施例中，鳍式场效晶体管装置100或200包括有源组件、其他合适的构件及/或其组合。有源组件诸如金氧半导体(metal-oxide-semiconductor，MOS)鳍式场效晶体管(MOSFETs)、互补金氧半导体(complementary metal-oxide-semiconductor,CMOS)鳍式场效晶体管、高压晶体管及/或高频率晶体管。在部分实施例中，鳍式场效晶体管装置100或200另外包括无源组件，例如电阻、电容、电感及/或熔丝(fuse)。在部分实施例中，鳍式场效晶体管装置100或200由CMOS技术工艺形成，因此部分程序并未在此描述。在部分实施例中，可在图1的流程之前、期间或是之后进行额外的步骤，且上述描述的步骤中有部份可以被替代或是省略以实施其他实施例的制造方法。在部分实施例中，可在鳍式场效晶体管装置100或200中增加额外的特征，且上述特征与以下特征中有部份可以被替代或是省略以实施鳍式场效晶体管装置100或200的其他实施例。
依据本发明的一些实施例，鳍式场效晶体管装置包括衬底、堆叠结构、源极与漏极区、侧壁绝缘体以及金属连接件。衬底具有建置其中的鳍结构。包括有栅极堆叠的堆叠结构配置于鳍结构上方。源极与漏极区配置于堆叠结构旁。侧壁绝缘体配置于源极与漏极区上。侧壁绝缘体包括底部与上部。底部与上部之间形成界面，且底部位在上部以及源极与漏极区之间。金属连接件堆叠于源极与漏极区上，且侧壁绝缘体位在金属连接件与堆叠结构之间。
依据本发明的另外一些实施例，鳍式场效晶体管装置包括具有鳍结构的衬底、堆叠结构、源极与漏极区、金属连接件以及侧壁绝缘体。堆叠结构包括有配置于鳍结构上的栅极堆叠。栅极堆叠具有侧壁，侧壁包括连续的连接的第一区段与第二区段。源极与漏极区覆盖于鳍结构的被栅极堆叠露出的部份。金属连接件叠置于源极与漏极区上。侧壁绝缘体配置于源极与漏极区上，且侧壁绝缘体位在金属连接件与堆叠结构之间。侧壁绝缘体包括上部与底部，且底部位在上部以及源极与漏极区之间。上部与底部分别覆盖第一区段与第二区段。
依据本发明的另一些实施例，一种鳍式场效晶体管装置的制造方法包括至少以下步骤。将栅极堆叠形成于衬底的鳍结构上，并且接续的形成源极与漏极区。源极与漏极区覆盖鳍结构被栅极堆叠露出的部份。将初始介电层形成于衬底上并形成于栅极堆叠以及源极与漏极区上方。栅极堆叠部分的暴露出初始介电层。形成绝缘层以连续的覆盖初始介电层与栅极堆叠的露出部份。将绝缘层与初始介电层部分的移除，直到源极与漏极区暴露出来。绝缘层的一部分与初始介电层的一部分保留下来，以形成源极与漏极区上的侧壁绝缘体。金属连接件形成于源极与漏极区上，且金属连接件与栅极堆叠被侧壁绝缘体分隔开来。
依据本发明的另一些实施例，堆叠结构更包括配置于栅极堆叠上的层间介电层。层间介电层与侧壁绝缘体的底部包括相同材料。堆叠结构具有倾斜侧表面，且侧壁绝缘体的上部覆盖倾斜侧表面而具有转向部。金属连接件的顶部与堆叠结构的顶部共平面。金属连接件具有扩展部与细瘦部。细瘦部位于扩展部以及源极与漏极区之间。扩展部的面积超出细瘦部的面积。侧壁绝缘体具有转向部，且转向部连续的覆盖细瘦部与扩展部。栅极堆叠包括电极部、覆盖电极部的侧壁的间隙壁以及覆盖电极部的顶部的顶隔离器。电极部与金属连接件被侧壁绝缘体与间隙壁分隔开来。电极部以及源极与漏极区被间隙壁分隔开来。侧壁绝缘体更配置于金属连接件与层间介电层之间。初始介电层的形成步骤包括形成介电材料层以连续的覆盖栅极堆叠以及源极与漏极区，并且将介电材料层图案化成初始介电层。初始介电层包括第一介电部与第二介电部，其中第一介电部位于源极与漏极区上方，且第二介电部位于栅极堆叠上方。绝缘层与初始介电层的部分移除更使第二介电部暴露出来以形成堆叠于栅极堆叠上的层间介电层。在金属连接件与侧壁绝缘体上进行平坦化工艺。平坦化工艺包括化学机械抛光(Chemical-Mechanical Polishing,CMP)工艺。
以上概述了多个实施例的特征，使本领域具有通常知识者可更佳了解本发明的态样。本领域具有通常知识者应理解，其可轻易的使用本发明作为设计或修改其他工艺与结构的依据，以实行本文所介绍的实施例的相同目的及/或达到相同优点。本领域具有通常知识者还应理解，这种等效的配置并不悖离本发明的精神与范畴，且本领域具有通常知识者在不悖离本发明的精神与范畴的情况下可对本文做出各种改变、置换以及变更。

Claims (1)

1.一种鳍式场效晶体管装置，其特征在于，包括：
衬底；
堆叠结构，包括栅极堆叠，且配置于所述衬底上；
源极与漏极区，配置于所述堆叠结构旁；
侧壁绝缘体，配置于所述源极与漏极区上，其中所述侧壁绝缘体包括底部与上部，所述底部与所述上部之间形成界面，且所述底部位于所述上部以及所述源极与漏极区之间；以及
金属连接件，堆叠于所述源极与漏极区上，其中所述侧壁绝缘体位在所述金属连接件与所述堆叠结构之间。
CN201611024466.0A 2015-12-15 2016-11-18 鳍式场效晶体管装置 Pending CN106992211A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/968,920 2015-12-15
US14/968,920 US9893184B2 (en) 2015-12-15 2015-12-15 Fin-type field effect transistor device and method of fabricating the same

Publications (1)

Publication Number Publication Date
CN106992211A true CN106992211A (zh) 2017-07-28

Family

ID=59020866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611024466.0A Pending CN106992211A (zh) 2015-12-15 2016-11-18 鳍式场效晶体管装置

Country Status (3)

Country Link
US (1) US9893184B2 (zh)
CN (1) CN106992211A (zh)
TW (1) TWI716492B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090249B2 (en) * 2015-12-17 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US10283621B2 (en) * 2017-09-20 2019-05-07 Globalfoundries Inc. Method of forming vertical field effect transistors with self-aligned gates and gate extensions and the resulting structure
US10903109B2 (en) * 2017-12-29 2021-01-26 Micron Technology, Inc. Methods of forming high aspect ratio openings and methods of forming high aspect ratio features
KR102833589B1 (ko) 2019-08-23 2025-07-15 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US12002885B2 (en) * 2021-02-11 2024-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Gate contact and via structures in semiconductor devices
US20230008496A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132363B2 (en) * 2001-03-27 2006-11-07 Advanced Micro Devices, Inc. Stabilizing fluorine etching of low-k materials
US6770516B2 (en) * 2002-09-05 2004-08-03 Taiwan Semiconductor Manufacturing Company Method of forming an N channel and P channel FINFET device on the same semiconductor substrate
US7122412B2 (en) * 2004-04-30 2006-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a necked FINFET device
US7718479B2 (en) * 2004-08-25 2010-05-18 Intel Corporation Forming integrated circuits with replacement metal gate electrodes
US20080083955A1 (en) * 2006-10-04 2008-04-10 Kanarsky Thomas S Intrinsically stressed liner and fabrication methods thereof
KR102178830B1 (ko) * 2013-12-05 2020-11-13 삼성전자 주식회사 스페이서를 갖는 반도체 소자
CN105990116A (zh) * 2015-02-03 2016-10-05 联华电子股份有限公司 一种制作半导体元件的方法

Also Published As

Publication number Publication date
TW201733005A (zh) 2017-09-16
TWI716492B (zh) 2021-01-21
US20170170316A1 (en) 2017-06-15
US9893184B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
KR101985593B1 (ko) 금속 게이트 구조물 및 그 방법
KR101709395B1 (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
KR101801006B1 (ko) 반도체 디바이스 및 그 제조 방법
US10026737B1 (en) Semiconductor device and manufacturing method thereof
TWI617034B (zh) 半導體裝置及其製造方法
US11133383B2 (en) Semiconductor device and method for fabricating the same
CN109427899B (zh) 半导体器件及其制造方法
TWI573274B (zh) 半導體結構及其製造方法
TWI739187B (zh) 半導體裝置的形成方法
TWI716492B (zh) 鰭式場效電晶體裝置以及製造鰭式場效電晶體裝置的方法
CN107564953B (zh) 变容晶体管及其制造方法
CN107689398A (zh) 半导体器件及其制造方法
TWI762458B (zh) 鰭式場效電晶體元件的接觸結構、鰭式場效電晶體元件及其形成方法
TW201926685A (zh) 半導體裝置及其製造方法
TW202220099A (zh) 半導體裝置之製造方法
TWI873504B (zh) 半導體裝置及其製造方法
US10516051B2 (en) FinFET and method of fabrication thereof
CN106960845A (zh) 鳍式场效应晶体管器件
TWI670770B (zh) 用於形成自對準接觸物的擴大犧牲閘極覆蓋物
US12074063B2 (en) Contact formation method and related structure
CN113053853B (zh) 半导体器件和制造半导体器件的方法
CN115458601A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170728

WD01 Invention patent application deemed withdrawn after publication