CN106992189A - 氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法 - Google Patents
氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法 Download PDFInfo
- Publication number
- CN106992189A CN106992189A CN201710261221.8A CN201710261221A CN106992189A CN 106992189 A CN106992189 A CN 106992189A CN 201710261221 A CN201710261221 A CN 201710261221A CN 106992189 A CN106992189 A CN 106992189A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide semiconductor
- semiconductor tft
- tft substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 239000000758 substrate Substances 0.000 title claims abstract description 74
- 238000002360 preparation method Methods 0.000 title claims abstract 7
- 239000010410 layer Substances 0.000 claims abstract description 193
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 78
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 62
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 44
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 43
- 239000011241 protective layer Substances 0.000 claims abstract description 36
- 239000010408 film Substances 0.000 claims description 59
- 239000010409 thin film Substances 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 36
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 24
- 229910052750 molybdenum Inorganic materials 0.000 claims description 24
- 239000011733 molybdenum Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 7
- 239000011787 zinc oxide Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims 8
- 239000012212 insulator Substances 0.000 claims 5
- 239000004411 aluminium Substances 0.000 claims 4
- 238000009413 insulation Methods 0.000 claims 3
- 239000012528 membrane Substances 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000003197 catalytic effect Effects 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 22
- 238000000059 patterning Methods 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000035515 penetration Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- -1 Mo/Al/Mo) Chemical compound 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供一种氧化物半导体TFT基板结构及氧化物半导体TFT基板的制作方法。本发明的氧化物半导体TFT基板结构设置有保护层(5)，所述保护层(5)至少包括第一氧化硅薄膜层(51)、及覆盖所述第一氧化硅薄膜层(51)的氮化硅薄膜层(52)，氮化硅薄膜层(52)具有很好的致密性，使得所述保护层(5)隔绝水汽的能力提高，能够从TFT基板的上部隔绝水汽渗透，更好地保护氧化物半导体有源层(33)不受水汽侵入的影响，稳定氧化物半导体TFT(T)的电学特性。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种氧化物半导体TFT基板结构及氧化物半导体TFT基板的制作方法。
背景技术
平面显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平面显示装置主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机电致发光显示装置(Organic Light Emitting Display，OLED)。
现有市场上的液晶显示装置大部分为背光型液晶显示装置，其包括壳体、设于壳体内的液晶面板及设于壳体内的背光模组(Backlight Module)。液晶面板的结构是由一彩色滤光片基板(Color Filter，CF)、一薄膜晶体管阵列基板(Thin Film Transistor ArraySubstrate，TFT Array Substrate)以及一配置于两基板间的液晶层(Liquid CrystalLayer)所构成，其工作原理是通过在两基板上施加驱动电压来控制液晶层的液晶分子的旋转，将背光模组的光线折射出来产生画面。
有机电致发光显示装置同样需要TFT基板，以TFT作为开关部件和驱动部件，并在TFT基板上制作出呈阵列式排布的像素结构。
以氧化物半导体(如铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO))作为TFT的有源层的技术是当前的热门技术。氧化物半导体具有较高的电子迁移率、良好的关断特性，而且相比低温多晶硅(Low Temperature Poly Silicon，LTPS)，氧化物半导体制程简单，与非晶硅制程相容性较高，所以氧化物半导体逐渐成为LCD及OLED中TFT的有源层的首选材料。但是，氧化物半导体薄膜由于其结构特性，很容易受到外界水汽的污染，造成TFT的电学特性恶化，引起显示画面出现亮度不均的斑痕(mura)、或者其它不良。
现有技术为解决氧化物半导体有源层容易受水汽或者其它污染物影响的问题所采取的办法是在TFT基板的下部增加缓冲层来隔绝水汽渗透，但是由于TFT基板上部的保护层通常为单层的氧化硅(SiOx)薄膜，致密性较差，不能阻挡水汽从TFT基板上部侵入。
发明内容
本发明的目的在于提供一种氧化物半导体TFT基板结构，能够从TFT基板的上部隔绝水汽渗透，更好地保护氧化物半导体有源层不受水汽侵入的影响，稳定氧化物半导体TFT的电学特性。
本发明的另一目的在于提供一种氧化物半导体TFT基板的制作方法，制得的氧化物半导体TFT基板的下部与上部均能够隔绝水汽渗透，保护氧化物半导体有源层不受水汽侵入的影响，使得氧化物半导体TFT的电学特性稳定。
为实现上述目的，本发明首先提供一种氧化物半导体TFT基板结构，包括衬底基板、覆盖所述衬底基板的缓冲层、设在所述缓冲层上的氧化物半导体TFT、覆盖所述氧化物半导体TFT的保护层、以及设在所述保护层上的像素电极；
所述保护层至少包括第一氧化硅薄膜层、及覆盖所述第一氧化硅薄膜层的氮化硅薄膜层。
所述保护层还包括覆盖所述氮化硅薄膜层的第二氧化硅薄膜层。
所述氧化物半导体TFT包括设在所述缓冲层上的栅极、覆盖所述栅极与缓冲层的栅极绝缘层、对应于栅极的上方设在栅极绝缘层上的氧化物半导体有源层、遮盖所述氧化物半导体有源层中部的蚀刻阻挡层、及分别接触所述氧化物半导体有源层两侧的源极与漏极；
所述保护层内开设有过孔，所述像素电极经所述过孔接触氧化物半导体TFT的漏极。
所述第一氧化硅薄膜层的厚度为所述氮化硅薄膜层的厚度为所述第二氧化硅薄膜层的厚度为
所述缓冲层的材料为氧化硅、氮化硅、或氧化硅与氮化硅的层叠组合；所述栅极的材料为钼与铝的层叠组合、或钼与铜的层叠组合；所述栅极绝缘层的材料为氧化硅，厚度为所述氧化物半导体有源层的材料为铟镓锌氧化物，厚度为所述蚀刻阻挡层的材料为氧化硅；所述源极与漏极的材料为钼与铝的层叠组合、或钼与铜的层叠组合。
本发明还提供一种氧化物半导体TFT基板的制作方法，包括：
提供衬底基板，在所述衬底基板上沉积缓冲层；
在所述缓冲层上制作出氧化物半导体TFT；
在所述氧化物半导体TFT上沉积第一氧化硅薄膜层，再沉积氮化硅薄膜层，所述第一氧化硅薄膜层与氮化硅薄膜层共同形成保护层；在保护层内开设过孔；
在所述保护层上沉积一层导电薄膜，并对该层导电薄膜进行图案化处理，形成像素电极。
所述氧化物半导体TFT基板的制作方法还包括在氮化硅薄膜层上沉积第二氧化硅薄膜层；所述保护层还包括所述第二氧化硅薄膜层。
在所述缓冲层上制作出氧化物半导体TFT的过程按时间先后顺序具体包括：
在所述缓冲层上沉积第一金属层，并对第一金属层做图案化处理，形成栅极；
沉积栅极绝缘层；
沉积氧化物半导体薄膜，并对氧化物半导体薄膜做图案化处理，对应于栅极的上方形成氧化物半导体有源层；
沉积一层绝缘薄膜，并对该层绝缘薄膜进行图案化处理，形成遮盖所述氧化物半导体有源层中部的蚀刻阻挡层；
沉积第二金属层，并对第二金属层做图案化处理，形成分别接触所述氧化物半导体有源层两侧的源极与漏极。
所述第一氧化硅薄膜层的厚度为所述氮化硅薄膜层的厚度为所述第二氧化硅薄膜层的厚度为
所述缓冲层的材料为氧化硅、氮化硅、或氧化硅与氮化硅的层叠组合；所述第一金属层的材料为钼与铝的层叠组合、或钼与铜的层叠组合；所述栅极绝缘层的材料为氧化硅，厚度为所述氧化物半导体薄膜的材料为铟镓锌氧化物，厚度为所述绝缘薄膜的材料为氧化硅；所述第二金属层的材料为钼与铝的层叠组合、或钼与铜的层叠组合。
本发明的有益效果：本发明提供的一种氧化物半导体TFT基板结构，在氧化物半导体TFT基板的上部设置保护层，所述保护层至少包括第一氧化硅薄膜层、及覆盖所述第一氧化硅薄膜层的氮化硅薄膜层，氮化硅薄膜层具有很好的致密性，使得所述保护层隔绝水汽的能力提高，能够从TFT基板的上部隔绝水汽渗透，更好地保护氧化物半导体有源层不受水汽侵入的影响，稳定氧化物半导体TFT的电学特性。本发明提供的一种氧化物半导体TFT基板的制作方法，在氧化物半导体TFT基板的下部制作有缓冲层，上部制作有至少由第一氧化硅薄膜层与氮化硅薄膜层共同形成的保护层，使最终制得的氧化物半导体TFT基板的下部与上部均能够隔绝水汽渗透，保护氧化物半导体有源层不受水汽侵入的影响，从而使得氧化物半导体TFT的电学特性稳定。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的氧化物半导体TFT基板结构的第一实施例的示意图；
图2为本发明的氧化物半导体TFT基板结构的第二实施例的示意图；
图3为本发明的氧化物半导体TFT基板的制作方法的流程图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
本发明提供一种氧化物半导体TFT基板结构。图1所示为本发明的氧化物半导体TFT基板结构的第一实施例，包括衬底基板1、覆盖所述衬底基板1的缓冲层2、设在所述缓冲层2上的氧化物半导体TFT T、覆盖所述氧化物半导体TFT T的保护层5、以及设在所述保护层5上的像素电极6。
所述保护层5至少包括第一氧化硅薄膜层51、及覆盖所述第一氧化硅薄膜层51的氮化硅(SiNx)薄膜层52。
具体地：
所述衬底基板1优选玻璃基板。
所述缓冲层2的材料为氧化硅、氮化硅、或氧化硅与氮化硅的层叠组合。
所述氧化物半导体TFT T包括设在所述缓冲层2上的栅极31、覆盖所述栅极31与缓冲层2的栅极绝缘层32、对应于栅极31的上方设在栅极绝缘层32上的氧化物半导体有源层33、遮盖所述氧化物半导体有源层33中部的蚀刻阻挡层34、及分别接触所述氧化物半导体有源层33两侧的源极35与漏极36；所述保护层5内开设有过孔H，所述像素电极6经所述过孔H接触氧化物半导体TFT T的漏极36，以形成像素电极6与漏极36的连接。
所述栅极31的材料为钼(Mo)与铝(Al)的层叠组合(如Mo/Al)、或钼与铜的层叠组合(如Mo/Cu)。
所述栅极绝缘层32的材料为氧化硅，厚度为
所述氧化物半导体有源层33的材料优选为铟镓锌氧化物，厚度为
所述蚀刻阻挡层34的材料为氧化硅。
所述源极35与漏极36的材料为钼与铝的层叠组合(如Mo/Al/Mo)、或钼与铜的层叠组合(如Mo/Cu/Mo)。
所述第一氧化硅薄膜层51的厚度为
所述氮化硅薄膜层52的厚度为
所述像素电极6的材料优选氧化铟锡(Indium Tin Oxide，ITO)。
值得注意的是：与现有的仅包括单层氧化硅薄膜的保护层不同，在本发明的氧化物半导体TFT基板结构中，所述保护层5至少包括第一氧化硅薄膜层51、及覆盖所述第一氧化硅薄膜层51的氮化硅薄膜层52，由于氮化硅薄膜层52具有很好的致密性，使得所述保护层5隔绝水汽的能力提高，能够在现有技术的基础上从TFT基板的上部隔绝水汽渗透，更好地保护氧化物半导体有源层33不受水汽侵入的影响，稳定氧化物半导体TFT的电学特性。
图2所示为本发明的氧化物半导体TFT基板结构的第二实施例，其与上述第一实施例的差别在于所述保护层5还包括覆盖所述氮化硅薄膜层52的第二氧化硅薄膜层53，进一步地，所述第二氧化硅薄膜层53的厚度为 其它均与第一实施例相同，此处不再赘述。
请参阅图3，结合图1与图2，本发明还提供一种氧化物半导体TFT基板的制作方法，包括如下步骤：
步骤S1、提供衬底基板1，在所述衬底基板1上沉积缓冲层2。
具体地，所述衬底基板1优选玻璃基板；所述缓冲层2的材料为氧化硅、氮化硅、或氧化硅与氮化硅的层叠组合。
步骤S2、在所述缓冲层2上制作出氧化物半导体TFT T。
所述步骤S2包括以下详细步骤：
步骤S21、在所述缓冲层2上沉积第一金属层，并对第一金属层做图案化处理，形成栅极31。
具体地，所述第一金属层的材料为钼与铝的层叠组合(如Mo/Al)、或钼与铜的层叠组合(如Mo/Cu)。
步骤S22、沉积栅极绝缘层32。
具体地，所述栅极绝缘层32的材料为氧化硅，厚度为
步骤S23、沉积氧化物半导体薄膜，并对氧化物半导体薄膜做图案化处理，对应于栅极31的上方形成氧化物半导体有源层33。
具体地，所述氧化物半导体薄膜的材料优选为铟镓锌氧化物，厚度为
步骤S24、沉积一层绝缘薄膜，并对该层绝缘薄膜进行图案化处理，形成遮盖所述氧化物半导体有源层33中部的蚀刻阻挡层34。
具体地，所述绝缘薄膜的材料为氧化硅。
步骤S25、沉积第二金属层，并对第二金属层做图案化处理，形成分别接触所述氧化物半导体有源层33两侧的源极35与漏极36。
具体地，所述第二金属层的材料为钼与铝的层叠组合(如Mo/Al/Mo)、或钼与铜的层叠组合(如Mo/Cu/Mo)。
步骤S3、可如图1所示，先在所述氧化物半导体TFT T上沉积第一氧化硅薄膜层51，再沉积氮化硅薄膜层52，由所述第一氧化硅薄膜层51与氮化硅薄膜层52共同形成保护层5；也可根据实际需要，如图2所示，在氮化硅薄膜层52上继续沉积第二氧化硅薄膜层53，由所述第一氧化硅薄膜层51、氮化硅薄膜层52、与第二氧化硅薄膜层53共同形成保护层5；然后在保护层5内开设过孔H。
具体地，所述第一氧化硅薄膜层51的厚度为所述氮化硅薄膜层52的厚度为所述第二氧化硅薄膜层53的厚度为
步骤S4、在所述保护层5上沉积一层导电薄膜，并对该层导电薄膜进行图案化处理，形成像素电极6。
具体地，所述导电薄膜的材料优选氧化铟锡；所述像素电极6经所述过孔H接触氧化物半导体TFT T的漏极36，以形成像素电极6与漏极36的连接。
上述氧化物半导体TFT基板的制作方法，在氧化物半导体TFT基板的下部制作有缓冲层2，上部制作有至少由第一氧化硅薄膜层51与氮化硅薄膜层52共同形成的保护层5，氮化硅薄膜层52具有很好的致密性，使最终制得的氧化物半导体TFT基板的下部与上部均能够隔绝水汽渗透，保护氧化物半导体有源层33不受水汽侵入的影响，从而使得氧化物半导体TFT的电学特性稳定。
综上所述，本发明的氧化物半导体TFT基板结构，在氧化物半导体TFT基板的上部设置保护层，所述保护层至少包括第一氧化硅薄膜层、及覆盖所述第一氧化硅薄膜层的氮化硅薄膜层，氮化硅薄膜层具有很好的致密性，使得所述保护层隔绝水汽的能力提高，能够在现有技术的基础上从TFT基板的上部隔绝水汽渗透，更好地保护氧化物半导体有源层不受水汽侵入的影响，稳定氧化物半导体TFT的电学特性。本发明的氧化物半导体TFT基板的制作方法，在氧化物半导体TFT基板的下部制作有缓冲层，上部制作有至少由第一氧化硅薄膜层与氮化硅薄膜层共同形成的保护层，使最终制得的氧化物半导体TFT基板的下部与上部均能够隔绝水汽渗透，保护氧化物半导体有源层不受水汽侵入的影响，从而使得氧化物半导体TFT的电学特性稳定。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (10)
1.一种氧化物半导体TFT基板结构，其特征在于，包括衬底基板(1)、覆盖所述衬底基板(1)的缓冲层(2)、设在所述缓冲层(2)上的氧化物半导体TFT(T)、覆盖所述氧化物半导体TFT(T)的保护层(5)、以及设在所述保护层(5)上的像素电极(6)；
所述保护层(5)至少包括第一氧化硅薄膜层(51)、及覆盖所述第一氧化硅薄膜层(51)的氮化硅薄膜层(52)。
2.如权利要求1所述的氧化物半导体TFT基板结构，其特征在于，所述保护层(5)还包括覆盖所述氮化硅薄膜层(52)的第二氧化硅薄膜层(53)。
3.如权利要求1所述的氧化物半导体TFT基板结构，其特征在于，所述氧化物半导体TFT(T)包括设在所述缓冲层(2)上的栅极(31)、覆盖所述栅极(31)与缓冲层(2)的栅极绝缘层(32)、对应于栅极(31)的上方设在栅极绝缘层(32)上的氧化物半导体有源层(33)、遮盖所述氧化物半导体有源层(33)中部的蚀刻阻挡层(34)、及分别接触所述氧化物半导体有源层(33)两侧的源极(35)与漏极(36)；
所述保护层(5)内开设有过孔(H)，所述像素电极(6)经所述过孔(H)接触氧化物半导体TFT(T)的漏极(36)。
4.如权利要求2所述的氧化物半导体TFT基板结构，其特征在于，所述第一氧化硅薄膜层(51)的厚度为所述氮化硅薄膜层(52)的厚度为所述第二氧化硅薄膜层(53)的厚度为
5.如权利要求3所述的氧化物半导体TFT基板结构，其特征在于，所述缓冲层(2)的材料为氧化硅、氮化硅、或氧化硅与氮化硅的层叠组合；所述栅极(31)的材料为钼与铝的层叠组合、或钼与铜的层叠组合；所述栅极绝缘层(32)的材料为氧化硅，厚度为所述氧化物半导体有源层(33)的材料为铟镓锌氧化物，厚度为所述蚀刻阻挡层(34)的材料为氧化硅；所述源极(35)与漏极(36)的材料为钼与铝的层叠组合、或钼与铜的层叠组合。
6.一种氧化物半导体TFT基板的制作方法，其特征在于，包括：
提供衬底基板(1)，在所述衬底基板(1)上沉积缓冲层(2)；
在所述缓冲层(2)上制作出氧化物半导体TFT(T)；
在所述氧化物半导体TFT(T)上沉积第一氧化硅薄膜层(51)，再沉积氮化硅薄膜层(52)，所述第一氧化硅薄膜层(51)与氮化硅薄膜层(52)共同形成保护层(5)；在保护层(5)内开设过孔(H)；
在所述保护层(5)上沉积一层导电薄膜，并对该层导电薄膜进行图案化处理，形成像素电极(6)。
7.如权利要求6所述的氧化物半导体TFT基板的制作方法，其特征在于，还包括在氮化硅薄膜层(52)上沉积第二氧化硅薄膜层(53)；所述保护层(5)还包括所述第二氧化硅薄膜层(53)。
8.如权利要求6所述的氧化物半导体TFT基板的制作方法，其特征在于，在所述缓冲层(2)上制作出氧化物半导体TFT(T)的过程按时间先后顺序具体包括：
在所述缓冲层(2)上沉积第一金属层，并对第一金属层做图案化处理，形成栅极(31)；
沉积栅极绝缘层(32)；
沉积氧化物半导体薄膜，并对氧化物半导体薄膜做图案化处理，对应于栅极(31)的上方形成氧化物半导体有源层(33)；
沉积一层绝缘薄膜，并对该层绝缘薄膜进行图案化处理，形成遮盖所述氧化物半导体有源层(33)中部的蚀刻阻挡层(34)；
沉积第二金属层，并对第二金属层做图案化处理，形成分别接触所述氧化物半导体有源层(33)两侧的源极(35)与漏极(36)。
9.如权利要求7所述的氧化物半导体TFT基板的制作方法，其特征在于，所述第一氧化硅薄膜层(51)的厚度为所述氮化硅薄膜层(52)的厚度为所述第二氧化硅薄膜层(53)的厚度为
10.如权利要求8所述的氧化物半导体TFT基板的制作方法，其特征在于，所述缓冲层(2)的材料为氧化硅、氮化硅、或氧化硅与氮化硅的层叠组合；所述第一金属层的材料为钼与铝的层叠组合、或钼与铜的层叠组合；所述栅极绝缘层(32)的材料为氧化硅，厚度为所述氧化物半导体薄膜的材料为铟镓锌氧化物，厚度为所述绝缘薄膜的材料为氧化硅；所述第二金属层的材料为钼与铝的层叠组合、或钼与铜的层叠组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710261221.8A CN106992189A (zh) | 2017-04-20 | 2017-04-20 | 氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710261221.8A CN106992189A (zh) | 2017-04-20 | 2017-04-20 | 氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106992189A true CN106992189A (zh) | 2017-07-28 |
Family
ID=59416446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710261221.8A Pending CN106992189A (zh) | 2017-04-20 | 2017-04-20 | 氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106992189A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109887930A (zh) * | 2019-02-20 | 2019-06-14 | 深圳市华星光电技术有限公司 | 显示面板及其制作方法 |
| CN111725243A (zh) * | 2020-07-27 | 2020-09-29 | 成都中电熊猫显示科技有限公司 | 低温多晶氧化物阵列基板及其制作方法 |
| CN113471218A (zh) * | 2021-06-29 | 2021-10-01 | 合肥鑫晟光电科技有限公司 | 显示面板及其制作方法、以及显示装置 |
| CN115064560A (zh) * | 2022-07-08 | 2022-09-16 | 福建华佳彩有限公司 | 一种低应力绝缘层以及搭载此绝缘层的氧化物tft阵列基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104395991A (zh) * | 2012-06-29 | 2015-03-04 | 株式会社半导体能源研究所 | 半导体装置 |
| CN104752514A (zh) * | 2013-12-26 | 2015-07-01 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管及其制备方法和应用 |
-
2017
- 2017-04-20 CN CN201710261221.8A patent/CN106992189A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104395991A (zh) * | 2012-06-29 | 2015-03-04 | 株式会社半导体能源研究所 | 半导体装置 |
| CN104752514A (zh) * | 2013-12-26 | 2015-07-01 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管及其制备方法和应用 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109887930A (zh) * | 2019-02-20 | 2019-06-14 | 深圳市华星光电技术有限公司 | 显示面板及其制作方法 |
| CN111725243A (zh) * | 2020-07-27 | 2020-09-29 | 成都中电熊猫显示科技有限公司 | 低温多晶氧化物阵列基板及其制作方法 |
| CN113471218A (zh) * | 2021-06-29 | 2021-10-01 | 合肥鑫晟光电科技有限公司 | 显示面板及其制作方法、以及显示装置 |
| CN113471218B (zh) * | 2021-06-29 | 2023-09-19 | 合肥鑫晟光电科技有限公司 | 显示面板及其制作方法、以及显示装置 |
| CN115064560A (zh) * | 2022-07-08 | 2022-09-16 | 福建华佳彩有限公司 | 一种低应力绝缘层以及搭载此绝缘层的氧化物tft阵列基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102180037B1 (ko) | 가요성 표시 장치 및 그 제조 방법 | |
| US10013124B2 (en) | Array substrate, touch screen, touch display device, and fabrication method thereof | |
| JP2025186396A (ja) | 半導体装置 | |
| US10153304B2 (en) | Thin film transistors, arrays substrates, and manufacturing methods | |
| US9502517B2 (en) | Array substrate and fabrication method thereof, and display device | |
| US9450101B2 (en) | Thin film transistor, array substrate and display apparatus | |
| CN104241392B (zh) | 一种薄膜晶体管及其制备方法、显示基板和显示设备 | |
| CN207381400U (zh) | 显示装置 | |
| CN103681659B (zh) | 一种阵列基板、制备方法以及显示装置 | |
| CN106558538A (zh) | 阵列基板、显示装置及阵列基板的制备方法 | |
| US20190386083A1 (en) | Method for manufacturing oled backplane | |
| WO2017092173A1 (zh) | Tft背板结构及其制作方法 | |
| WO2016004668A1 (zh) | 具有存储电容的tft基板的制作方法及该tft基板 | |
| KR20110134687A (ko) | 표시 장치 및 그 제조 방법 | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| WO2018188146A1 (zh) | 一种阵列基板、显示装置及其制作方法 | |
| WO2015043220A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN104952879B (zh) | 采用coa技术的双栅极tft基板结构 | |
| CN104966718A (zh) | Amoled背板的制作方法及其结构 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN104752345A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| US10290665B2 (en) | Array substrates, display devices, and the manufacturing methods thereof | |
| CN106992189A (zh) | 氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法 | |
| CN105552035A (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| WO2021227106A1 (zh) | 显示面板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20171016 Address after: 518132 No. 9-2 Ming Avenue, Gongming street, Guangming District, Guangdong, Shenzhen Applicant after: Shenzhen Huaxing photoelectric semiconductor display technology Co., Ltd. Address before: 518132 9-2, Guangming Road, Guangming New District, Guangdong, Shenzhen Applicant before: Shenzhen Huaxing Optoelectronic Technology Co., Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170728 |