[go: up one dir, main page]

CN106992157B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106992157B
CN106992157B CN201610851374.3A CN201610851374A CN106992157B CN 106992157 B CN106992157 B CN 106992157B CN 201610851374 A CN201610851374 A CN 201610851374A CN 106992157 B CN106992157 B CN 106992157B
Authority
CN
China
Prior art keywords
groove portion
groove
corner
semiconductor device
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610851374.3A
Other languages
English (en)
Other versions
CN106992157A (zh
Inventor
泷泽直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN106992157A publication Critical patent/CN106992157A/zh
Application granted granted Critical
Publication of CN106992157B publication Critical patent/CN106992157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W70/65—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10W20/484—
    • H10W40/255—
    • H10W42/121—
    • H10W70/20—
    • H10W70/611—
    • H10W70/68—
    • H10W70/692—
    • H10W72/00—
    • H10W72/20—
    • H10W72/90—
    • H10W74/117—
    • H10W90/00—
    • H10W90/701—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H10W72/07353—
    • H10W72/332—
    • H10W72/334—
    • H10W72/931—
    • H10W90/734—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Die Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明能够抑制在焊料等连接部件产生裂纹等。提供一种半导体装置，其具备：第一部件；配置于第一部件的正面的第二部件；设置于第一部件和第二部件之间且将第二部件与第一部件连接的连接部，在第一部件的正面的与第二部件的第一角部和第二角部对置的位置，形成有形状不同的第一槽部和第二槽部，连接部还形成在第一槽部和第二槽部的内部。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，已知有将半导体芯片载置于绝缘基板的半导体装置。半导体芯片通过焊料等连接部件固定于绝缘基板(例如参照专利文献1)。
专利文献1：日本特开2004-119568号公报
发明内容
技术问题
半导体装置的温度由于半导体芯片的发热等而变化。由于温度变化，从而产生了与半导体芯片和绝缘基板的热膨胀系数之差相应的应力，存在在焊料等的连接部件产生裂纹的情况。
技术方案
本发明的第一形态的半导体装置具备：第一部件；配置于第一部件的正面的第二部件；以及设置于第一部件和第二部件之间，且将第二部件与第一部件连接的连接部。在第一部件的正面的与第二部件的第一角部和第二角部对置的位置，可以形成形状不同的第一槽部和第二槽部。连接部还可以形成在第一槽部和第二槽部的内部。
第一槽部和第二槽部可以以分开的方式设置于第一部件的正面。第二部件可以在与第一部件的正面平行的面具有矩形形状。第一角部和第二角部可以为矩形形状中的对角的角部。第一槽部可以以延伸至与相邻于第一角部的至少一个角部对置的位置的方式设置。第二槽部可以不延伸至与相邻于第二角部的角部对置的位置。
多个第二部件可以设置于第一部件的正面。可以以与相邻的两个第一部件的相互对置的边对应的方式设置第一槽部。
第一槽部的至少一部分的区域的每单位长度的体积可以比第二槽部的每单位长度的体积大。第一槽部的至少一部分的区域的宽度可以比第二槽部的宽度大。
第一槽部可以具有在第一部件的正面，从与第一角部对置的位置延伸至与相邻于第一角部的角部对置的位置的直线部。第一槽部可以具有在第一部件的正面，从与第一角部对置的位置，朝向与第一部件的内侧对置的位置延伸的延伸部。第一部件的内侧例如指第一部件的中心。
多个第二部件可以设置于第一部件的正面。可以以与相邻的两个第一部件的相互对置的角部对应的方式设置延伸部。
第一槽部可以具有槽的深度沿从第二部件的外侧朝向内侧的方向缓缓变浅的区域。大小不同的多个第二部件可以设置于第一部件的正面。可以针对各第二部件，形成与第二部件的大小相应的宽度的第一槽部和第二槽部。
材料不同的多个第二部件可以设置于第一部件的正面。可以针对各第二部件，形成与第二部件的热膨胀系数相应的宽度的第一槽部和第二槽部。
材料不同的多个第二部件可以设置于第一部件的正面。可以针对各第二部件，形成与第二部件的杨氏模量相应的宽度的第一槽部和第二槽部。
由碳化硅形成的第二部件和由硅形成的第二部件可以形成于第一部件的正面。与由碳化硅形成的第二部件对应的第一槽部和第二槽部的宽度可以比与由硅形成的第二部件对应的第一槽部和第二槽部的宽度大。
第一部件可以为基板，第二部件可以为半导体芯片。
应予说明，上述的发明的概要并没有列举出本发明的全部特征。另外，这些特征组中的子组合也可构成本发明。
附图说明
图1是示意地表示本发明的一个实施方式的半导体装置100的剖视图。
图2是表示槽部12的配置例的俯视图。
图3A是表示分开的两个槽部12的一个例子的图。
图3B是表示分开的两个槽部12的另一例子的图。
图4是示意地表示没有设置槽部12的情况下的在连接部30产生的裂纹的图。
图5是表示槽部12的另一配置例的俯视图。
图6是表示基板10上的槽部12的另一形状例的图。
图7是表示图6中的B-B'截面的一个例子的图。
图8是表示第一槽部12-1和第二槽部12-2的截面形状的一个例子的图。
图9是表示基板10上的槽部12的另一形状例的图。
图10是表示本发明的一个实施方式的半导体装置200的一个例子的图。
图11是表示位于半导体装置200的上表面的槽部12的配置例的图。
图12是表示包含半导体装置200的电路300的例子的图。
符号说明
10：基板
12：槽部
13：直线部
14：连接槽部
15：突出部
16：延伸部
20：半导体芯片
22：角部
30：连接部
32：非缺陷部
34：缺陷部
50：第一区
60：第二区
100：半导体装置
110：散热板
112：贯通孔
120：连接部
130：导电层
140：绝缘基板
150：布线部
152：上侧臂
154：下侧臂
160：连接部
170：半导体芯片
200：半导体装置
202：晶体管
204：二极管
210：电源
220：负载
300：电路
具体实施方式
以下，虽然通过本发明的实施方式说明本发明，但以下的实施方式并不限定权利要求中的发明。另外，在实施方式中说明的特征的全部组合不限定为解决本发明的技术问题所必需的。
图1是示意地表示本发明的一个实施方式的半导体装置100的剖视图。半导体装置100具备基板10、半导体芯片20以及连接部30。基板10是第一部件的一个例子，半导体芯片20是第二部件的一个例子。
作为一个例子，基板10由陶瓷等绝缘性材料形成。在基板10的正面和背面，可以以规定的形状形成有进行了图案化的导电层。将基板10的表面中的载置半导体芯片20的面称为正面。
连接部30设置于基板10和半导体芯片20之间，将半导体芯片20与基板10连接。连接部30例如为焊料。连接部30形成在半导体芯片20的整个背面与基板10之间。
另外，在基板10的正面，形成有槽部12。槽部12的至少一部分的区域形成于与半导体芯片20的角部(棱角)对置的位置。焊料等连接部30还形成在槽部12的内部。
在图1中，虽然示出的是槽部12的截面形状为矩形的例子，但槽部12的截面形状并不限于矩形。槽部12的截面形状可以是除了矩形以外的多边形。另外，槽部12的外形的一部分或者全部也可以是曲面。
在设置有槽部12的位置，连接部30的厚度增加。因此，对由温度变化等产生的应力的耐受性提高。因此，能够防止在连接部30产生裂纹等。另一方面，若焊料等连接部30的厚度增加，则从半导体芯片20向基板10的热传递性变差。因此，通过仅在与产生比较大应力的半导体芯片20的端部对置的位置设置槽部12，从而能够在抑制热传递性变差的同时，提高对应力的耐受性。
应予说明，若在基板10设置槽部12，则基板10的强度变差。例如，在形成了长的槽部12的情况下，存在基板10易于沿槽部12破裂的情况。因此，槽部12不是沿半导体芯片20的整周形成为框状，而是优选将分开的多个槽部12配置于与半导体芯片20的端部对置的位置。
另外，在与半导体芯片20的端部对置的位置，根据半导体芯片20的形状和周围的部件配置等，也存在产生大的应力的位置和产生小的应力的位置。因此，多个槽部12优选具有与配置的位置(即，产生的应力的大小)相应的形状。由此，能够提高对应力的耐受性，同时能够在不超过必要地形成槽部12的基础上，抑制基板10的强度的变差。
图2是表示槽部12的配置例的俯视图。图2的(a)表示基板10上的半导体芯片20和连接部30。图2的(b)表示基板10上的槽部12。在本例中，多个半导体芯片20配置在基板10上。半导体芯片20的与基板10的正面平行的面的形状为矩形。将半导体芯片20的各角部称为第一角部22-1、第二角部22-2、第三角部22-3、第四角部22-4。第一角部22-1和第二角部22-2被配置在对角上，第三角部22-3和第四角部22-4被配置在在对角上。
图2中示出了多个半导体芯片20中的相邻的半导体芯片20。另外，将各半导体芯片20的角部中的与相邻的半导体芯片20对置的角部设为第一角部22-1和第四角部22-4。
如图2的(b)所示，针对各半导体芯片20，配置有多个槽部12。在本例中，针对各半导体芯片20设置有第一槽部12-1、第二槽部12-2和第三槽部12-3。第一槽部12-1设置于与半导体芯片20的端部对置的区域中的至少与第一角部22-1对置的区域。第二槽部12-2设置于至少与第二角部22-2对置的区域，第三槽部12-3设置于至少与第三角部22-3对置的区域。
第一槽部12-1具有与第二槽部12-2和第三槽部12-3不同的形状。本例的第一槽部12-1与第二槽部12-2和第三槽部12-3在基板10的正面上的形状不同。在其他的例子中，第一槽部12-1与第二槽部12-2和第三槽部12-3的截面形状也可以不同。
更具体而言，第一槽部12-1具有从与第一角部22-1对置的位置延伸至与第四角部22-4对置的位置的直线部13。另外，第一槽部12-1具有从与第一角部22-1对置的位置朝向与第三角部22-3对置的位置突出的突出部15。另外，第一槽部12-1具有从与第四角部22-4对置的位置朝向与第二角部22-2对置的位置突出的突出部15。其中，突出部15不延伸至与第三角部22-3对置的位置，且不延伸至与第二角部22-2对置的位置。
在与相邻的半导体芯片20对置的边，比较容易产生应力。因此，如本例这样，通过在与该边对置的整个区域形成第一槽部12-1的直线部13，从而能够抑制在连接部30产生裂纹等。
另外，第二槽部12-2和第三槽部12-3均以与第一槽部12-1分开的方式设置在基板10的正面上。应予说明，“两个槽部12分开”除了包括在两个槽部之间不存在连续的槽部的状态之外，还包括在两个槽部之间存在比该槽部浅的连续的槽部的状态。通过使槽部12分开，从而能够维持基板10的强度。
另外，第二槽部12-2和第三槽部12-3均在基板10的正面上形成得比第一槽部12-1短。第二槽部12-2具有从与第二角部22-2对置的位置朝向与第三角部22-3对置的位置突出的突出部15、和从与第二角部22-2对置的位置朝向与第四角部22-4对置的位置突出的突出部15。第二槽部12-2的突出部15的长度可以与第一槽部12-1的突出部15的长度相同。在本例中，第二槽部12-2的突出部15的长度、第三槽部12-3的突出部15的长度、以及第二槽部12-2与第三槽部12-3的间隔之比为1：1：1。
在半导体芯片20的边中的不与相邻的半导体芯片20对置的边，比较难以产生应力。因此，在本例中，在各个该边的至少一部分的区域不设置槽部12。由此，能够维持基板10的强度。其中，应力集中在半导体芯片20的各角部22。因此，通过在与第二角部22-2和第三角部22-3对置的位置，设置第二槽部12-2和第三槽部12-3，能够抑制在连接部30产生裂纹等。其中，为了维持基板10的强度，从而第二槽部12-2和第三槽部12-3的长度比第一槽部12-1的长度短。
图3A是表示分开的两个槽部12的一个例子的图。图3A表示图2中的基板10的A-A'截面的一个例子。A-A'截面包括与第一角部22-1和第三角部22-3对置的位置，且是与基板10的正面垂直的截面。在该截面配置有分开的第一槽部12-1和第三槽部12-3。在本例的第一槽部12-1和第三槽部12-3之间，存在不设置有其他槽部的基板10。通过使槽部12分开，从而能够维持基板10的强度。
图3B是表示分开的两个槽部12的另一个例子的图。图3B表示图2的基板10的A-A'截面的一个例子。在本例的第一槽部12-1和第三槽部12-3之间，设置有比第一槽部12-1和第三槽部12-3浅的连接槽部14。在本说明书中，在两个槽部12之间设置有浅的连接槽部14的状态也看成是两个槽部12分开的状态。通过这样的结构也能够抑制基板10的强度的变差。
图4是示意地表示不设置槽部12的情况下的产生于连接部30的裂纹的图。图4表示与基板10的正面平行的截面上的连接部30的缺陷部34和非缺陷部32的分布。应予说明，该分布示意性地示出了对具有基板、连接部以及半导体芯片的半导体装置以预定的次数反复进行加热和冷却循环之后，通过超声波探伤检查获得的结果。缺陷部34表示裂纹等缺陷存在比较多的区域，非缺陷部32表示缺陷比较少的区域。
如图4所示可知，在连接部30的角部(换言之，与半导体芯片20的角部22对置的区域)，易于产生缺陷。因此，槽部12优选设置于与半导体芯片20的各角部22对置的位置。
另外，若对连接部30的长边和短边进行比较，则在短边侧稍易于产生缺陷。因此，槽部12优选设置于与半导体芯片20的至少一个短边对置的区域。
图5是表示槽部12的另一配置例的俯视图。图5的(a)表示基板10上的半导体芯片20和连接部30。图5的(b)表示基板10上的槽部12。在本例中，多个半导体芯片20配置在基板10上。
图5中示出了多个半导体芯片20中配置成沿正交的两个方向各两个的矩阵状的四个半导体芯片20。另外，将各半导体芯片20的角部中的四个半导体芯片20矩阵的中央附近的角部(换言之，与其他三个半导体芯片20接近的角部)设为第一角部22-1，将位于第一角部22-1的对角上的角部称为第二角部22-2。
在本例的基板10的与各半导体芯片20对置的位置，设置有第一槽部12-1和第二槽部12-2。第一槽部12-1从与第一角部22-1对置的位置，延伸至与相邻的两个角部(第三角部22-3和第四角部22-4)对置的位置。第一槽部12-1还可以具有从第三角部22-3和第四角部22-4朝向第二角部22-2突出的突出部。
通过这样的形状，沿位于各半导体芯片20的与其他半导体芯片20对置的边设置槽部12。因此，能够增加应力比较容易集中的区域的连接部30的厚度。
另外，第二槽部12-2具有与图2所示的第二槽部12-2相同的形状。第二槽部12-2以与第一槽部12-1分开的方式设置。由此，能够在增加应力易于集中的区域的连接部30的厚度的同时，能够维持基板10的强度。
图6是表示基板10上的槽部12的另一形状例的图。本例的第一槽部12-1的至少一部分的区域的每单位长度L的体积比第二槽部12-2的每单位长度L的体积大。单位长度表示沿半导体芯片20的外周的路径中的长度。
第二槽部12-2可以在沿半导体芯片20的外周的路径中具有均匀的宽度和深度。第一槽部12-1的至少一部分的区域的宽度和深度中的至少一方可以比第二槽部12-2大。
图6所示的第一槽部12-1的至少一部分的区域的宽度W3比第二槽部12-2的宽度W2大。更具体而言，第一槽部12-1在与第一角部22-1对置的区域的宽度W3比第二槽部12-2的宽度W2大。由此，能够增加比较容易产生应力的区域的连接部30的体积。
第一槽部12-1具有直线部13和延伸部16。直线部13从与第一角部22-1对置的位置延伸至与相邻的两个角部22(第三角部22-3和第四角部22-4)对置的位置。直线部13的宽度W1比设置有延伸部16的第一槽部12-1的宽度W3小。直线部13的宽度W1可以与第二槽部12-2的宽度W2相同。
延伸部16从与第一角部22-1对置的位置朝向与半导体芯片20的内侧对置的位置延伸。半导体芯片20的内侧例如是指半导体芯片20的中心。延伸部16可以在基板10的正面与各自的直线部13连接。例如，延伸部16在基板10的正面具有三角形状，且在三角形状的两个边与两个直线部13连接。
应予说明，延伸部16以与相邻的两个半导体芯片20的相互对置的角部22对应的方式设置。在本例中，虽然针对各半导体芯片20设置了与第一角部22-1对应的一个延伸部16，但在其他的例子中，可以不针对各半导体芯片20设置多个延伸部16。
例如在图2所示的例子中，可以针对第一角部22-1和第四角部22-4的两个角部22，分别设置延伸部16。另外，可以针对全部的角部22，分别设置延伸部16。
图7是表示图6的B-B'截面的一个例子的图。延伸部16在与直线部13的边界具有与直线部13相同的深度。延伸部16的槽的深度可以沿从半导体芯片20的外侧朝向内侧的方向缓缓变浅。另外，除了延伸部16以外，各槽部12也可以具有槽的深度沿从半导体芯片20的外侧朝向内侧的方向缓缓变浅的区域。由此，能够抑制应力集中在半导体芯片20的内侧。
图8是表示第一槽部12-1和第二槽部12-2的截面形状的一个例子的图。应予说明，在除了第二槽部12-2以外的位置，也存在与第一槽部12-1分开的槽部的情况下，该槽部的截面形状可以与第二槽部12-2相同。
第一槽部12-1的宽度W1可以比第二槽部12-2的宽度W2大。另外，第一槽部12-1的深度D1可以比第二槽部12-2的深度D2大。通过这样的结构，能够增大设置于易于产生应力的位置的连接部30的体积。
图9是表示基板10上的槽部12的另一形状例的图。本例的基板10具有第一区50和第二区60。在第一区50，设置有多个大小比较小的半导体芯片20。在第二区60，设置有多个比第一区50的半导体芯片20大的半导体芯片20。
针对各半导体芯片20，设置有图1～图8中说明的任意一个例子的槽部12。其中，针对各半导体芯片20，设置有与半导体芯片20的大小相应的宽度的槽部12。
具体而言，对较大的半导体芯片20，设置有宽度较大的槽部12。由此，能够增加可产生较大应力的连接部30的区域的体积。
另外，在基板10，可以设置有材料不同的多个半导体芯片20。在该情况下，可以针对各半导体芯片20，形成与半导体芯片20的热膨胀系数相对应的宽度的槽部12。例如，针对与基板10的热膨胀系数差较大的半导体芯片20，形成宽度较大的槽部12。由此，能够增加可产生较大应力的连接部30的区域的体积。
另外，可以针对各半导体芯片20，形成与半导体芯片20的杨氏模量相应的宽度的槽部12。例如，针对杨氏模量较大的半导体芯片，形成宽度较大的槽部12。由此，能够增加可产生更大应力的连接部30的区域的体积。
另外，在基板10，可以设置由碳化硅(SiC)形成的半导体芯片20和由硅(SiC)形成的半导体芯片20。与SiC的半导体芯片20对应的槽部12的宽度可以比与Si的半导体芯片20对应的槽部12的宽度大。
图10是表示本发明的一个实施方式的半导体装置200的一个例子的图。半导体装置200具备散热板110、绝缘基板140、导电层130、布线部150、半导体芯片170、连接部120以及连接部160。
在绝缘基板140的正面设置有具有图案化为规定的形状的布线的布线部150。在布线部150上，经由连接部160设置有一个以上的半导体芯片20。
在绝缘基板140的背面设置有导电层130。绝缘基板140例如为陶瓷基板，导电层130和布线部150例如为铜箔。导电层130通过连接部120而固定于散热板110的正面。在散热板110的正面，可以设置有一个以上的绝缘基板140。应予说明，在散热板110，设置有从正面贯通至背面的贯通孔112。通过在贯通孔112插入螺钉等，将散热板110固定于外部的散热片等。
如图1～图9中所说明的，在布线部150可以设置有槽部12。槽部12的深度可以为布线部150的厚度的一半以上。但是，槽部12不贯通布线部150。在本例中半导体芯片20为第一部件的一个例子。另外，具有布线部150的绝缘基板140为第二部件的一个例子。
另外，可以在散热板110的正面设置槽部12。在该情况下，具有导电层130的绝缘基板140为第一部件的一个例子。另外，散热板110为第二部件的一个例子。但是，第一部件和第二部件不限于这些例子。如果是采用利用焊料等连接部连接的两个部件，即可包含于第一部件和第二部件。
图11是表示半导体装置200的上表面的槽部12的配置例的图。在本例中，在一个绝缘基板140上设置有两个布线部150。另外，在各布线部150上配置有多个半导体芯片170。另外，设置有与各半导体芯片170的大小和配置相应的槽部12。
图12是表示包含半导体装置200的电路300的例子的图。本例的电路300是设置于电源210和负载220之间的三相变换器电路。负载220例如为三相马达。电路300将由电源210供给的电力变换为三相的信号(交流电压)而供给到负载220。
电路300具有与三相信号对应的三个电桥。各电桥在正侧布线和负侧布线之间，具有串联设置的上侧臂152和下侧臂154。各电桥的臂设置有IGBT等的晶体管202和FWD等的二极管204。从上侧臂152和下侧臂154的连接点，输出各相的信号。
在本例中，各臂的晶体管202和二极管204设置于如图11所示的一个布线部150。晶体管202和二极管204可以设置于单个的半导体芯片，也可以设置于不同的半导体芯片。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围并不限于上述实施方式中记载的范围。可以对上述实施方式进行多种变更或者改进对本领域技术人员是显而易见的。根据权利要求中记载的内容，进行了多种变更或者改进的实施方式可包含在本发明的技术范围内是显而易见的。

Claims (13)

1.一种半导体装置，其特征在于，具备：
第一部件；
第二部件，配置于所述第一部件的正面；以及
连接部，设置于所述第一部件和所述第二部件之间，并且将所述第二部件与所述第一部件连接，
在所述第一部件的正面的与所述第二部件的第一角部和第二角部对置的位置，形成有形状不同的第一槽部和第二槽部，
所述连接部还形成在所述第一槽部和所述第二槽部的内部，
所述第二部件在与所述第一部件的正面平行的面具有矩形形状，
所述第一角部和所述第二角部为所述矩形形状中的对角的角部，
所述第一槽部以延伸至与相邻于所述第一角部的至少一个角部对置的位置的方式设置，
所述第二槽部不延伸至与相邻于所述第二角部的角部对置的位置。
2.根据权利要求1所述的半导体装置，其中，
所述第一槽部和所述第二槽部以分开的方式设置于所述第一部件的正面。
3.根据权利要求1或2所述的半导体装置，其中，
多个所述第二部件设置于所述第一部件的正面，
以与相邻的两个所述第二部件的相互对置的边对应的方式，设置有所述第一槽部。
4.一种半导体装置，其特征在于，具备：
第一部件；
第二部件，配置于所述第一部件的正面；以及
连接部，设置于所述第一部件和所述第二部件之间，并且将所述第二部件与所述第一部件连接，
在所述第一部件的正面的与所述第二部件的第一角部和第二角部对置的位置，形成有形状不同的第一槽部和第二槽部，
所述连接部还形成在所述第一槽部和所述第二槽部的内部，
所述第一槽部的至少一部分的区域的每单位长度的体积比所述第二槽部的每单位长度的体积大。
5.根据权利要求4所述的半导体装置，其中，
所述第一槽部的至少一部分的区域的宽度比所述第二槽部的宽度大。
6.根据权利要求5所述的半导体装置，其中，
所述第一槽部具有：
直线部，在所述第一部件的正面，从与所述第一角部对置的位置延伸至与相邻于所述第一角部的角部对置的位置；
延伸部，在所述第一部件的正面，从与所述第一角部对置的位置，朝向与所述第一部件的内侧对置的位置延伸。
7.根据权利要求6所述的半导体装置，其中，
多个所述第二部件设置于所述第一部件的正面，
以与相邻的两个所述第一部件的相互对置的角部对应的方式，设置有所述延伸部。
8.根据权利要求5～7中任一项所述的半导体装置，其中，
所述第一槽部具有槽的深度沿从所述第二部件的外侧朝向内侧的方向逐渐变浅的区域。
9.根据权利要求1～2、4～7中任一项所述的半导体装置，其中，
大小不同的多个所述第二部件设置于所述第一部件的正面，
针对各所述第二部件，形成有与所述第二部件的大小相应的宽度的所述第一槽部和所述第二槽部。
10.根据权利要求1～2、4～7中任一项所述的半导体装置，其中，
材料不同的多个所述第二部件设置于所述第一部件的正面，
针对各所述第二部件，形成有与所述第二部件的热膨胀系数相应的宽度的所述第一槽部和所述第二槽部。
11.根据权利要求1～2、4～7中任一项所述的半导体装置，其中，
材料不同的多个所述第二部件设置于所述第一部件的正面，
针对各所述第二部件，形成有与所述第二部件的杨氏模量相应的宽度的所述第一槽部和所述第二槽部。
12.一种半导体装置，其特征在于，具备：
第一部件；
第二部件，配置于所述第一部件的正面；以及
连接部，设置于所述第一部件和所述第二部件之间，并且将所述第二部件与所述第一部件连接，
在所述第一部件的正面的与所述第二部件的第一角部和第二角部对置的位置，形成有形状不同的第一槽部和第二槽部，
所述连接部还形成在所述第一槽部和所述第二槽部的内部，
由碳化硅形成的所述第二部件和由硅形成的所述第二部件形成于所述第一部件的正面，
与由碳化硅形成的所述第二部件对应的所述第一槽部和所述第二槽部的宽度比与由硅形成的所述第二部件对应的所述第一槽部和所述第二槽部的宽度大。
13.根据权利要求1～2、4～7、12中任一项所述的半导体装置，其中，
所述第一部件为基板，所述第二部件为半导体芯片。
CN201610851374.3A 2015-11-27 2016-09-26 半导体装置 Active CN106992157B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-232193 2015-11-27
JP2015232193A JP6662002B2 (ja) 2015-11-27 2015-11-27 半導体装置

Publications (2)

Publication Number Publication Date
CN106992157A CN106992157A (zh) 2017-07-28
CN106992157B true CN106992157B (zh) 2021-10-26

Family

ID=58777711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610851374.3A Active CN106992157B (zh) 2015-11-27 2016-09-26 半导体装置

Country Status (3)

Country Link
US (1) US10079212B2 (zh)
JP (1) JP6662002B2 (zh)
CN (1) CN106992157B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7074621B2 (ja) * 2018-09-05 2022-05-24 株式会社東芝 半導体装置及びその製造方法
JP7230419B2 (ja) 2018-10-16 2023-03-01 富士電機株式会社 半導体装置、半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188362A (ja) * 1998-12-21 2000-07-04 Kyocera Corp 半導体素子の実装構造
CN101114630A (zh) * 2006-07-28 2008-01-30 松下电器产业株式会社 半导体器件及其制造方法
CN101578695A (zh) * 2006-12-26 2009-11-11 松下电器产业株式会社 半导体元件的安装结构体及半导体元件的安装方法
US20130161776A1 (en) * 2011-12-22 2013-06-27 Shinko Electric Industries Co., Ltd. Electronic device and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2001284478A (ja) * 2000-03-31 2001-10-12 Toshiba Corp マイクロ波回路装置
TW472367B (en) * 2000-12-12 2002-01-11 Siliconware Precision Industries Co Ltd Passive device pad design for avoiding solder pearls
JP2002299495A (ja) 2001-03-30 2002-10-11 Fuji Electric Co Ltd 半導体回路基板
US6696757B2 (en) * 2002-06-24 2004-02-24 Texas Instruments Incorporated Contact structure for reliable metallic interconnection
JP2004119568A (ja) 2002-09-25 2004-04-15 Kyocera Corp セラミック回路基板
JP5077536B2 (ja) 2007-05-08 2012-11-21 富士電機株式会社 半導体装置の製造方法
JP2011054732A (ja) 2009-09-01 2011-03-17 Toyota Motor Corp 半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188362A (ja) * 1998-12-21 2000-07-04 Kyocera Corp 半導体素子の実装構造
CN101114630A (zh) * 2006-07-28 2008-01-30 松下电器产业株式会社 半导体器件及其制造方法
CN101578695A (zh) * 2006-12-26 2009-11-11 松下电器产业株式会社 半导体元件的安装结构体及半导体元件的安装方法
US20130161776A1 (en) * 2011-12-22 2013-06-27 Shinko Electric Industries Co., Ltd. Electronic device and method of manufacturing the same

Also Published As

Publication number Publication date
JP6662002B2 (ja) 2020-03-11
US10079212B2 (en) 2018-09-18
CN106992157A (zh) 2017-07-28
US20170154836A1 (en) 2017-06-01
JP2017098508A (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
US10170433B2 (en) Insulated circuit board, power module and power unit
CN103137573B (zh) 功率模块封装
CN101312183B (zh) 半导体装置
JP7284566B2 (ja) 半導体装置
US20080290499A1 (en) Semiconductor device
JP2010219524A (ja) ミリチャネル基材、並びにミリチャネル基材を用いた冷却デバイス及び装置を製造する方法
US20090174050A1 (en) In-plane silicon heat spreader and method therefor
WO2013118478A1 (ja) 半導体装置
JP7040032B2 (ja) 半導体装置
CN110383467B (zh) 半导体装置
JP6759784B2 (ja) 半導体モジュール
CN106415833A (zh) 功率半导体模块以及功率部件
WO2016199352A1 (ja) 半導体装置
JP2009070907A (ja) 半導体装置
CN106992157B (zh) 半导体装置
JP6714831B2 (ja) 半導体用基板
CN106252307B (zh) 半导体装置
JP5304335B2 (ja) 半導体装置
JP2021132111A (ja) 半導体モジュール
US20140138839A1 (en) Power semiconductor module
JP6316221B2 (ja) 半導体装置
CN116344515A (zh) 半导体模块
CN111584422B (zh) 半导体装置及其制造方法
JP7806561B2 (ja) 絶縁回路基板
JP7013698B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant