[go: up one dir, main page]

CN106981420B - 一种图形化敏感金属或金属氧化物材料的加工方法 - Google Patents

一种图形化敏感金属或金属氧化物材料的加工方法 Download PDF

Info

Publication number
CN106981420B
CN106981420B CN201710132340.3A CN201710132340A CN106981420B CN 106981420 B CN106981420 B CN 106981420B CN 201710132340 A CN201710132340 A CN 201710132340A CN 106981420 B CN106981420 B CN 106981420B
Authority
CN
China
Prior art keywords
parylene coating
metal oxide
oxide material
metal
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710132340.3A
Other languages
English (en)
Other versions
CN106981420A (zh
Inventor
张凯平
胡媛
刘宇
陆丛研
赵盛杰
张培文
谢常青
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201710132340.3A priority Critical patent/CN106981420B/zh
Publication of CN106981420A publication Critical patent/CN106981420A/zh
Application granted granted Critical
Publication of CN106981420B publication Critical patent/CN106981420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种图形化敏感金属或金属氧化物材料的加工方法，所述加工方法包括如下步骤：在真空环境下在衬底上生长一层敏感金属或金属氧化物材料；在所述敏感金属或金属氧化物材料上生长一层介质层；在所述介质层上生长派瑞林涂层；通过光刻、刻蚀的方法，把光刻胶上面的图形转移到所述派瑞林涂层上；用丙酮溶液去除光刻胶，实现所述派瑞林涂层的图形化；用所述派瑞林涂层做掩蔽，用干法刻蚀的方法同时刻蚀介质层和所述敏感金属或金属氧化物材料把图形转移；通过机械拉伸的方法去除所述派瑞林涂层，实现所述敏感金属或金属氧化物材料的图形化。本发明尽可能的避免敏感金属及金属氧化物材料与空气的接触，从而避免对半导体器件性能的影响。

Description

一种图形化敏感金属或金属氧化物材料的加工方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种图形化敏感金属或金属氧化物材料的加工方法。
背景技术
在现代微纳功能器件制备中，很多物理性能的应用对材料的质量以及加工工艺提出了超高的要求。其中稀有金属，过渡金属，三五族金属在制备成超薄薄膜的情况下，材料将变得极其敏感。甚至化合物材料中不同的原子比在物理特性上都往往呈现出千差万别的特性。甚至常用的水，氧气等物质更将极大地破坏材料特性(晶格结构，电学特性，磁学特性等)。为此在加工中要求这种敏感材料与水，氧气等物质实现完全隔离，以获得高质量的材料，实现器件物理特性。而在半导体加工过程中在图形化的器件结构时，引进水、氧气等常用物质又是不可避免的，这就需要通过工艺设计和控制尽可能避免各种物质对器件性能的影响。
发明内容
本发明实施例通过提供一种图形化敏感金属或金属氧化物材料的加工方法，解决了现有技术中在半导体加工过程中图形化敏感金属及金属氧化物材料时，引进水、氧气等物质对器件性能的影响的技术问题。
本发明实施例提供了一种图形化敏感金属或金属氧化物材料的加工方法，所述加工方法包括如下步骤：
在真空环境下在衬底上生长一层敏感金属或金属氧化物材料；
在所述敏感金属或金属氧化物材料上生长一层介质层；
在所述介质层上生长派瑞林涂层；
通过光刻、刻蚀的方法，把光刻胶上面的图形转移到所述派瑞林涂层上；
用丙酮溶液去除光刻胶，实现所述派瑞林涂层的图形化；
用所述派瑞林涂层做掩蔽，用干法刻蚀的方法同时刻蚀介质层和所述敏感金属或金属氧化物材料把图形转移；
通过机械拉伸的方法去除所述派瑞林涂层，实现所述敏感金属或金属氧化物材料的图形化。
进一步地，所述真空环境的真空压力小于10-4Pa。
进一步地，所述敏感金属或金属氧化物材料和所述介质层采用溅射的方式生长，溅射功率为50W，氩气流量为20sccm。
进一步地，所述介质层为SiO2、Al2O3。
进一步地，所述生长派瑞林涂层包括如下步骤：
对派瑞林涂材料加热到650℃裂解成为单体；
在20℃-30℃下用CVD的方式在所述介质层上均匀生长50nm所述派瑞林涂层。
进一步地，所述通过光刻、刻蚀的方法，把光刻胶上面的图形转移到所述派瑞林涂层上，包括如下步骤：
在所述派瑞林涂层上面进行光刻；
用氧气刻蚀掉没有光刻胶保护的所述派瑞林涂层，把光刻图形转移到派瑞林涂层；其中所述氧气的流量为20sccm，刻蚀上功率为300w，下功率为20w。
进一步地，所述干法刻蚀的方法为Ar等离子体物理刻蚀；其中氩气流量为30Sccm，RF频率13.56MHz，上功率为300W，下功率为100W。
本发明实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本发明实施例是在真空环境下进行加工，尽可能的避免敏感金属及金属氧化物材料与空气的接触；本发明实施例中干法刻蚀的过程中，将敏感金属及金属氧化物材料至于惰性气体中保护起来，从而避免对半导体器件性能的影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例中一种图形化敏感金属或金属氧化物材料的加工方法的流程示意图；
图2为本发明实施例中在真空环境下进行溅射生长的敏感金属及金属氧化物材料、介质层和派瑞林涂层光刻的示意图；
图3为本发明实施例中图形化派瑞林涂层的示意图；
图4为本发明实施例中用干法刻蚀的方法同时刻蚀介质层和所述敏感金属或金属氧化物材料把图形转移的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供一种图形化敏感金属或金属氧化物材料的加工方法，所述加工方法包括如下步骤：
步骤110：在真空环境下在衬底1上生长一层敏感金属或金属氧化物材料2；
具体的，所述真空环境的真空压力小于10-4Pa；所述敏感金属或金属氧化物材料和所述介质层采用溅射的方式生长，溅射功率为50W，氩气流量为20sccm。
步骤120：在所述敏感金属或金属氧化物材料上生长一层介质层3；
具体的，所述介质层必须相对稳定，不容易与空气或者水等溶液发生反应，比如，所述介质层为SiO2、Al2O3。
步骤130：在所述介质层上生长派瑞林涂层4；
具体的，所述生长派瑞林涂层包括如下步骤：
步骤1301：对派瑞林涂材料加热到650℃裂解成为单体；
步骤1302：在20℃-30℃下用CVD的方式在所述介质层上均匀生长50nm所述派瑞林涂层。派瑞林涂层在室温20℃-30℃下进行生长，可以保证不影响器件性能，同时可以通过机械拉伸的方法进行去除。
步骤140：通过光刻、刻蚀的方法，把光刻胶5上面的图形转移到所述派瑞林涂层上，如图2和图3所示；
具体的，包括如下步骤：
步骤1401：在所述派瑞林涂层上面进行光刻；
步骤1402：用氧气刻蚀掉没有光刻胶保护的所述派瑞林涂层，把光刻图形转移到派瑞林涂层；其中所述氧气的流量为20sccm，刻蚀上功率为300w，下功率为20w。
步骤150：用丙酮溶液去除光刻胶，实现所述派瑞林涂层的图形化；
步骤160：用所述派瑞林涂层做掩蔽，用干法刻蚀的方法同时刻蚀介质层和所述敏感金属或金属氧化物材料把图形转移，如图4所示；
具体的，所述干法刻蚀的方法为Ar等离子体物理刻蚀；其中氩气流量为 30Sccm，RF频率13.56MHz，上功率为300W，下功率为100W。采用为Ar等离子体物理刻蚀，这样就能保证在刻蚀过程中不引入其它与敏感金属及金属氧化物材料发生反应的元素，进而影响材料及器件的性能。
步骤170：通过机械拉伸的方法去除所述派瑞林涂层，实现所述敏感金属或金属氧化物材料的图形化。
实施例1：基于敏感金属Mg电极cossbar结构图形化的加工方法，具体步骤如下所述：
步骤201：先在真空环境中溅射一层Mg金属，覆盖一层Al2O3介质层，然后通过常规的光刻、蒸发、剥离工艺生长一层下电极，然后再生长派瑞林涂层，再光刻、刻蚀、剥离工艺把光刻胶上面的图形转移到派瑞林涂层上；
步骤202：用以派瑞林涂层做掩蔽，用Ar等离子体物理刻蚀的方法，刻蚀掉 Al2O3介质层和Mg金属层，实现图形化，再用机械拉伸的方法去除派瑞林涂层，实现Mg电极cossbar结构的图形化。
实施例2：基于金属氧化物MgO图形化的加工方法，具体步骤如下所述。
步骤301：先在真空环境中溅射一层MgO，覆盖一层SiO2介质层，然后再生长派瑞林涂层，再通过光刻、刻蚀、剥离工艺把光刻胶上面的图形转移到派瑞林涂层上；
步骤302：用以派瑞林涂层做掩蔽，用Ar等离子体物理刻蚀的方法，刻蚀掉 SiO2介质层和MgO，实现图形化，再用机械拉伸的方法去除派瑞林涂层。
本发明实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本发明实施例是在真空环境下进行加工，尽可能的避免敏感金属及金属氧化物材料与空气的接触；本发明实施例中干法刻蚀的过程中，将敏感金属及金属氧化物材料至于惰性气体中保护起来，从而避免对半导体器件性能的影响。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (3)

1.一种图形化敏感金属或金属氧化物材料的加工方法，其特征在于，所述加工方法包括如下步骤：
在真空环境下在衬底上生长一层敏感金属或金属氧化物材料；
在所述敏感金属或金属氧化物材料上生长一层介质层；
在所述介质层上生长派瑞林涂层；
通过光刻、刻蚀的方法，把光刻胶上面的图形转移到所述派瑞林涂层上，包括：在所述派瑞林涂层上面进行光刻；用氧气刻蚀掉没有光刻胶保护的所述派瑞林涂层，把光刻图形转移到派瑞林涂层；其中所述氧气的流量为20sccm，刻蚀上功率为300w，下功率为20w；
用丙酮溶液去除光刻胶，实现所述派瑞林涂层的图形化；
用所述派瑞林涂层做掩蔽，用干法刻蚀的方法同时刻蚀介质层和所述敏感金属或金属氧化物材料把图形转移；
通过机械拉伸的方法去除所述派瑞林涂层，实现所述敏感金属或金属氧化物材料的图形化；
所述生长派瑞林涂层包括如下步骤：对派瑞林涂材料加热到650℃裂解成为单体；在20℃-30℃下用CVD的方式在所述介质层上均匀生长50nm所述派瑞林涂层；
所述干法刻蚀的方法为Ar等离子体物理刻蚀；其中氩气流量为30Sccm，RF频率13.56MHz，上功率为300W，下功率为100W；
所述敏感金属或金属氧化物材料和所述介质层采用溅射的方式生长，溅射功率为50W，氩气流量为20sccm。
2.如权利要求1所述的加工方法，其特征在于，所述真空环境的真空压力小于10-4Pa。
3.如权利要求1所述的加工方法，其特征在于，所述介质层为SiO2、Al2O3。
CN201710132340.3A 2017-03-07 2017-03-07 一种图形化敏感金属或金属氧化物材料的加工方法 Active CN106981420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710132340.3A CN106981420B (zh) 2017-03-07 2017-03-07 一种图形化敏感金属或金属氧化物材料的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710132340.3A CN106981420B (zh) 2017-03-07 2017-03-07 一种图形化敏感金属或金属氧化物材料的加工方法

Publications (2)

Publication Number Publication Date
CN106981420A CN106981420A (zh) 2017-07-25
CN106981420B true CN106981420B (zh) 2020-01-21

Family

ID=59338778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710132340.3A Active CN106981420B (zh) 2017-03-07 2017-03-07 一种图形化敏感金属或金属氧化物材料的加工方法

Country Status (1)

Country Link
CN (1) CN106981420B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461817B (zh) * 2018-09-20 2020-05-12 中国科学院半导体研究所 在卤化物钙钛矿薄膜表面制作金属微纳结构的方法
CN119698218B (zh) * 2025-02-25 2025-05-27 上海派拉纶生物技术股份有限公司 具有内部通道和异形表面的微型器件的派瑞林涂布与去膜方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331380B1 (en) * 1997-12-12 2001-12-18 Applied Materials, Inc. Method of pattern etching a low K dielectric layer
CN103377991A (zh) * 2012-04-18 2013-10-30 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331380B1 (en) * 1997-12-12 2001-12-18 Applied Materials, Inc. Method of pattern etching a low K dielectric layer
CN103377991A (zh) * 2012-04-18 2013-10-30 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种新型可重复利用荫罩掩膜技术;李兴辉等;《真空电子技术》;20110430(第4期);正文第49页至第56页 *

Also Published As

Publication number Publication date
CN106981420A (zh) 2017-07-25

Similar Documents

Publication Publication Date Title
CN111128877B (zh) 刻蚀阻挡型阵列基板的制备方法
US9666727B2 (en) Display device
CN114038989B (zh) 用于超导量子电路的约瑟夫森结的制备方法
JPS61147531A (ja) 反応性イオンエツチング方法
WO2022089288A1 (zh) 氧化物薄膜的制备方法
CN106981420B (zh) 一种图形化敏感金属或金属氧化物材料的加工方法
CN106067421A (zh) 减小氮化镓高电子迁移率晶体管欧姆接触电阻率的方法
CN114937602B (zh) 一种湿法刻蚀图形化氧化镓的方法
CN103996618B (zh) Tft电极引线制造方法
CN104659165B (zh) 一种GaN基发光二极管芯片的制备方法
CN105977147A (zh) 一种用于纳米栅制备的无损伤自终止刻蚀方法
CN117650043B (zh) 半导体器件的制造方法
CN115802873B (zh) 基于金属掩膜刻蚀的ald约瑟夫森结制备方法
CN116110788A (zh) 基于混合刻蚀的金刚石薄膜GaN HEMT制备方法
CN114229838B (zh) 一种石墨烯器件、多层膜及其制作方法和应用
CN115584469A (zh) 一种增加碳化硅台阶金属层覆盖厚度的方法及相关设备
CN115295398A (zh) 提高碳化硅外延片晶体质量的方法
CN114551445A (zh) 金刚石衬底GaN HEMT与氢终端MOSFET集成结构及其制备方法
CN101420015A (zh) 一种有源层图形化的有机薄膜晶体管的制备方法
CN116598200B (zh) 一种Mo基金属薄膜的刻蚀方法
CN107799407A (zh) 一种晶体管的凹槽栅制备方法及大功率射频器件
CN104867817A (zh) 一种薄膜平面化的半导体工艺
CN103938155A (zh) 一种铁电薄膜钛酸锶钡的图形化方法
CN113460954A (zh) 含钽膜的微纳米结构元件及其制备方法
CN108493235A (zh) 一种基于Mo/ZnON/Mo的MSM结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20170725

Assignee: Beijing Aijie Kexin Technology Co.,Ltd.

Assignor: Institute of Microelectronics of the Chinese Academy of Sciences

Contract record no.: X2025990000125

Denomination of invention: A processing method for graphically sensitive metal or metal oxide materials

Granted publication date: 20200121

License type: Common License

Record date: 20250324

EE01 Entry into force of recordation of patent licensing contract