CN106908637A - 信号源模拟装置 - Google Patents

Abstract

本发明提供一种信号源模拟装置，包括：微处理器MCU、FPGA芯片及变频模块；微处理器MCU，用于接收信号参数，根据信号参数获取对应的波形文件，并发送对应的波形文件及第一控制信号至FPGA芯片、发送第二控制信号至变频模块；FPGA芯片，用于根据第一控制信号及波形文件生成中频信号；变频模块，用于根据第二控制信号将中频信号调制为信号参数对应的频率，得到信号参数对应的模拟信号。如此，可以根据接收的信号参数生成对应的模拟信号。由于，用户只需要输入信号参数，其操作简单；又由于上述装置包括的微处理器MCU、FPGA芯片及变频模块相对于科学研究中使用的价格昂贵的信号源成本较低，因此，上述信号源模拟装置成本低，且操作简单。

Description

信号源模拟装置

技术领域

本发明涉及信号源技术领域，尤其涉及一种信号源模拟装置。

背景技术

信号源作为一种为电子测试和计量工作的电信号设备，是最普通、最基本，也是应用最广泛的电子仪器之一。在现代电子技术的研究及应用领域，常常需要高精度且频率可调的信号源。

在实际技术应用中进行生产、调试时，需要大量的信号源，对信号的质量和种类要求并没有科学研究高，但其需求量大、对成本要求高、对仪器操作要求简单。

然而，现有的信号源基本都是价格高、功能齐全和操作复杂的科研装备，无法满足生产需求。

发明内容

基于此，有必要提供一种成本低、操作简单的信号源模拟装置。

一种信号源模拟装置，包括：微处理器MCU、FPGA芯片及变频模块；

所述微处理器MCU，用于接收信号参数，根据所述信号参数获取对应的波形文件，并发送对应的波形文件及第一控制信号至所述FPGA芯片、发送第二控制信号至所述变频模块；

所述FPGA芯片，用于根据所述第一控制信号及所述波形文件生成中频信号；

所述变频模块，用于根据所述第二控制信号将所述中频信号调制为所述信号参数对应的频率，得到所述信号参数对应的模拟信号。

如此，可以根据接收的信号参数生成对应的模拟信号。由于，用户只需要输入信号参数，其操作简单；又由于上述装置包括的微处理器MCU、FPGA芯片及变频模块相对于科学研究中使用的价格昂贵的信号源成本较低，因此，上述信号源模拟装置成本低，且操作简单。

附图说明

图1为第一个实施例的信号源模拟装置的结构示意图；

图2为第二个实施例的信号源模拟装置的结构示意图；

图3为一个实施例的信号源模拟装置的变频模块的具体结构图；

图4为一具体实施例的信号源模拟装置的监控系统的整体架构；

图5为一具体实施例的信号源模拟装置的人机交互界面图；

图6为第三个实施例的信号源模拟装置的结构示意图；

图7为一实施例的信号源模拟装置的局部结构示意图；

图8为一实施例的信号源模拟装置的又一局部结构示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“或/及”包括一个或多个相关的所列项目的任意的和所有的组合。

请参阅图1，一实施例的信号源模拟装置，包括：微处理器MCU(MicrocontrollerUnit，微处理器)110、双倍速率同步动态随机存储器DDR(Double Data Rate SDRAM，双倍速率同步动态随机存储器)120、FPGA(Field-Programmable Gate Array，现场可编程门阵列)芯片130、变频模块140。

微处理器MCU 110，用于接收信号参数，根据信号参数获取对应的波形文件，经过FPGA芯片130发送对应的波形文件至双倍速率同步动态随机存储器DDR 120，并发送第一控制信号至FPGA芯片130、发送第二控制信号至变频模块140。

FPGA芯片130，用于根据第一控制信号从双倍速率同步动态随机存储器DDR 120中获取波形文件，并根据波形文件生成中频信号。

变频模块140，用于根据第二控制信号将中频信号调制为信号参数对应的频率，得到信号参数对应的模拟信号。

信号参数可以包括需要模拟的信号的频率值及幅度值。进一步地，信号参数还可以包括衰减补偿。

第一控制信号可以是在波形文件发送至双倍速率同步动态随机存储器DDR120之后发送的、用于通知FPGA芯片130读取双倍速率同步动态随机存储器DDR 120中的波形文件的通知信号。第二控制信号是控制变频模块140将变频模块140所接收的信号调制为信号参数对应频率的信号。

FPGA芯片130分别与微处理器MCU 110及双倍速率同步动态随机存储器DDR 120通信连接。双倍速率同步动态随机存储器DDR 120的型号可以为MT48LC16；FPGA芯片130可以为XC4VSX35。FPGA芯片130接收到第一控制信号时，从双倍速率同步动态随机存储器DDR120中获取信号参数对应的波形文件，并根据该波形文件生成对应的中频信号。中频信号的频率范围为：0-300Mhz(兆赫兹)。在其中一个具体实施例中，FPGA芯片130与双倍速率同步动态随机存储器DDR 120可以通过总线经过缓存进行通信，从而提高传输效率。

变频模块140与微处理器MCU 110通信连接，从而可以接收第二控制信号；变频模块140可以与FPGA芯片130通信连接。变频模块140可以与FPGA芯片130直接通信连接，也可以通过微处理器MCU 110再与FPGA芯片130通信连接，还可以经过数模转换器DAC(Digitalto analog converter，数字模拟转换器)再与FPGA芯片130通信连接。可以理解地，当变频模块140与FPGA芯片130直接通信连接时，FPGA芯片130中集成有数模转换功能，从而将中频信号模拟化之后，再输出到变频模块140。

在其中一个具体实施例中，微处理器MCU 110将波形文件通过FPGA芯片130最终传输到双倍速率同步动态随机存储器DDR 120，由双倍速率同步动态随机存储器DDR 120对其进行缓存。当数据传输完成后，FPGA芯片130再将双倍速率同步动态随机存储器DDR 120内存储的波形文件读取到FPGA芯片130中。

可以理解，在FPGA芯片130中集成的随机存储器RAM满足要求的情况下，波形文件可以直接存到FPGA芯片130中。即无需采用双倍速率同步动态随机存储器DDR120存储波形文件。此时，微处理器MCU 110，用于接收信号参数，根据信号参数获取对应的波形文件，并发送对应的波形文件及第一控制信号至FPGA芯片130、发送第二控制信号至变频模块140；FPGA芯片130，用于根据第一控制信号及波形文件生成中频信号。

在其中一个具体实施例中，微处理器MCU 110根据信号参数从与微处理器MCU 110连接的外围存储设备中获取对应的波形文件。即外围存储设备中至少预先存储有各种波形文件。外围设备可以为FLASH(闪存)，在其中一个具体实施例中，FLASH的具体型号为K9F2G08。

上述信号源模拟装置，包括：微处理器MCU 110、FPGA芯片130及变频模块140；微处理器MCU 110，接收信号参数，根据所述信号参数发送对应的波形文件及第一控制信号至所述FPGA芯片130、发送第二控制信号至变频模块140；FPGA芯片130，用于根据第一控制信号及波形文件生成中频信号；变频模块140，用于根据第二控制信号将中频信号调制为信号参数对应的频率，得到信号参数对应的模拟信号。如此，可以根据接收的信号参数生成对应的模拟信号。由于用户只需要输入信号参数，操作简单；又由于上述装置包括的微处理器MCU110、FPGA芯片130及变频模块140相对于科学研究中使用的价格昂贵的信号源成本较低，因此，上述信号源模拟装置成本低，且操作简单。

需要说明的是，由于上述装置大部分使用集成器件实现，其体积小、功耗低、成本低、重量轻。上述装置生成的模拟信号的质量可以满足通信领域信号源的需求。

请参阅图2，在其中一个实施例中，FPGA芯片130集成有信号产生模块131、合路模块132、滤波模块133及温补模块135。

信号产生模块131，用于根据第一控制信号从双倍速率同步动态随机存储器DDR120中获取波形文件，并根据波形文件生成I(In-phase，同相)、Q(Quadrature，正交)两路波形信号。

合路模块132，用于对I、Q两路波形信号进行合成，得到合成信号。

滤波模块133，用于将合成信号的数据速率提升至中等频率，得到中等频率信号。

温补模块135，用于根据第一控制信号对中等频率信号进行温度补偿，得到温补信号。

在本实施例中，得到的温补信号即为中频信号。如此，通过FPGA技术实现根据第一控制信号从双倍速率同步动态随机存储器DDR 120中获取波形文件，并根据波形文件生成中频信号的功能；另外，温补模块可以对中等频率信号进行温度补偿，因此，可以使得到的中频信号更为准确。需要说明的是，通过合路模块132对I、Q两路波形信号进行合成，得到合成信号，还可以提高采样率。

在另一些实施例中，温补模块可以省略，此时，得到的中等频率信号即为中频信号。

可以理解，双倍速率同步动态随机存储器DDR 120的数量可以为2，对应的信号产生模块131的数量为2。两个双倍速率同步动态随机存储器DDR 120与两个信号产生模块131对应连接，从而分别存储I、Q两路波形信号分别对应的波形文件。

在其中一个具体实施例中，滤波模块133用于将合成信号的数据率由122.88MSPS(Million Samples per Second，每秒采样百万次)提升至245.76MSPS，从而得到中等频率信号。

在其中一个实施例中，FPGA芯片130还集成有峰值ALC模块136及均值ALC模块137。

峰值ALC模块136，用于根据第一控制信号将温补信号的峰值降低至信号参数对应的峰值门限之内，得到限定信号。

均值ALC模块137，用于根据第一控制信号将限定信号的均值降低至信号参数对应的均值门限之内，得到中频信号。

峰值门限、均值门限与信号参数的幅度值对应，可以是基于该幅度值根据经验确定的值。

在本实施例中，峰值ALC模块136的输入端连接温补模块135的输出端，峰值ALC模块136的输出端连接均值ALC模块137的输入端，均值ALC模块137的输出端输出中频信号。如此，对温补模块135输出的温补信号进行控制，使最终输出的中频信号的峰值限定在峰值门限内、中频信号的均值限定在均值门限内，从而提高最终得到的模拟信号的稳定性。具体地，峰值ALC模块136及均值ALC模块137均是通过自动控制方式对输入的信号进行限定后再输出。

在其它实施例中，还可以通过先限定中频信号的均值再限定中频信号的峰值的方式来进行限定。即，温补模块135的输出端可以连接均值ALC模块137的输入端，均值ALC模块137的输出端连接峰值ALC模块136的输入端，峰值ALC模块136的输出端输出中频信号。

在其中一个实施例中，FPGA芯片130还集成有信号选通开关134。

信号选通开关134，用于根据第一控制信号对中等频率信号及预设标准信号进行选择。

预设标准信号为预先在FPGA芯片130中的生成的点频测试信号。具体地，FPGA芯片130中可以集成有ROM(Read Only Memory，只读存储器)及DDS(Direct DigitalSynthesizer，直接数字式频率合成器)，生成标准信号的中等频率信号由DDS根据存储在ROM中的波形文件产生点频测试信号，该点频测试信号的范围属于中等频率。更具体地，中等频率的范围与中频信号对应的频率范围相同。

具体地，信号选通开关134通过对数据链路信号进行选择的方式，对中等频率信号及预设标准信号进行选择。进一步地，预设标准信号包括内部训练信号及内部单音信号。需要说明的是，信号选通开关134的输出数据为I/Q(In-phase/Quadrature，同相/正交)交织方式。在一个具体实施例中，信号选通开关134的驱动时钟频率为245.76MHz。

在本实施例中，第一控制信号还包括工作模式，工作模式可以为信号源模拟模式，也可以为检验模式。在之前的实施例中，对应的方式对应为信号源模拟模式，在此不再赘述。当工作模式为检验模式时，FPGA芯片130无需从双倍速率同步动态随机存储器DDR 120中获取波形文件，通过信号产生模块131生成波形文件对应的波形信号，再通过滤波模块133得到中等频率信号；而是直接由DDS根据存储在ROM中的波形文件产生预设标准信号。

温补模块135，用于根据第一控制信号对信号选通开关134选择的信号进行温度补偿，得到温补信号。

如此，使得信号源模拟装置可以通过接收信号参数确定第一控制信号，从而确定工作模式。也即，用户可以通过设置不同的信号参数，从而控制信号源模拟装置实现信号源模拟或者标准信号的测试。进而可以根据在检验模式下，预设标准信号最终得到的模拟信号是否准确，确定信号源模拟装置在信号源模拟模式下得到的模拟信号是否准确，也即可以确定信号源模拟装置的是否准确，或者说准确度符合要求。

请结合图1和图2，在其中一个实施例中，变频模块140包括变频单元141及放大单元142。

变频单元141，用于根据第二控制信号将中频信号调制为信号参数对应的频率，得到待放大信号。

放大单元142，用于根据待放大信号及第二控制信号，对待放大信号进行放大处理，得到信号参数对应的模拟信号。

第二控制信号包括控制变频模块140的变频单元141将所接收的信号调制为信号参数的频率值对应的频率的待放大信号的信号。第二控制信号还包括控制变频模块140的放大单元142将所接收的待放大信号放大为信号参数的幅度值对应的幅度的模拟信号的信号。

请参阅图3，在其中一个实施例中，变频单元141包括依次连接的中频滤波器311、调制器312及模拟ALC 314。进一步地，调制器的型号为HMC1197。需要说明的是，HMC1197集成了调制器和锁相环。在其中一个具体实施例中，调制器及模拟ALC314之间，还连接有PI型衰减器313。模拟ALC314与放大单元142之间还连接有微带耦合器315。具体地，模拟ALC314与微带耦合器315之间还连接有功率检测器。

请继续参阅图3，在其中一个实施例中，放大单元142包括依次连接的第一放大器321、数字衰减器322、第一射频开关323、滤波器324、第二放大器325及第二射频开关326。所述第一射频开关323包括一个输入端及三个输出端，所述一个输入端连接所述数字衰减器322，所述三个输出端各连接一个所述滤波器324；每一个滤波器324均连接一个第二放大器325；所述第二射频开关326包括三个输入端和一个输出端，所述三个输入端各连接一个所述第二放大器325，所述一个输出端输出所述模拟信号。具体地，第一放大器321的型号为TQP3M9008。数字衰减器322的型号为PE43702。第一射频开关323及第二射频开关326，可以为单刀四掷开关，其型号可以为AS204-80。滤波器324的数量为三，三个滤波器324的频率范围分别为800MHz-900MHz、1800MHz-2100MHz、2.6GHz。对应的第二放大器325的数量为三，与频率范围为800MHz-900MHz的滤波器324连接的第二放大器325的增益为19dB。与频率范围为1800MHz-2100MHz的滤波器324连接的第二放大器325的增益为16dB。与频率范围为2.6GHz的滤波器324连接的第二放大器325的增益为14dB。

通过TQP3M9008放大后的信号进入PE43702，PE43702输出的信号通过第一射频开关323分成三个频段：800MHz-900MHz、1800MHz-2100MHz、2.6GHz；然后滤波器324及第二放大器325分别对三个频段进行滤波和放大；最后再通过第二射频开关326合并输出。由于三个频段的链路使用单刀四掷的射频开关控制。两个射频开关的隔离度根据频段的不同，隔离度的范围为22dB至40dB，因此在正常工作时，只给三路中一路的功放管供电。需要说明的是，两个射频开关的默认状态是接至旁路端。

上述装置的工作频段可涉及0.8GHz、0.9GHz、1.8GHz、1.9GHz、2.1GHz、2.6GHz等常用的频段。频点可以在常用的0.8GHz、0.9GHz、1.8GHz、1.9GHz、2.1GHz、2.6GHz等6个频段内任意设置。可产生点频、GSM(Global System for Mobile Communication，全球移动通信系统)、WCDMA(Wideband Code Division Multiple Access，宽带码分多址)、CDMA(CodeDivision Multiple Access，码分多址)、FDD-LTE(Frequency Division Duplexing-LongTerm Evolution，频分双工式长期演进技术)等制式的信号。具体的主要指标可以如表1所示。

表1主要指标

请结合参阅图2，在其中一个实施例中，装置还包括数模转换器DAC150，FPGA芯片130经过数模转换器DAC150与变频模块140连接。数模转换器DAC150对中频信号进行数模转换得到模拟化的中频信号。FPGA芯片130包括数模转换器DAC接口模块(图未示)，FPGA芯片130通过数模转换器DAC接口模块与数模转换器DAC150连接。

在其中一个具体实施例中，数模转换器DAC接口模块用于前向输出数据时钟的功能、前向输出数据的差分输出、信号的采样时钟从系统时钟转换到数模转换器DAC150输出数据时钟。

在本实施例中，数模转换功能直接通过现有的电子器件数模转换器实现，从而无需通过FPGA实现，只需要FPGA芯片130提供数模转换器DAC接口模块即可，可以节约FPGA芯片130的资源；同时，数模转换器是常见的电子器件，易于获取。

需要说明的是，由FPGA芯片130输出的中频信号输入到数模转换器DAC150时分为I、Q两路信号输出；数模转换器DAC150输出模拟化的中频信号时输出一路I/Q交织信号。在其中一个具体实施例中，数模转换器DAC150的具体型号可以为AD9122；输入的I、Q两路信号的频率为200MHz时，输出的I/Q交织信号的频率为150MHz。

在其中一个实施例中，微处理器MCU 110为ARM芯片，优选为ARM9芯片。具体地，ARM芯片的型号可以为AT91SAM9260。ARM芯片中设置有嵌入式操作系统。该嵌入式操作系统可以是通过移植的方式设置在ARM芯片中的。该嵌入式操作系统可以为嵌入式Linux(2.6.30版本)操作系统。如此，可以通过建立多个线程的方式，实现各个控制任务需求。需要说明的是，在嵌入式操作系统上设置有监控系统，从而实现接收信号参数，根据信号参数经过FPGA芯片130发送对应的波形文件至双倍速率同步动态随机存储器DDR 120，并发送第一控制信号至FPGA芯片130、发送第二控制信号至变频模块140的功能。

在其中一个实施例中，监控系统实现的功能包括：通过第一控制信号对FPGA芯片130的相关模块进行时钟控制、配置；通过第二控制信号对变频模块140进行配置，从而改变变频模块140中各链路增益、本振频率以及告警检测。进一步地，监控系统实现的功能还可以包括：完成告警、功率检测以及控制功能；完成波形文件的下载和存储；与FPGA之间的通信控制，使装置的各组成部件能够协调运行；监控键盘输入，接收相应的信号参数，并将设置结果在液晶屏上显示。

在一个具体实施例中，监控系统可以分成三个层次，即底层的kernel(内核)和Driver(驱动)、中间层的设备适配层和协议解析等以及应用层的多任务运行。中间层是为应用层提供一些易于调用的API(Application Programming Interface，应用程序编程接口)，完成一些功能相对独立且代码变化不大的功能。比如，中间层包括的DEV部分就是为各个数字芯片的操作提供一组API，屏蔽对底层的Driver操作。所有与硬件相关、涉及到芯片寄存器操作的部分，一般放底层的Driver模块。如此，有利于后续的开发和移植的方便。应用层可以分为两个进程。新增键盘控制及显示屏控制的功能将在新增进程中完成。两个进程需要利用进程间通信实现信息传递。在其中一个具体实施例中，监控系统的整体架构如下图4所示，包括应用层、中间层及底层。

在其中一个具体实施例中，监控系统提供有人机接口界面，具体的人机接口界面可以为如图5所示。如此，可以实现手动或自动设置信号源，操作方便。更进一步地，该人机接口界面还提供下载波形文件、升级软件的接口。

在其中一个实施例中，装置的结构示意图如图6所示。ARM芯片包括RS485接口、RS232接口、USB接口、网口等接口，如此，可以满足生成调试的多样化通信需求。

在其中一个实施例中，装置还包括输入输出装置(图未示)。输入输出装置与微处理器MCU 110连接。输入输出装置在微处理器MCU 110的控制下显示人机接口界面之后，接收信号参数，并将接收的信号参数发送至微处理器MCU110。

输入输出装置包括输入装置和输出装置。可以通过输入装置(如键盘)完成波形文件的选择、频点与功率设置等功能，可以通过输出装置(如液晶屏)实现频点、功率、波形文件等的显示功能。人机接口界面可以如图5所示，通过以该人机接口界面作为人机交互接口，可以完成功率、频点设置及波形文件传输，并可以完成本装置的各种补偿表和功率表的调试。

在其中一个实施例中，FPGA芯片130还集成有时钟模块，用于为FPGA芯片130中各个模块及数模转换器DAC150提供时钟信号。进一步地，时钟模块包括系统时钟单元及前向时钟单元。系统时钟单元用于为FPGA芯片130中的各个模块提供系统时钟。前向时钟单元用于为数模转换器DAC150提供时钟信号，该时钟信号可以通过系统时钟差分而来。

请参阅图7，在其中一个实施例中，信号源模拟装置还包括时钟调制器160，时钟调制器160为对标准的时钟信号进行调制的调制器。具体的，标准的时钟信号为50MHz；时钟调制器160，用于将标准的时钟信号调制为800MHz。时钟调制器160的型号可以为HMC822。在本实施例中，时钟调制器160的输入接收标准的时钟信号，其输出连接到FPGA的时钟模块。如图8所示，在其中一个具体实施例中，时钟模块的系统时钟单元输出100MHz的时钟信号；时钟模块的前向时钟单元输出200MHz的时钟信号。

在其中一个实施例中，FPGA芯片130还集成有前向信号开关切换模块及前向功率检测模块；前向信号开关切换模块连接信号选通开关的输出端及FPGA芯片的输出端，从而获取到信号选通开关后的信号及FPGA输出之前的信号，并对其进行选择切换；前向信号开关切换模块还连接前向功率检测模块，前向功率检测模块用于对前向信号开关切换模块选择切换至的信号进行功率检测。从而可以通过一个前向功率检测模块检测两路信号，如此，可以在保证信号的准确性的同时节约资源。

进一步地，FPGA芯片130还集成有数据抓取模块，用于对实现检测点数据的抓取及存储，以供数据时域和频域的分析。在一个具体实施例中，数据抓取模块与前向信号开关切换模块连接，从而，可以通过前向功率检测模块对数据抓取模块抓取的数据进行检测。

在其中一个实施例中，FPGA芯片130还集成有LED灯显示模块，用于根据FPGA的当前工作状态，控制LED指示灯的显示，从而通过LED灯显示FPGA当前工作状态，使用户可以方便地了解到当前工作状态。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出多个变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种信号源模拟装置，其特征在于，包括：微处理器MCU、FPGA芯片及变频模块；

所述微处理器MCU，用于接收信号参数，根据所述信号参数获取对应的波形文件，并发送对应的波形文件及第一控制信号至所述FPGA芯片、发送第二控制信号至所述变频模块；

所述FPGA芯片，用于根据所述第一控制信号及所述波形文件生成中频信号；

所述变频模块，用于根据所述第二控制信号将所述中频信号调制为所述信号参数对应的频率，得到所述信号参数对应的模拟信号。

2.根据权利要求1所述的信号源模拟装置，其特征在于，还包括：双倍速率同步动态随机存储器DDR；

所述微处理器MCU，用于接收信号参数，根据所述信号参数获取对应的波形文件，经过所述FPGA芯片发送对应的波形文件至所述双倍速率同步动态随机存储器DDR，并发送第一控制信号至所述FPGA芯片、发送第二控制信号至所述变频模块；

所述FPGA芯片，用于根据所述第一控制信号从所述双倍速率同步动态随机存储器DDR中获取所述波形文件，并根据所述波形文件生成中频信号。

3.根据权利要求2所述的信号源模拟装置，其特征在于，所述FPGA芯片集成有信号产生模块、合路模块、滤波模块及温补模块；

所述信号产生模块，用于根据所述第一控制信号从所述双倍速率同步动态随机存储器DDR中获取所述波形文件，并根据所述波形文件生成I、Q两路波形信号；

所述合路模块，用于对所述I、Q两路波形信号进行合成，得到合成信号；

所述滤波模块，用于将所述合成信号的数据速率提升至中等频率，得到中等频率信号；

所述温补模块，用于根据所述第一控制信号对所述中等频率信号进行温度补偿，得到温补信号。

4.根据权利要求3所述的信号源模拟装置，其特征在于，所述FPGA芯片还集成有峰值ALC模块及均值ALC模块；

所述峰值ALC模块，用于根据所述第一控制信号将所述温补信号的峰值降低至所述信号参数对应的峰值门限之内，得到限定信号；

所述均值ALC模块，用于根据所述第一控制信号将所述限定信号的均值降低至所述信号参数对应的均值门限之内，得到所述中频信号。

5.根据权利要求3所述的信号源模拟装置，其特征在于，所述FPGA芯片还集成有信号选通开关；

所述信号选通开关，用于根据所述第一控制信号对所述中等频率信号及预设标准信号进行选择；

所述温补模块，用于根据所述第一控制信号对所述信号选通开关选择的信号进行温度补偿，得到温补信号。

6.根据权利要求1所述的信号源模拟装置，其特征在于，所述变频模块包括变频单元及放大单元；

所述变频单元，用于根据所述第二控制信号将所述中频信号调制为所述信号参数对应的频率，得到待放大信号；

所述放大单元，用于根据所述待放大信号及所述第二控制信号，对所述待放大信号进行放大处理，得到所述信号参数对应的模拟信号。

7.根据权利要求6所述的信号源模拟装置，其特征在于，所述放大单元包括依次连接的第一放大器、数字衰减器、第一射频开关、滤波器、第二放大器及第二射频开关；所述第一射频开关包括一个输入端及三个输出端，所述一个输入端连接所述数字衰减器，所述三个输出端各连接一个所述滤波器；每一个滤波器均连接一个第二放大器；所述第二射频开关包括三个输入端和一个输出端，所述三个输入端各连接一个所述第二放大器，所述一个输出端输出所述模拟信号；所述变频单元包括依次连接的中频滤波器、调制器及模拟ALC。

8.根据权利要求1-7任意一项所述的信号源模拟装置，其特征在于，所述装置还包括数模转换器DAC，所述FPGA芯片经过所述数模转换器DAC与所述变频模块连接；所述数模转换器DAC对所述中频信号进行数模转换得到模拟化的中频信号；所述FPGA芯片包括数模转换器DAC接口模块，所述FPGA芯片通过所述数模转换器DAC接口模块与所述数模转换器DAC连接。

9.根据权利要求1-7任意一项所述的信号源模拟装置，其特征在于，所述微处理器MCU为ARM芯片；所述ARM芯片中设置有嵌入式操作系统。

10.根据权利要求1所述的信号源模拟装置，其特征在于，所述装置还包括输入输出装置；所述输入输出装置与所述微处理器MCU连接；所述输入输出装置在所述微处理器MCU的控制下显示人机接口界面之后，接收信号参数，并将接收的所述信号参数发送至所述微处理器MCU。