[go: up one dir, main page]

CN106896603A - 像素结构及其制造方法 - Google Patents

像素结构及其制造方法 Download PDF

Info

Publication number
CN106896603A
CN106896603A CN201710172821.7A CN201710172821A CN106896603A CN 106896603 A CN106896603 A CN 106896603A CN 201710172821 A CN201710172821 A CN 201710172821A CN 106896603 A CN106896603 A CN 106896603A
Authority
CN
China
Prior art keywords
hole
layer
metal layer
insulating barrier
dot structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710172821.7A
Other languages
English (en)
Inventor
黄威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing CEC Panda LCD Technology Co Ltd
Nanjing CEC Panda FPD Technology Co Ltd
TPV Technology Co Ltd
Original Assignee
Nanjing CEC Panda LCD Technology Co Ltd
Nanjing Huadong Electronics Information and Technology Co Ltd
Nanjing CEC Panda FPD Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing CEC Panda LCD Technology Co Ltd, Nanjing Huadong Electronics Information and Technology Co Ltd, Nanjing CEC Panda FPD Technology Co Ltd filed Critical Nanjing CEC Panda LCD Technology Co Ltd
Priority to CN201710172821.7A priority Critical patent/CN106896603A/zh
Publication of CN106896603A publication Critical patent/CN106896603A/zh
Priority to PCT/CN2018/072781 priority patent/WO2018171311A1/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种像素结构及其制造方法，像素结构包括基板、位于该基板上的由下而上依次分布的第一金属层、第一绝缘层、半导体层、第二金属层、第二绝缘层、像素电极层，第一金属层刻蚀形成栅极和公共电极线，第二金属层刻蚀形成源极和漏极，第一绝缘层上开设有位于公共电极线上方的第一孔，第一孔与公共电极线之间存在第一绝缘层；第二绝缘层上开设有位于漏极上方的第二孔，形成像素电极层材料进入第一孔和第二孔内。本发明既能减小栅源电容Cgs，又能增加存储电容Cst，从而解决闪烁（flicker）的问题，结构简单，工艺容易实现，具有良好的应用前景。

Description

像素结构及其制造方法
技术领域
本发明涉及液晶显示技术领域，具体涉及一种像素结构及其制造方法。
背景技术
在现有液晶产品的常规像素设计中，栅源电容Cgs较大，为了便于说明，以最简单的TN模式 a-Si 5Mask工艺为例，如图1所示，第一层金属层101和第二层金属层102交叠面积比较大，且距离较小，会导致跳变电压（feed through）电压△Vp会比较大，△Vp≈[Cgs/（Cst+Clc）]*（Vgh-Vgl），其中，Cst为存储电容、Clc为液晶电容，Vgh和Vgl是栅级高电压和栅极低电压，真空电极电压△Vp较大的情况下，会增加液晶屏幕出现闪烁（flicker）的风险，影响液晶屏幕的正常显示。
目前，可以通过减小栅源电容Cgs来降低△Vp，但往往存储电容Cst也会跟着减小，并不能有效降低△Vp，于是如何在减小栅源电容Cgs的同时，保证存储电容Cst不变甚至增大，是当前急需解决的问题。
发明内容
本发明的目的是克服现有技术中液晶屏幕存在出现闪烁（flicker）的风险。本发明提供的像素结构及其制造方法，第一绝缘层的厚度不小于3000埃，可增加第一金属层、第二金属层之间的距离，减小栅源电容Cgs，第一绝缘层上开设有位于公共电极线上方的第一孔、第二绝缘层上开设有位于漏极上方的第二孔，像素电极层的部分进入第一孔和第二孔内，能够增加存储电容Cst，既能减小栅源电容Cgs，又能增加存储电容Cst，从而解决闪烁（flicker）的问题，结构简单，工艺容易实现，具有良好的应用前景。
为了达到上述目的，本发明所采用的技术方案是：
一种像素结构，包括基板、位于该基板上的由下而上依次分布的第一金属层、第一绝缘层、半导体层、第二金属层、第二绝缘层、像素电极层，所述第一金属层刻蚀形成栅极和公共电极线，所述第二金属层刻蚀形成源极和漏极，所述第一绝缘层上开设有位于所述公共电极线上方的第一孔，所述第一孔与所述公共电极线之间存在第一绝缘层；所述第二绝缘层上开设有位于所述漏极上方的第二孔，形成所述像素电极层的材料进入所述第一孔和第二孔内。
前述的一种像素结构，所述像素电极层采用ITO材料制成。
前述的一种像素结构，所述第一绝缘层的厚度不小于3000埃。
前述的一种像素结构，所述第一绝缘层的厚度大于所述第二绝缘层的厚度。
前述的一种像素结构，所述第一孔的深度为所述第一绝缘层厚度的80%以上。
前述的像素结构，所述第一绝缘层为单层结构。
基于上述的像素结构的制造方法，包括以下步骤，
步骤（A）：在基板上沉积第一金属层，且在该第一金属层刻蚀形成栅极和公共电极线；
步骤（B）：形成覆盖所述第一金属层的第一绝缘层；
步骤（C）：在第一绝缘层上开设位于公共电极线上方的第一孔，该第一孔与所述公共电极线之间存在第一绝缘层；
步骤（D）：在所述第一绝缘层上形成半导体层；
步骤（E）：在半导体层上沉积第二金属层，且在该第二金属层刻蚀形成源极和漏极；
步骤（F）：形成覆盖第二金属层的第二绝缘层；
步骤（G）：在第二绝缘层上开设位于漏极上方的第二孔；
步骤（H）：沉积由ITO材料制成的像素电极层，且ITO材料进入所述第一孔、第二孔，ITO材料电性连接像素电极层和漏极。
前述的像素结构的制造方法，步骤（B），所述第一绝缘层的厚度不小于3000埃。
前述的像素结构的制造方法，步骤（B），所述第一绝缘层为单层结构。
前述的像素结构的制造方法，步骤（C），所述第一孔深度为所述第一绝缘层厚度的80%以上。
本发明的有益效果是：本发明提供的像素结构及其制造方法，第一绝缘层的厚度不小于3000埃，可增加第一金属层、第二金属层之间的距离，减小栅源电容Cgs；第一绝缘层上开设有位于公共电极线上方的第一孔、第二绝缘层上开设有位于漏极上方的第二孔，像素电极层的部分进入第一孔和第二孔内，能够增加存储电容Cst，既能减小栅源电容Cgs，又能增加存储电容Cst，从而解决闪烁（flicker）的问题，结构简单，工艺容易实现，具有良好的应用前景。
附图说明
图1是现有的TN模式 a-Si 5Mask工艺像素结构的示意图；
图2是本发明的像素结构的结构示意图。
图3是本发明的第二孔所在位置的俯视图。
附图中标记的含义如下：
101：第一层金属层；102：第二层金属层；201：基板；202：第一金属层；2021：栅极；2022：公共电极线；203：第一绝缘层；204：半导体层；205：第二金属层；2051：源极；2052：漏极；206：第二绝缘层；207：像素电极层；208：第一孔；209：第二孔。
具体实施方式
下面将结合说明书附图，对本发明作进一步的说明。
如图2及图3所示，本发明的像素结构，包括基板201、位于该基板201上的由下而上依次分布的第一金属层202、第一绝缘层203、半导体层204、第二金属层205、第二绝缘层206、像素电极层207，第一金属层202刻蚀形成栅极2021和公共电极线2022，第二金属层205刻蚀形成源极2051和漏极2052，第一绝缘层203上开设有位于公共电极线2022上方的第一孔208，第一孔208与公共电极线2022之间存在第一绝缘层203，
优选的第一绝缘层203的厚度大于第二绝缘层206的厚度，第一孔208的深度为第一绝缘层203厚度的80%以上，使第一孔208位于第一绝缘层203内，且不与公共电极线2022的上表面联通，使第一孔208与公共电极线2022之间留有部分的第一绝缘层203；
优选的第一绝缘层203的厚度不小于3000埃，埃为长度单位，1埃＝10^(-10) 米，能够增加第一金属层202、第二金属层205之间的距离，从而可减小栅源电容Cgs；
所述第二绝缘层206上开设有位于漏极2052上方的第二孔209，形成像素电极层207的材料进入第一孔208和第二孔209内，第二孔209能够增加存储电容Cst，根据真空电极电压△Vp≈Cgs/（Cst+Clc），能够减小真空电极电压△Vp，从而减少液晶屏幕出现闪烁（flicker）的风险，保证液晶屏幕的正常显示。
优选的像素电极层207采用ITO材料制成。
优选的第一绝缘层203为单层结构。
上述的像素结构的制造方法，包括以下步骤，
步骤（A）：在基板201上沉积第一金属层202，且在该第一金属层202刻蚀形成栅极2021和公共电极线2022；
步骤（B）：形成覆盖第一金属层202的第一绝缘层203，第一绝缘层203为单层结构，且厚度203不小于3000埃；
步骤（C）：在第一绝缘层203上开设位于公共电极线2022上方的第一孔208，该第一孔208与公共电极线2022之间存在第一绝缘层，优选的第一孔208的深度为第一绝缘层203厚度的80%以上，从而使第一孔208位于第一绝缘层203上，且不与公共电极线2022的上表面相联通；
步骤（D）：在第一绝缘层203上形成半导体层204；
步骤（E）：在半导体层204上沉积第二金属层205，且在该第二金属层205刻蚀形成源极2051和漏极2052；
步骤（F）：形成覆盖第二金属层205的第二绝缘层206；
步骤（G）：在第二绝缘层206上开设位于漏极2052上方的第二孔209；
步骤（H）：沉积由ITO材料制成的像素电极层207，且ITO材料进入第一孔208、第二孔209，ITO材料电性连接像素电极层207和漏极2052。
本发明的制造方法中，所有层的制作都要经历“成膜、光阻胶涂布、利用mask曝光、显影、刻蚀、光阻胶剥离”等工序，本发明为了简要说明，都只提到成膜以及刻蚀两个工序，而省略了其他几个常规工序，实际上都是要有的。比如深浅孔刻蚀完，利用mask（或者halftone mask）刻蚀第一孔或者第二孔，其中，mask为光罩或掩膜板刻蚀方式，halftonemask为多阶调掩膜板或半透膜掩膜板刻蚀方式，具体步骤应是深浅孔刻完后，涂布光阻胶，（这里没有成膜而直接涂布光阻胶是因为膜已经在之前成好了），利用mask（或者halftonemask）在光阻胶上曝光出第一或者第二孔的图形，然后显影，然后对光阻胶被显影掉的没有保护处的膜进行刻蚀，第一或者第二孔形成，然后光阻胶剥离，接着做下一层（如像素电极层），本发明由于第二绝缘层需要刻蚀深浅孔，所以如果没有插入其他金属层做阻挡的方案的话，第二孔就无法与深浅孔一起刻蚀，而必须在深浅孔刻完后，另利用一张mask专门做第二孔，执行上述的工序，只省去成膜，所谓的第二孔，是相对深、浅孔而言，只是表达深度不同，而并非真的是孔状图形，而是一大片，第二孔的目的用于增加存储电容Cst。
综上所述，本发明提供的像素结构及其制造方法，第一绝缘层的厚度不小于3000埃，可增加第一金属层、第二金属层之间的距离，减小栅源电容Cgs；第一绝缘层上开设有位于公共电极线上方的第一孔、第二绝缘层上开设有位于漏极上方的第二孔，像素电极层的部分进入第一孔和第二孔内，能够增加存储电容Cst，既能减小栅源电容Cgs，又能增加存储电容Cst，从而解决闪烁（flicker）的问题，结构简单，工艺容易实现，具有良好的应用前景。
以上显示和描述了本发明的基本原理、主要特征及优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (10)

1.一种像素结构，包括基板、位于该基板上的由下而上依次分布的第一金属层、第一绝缘层、半导体层、第二金属层、第二绝缘层、像素电极层，所述第一金属层刻蚀形成栅极和公共电极线，所述第二金属层刻蚀形成源极和漏极，其特征在于：所述第一绝缘层上开设有位于所述公共电极线上方的第一孔，所述第一孔与所述公共电极线之间存在第一绝缘层；所述第二绝缘层上开设有位于所述漏极上方的第二孔，形成所述像素电极层的材料进入所述第一孔和第二孔内。
2.根据权利要求1所述的一种像素结构，其特征在于：所述像素电极层采用ITO材料制成。
3.根据权利要求1所述的一种像素结构，其特征在于：所述第一绝缘层的厚度不小于3000埃。
4.根据权利要求1或3所述的一种像素结构，其特征在于：所述第一绝缘层的厚度大于所述第二绝缘层的厚度。
5.根据权利要求1或3所述的一种像素结构，其特征在于：所述第一孔的深度为所述第一绝缘层厚度的80%以上。
6.根据权利要求1或3所述的像素结构，其特征在于：所述第一绝缘层为单层结构。
7.基于权利要求1-6任一项所述像素结构的制造方法，其特征在于：包括以下步骤，
步骤（A）：在基板上沉积第一金属层，且在该第一金属层刻蚀形成栅极和公共电极线；
步骤（B）：形成覆盖所述第一金属层的第一绝缘层；
步骤（C）：在第一绝缘层上开设位于公共电极线上方的第一孔，该第一孔与所述公共电极线之间存在第一绝缘层；
步骤（D）：在所述第一绝缘层上形成半导体层；
步骤（E）：在半导体层上沉积第二金属层，且在该第二金属层刻蚀形成源极和漏极；
步骤（F）：形成覆盖第二金属层的第二绝缘层；
步骤（G）：在第二绝缘层上开设位于漏极上方的第二孔；
步骤（H）：沉积由ITO材料制成的像素电极层，且ITO材料进入所述第一孔、第二孔，ITO材料电性连接像素电极层和漏极。
8.根据权利要求7所述的像素结构的制造方法，其特征在于：步骤（B），所述第一绝缘层的厚度不小于3000埃。
9.根据权利要求7或8所述的像素结构的制造方法，其特征在于：步骤（B），所述第一绝缘层为单层结构。
10.根据权利要求7或8所述的像素结构的制造方法，其特征在于：步骤（C），所述第一孔深度为所述第一绝缘层厚度的80%以上。
CN201710172821.7A 2017-03-22 2017-03-22 像素结构及其制造方法 Pending CN106896603A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710172821.7A CN106896603A (zh) 2017-03-22 2017-03-22 像素结构及其制造方法
PCT/CN2018/072781 WO2018171311A1 (zh) 2017-03-22 2018-01-16 一种像素结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710172821.7A CN106896603A (zh) 2017-03-22 2017-03-22 像素结构及其制造方法

Publications (1)

Publication Number Publication Date
CN106896603A true CN106896603A (zh) 2017-06-27

Family

ID=59193084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710172821.7A Pending CN106896603A (zh) 2017-03-22 2017-03-22 像素结构及其制造方法

Country Status (1)

Country Link
CN (1) CN106896603A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018171311A1 (zh) * 2017-03-22 2018-09-27 南京中电熊猫平板显示科技有限公司 一种像素结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183570A (zh) * 1996-11-26 1998-06-03 三星电子株式会社 使用有机绝缘材料的液晶显示器及其制造方法
US20060006385A1 (en) * 2004-06-30 2006-01-12 Lg. Philips Lcd Co., Ltd. Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
CN101236932A (zh) * 2008-03-07 2008-08-06 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
EP2354839A1 (en) * 2009-12-17 2011-08-10 AU Optronics Corporation Liquid crystal display
CN105051596A (zh) * 2013-03-27 2015-11-11 株式会社半导体能源研究所 显示装置以及电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183570A (zh) * 1996-11-26 1998-06-03 三星电子株式会社 使用有机绝缘材料的液晶显示器及其制造方法
US20060006385A1 (en) * 2004-06-30 2006-01-12 Lg. Philips Lcd Co., Ltd. Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
CN101236932A (zh) * 2008-03-07 2008-08-06 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
EP2354839A1 (en) * 2009-12-17 2011-08-10 AU Optronics Corporation Liquid crystal display
CN105051596A (zh) * 2013-03-27 2015-11-11 株式会社半导体能源研究所 显示装置以及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018171311A1 (zh) * 2017-03-22 2018-09-27 南京中电熊猫平板显示科技有限公司 一种像素结构及其制造方法

Similar Documents

Publication Publication Date Title
CN101630640B (zh) 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
US20120086013A1 (en) Thin film transistor, array substrate and manufacturing method thereof
CN103178021B (zh) 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板
CN104576659A (zh) 一种阵列基板及其制作方法、显示装置
CN204422935U (zh) 一种阵列基板和显示装置
CN101963723A (zh) Tft-lcd阵列基板及其制造方法
CN103681488A (zh) 阵列基板及其制作方法，显示装置
CN103413811B (zh) 阵列基板及其制造方法、显示装置
CN102842587B (zh) 阵列基板及其制作方法、显示装置
CN103545319A (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
WO2020029461A1 (zh) 柔性显示面板及制造方法
US20140084292A1 (en) Connection to First Metal Layer in Thin Film Transistor Process
CN104952932A (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
CN107104077A (zh) Tft阵列基板的制作方法
CN103048840B (zh) 阵列基板及其制作方法、液晶显示面板和显示装置
WO2017156885A1 (zh) 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
CN108807547A (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法
CN102054833B (zh) 薄膜晶体管基板及其制造方法
CN104392991B (zh) 一种阵列基板及其制备方法、显示装置
CN203870366U (zh) 一种阵列基板及显示装置
CN103295906B (zh) 一种薄膜晶体管的制作方法和薄膜晶体管
CN105161455A (zh) 一种ffs阵列基板及其制造方法和显示装置
CN106935660A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN107068692A (zh) 显示装置、阵列基板及其制造方法
CN107065356A (zh) 显示基板及其制备方法、显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170627

RJ01 Rejection of invention patent application after publication