[go: up one dir, main page]

CN106887470B - Ga2O3肖特基二极管器件结构及其制作方法 - Google Patents

Ga2O3肖特基二极管器件结构及其制作方法 Download PDF

Info

Publication number
CN106887470B
CN106887470B CN201710050140.3A CN201710050140A CN106887470B CN 106887470 B CN106887470 B CN 106887470B CN 201710050140 A CN201710050140 A CN 201710050140A CN 106887470 B CN106887470 B CN 106887470B
Authority
CN
China
Prior art keywords
groove
thickness
sample
doped
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710050140.3A
Other languages
English (en)
Other versions
CN106887470A (zh
Inventor
冯倩
邢翔宇
韩根全
李翔
方立伟
黄璐
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710050140.3A priority Critical patent/CN106887470B/zh
Publication of CN106887470A publication Critical patent/CN106887470A/zh
Application granted granted Critical
Publication of CN106887470B publication Critical patent/CN106887470B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/875—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being semiconductor metal oxide, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种Ga2O3肖特基二极管器件结构与制造方法，主要解决现有肖特基二极管器件反向击穿电压低和场板结构存在的寄生电容大的问题。其自下而上，包括阴极电极、高掺杂n型Ga2O3衬底、低掺杂n型Ga2O3外延层、阳极电极；阳极与外延层接触的部分形成肖特基接触，阴极与衬底形成欧姆接触，低掺杂n型Ga2O3外延层上间隔分布有多个凹槽，凹槽的间距在0.3μm～0.5μm范围内依次增加，且第一个凹槽位于阳极边缘的正下方，最后一个凹槽与第一个凹槽的距离为10μm～15μm，凹槽内部外延生长有Al组分大于20％的AlGaO层。本发明提高了反向击穿电压，减小寄生电容，且保持正向特性不变，可用于高速集成电路和微波技术。

Description

Ga2O3肖特基二极管器件结构及其制作方法
技术领域
本发明属于微电子技术领域，具体涉及一种肖特基二极管，用于高速集成电路和微波技术。
背景技术
肖特基二极管是通过金属与半导体之间的接触形成肖特基势垒这一原理制造的，肖特基势垒起到整流的作用。与pn结二极管相比，肖特基二极管具有开启电压更低，开关速度更快的优势，因此广泛应用于高速集成电路、微波技术等领域。但是，由于肖特基二极管的电场主要集中在肖特基接触的边缘区域，当该区域的电场达到材料的击穿场强时，器件容易在该区域发生击穿，而其余区域的电场小于材料的击穿场强。因此，为了提高肖特基二极管的击穿电压，就必须减小肖特基接触边缘区域的电场。
目前提高肖特基二极管击穿电压的方法主要包括添加场板结构等。场板结构是在肖特基接触的金属周围，淀积一层SiO2，再在SiO2层上淀积一部分场板金属，使之与中间部分的金属连接起来。这层SiO2能够使得二极管反偏时集中于易被击穿区域处的部分电力线从半导体表面出发终止于多晶硅和金属场板，从而有效降低肖特基金属边缘与半导体材料接触区域的电场。但由于场板结构引入了介质层，势必会引起寄生效应的增强，导致寄生电容增大。
发明内容
本发明针对上述已有技术的不足，提出一种Ga2O3肖特基二极管器件结构及其制作方法，以在提高反向击穿电压的同时避免寄生效应的产生，减小寄生电容。
一.技术原理
Ga2O3作为一种氧化物半导体材料，有着广阔的应用前景。Ga2O3半导体材料禁带宽度大，约为4.8eV～4.9eV，它属于单斜晶体，外延薄膜的晶格结构完善、均匀，具有优良的光学性能以及稳定的理化性质，是高性能功率器件研制的理想材料，因此在大功率电子器件领域具有一定的应用前景。近年来国内外研究者对其进行了广泛而深入的研究，并取得了卓有成效的研究成果。本发明以Ga2O3为材料制作肖特基二极管，提升器件的大功率性能。
此外，本发明的器件在n-型的Ga2O3层表面刻蚀多个间隔分布的凹槽，并在凹槽内部进行AlGaO的生长，使得反偏时耗尽区增大，峰值电场减小，并且能避免寄生效应。
二.技术方案
根据上述原理，本发明Ga2O3肖特基二极管器件结构，自下而上包括高掺杂n型Ga2O3衬底和低掺杂n型Ga2O3外延层，该外延层上淀积有阳极电极，高掺杂衬底的下表面淀积有阴极电极，阳极与外延层接触的部分形成肖特基接触，阴极与衬底形成欧姆接触，其特征在于：
所述低掺杂n型Ga2O3外延层上的肖特基接触区域两侧分别设有M个凹槽，M≥4，凹槽的间距在0.3μm～0.5μm范围内依次增加，且第一个凹槽位于阳极边缘的正下方，第 M个凹槽与第一个凹槽的距离为10μm～15μm，凹槽内生长有Al组分大于20％的AlGaO。
作为优选，所述高掺杂n型Ga2O3衬底的电子浓度为1017cm-3～1018cm-3，厚度大于 1μm；所述低掺杂n型Ga2O3外延层的载流子浓度为1014cm-3～1016cm-3，厚度大于1μm。
作为优选，所述阳极电极包括Pt、Ni、Au、Pd、Mo、W和TaN中的一种或多种；所述阴极电极包括Ti、Al、In、Au中的一种或多种。
作为优选，所述每个凹槽的深度为30nm～50nm，宽度为2μm～3μm。
根据上述原理，本发明制作Ga2O3肖特基二极管器件的方法，包括如下步骤：
1)对已在衬底上外延生长了Ga2O3的样品进行有机清洗，然后放入HF:H2O＝1:1 的溶液中进行腐蚀30s～60s，最后用流动的去离子水清洗并用高纯氮气吹干；
2)将清洗好的样品正面朝下放入ICP刻蚀反应室中进行刻蚀；
3)将刻蚀后的样品正面朝下放入电子束蒸发台中蒸发金属Ti/Au，其中金属Ti厚度为20nm～50nm，金属Au厚度为100nm～200nm，最后在氮气环境中进行550℃，60s 的快速热退火，形成阴极欧姆接触电极；
4)将制备好欧姆接触的样品放入PECVD设备中淀积50nm～60nm厚的SiO2膜；
5)对淀积了SiO2膜的样品正面进行光刻，形成凹槽刻蚀区，然后放入BOE溶液中腐蚀1min～1.5min，去除凹槽刻蚀区的SiO2；
6)将去除刻蚀区SiO2的样品放入ICP刻蚀反应室中，刻蚀掉凹槽刻蚀区下方的Ga2O3，在外延层上的肖特基接触区域两侧分别形成M个凹槽，M≥4，凹槽的间距在 0.3μm～0.5μm范围内依次增加，且第一个凹槽位于阳极边缘的正下方，第M个凹槽与第一个凹槽的距离为10μm～15μm，每个凹槽的深度为30nm～50nm，宽度为2μm～3μm；
7)将刻蚀好的样品进行清洗，去除表面的光刻胶以及各种杂质，然后放入脉冲激光沉积反应室中，淀积Al组分大于20％的AlGaO，淀积的厚度与凹槽深度一致；
8)将淀积完AlGaO的样品放入BOE溶液中，腐蚀3min～4min，去除剩余的SiO2掩膜和SiO2上面的AlGaO；
9)对腐蚀后的样品进行光刻，形成阳极电极区域，再放入电子束蒸发台中蒸发Pt/Ti/Au并进行剥离，形成金属阳极电极，金属Pt的厚度为10nm～20nm，金属Ti的厚度为20nm～50nm，金属Au的厚度为100nm～200nm。
本发明通过刻蚀凹槽并在里面生长AlGaO，在肖特基二极管反偏时，这些区域可以耐受比较高的电场强度，使其不易被击穿，提高了器件的击穿电压；同时由于该凹槽结构没有形成介质层，避免了寄生效应的产生；此外由于肖特基金属正下方的区域并没有进行AlGaO的生长，使得肖特基二极管在正向导通时，电流可以从这部分区域流经半导体材料，保持了二极管的正向特性。
附图说明
图1是本发明器件的剖面结构示意图；
图2是本发明器件的制作流程示意图。
具体实施方式
以下参照附图对本发明作详细描述。
参照图1，本发明的二极管器件，包括高掺杂n型Ga2O3衬底1、低掺杂n型Ga2O3外延层2、阴极电极3、凹槽及凹槽内部外延生长的AlGaO层4和阳极电极5。低掺杂 n型Ga2O3外延层位于高掺杂n型Ga2O3衬底之上，衬底的载流子浓度为1017cm-3～ 1018cm-3，厚度大于1μm，外延层的载流子浓度为1014cm-3～1016cm-3，厚度大于1μm；阴极电极位于高掺杂n型Ga2O3外延层的下表面，其与衬底形成欧姆接触，该阴极电极所用金属包括Ti、Al、In、Au中的一种或多种；外延层上淀积有阳极电极，其与外延层接触的部分形成肖特基接触，该阳极电极所用金属包括Pt、Ni、Au、Pd、Mo、W和 TaN中的一种或多种；该肖特基接触区域的两侧间隔分布有M个凹槽，M≥4，且第一个凹槽位于阳极边缘的正下方，第M个凹槽与第一个凹槽的距离为10μm～15μm，每个凹槽的深度为30nm～50nm，宽度为2μm～3μm，凹槽的间距在0.3μm～0.5μm范围内依次增加，例如，当凹槽的间距按0.3μm依次增加时，对于一个取M＝4的凹槽，其第一个凹槽与第二个凹槽间距为0.5μm，第二个凹槽与第三个凹槽间距为0.8μm，第三个凹槽与第四个凹槽间距为1.1μm；凹槽内生长有AlGaO，其厚度与凹槽的深度相同，该AlGaO 中的Al组分大于20％。
参照图2，本发明制作肖特基二极管的方法，给出如下三种实施例：
实施例1，制作凹槽数M＝4，凹槽深度为30nm，宽度为2μm，凹槽间距按0.3μm 依次增加的肖特基二极管。
步骤1，清洗，如图2(a)。
对已在衬底上外延生长了Ga2O3的样品进行有机清洗，条件为丙酮溶液超声5min，乙醇溶液超声5min，然后用去离子水清洗，之后放入HF:H2O＝1:1的溶液中进行腐蚀，时间是50s，最后用流动的去离子水清洗并用高纯氮气吹干。
步骤2，刻蚀，如图2(b)。
将清洗好的样品正面朝下放入ICP刻蚀反应室中，对衬底下表面进行轻微刻蚀处理，工艺条件为：上电极功率为100W，下电极功率为10W，反应室压力为30Pa，BCl3的流量为10sccm，Ar气的流量为20sccm，处理时间为5min。
步骤3，制备阴极电极，如图2(c)。
将轻微刻蚀后的样品正面朝下放入电子束蒸发台中蒸发金属Ti/Au，其中金属Ti厚度为20nm，金属Au厚度为120nm，最后在氮气环境中进行550℃，60s的快速热退火，形成阴极欧姆接触电极。
步骤4，淀积SiO2掩膜，如图2(d)。
将制备好欧姆接触的样品放入PECVD设备中淀积SiO2掩膜，SiH4的流量为 40sccm，N2O的流量为10sccm，反应室压力为2Pa，射频功率为40W，淀积50nm厚的SiO2膜。
步骤5，去除凹槽刻蚀区的SiO2掩膜，如图2(e)。
对样品正面进行光刻，形成凹槽刻蚀区，然后放入BOE溶液中，溶液配比为HF：NH4F：H2O＝1:2:3，腐蚀1分钟。
步骤6，刻蚀凹槽，2(f)。
将样品放入ICP刻蚀反应室中，在上电极功率为100W，下电极功率为20W，反应室压力为10Pa，Cl2的流量为5sccm，Ar气的流量为10sccm的工艺条件下，刻蚀30s，刻蚀掉凹槽刻蚀区下方的低掺杂n型Ga2O3外延层，形成深度为30nm，宽度为2μm的凹槽，凹槽间距按0.3μm依次增加，第一个凹槽位于阳极边缘的正下方，第一个凹槽与第二个凹槽间距为0.5μm，第二个凹槽与第三个凹槽间距为0.8μm，第三个凹槽与第四个凹槽间距为1.1μm。
步骤7，淀积AlGaO，如图2(g)。
将刻蚀好的样品进行有机清洗，去除表面的光刻胶以及各种杂质，然后放入脉冲激光沉积反应室中，在脉冲功率密度为1.9J/cm2，氧压为0.01mbar，衬底温度为610℃，频率为3Hz的工艺条件下淀积Al组分大于20％的AlGaO层，淀积的厚度与凹槽深度一致。
步骤8，腐蚀，如图2(h)。
将淀积好AlGaO的样品放入BOE溶液中，腐蚀3min，去除剩余的SiO2掩膜和SiO2上面的AlGaO。
步骤9，制备阳极电极，如图2(i)。
对样品进行光刻，确定阳极电极区域，然后放入电子束蒸发台中蒸发Pt/Ti/Au并进行剥离，形成金属阳极电极，金属Pt的厚度为10nm，金属Ti的厚度为20nm，金属Au 的厚度为120nm，完成整个器件的制作。
实施例2，制作凹槽数M＝5，凹槽深度为40nm，宽度为2.5μm，凹槽间距按0.4μm 依次增加的肖特基二极管。
步骤一，清洗。
本步骤的具体实现与实施例1的步骤1相同。
步骤二，刻蚀。
本步骤的具体实现与实施例1的步骤2相同。
步骤三，制备阴极电极。
本步骤的具体实现与实施例1的步骤3相同。
步骤四，淀积SiO2掩膜。
本步骤的具体实现与实施例1的步骤4相同。
步骤五，去除凹槽刻蚀区的SiO2掩膜。
本步骤的具体实现与实施例1的步骤5相同。
步骤六，刻蚀凹槽。
将样品放入ICP刻蚀反应室中，在上电极功率为100W，下电极功率为20W，反应室压力为10Pa，Cl2的流量为5sccm，Ar气的流量为10sccm的工艺条件下，对凹槽刻蚀区进行45s的刻蚀，刻蚀掉凹槽刻蚀区下方的低掺杂n型Ga2O3外延层，形成深度为 40nm，宽度为2.5μm的凹槽，凹槽间距按0.4μm依次增加，第一个凹槽位于阳极边缘的正下方，第一个凹槽与第二个凹槽间距为0.5μm，第二个凹槽与第三个凹槽间距为 0.9μm，第三个凹槽与第四个凹槽间距为1.3μm，第四个凹槽与第五个凹槽间距为1.7μm。
步骤七，淀积AlGaO。
将刻蚀好的样品进行有机清洗，去除表面的光刻胶以及各种杂质，然后放入脉冲激光沉积反应室中，在脉冲功率密度为1.9J/cm2，氧压为0.01mbar，衬底温度为610℃，频率为3Hz的工艺条件下淀积Al组分大于20％的AlGaO层，淀积的厚度与凹槽深度一致。
步骤八，腐蚀。
将淀积好AlGaO的样品放入BOE溶液中，腐蚀4min，去除剩余的SiO2掩膜和SiO2上面的AlGaO。
步骤九，制备阳极电极。
本步骤的具体实现与实施例1的步骤9相同。
实施例3，制作凹槽数M＝6，凹槽深度为50nm，宽度为3μm，凹槽间距按0.5μm 依次增加的肖特基二极管。
步骤A，清洗。
本步骤的具体实现与实施例1的步骤1相同。
步骤B，刻蚀。
本步骤的具体实现与实施例1的步骤2相同。
步骤C，制备阴极电极。
本步骤的具体实现与实施例1的步骤3相同。
步骤D，淀积SiO2掩膜。
本步骤的具体实现与实施例1的步骤4相同。
步骤E，去除凹槽刻蚀区的SiO2掩膜。
本步骤的具体实现与实施例1的步骤5相同。
步骤F，刻蚀凹槽。
将样品放入ICP刻蚀反应室中，在上电极功率为100W，下电极功率为20W，反应室压力为10Pa，Cl2的流量为5sccm，Ar气的流量为10sccm的工艺条件下，刻蚀60s，刻蚀掉凹槽刻蚀区下方的低掺杂n型Ga2O3外延层，形成深度为50nm，宽度为3μm的凹槽，凹槽间距按0.5μm依次增加，第一个凹槽位于阳极边缘的正下方，第一个凹槽与第二个凹槽间距为0.5μm，第二个凹槽与第三个凹槽间距为1μm，第三个凹槽与第四个凹槽间距为1.5μm，第四个凹槽与第五个凹槽间距为2μm，第五个凹槽与第六个凹槽间距为2.5μm。
步骤G，淀积AlGaO。
将刻蚀好的样品进行有机清洗，去除表面的光刻胶以及各种杂质，然后放入脉冲激光沉积反应室中，在脉冲功率密度为1.9J/cm2，氧压为0.01mbar，衬底温度为610℃，频率为3Hz的工艺条件下淀积Al组分大于20％的AlGaO层，淀积的厚度与凹槽深度一致。
步骤H，腐蚀。
将淀积好AlGaO的样品放入BOE溶液中，腐蚀5min，去除剩余的SiO2掩膜和SiO2上面的AlGaO。
步骤I，制备阳极电极。
本步骤的具体实现与实施例1的步骤9相同。
上述描述仅是本发明的几个较佳的具体实例，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种Ga2O3肖特基二极管器件结构，自下而上包括高掺杂n型Ga2O3衬底和低掺杂n型Ga2O3外延层，该外延层上淀积有阳极电极，高掺杂衬底的下表面淀积有阴极电极，阳极与外延层接触的部分形成肖特基接触，阴极与衬底形成欧姆接触，其特征在于：
所述低掺杂n型Ga2O3外延层上的肖特基接触区域两侧分别设有M个凹槽，M≥4，凹槽的间距在0.3μm～0.5μm范围内依次增加，且第一个凹槽位于阳极边缘的正下方，第M个凹槽与第一个凹槽的距离为10μm～15μm，凹槽内生长有Al组分大于20％的AlGaO。
2.根据权利要求1所述的一种Ga2O3肖特基二极管器件结构，其特征在于：
高掺杂n型Ga2O3衬底的载流子浓度为1017cm-3～1018cm-3，厚度大于1μm；
低掺杂n型Ga2O3外延层的载流子浓度为1014cm-3～1016cm-3，厚度大于1μm。
3.根据权利要求1所述的一种Ga2O3肖特基二极管器件结构，其特征在于：
阳极电极包括Pt、Ni、Au、Pd、Mo、W和TaN中的一种或多种；
阴极电极包括Ti、Al、In、Au中的一种或多种。
4.根据权利要求1所述的一种Ga2O3肖特基二极管器件结构，其特征在于：每个凹槽的深度为30nm～50nm，宽度为2μm～3μm。
5.一种制作Ga2O3肖特基二极管器件的方法，包括如下步骤：
1)对已在衬底上外延生长了Ga2O3的样品进行有机清洗，然后放入HF:H2O＝1:1的溶液中进行腐蚀30s～60s，最后用流动的去离子水清洗并用高纯氮气吹干；
2)将清洗好的样品正面朝下放入ICP刻蚀反应室中进行刻蚀；
3)将刻蚀后的样品正面朝下放入电子束蒸发台中蒸发金属Ti/Au，其中金属Ti厚度为20nm～50nm，金属Au厚度为100nm～200nm，最后在氮气环境中进行550℃，60s的快速热退火，形成阴极欧姆接触电极；
4)将制备好欧姆接触的样品放入PECVD设备中淀积50nm～60nm厚的SiO2膜；
5)对淀积了SiO2膜的样品正面进行光刻，形成凹槽刻蚀区，然后放入BOE溶液中腐蚀1min～1.5min，去除凹槽刻蚀区的SiO2；
6)将去除刻蚀区SiO2的样品放入ICP刻蚀反应室中，刻蚀掉凹槽刻蚀区下方的Ga2O3，在Ga2O3外延层上的肖特基接触区域两侧分别形成M个凹槽，M≥4，凹槽的间距在0.3μm～0.5μm范围内依次增加，且第一个凹槽位于阳极边缘的正下方，第M个凹槽与第一个凹槽的距离为10μm～15μm，每个凹槽的深度为30nm～50nm，宽度为2μm～3μm；
7)将刻蚀好的样品进行清洗，去除表面的光刻胶以及各种杂质，然后放入脉冲激光沉积反应室中，淀积Al组分大于20％的AlGaO，淀积的厚度与凹槽深度一致；
8)将淀积完AlGaO的样品放入BOE溶液中，腐蚀3min～4min，去除剩余的SiO2掩膜和SiO2上面的AlGaO；
9)对腐蚀后的样品进行光刻，形成阳极电极区域，再放入电子束蒸发台中蒸发Pt/Ti/Au并进行剥离，形成金属阳极电极，金属Pt的厚度为10nm～20nm，金属Ti的厚度为20nm～50nm，金属Au的厚度为100nm～200nm。
6.根据权利要求5所述的方法，其中步骤2)中刻蚀的工艺条件是：上电极功率为100W，下电极功率为10W，反应室压力为20Pa～30Pa，BCl3的流量为10sccm，Ar气的流量为20sccm，处理时间为5min。
7.根据权利要求5所述的方法，其中步骤4)中淀积SiO2掩膜的工艺条件是：SiH4的流量为40sccm，N2O的流量为10sccm，反应室压力为1Pa～2Pa，射频功率为40W～50W。
8.根据权利要求5所述的方法，其中步骤5)中腐蚀的工艺条件是：BOE溶液配比为HF：NH4F：H2O＝1:2:3。
9.根据权利要求5所述的方法，其中步骤6)中刻蚀的工艺条件是：上电极功率为100W，下电极功率为20W，反应室压力为5Pa～10Pa，Cl2的流量为5sccm，Ar气的流量为10sccm，刻蚀时间为30s～60s。
10.根据权利要求5所述的方法，其中步骤7)中淀积AlGaO的工艺条件是：脉冲功率密度为1.9J/cm2，氧压为0.01mbar，衬底温度为610℃，频率为3Hz。
CN201710050140.3A 2017-01-23 2017-01-23 Ga2O3肖特基二极管器件结构及其制作方法 Expired - Fee Related CN106887470B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710050140.3A CN106887470B (zh) 2017-01-23 2017-01-23 Ga2O3肖特基二极管器件结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710050140.3A CN106887470B (zh) 2017-01-23 2017-01-23 Ga2O3肖特基二极管器件结构及其制作方法

Publications (2)

Publication Number Publication Date
CN106887470A CN106887470A (zh) 2017-06-23
CN106887470B true CN106887470B (zh) 2019-07-16

Family

ID=59175970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710050140.3A Expired - Fee Related CN106887470B (zh) 2017-01-23 2017-01-23 Ga2O3肖特基二极管器件结构及其制作方法

Country Status (1)

Country Link
CN (1) CN106887470B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018003362B4 (de) * 2017-06-29 2023-08-10 Mitsubishi Electric Corporation Oxid-Halbleitereinheiten und Verfahren zur Herstellung von Oxid-Halbleitereinheiten
JP7165322B2 (ja) 2018-03-30 2022-11-04 Tdk株式会社 ショットキーバリアダイオード
CN109103091B (zh) * 2018-07-11 2021-11-09 西安电子科技大学 Ga2O3基MOSFET器件的外延层转移方法
JP6966740B2 (ja) * 2018-10-23 2021-11-17 Tdk株式会社 ショットキーバリアダイオード
CN109920857B (zh) * 2019-03-19 2021-11-30 珠海镓未来科技有限公司 一种肖特基二极管及其制备方法
CN110164962B (zh) * 2019-05-22 2020-11-03 西安电子科技大学 高击穿电压的肖特基二极管及其制作方法
JP7690157B2 (ja) * 2019-11-14 2025-06-10 株式会社Flosfia 半導体装置
CN111128746B (zh) * 2019-12-05 2022-06-07 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN111129122B (zh) * 2019-12-13 2022-05-06 合肥中科微电子创新中心有限公司 基于氧化镓的异质结半导体结构及其器件
US11624126B2 (en) 2020-06-16 2023-04-11 Ohio State Innovation Foundation Deposition of single phase beta-(AlxGa1-x)2O3 thin films with 0.28< =x<=0.7 on beta Ga2O3(100) or (−201) substrates by chemical vapor deposition
CN112820643B (zh) * 2020-12-28 2022-11-08 中国电子科技集团公司第十三研究所 氧化镓sbd的制备方法及结构
CN113193037B (zh) * 2021-04-01 2022-01-28 北京大学 Ga2O3基共振隧穿二极管及其制备方法
CN113223929A (zh) * 2021-04-16 2021-08-06 西安电子科技大学 基于非平衡激光等离子体的氧化镓高效掺杂方法
CN113871454A (zh) * 2021-09-28 2021-12-31 西安电子科技大学芜湖研究院 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法
CN114530487A (zh) * 2021-12-30 2022-05-24 南京中电芯谷高频器件产业技术研究院有限公司 带边缘终端的金刚石肖特基二极管的制备方法
CN115621328A (zh) * 2022-09-27 2023-01-17 西安电子科技大学 带有非均匀场限环的垂直氧化镓肖特基二极管及制备工艺
CN116190460A (zh) * 2023-03-22 2023-05-30 中国电子科技集团公司第十三研究所 肖特基二极管制备方法及肖特基二极管
CN117613167B (zh) * 2024-01-24 2024-03-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN118073402B (zh) * 2024-04-19 2024-07-09 无锡松煜科技有限公司 一种氧化镓sbd器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074587A (zh) * 2009-10-30 2011-05-25 万国半导体股份有限公司 带有改良型终止结构的氮化镓半导体器件
WO2011141981A1 (ja) * 2010-05-10 2011-11-17 株式会社日立製作所 半導体装置
CN104078515A (zh) * 2014-04-21 2014-10-01 西安电子科技大学 基于外延工艺的沟槽式浮动结碳化硅sbd器件及其制造方法
CN104508824A (zh) * 2012-09-06 2015-04-08 住友电气工业株式会社 宽带隙半导体器件及其制造方法
JP2015207780A (ja) * 2015-06-16 2015-11-19 富士電機株式会社 ワイドバンドギャップ半導体装置
CN106033768A (zh) * 2014-10-22 2016-10-19 三星电机株式会社 半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6745458B2 (ja) * 2015-04-15 2020-08-26 パナソニックＩｐマネジメント株式会社 半導体素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074587A (zh) * 2009-10-30 2011-05-25 万国半导体股份有限公司 带有改良型终止结构的氮化镓半导体器件
WO2011141981A1 (ja) * 2010-05-10 2011-11-17 株式会社日立製作所 半導体装置
CN104508824A (zh) * 2012-09-06 2015-04-08 住友电气工业株式会社 宽带隙半导体器件及其制造方法
CN104078515A (zh) * 2014-04-21 2014-10-01 西安电子科技大学 基于外延工艺的沟槽式浮动结碳化硅sbd器件及其制造方法
CN106033768A (zh) * 2014-10-22 2016-10-19 三星电机株式会社 半导体器件
JP2015207780A (ja) * 2015-06-16 2015-11-19 富士電機株式会社 ワイドバンドギャップ半導体装置

Also Published As

Publication number Publication date
CN106887470A (zh) 2017-06-23

Similar Documents

Publication Publication Date Title
CN106887470B (zh) Ga2O3肖特基二极管器件结构及其制作方法
CN106876484B (zh) 高击穿电压氧化镓肖特基二极管及其制作方法
CN106935661B (zh) 垂直型肖特基二极管及其制作方法
CN106876483B (zh) 高击穿电压肖特基二极管及制作方法
CN110164962B (zh) 高击穿电压的肖特基二极管及其制作方法
CN112186034A (zh) 一种带有斜场板结构的氮化镓肖特基二极管及其制作方法
CN110379857B (zh) 一种包含p型氧化镓薄层的开关器件及其制备方法
CN112186033A (zh) 带有斜场板的氮化镓结势垒肖特基二极管及其制作方法
CN106684157A (zh) 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN113594228A (zh) 具有异质结终端的氮化镓肖特基势垒二极管及制备方法
CN110491932A (zh) 氮化镓肖特基二极管及其制作方法
CN106057914A (zh) 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN115312604A (zh) 高耐压低导通电阻的鳍式氧化镓pn二极管及制备方法
CN113871454A (zh) 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法
CN104037221B (zh) 一种基于极化效应的复合场板高性能AlGaN/GaN HEMT器件结构及制作方法
CN111739799A (zh) 一种硅基氮化镓微波器件及制备方法
CN111816696A (zh) 一种自对准的GaN肖特基二极管及其制造方法
CN105448964A (zh) 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法
CN115020499A (zh) 基于p型GaN结构的结型肖特基二极管及其制备方法
CN103928529B (zh) 4H-SiC金属半导体场效应晶体管
CN112736130A (zh) 氮化镓基高电子迁移率晶体管及其制作方法
CN109887836A (zh) n型掺杂单晶金刚石场板结构的场效应晶体管的制备方法
CN110808292B (zh) 一种基于金属檐结构的GaN基完全垂直肖特基变容管及其制备方法
CN104037222B (zh) 一种基于有机聚合物极化效应的高压槽栅AlGaN/GaN HEMT器件结构及制作方法
CN118315412A (zh) 具有NiOx/Ga2O3异质结结构的Ga2O3鳍式场效应晶体管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190716

CF01 Termination of patent right due to non-payment of annual fee