[go: up one dir, main page]

CN106876474A - 具有金属氧化物通道层之增强型场效晶体管 - Google Patents

具有金属氧化物通道层之增强型场效晶体管 Download PDF

Info

Publication number
CN106876474A
CN106876474A CN201611096508.1A CN201611096508A CN106876474A CN 106876474 A CN106876474 A CN 106876474A CN 201611096508 A CN201611096508 A CN 201611096508A CN 106876474 A CN106876474 A CN 106876474A
Authority
CN
China
Prior art keywords
field effect
effect transistor
type field
channel layer
enhancement mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611096508.1A
Other languages
English (en)
Inventor
石宸玮
荆凤德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Component Research And Development Corp
Original Assignee
Advanced Component Research And Development Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Component Research And Development Corp filed Critical Advanced Component Research And Development Corp
Publication of CN106876474A publication Critical patent/CN106876474A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P14/3434—

Landscapes

  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

一种增强型N‑型场效晶体管具有一金属氧化物通道层、一闸极介电层、一闸极电极、一源极电极、及漏极电极。该金属氧化物通道层具有选自SnO2、氧化铟锡(ITO)、ZnO、及In2O3的一材料且具有小于一阈值的一厚度。该金属氧化物通道层之该厚度小于该阈值使得该增强型N‑型场效晶体管在转移特性中表现出夹止行为，且使得该增强型N‑型场效晶体管在正操作电压下具有不饱和的电迁移率趋势。

Description

具有金属氧化物通道层之增强型场效晶体管
技术领域
本发明系关于增强型场效晶体管，尤其是具有金属氧化物通道层的增强型N-型薄膜晶体管。
背景技术
取决于场效晶体管的电特性、制造制程、成本等，场效晶体管被用于各种电子装置。场效晶体管中的一种-薄膜晶体管(TFTs)-为液晶显示器(LCD)屏幕中的主要切换组件与驱动组件。是以，薄膜晶体管的切换速度极为重要。
非晶硅薄膜晶体管、多晶硅薄膜晶体管、及金属氧化物薄膜晶体管为最广泛使用的薄膜晶体管。由于大尺寸非晶硅膜的良好均匀性，可以非常便宜的方式制造非晶硅薄膜晶体管，但非晶硅薄膜晶体管苦于相对较低的电迁移率。多晶硅薄膜晶体管比非晶硅薄膜晶体管具有更高的迁移率，但多晶硅薄膜晶体管的制程较复杂且在将多晶硅形成于大尺寸面板上时不易达到良好的均匀性。金属氧化物薄膜晶体管被视为是能够取代非晶硅薄膜晶体管多晶硅薄膜晶体管的愿景技术，因此许多焦点着重于金属氧化物薄膜晶体管的研究开发。
磊晶成长的SnOx(x为零或一正数)薄膜具有良好的P-型半导体特性且可用以作为P-型薄膜晶体管的通道层。然而，以现今的技术难以制造大尺寸的高质量SnOx磊晶薄膜。
又，有时液晶显示器屏幕之画素区外的外围电路需要互补晶体管(N-型与P-型晶体管)。P-型晶体管单独难以满足电路设计的需求。
发明内容
本发明之一态样提供一种增强型N-型场效晶体管，其包含一金属氧化物通道层、一闸极介电层、一闸极电极、一源极电极、及一漏极电极。该闸极电极系藉由该闸极介电层而与该金属氧化物信道层实体分离。该金属氧化物通道层包含选自SnO2、氧化铟锡(ITO)、ZnO、及In2O3的一材料且具有小于一阈值的一厚度。该金属氧化物通道层之该厚度小于该阈值使得该增强型N-型场效晶体管在转移特性(transfer characteristics)中表现出夹止行为(pinch-off behavior)，且使得该增强型N-型场效晶体管在正操作电压下具有不饱和的电迁移率趋势。
根据本发明之一实施例，该金属氧化物通道层为非晶态或奈米结晶态。
根据本发明之一实施例，该金属氧化物通道层包含SnO2且具有小于10nm的该厚度。
根据本发明之一实施例，该金属氧化物通道层包含SnO2且在正闸极电压下能达到147cm2/Vs的有效电迁移率。
根据本发明之一实施例，该闸极介电层包含高介电常数(high-k)介电材料。
根据本发明之一实施例，该闸极介电层具有介于30nm至150nm的一厚度。
根据本发明之一实施例，该增强型N-型场效晶体管为一下闸极型(bottom-gatetype)场效晶体管且该闸极电极比该金属氧化物通道层更靠近一基板。
根据本发明之一实施例，该增强型N-型场效晶体管更包含介于该金属氧化物通道层与该源极电极及该漏极电极之间的一蚀刻停止层。
根据本发明之一实施例，该增强型N-型场效晶体管更包含另一闸极电极与另一闸极介电层。
根据本发明之一实施例，该增强型N-型场效晶体管为一上闸极型(top-gatetype)场效晶体管且该金属氧化物通道层比该闸极电极更靠近一基板。
本发明之另一态样提供一种增强型N-型场效晶体管，其包含一金属氧化物通道层、一闸极介电层、一闸极电极、一源极电极、及一漏极电极。该闸极电极系藉由该闸极介电层而与该金属氧化物信道层实体分离。该金属氧化物通道层为非晶态或奈米结晶态且包含选自SnO2、氧化铟锡(ITO)、ZnO、及In2O3的一材料。
根据本发明之一实施例，该金属氧化物通道层具有小于一阈值的一厚度，该金属氧化物通道层之该厚度小于该阈值使得该增强型N-型场效晶体管在转移特性中表现出夹止行为，且使得该增强型N-型场效晶体管在正操作电压下具有不饱和的电迁移率趋势。
根据本发明之一实施例，该金属氧化物通道层包含SnO2且具有小于10nm的该厚度。
根据本发明之一实施例，该金属氧化物通道层包含SnO2且在正闸极电压下能达到147cm2/Vs的有效电迁移率。
根据本发明之一实施例，该闸极介电层包含高介电常数介电材料。
根据本发明之一实施例，该闸极介电层具有介于30nm至150nm的一厚度。
根据本发明之一实施例，该增强型N-型场效晶体管为一下闸极型场效晶体管且该闸极电极比该金属氧化物通道层更靠近一基板。
根据本发明之一实施例，该增强型N-型场效晶体管更包含介于该金属氧化物通道层与该源极电极及该漏极电极之间的一蚀刻停止层。
根据本发明之一实施例，该增强型N-型场效晶体管更包含另一闸极电极及另一闸极介电层。
根据本发明之一实施例，该增强型N-型场效晶体管为一上闸极型场效晶体管且该金属氧化物通道层比该闸极电极更靠近一基板。
本发明之另一态样提供一种增强型N-型场效晶体管，其包含一金属氧化物通道层、一闸极介电层、一闸极电极、一源极电极、及一漏极电极。该闸极电极系藉由该闸极介电层而与该金属氧化物信道层实体分离。该金属氧化物通道层包含选自SnO2、氧化铟锡(ITO)、ZnO、及In2O3的一材料且具有一电导率，该电导率系小于一上阈值以使该增强型N-型场效晶体管在转移特性中表现出夹止行为且该电导率系大于一下阈值以使该金属氧化物通道层为半导电性。
根据本发明之一实施例，该金属氧化物通道层为非晶态或奈米结晶态。
根据本发明之一实施例，该金属氧化物通道层包含SnO2且该上阈值为5×105S/m而该下阈值为1S/m。
根据本发明之一实施例，该金属氧化物通道层包含SnO2且具有1.7×105S/m的该电导率。
根据本发明之一实施例，该金属氧化物通道层包含SnO2且具有小于10nm的一厚度。
根据本发明之一实施例，该闸极介电层包含高介电常数(high-k)介电材料。
根据本发明之一实施例，该闸极介电层具有介于30nm至150nm的一厚度。
根据本发明之一实施例，该增强型N-型场效晶体管为一下闸极型场效晶体管且该闸极电极比该金属氧化物通道层更靠近一基板。
根据本发明之一实施例，该增强型N-型场效晶体管更包含介于该金属氧化物通道层与该源极电极及该漏极电极之间的一蚀刻停止层。
根据本发明之一实施例，该增强型N-型场效晶体管更包含另一闸极电极及另一闸极介电层。
根据本发明之一实施例，该增强型N-型场效晶体管为一上闸极型场效晶体管且该金属氧化物通道层比该闸极电极更靠近一基板。
附图说明
图1之概略横剖面图例示根据本发明一实施例之一例示性场效晶体管(FET)结构。
图2显示图1之该例示性场效晶体管结构在不同信道层(SnO2)厚度之情况下的源极与漏极之间的电流(IDS)与闸极电压(VGS)之间的关系(通常被称为转移特性(transfercharacteristics)或被称为ID-VG特性)。
图3显示图1之该例示性场效晶体管结构在不同源极与漏极之间的电压(VDS)下的转移特性以及藉此所得的阈值电压。
图4显示图1之该例示性场效晶体管结构在不同信道层(SnO2)厚度之情况下的电迁移率与闸极电压(VGS)之间的关系。
图5之概略横剖面图例示根据本发明一实施例之一上闸极共平面型(coplanar-type)场效晶体管结构。
图6之概略横剖面图例示根据本发明一实施例之一上闸极堆栈型(staggered-type)场效晶体管结构。
图7之概略横剖面图例示根据本发明另一实施例之一下闸极共平面型场效晶体管结构。
图8之概略横剖面图例示根据本发明另一实施例之一下闸极堆栈型(staggered-type)场效晶体管结构。
图9之概略横剖面图例示根据本发明另一实施例之具有额外蚀刻停止层的一下闸极堆栈型场效晶体管结构。
图10之概略横剖面图例示根据本发明另一实施例之一双闸极型场效晶体管结构。
图11之概略横剖面图例示根据本发明更另一实施例之一双闸极型场效晶体管结构。
具体实施方式
下面将详细地说明本发明的较佳实施例，举凡本中所述的组件、组件子部、结构、材料、配置等皆可不依说明的顺序或所属的实施例而任意搭配成新的实施例，此些实施例当属本发明之范畴。
现在配合图1-4讨论本发明之基本场效晶体管及其电效能。具体而言，此类基板场效晶体管为宽能隙、高电迁移率晶体管。此基本场效晶体管可用于显示器装置的主动数组中、外围电路如逻辑反相器、放大器等。图1之概略横剖面图例示根据本发明一实施例之一例示性场效晶体管结构10。场效晶体管结构10为具有超薄金属氧化物通道层的一下闸极型(bottom-gate type)增强型N-型。文中所用的「增强型」一词系用以形容晶体管的行为，其可与「常关型」一词交换使用，增强型晶体管在零闸极电压(闸极偏压)下源极与漏极之间的电流为可忽略之电流(即漏电流)。文中所用之「增强型」晶体管一词系相对于「空乏型」晶体管，空乏型晶体管在零闸极电压下仍有电流于源极与漏极之间传导。文中所用之「N-型场效晶体管」一词系指自场效晶体管之源极所提供的主要载子及场效晶体管场效晶体管之漏极所撷取的载子为电子而非电洞。本发明文义下的「超薄金属氧化物通道层」一词系指金属氧化物通道层具有小于一阈值的厚度。SnO2的此类阈值为10nm。然而，对于其他金属氧化物材料而言，定义此类阈值俾使场效晶体管在具有小于此类阈值之厚度的金属氧化物时可在转移特性中表现出适当的夹止行为且在正VGS下呈现不饱合的电迁移率趋势。当具有此一阈值厚度时，金属氧化物通道层具有一电导率上阈值。当厚度金属氧化物通道层的厚度减少(即低于厚度阈值)时，金属氧化物通道层的电导率减少但场效晶体管仍能表现出夹止行为。然而，电导率不能太低(即不能低于电导率下阈值)，因为低电导率会导致有害的高通道电阻。是以，N-型场效晶体管之金属氧化物通道层的电导率系受到电导率上阈值及电导率下阈值的限制。较佳地，为了使增强型N-型场效晶体管具有合适的夹止行为(pinch-offbehavior)并使得金属氧化物通道层为半导电性而非绝缘性，电导率的上阈值应约为5×105S/m且电导率下阈值应约为1S/m，意即金属氧化物通道层的电导率应介于5×105S/m至1S/m之间。本发明之场效晶体管结构10包含基板、闸极电极2(在此实施例中为N-型的重掺杂硅层)、通道层4(在此实施例中为二氧化锡SnO2薄膜)、介于闸极电极2与通道层4之间的闸极介电层3如高介电常数(high-k)介电层(在此实施例中为二氧化铪HfO2层)、及藉由闸极介电层3而与闸极电极2实体分离的源极电极5与漏极电极6(在此实施例中皆为铝Al层)。通道层4在源极电极5与漏极电极6之间提供一可控制的电路径。通道长度LG大致上可约略被定义为源极电极5与漏极电极6之间的距离，通道长度LG为场效晶体管结构10操作期间闸极电极2能够电控制的范围。例如，基板1可为玻璃基板、单晶硅基板、绝缘层上覆硅(SOI)基板、具有应力层形成于其上的材料基板、具有绝缘层形成于上的基板等。例如，闸极电极2可使用金属氧化物如氧化铟锡(ITO)、N-型掺杂的In2O3、SnO2、ZnO、导电材料如In、Sn、Ga、Zn、Al、Ti、Ag、Cu、Mo、Nd、或其任意组合。只要场效晶体管结构10能正常操作且达到令人满意的效能，闸极电极2的厚度不限于特定范围或数值。例如，通道层4可使用选自下列者的一或多种金属氧化物：SnO2、氧化铟锡(ITO)、ZnO、In2O3等。本发明主要聚焦于SnO2与其电特性，但由SnO2所获得的结果与结论可类似地应用至上述的其他金属氧化物。通道层4(在此实施例中为SnO2薄膜)的厚度在3.5nm至20nm之间变化以了解通道层4的厚度如何影响场效晶体管结构10的效能(见图2-4及其下列说明)，但如图2-4的结果所示，通道层4的厚度较佳地小于10nm。若使用其他金属氧化物材料作为信道层4，信道层4的较佳厚度范围可根据材料的物理及/或化学特性而有所不同。例如，闸极介电层3可使用场效晶体管常用的介电材料如二氧化硅(SiO2)、高介电常数(high-k)介电材料如氮化硅(Si3N4)、氮氧化硅(SiON)、具有或不具有掺杂质如氮原子的氧化硅铪(HfSiO4)、具有或不具有掺杂质的二氧化铪(HfO2)、具有或不具有掺杂质的氧化硅锆(ZrSiO4)、具有或不具有掺杂质的二氧化锆(ZrO2)、氧化铝(Al2O3)、上述者的任意组合、或介电常数高于SiO2的任何介电材料。虽然闸极介电层3的厚度不限于特定范围或数值，但考虑到组件的漏电流，闸极介电层3的厚度较佳地大于通道层4的厚度。应注意，闸极介电层愈薄则由于穿隧效应会产生愈高的漏电流。在一特定的实施例中，取决于场效晶体管结构10的尺寸、闸极介电层3的介电常数、及通道层4的厚度，闸极介电层3的厚度系介于30nm至150nm之间。例如，源极电极5及漏极电极6可使用与闸极电极2相同的材料。只要场效晶体管结构10能正常操作且达到令人满意的效能，源极电极5及漏极电极6的厚度。由于源极电极5及漏极电极6通常系由相同的材料(复数材料)及相同的图案化制程如微影制程与蚀刻制程所形成，其通常具有相同的厚度。
现在仍参考图1，为了制造场效晶体管结构10，揭露一种场效晶体管结构的制造方法。首先，提供基板1。接着，经由化学汽相沉积(CVD)制程沉积闸极电极层(在此实施例中为N-型重掺杂硅层)并利用微影与蚀刻制程将闸极电极层图案化以形成闸极电极2。闸极电极层亦可经由蒸镀制程、物理汽相沉积(PVD)制程、电镀制程、原子层沉积(ALD)制程等所形成，若使用其他材料(复数材料)可利用拔除(lift-off)制程所图案化。接着，取决于闸极介电层3的厚度，可利用化学汽相沉积制程或原子层沉积制程形成闸极介电层3(在此实施例中为二氧化铪HfO2层)。闸极介电层3亦可利用低压化学汽相沉积(LPCVD)制程、次大气压化学汽相沉积(SACVD)制程等所形成。应了解，有时二氧化铪HfO2层可能会与硅层不匹配，因此可能需要选择性地在硅闸极层2与二氧化铪闸极介电层3之间形成一界面层(或称缓冲层)如二氧化硅层。接着，经由蒸镀制程或其他制程沉积通道层(在此实施例中为非晶态或奈米结晶态之SnO2层)、在例如含氧气体的环境中于400℃退火如火速退火通道层、然后利用微影与蚀刻制程图案化信道层以形成信道层4。通道层在刚沉积完为非晶态或奈米结晶态。亦可利用汽相沉积制程、磊晶制程、原子层沉积等形成通道层4，若使用其他材料或认为退火制程并非必须则可省略退火制程。一般而言，可对通道层4进行一或多道杂质导入制程如离子植入制程或扩散掺杂制程以在通道层4内夹置一预定信道区域的预定区域内形成源极及/或漏极，但此些杂质导入制程对于本发明之场效晶体管结构10而言可选择性进行。又，可对信道层4内的预定信道区域(可大致上由闸极长度LG所定义)选择性地进行通道掺杂制程以调整场效晶体管结构10的电特性如阈值电压。若通道层4无法与后续形成的源极电极及漏极电极形成奥姆接触，可在通道层4与源极电极及漏极电极之间形成额外膜层或可进行额外的植入/掺杂制程以改变通道层4欲与后续形成之源极电极及漏极电极接触的部分。接着，经由蒸镀制程、汽相沉积制程、或物理汽相沉积制程沉积导电材料层(在此实施例中为铝Al层)，并利用微影与蚀刻制程图案化导电材料层以形成源极电极5及漏极电极6。若使用其他材料(复数材料)及/或需要达到较小的节距，亦可经由电镀制程及拔除制程或镶嵌制程来形成源极电极5及漏极电极6。至此完成场效晶体管结构10。之后，可在场效晶体管结构10上形成钝化层(passivation layer，未显示于图1中)以保护已完成的场效晶体管结构10，并形成贯穿钝化层而与闸极电极2、源极电极5及漏极电极6电接触/实体接触的复数接触件(未显示于图1中)。值得一提的是，直到目前为止所有使用的制程温度中的最高温度系等于或低于550℃使通道层4维持非晶态或奈米结晶态，且通道层4并与下方的闸极介电层3之间的接口不会有或少有晶格不匹配的缺陷。是以，本发明的通道层104可被应用至具有非晶态的任何下层且下层与本发明之信道层104之间的接口不会有或少有晶格不匹配的缺陷。由于本发明着重于场效晶体管结构，在此省略用以形成像素数组的制程如形成像素电极的制程及接触的液晶制程的说明。
现参考图2，图2显示图1之场效晶体管结构10在信道层(SnO2)厚度为TK 1、TK 2、TK 3、TK 4、TK 5之情况下的源极与漏极之间的电流(IDS)与闸极电压(VGS)之间的关系(通常被称为转移特性(transfer characteristics)或被称为ID-VG特性)，其中TK 1、TK 2、TK3、TK 4、TK 5系介于3.5nm至20nm之间(包含3.5nm与20nm)。TK 1代表最小的厚度3.5nm而TK5代表最大的厚度20nm。TK 2、TK 3、TK 4系介于3.5nm至20nm之间。场效晶体管结构10的信道长度LG与信道宽度(沿着垂直于通道长度LG的方向)分别为50～150μm与500μm。HfO2闸极介电层的厚度为40nm。图2的左侧垂直轴代表源极与漏极之间的电流(IDS)，其单位为安培。图2的水平轴代表闸极电压(VGS)，其单位为伏特。施加至场效晶体管结构10的漏极电压(VD)为0.1V，闸极电压(VGS)自-2V扫至+2.5V。自图2的结果明显可见，具有通道层SnO2厚度TK 5、TK 4、TK 3的场效晶体管结构10无法表现出适当的夹止行为，但具有通道层SnO2厚度TK 2与TK 1的场效晶体管结构10表现出适当的夹止行为。不欲被任何理论或原则所限制，本发明之发明人认为具有通道层SnO2厚度TK 5、TK 4、TK 3的场效晶体管结构10因为高电导率故无法表现出适当的夹止行为。为了支持此一说法，本发明之发明人量测具有厚度TK 5、TK4、TK 2之通道层SnO2的电导率，分别获得电导率3.6×105、1.7×105、9.3×104S/m。
现在参考图3，显示图1之场效晶体管结构10在不同源极与漏极之间的电压(VDS)下的转移特性以及藉此所得的阈值电压。图3之左侧垂直轴代表源极与漏极之间的电流(IDS)，单位为安培。图3之右侧垂直轴代表撷取获得的阈值电压。图3的水平轴代表闸极电压(VGS)，单位为伏特。施加至通道层SnO2厚度为4.5nm之场效晶体管结构之源极与漏极之间的电压(VDS)为2V与0.1V，闸极电压(VGS)自-2V扫至+2.5V。自图3明白可见，场效晶体管结构10在0.1V的低VDS下表现出良好的晶体管特性。又，本发明之发明人发现，场效晶体管结构10表现出大于107的导通电流(on-current)与漏电流(off-current)比值(意即ION/IOFF>107)、0.27V的小阈值电压VT、及110mV/dec的小临界摇摆值(sub-threshold swing,SS)，这表示快速的开关能力与良好的驱动能力。
现在参考图4，图4显示图1之场效晶体管结构10在不同信道层(SnO2)厚度之情况下的电迁移率与闸极电压(VGS)之间的关系。图4的垂直轴代表有效电迁移率(μFE)，单位为cm2/V-s。图4的水平轴代表闸极电压(VGS)，单位为伏特。由图4可知，具有厚度TK 1、TK 2、TK3之通道层SnO2处之电子的有效电迁移率(μFE)会随着闸极电压的增加而增加，但在某些闸极电压(VGS)点后饱和。相对地，具有厚度TK 4、TK 5之通道层SnO2处之电子的有效电迁移率(μFE)不会饱和且具有厚度TK 4之通道层SnO2处之电子的有效电迁移率(μFE)更达到前所未见的147cm2/Vs高位准。本发明之之发明人相信，此类高位准之有效电迁移率系由于超薄通道层SnO2完全空乏所造成。完全空乏之超薄通道层SnO2使得主要载子(电子)能在靠近完全空乏之超薄通道层SnO2与闸极介电层之间的接口处流动。由于主要载子不会受到大块通道层SnO2中的散射作用影响，主要载子可达到前所未见的147cm2/Vs高位准有效电迁移率。
本发明之具有超薄金属氧化物通道层之下闸极型(bottom-gate type)增强型N-型场效晶体管结构针对低功率操作在小电压(VDD)供给下可达到低漏电流(IOFF)、高操作电流(ION)。此类增强型N-型场效晶体管结构所表现出的高有效电迁移率(μFE)及低漏电流(IOFF)可解决3-D鳍形场效晶体管(FinFET)因量子效应所困扰的问题。本发明之具有超薄金属氧化物通道层之下闸极型(bottom-gate type)增强型N-型场效晶体管的制造方法系相对简单。由于本发明之超薄金属氧化物通道层为非晶态或奈米结晶态且与下层之间的接口不会有或少有晶格不匹配的缺陷，因此本发明之超薄金属氧化物通道层可被形成在任何电子组件之任何材料的任何表面上。
在下面的实施例中，代表一组件之数字的最后一位数代表此组件。例如，数字101、201、301、401等的最后一位数皆为1，因此数字101、201、301、401皆代表基板但其不必然为相同材料或组成的相同基板。类似地，最后一位数2、3、4、5、6分别代表闸极电极、闸极介电层、通道层、源极电极、漏极电极。虽然在下列的实施例中形成此些部件的顺序可有所不同，但在形成信道层之后所有制程温度中的最高制程温度应等于或小于一阈值温度(例如针对SnO2为550℃for)以使通道层维持在非晶态或奈米结晶态。又，若使用非SnO2的其他金属氧化物(如氧化铟锡(ITO)、ZnO、SnO2或In2O3)作为通道层材料，应选择通道层的厚度使其厚度小于一阈值，具有小于此阈值之厚度的场效晶体管结构能在转移特性中表现出适当的夹止行为且在操作电压VGS下具有不饱和的电迁移率趋势。
现参考图5，图5之概略横剖面图例示根据本发明一实施例之一上闸极共平面型(coplanar-type)场效晶体管结构100。场效晶体管结构100包含基板101、形成于基板101上的通道层104、形成在通道层104之相对两侧的源极电极105与漏极电极106、形成在通道层104与源极电极105及漏极电极106之间的闸极介电层103、形成在闸极介电层103上并藉由闸极介电层3而与信道层104实体分离的闸极电极102。通道层4在源极电极105与漏极电极106之间提供一可控制的电路径。应注意，在此实施例中，通道层104系与基板101直接接触，因此基板101必须包含一绝缘层或为绝缘材料所构成以使场效晶体管结构100的信道层104与另一场效晶体管结构的另一信道层(未显示)彼此绝缘。针对图1之基板1、闸极电极2、闸极介电层3、通道层4、源极电极5、漏极电极6所讨论的材料分别皆可用于基板101、闸极电极102、闸极介电层103、通道层104、源极电极105、漏极电极106。最重要的是，通道层必须为一超薄薄膜且具有小于10nm的厚度(当通道层为非晶态或奈米结晶态之SnO2层时)。
现在仍参考图5，为了制造场效晶体管结构100，提供一种场效晶体管结构100的制造方法。首先，提供基板101。接着，经由蒸镀制程或其他制程沉积通道层(在此实施例中为非晶态或奈米结晶态之SnO2层)、在例如含氧气体的环境中于400℃退火如火速退火通道层、然后利用微影与蚀刻制程图案化信道层以形成信道层104。亦可利用汽相沉积制程、磊晶制程、原子层沉积等形成通道层104，若使用其他材料或认为退火制程并非必须则可省略退火制程。接着，经由蒸镀制程、汽相沉积制程、或物理汽相沉积制程沉积导电材料层，并利用微影与蚀刻制程图案化导电材料层以形成源极电极105及漏极电极106。若使用其他材料(复数材料)及/或需要达到较小的节距，亦可经由电镀制程及拔除制程或镶嵌制程来形成源极电极105及漏极电极106。接着，取决于闸极介电层103的厚度，可利用化学汽相沉积制程或原子层沉积制程形成闸极介电层103。闸极介电层103亦可利用低压化学汽相沉积(LPCVD)制程、次大气压化学汽相沉积(SACVD)制程等所形成。接着，经由化学汽相沉积制程或物理汽相沉积沉积闸极电极层，并利用微影与蚀刻制程将闸极电极层图案化以形成闸极电极102。闸极电极层亦可经由蒸镀制程、物理汽相沉积(PVD)制程、电镀制程、原子层沉积(ALD)制程等所形成，若使用其他材料(复数材料)可利用拔除(lift-off)制程所图案化。至此完成了场效晶体管结构100。之后，可在场效晶体管结构100上形成一钝化层(或称保护层，未显示于图5中)以保护场效晶体管结构100，并形成贯穿钝化层而与闸极电极102、源极电极105及漏极电极106电接触/实体接触的复数接触件(未显示于图5中)。类似地，在形成通道层104之后所有使用的制程温度中的最高温度系等于或低于一阈值温度(例如针对SnO2为550℃)，使通道层104维持非晶态或奈米结晶态，且通道层104并与下方的闸极介电层103之间的接口不会有或少有晶格不匹配的缺陷。是以，本发明的通道层104可被应用至具有非晶态上表面的任何基板且基板与本发明之信道层104之间的接口不会有或少有晶格不匹配的缺陷。由于本发明着重于场效晶体管结构100，在此省略用以形成像素数组的制程如形成像素电极的制程及接触的液晶制程的说明。
现参考图6，图6之概略横剖面图例示根据本发明一实施例之具有超薄金属氧化物信道层之上闸极堆栈型(staggered-type)场效晶体管结构200。场效晶体管结构200包含基板201、以彼此分离之方式形成在基板201上的源极电极205及漏极电极206、形成在源极电极205及漏极电极206及基板201上的通道层204、形成在通道层204上的闸极介电层203、形成在闸极介电层203上并藉由闸极介电层203而与信道层204实体分离的闸极电极202。场效晶体管结构200所用的材料及场效晶体管结构200的制造程序系类似于图5之场效晶体管结构100所用的材料及图5之场效晶体管结构100的制造程序。此实施例之场效晶体管结构200与图5之场效晶体管结构100之间的差别在于源极电极及漏极电极的相对位置以及其在整个制造流程中的形成顺序。在此实施例中源极电极及漏极电极系形成于基板与通道层之间而非如图5所示形成在通道层与闸极介电层之间。为了避免不必要的内容重复，省略场效晶体管结构200的所用材料与制造程序的说明，相关内容可参考图5之场效晶体管结构100的相关说明。
现参考图7，图7之概略横剖面图例示根据本发明另一实施例之具有超薄金属氧化物通道层的下闸极共平面型场效晶体管结构300。场效晶体管结构300包含基板301、形成在基板301上的闸极电极302、形成在闸极电极302上的闸极介电层303、形成在闸极介电层303上位于闸极电极302之两侧的源极电极305及漏极电极306、及形成在源极电极305及漏极电极306与闸极介电层303上并藉由闸极介电层303而与闸极电极302实体分离的信道层304。场效晶体管结构300所用的材料及场效晶体管结构300的制造程序系类似于图1之场效晶体管结构10所用的材料及图1之场效晶体管结构10的制造程序。此实施例之场效晶体管结构300与图1之场效晶体管结构10的唯一差别在于信道层的相对位置以及其在整个制造流程中的形成顺序。在此实施例中通道层系形成于源极电极及漏极电极上而非如图1中位于源极电极及漏极电极下。为了避免不必要的内容重复，省略场效晶体管结构300的所用材料与制造程序的说明，相关内容可参考图1之场效晶体管结构10的相关说明。
现参考图8，图8之概略横剖面图例示根据本发明另一实施例之具有超薄金属氧化物通道层的下闸极堆栈型(staggered-type)场效晶体管结构。场效晶体管结构400为图1之场效晶体管结构10的较精确版本，其包含基板401、形成在基板401上的闸极电极402、形成在闸极电极402及基板401上的闸极介电层403、形成在闸极介电层403上的通道层404、及形成在通道层404上并位于通道层404之两侧的源极电极405及漏极电极406。场效晶体管结构400所用的材料及场效晶体管结构400的制造程序系类似于图1之场效晶体管结构10所用的材料及图1之场效晶体管结构10的制造程序。为了避免不必要的内容重复，省略场效晶体管结构400的所用材料与制造程序的说明，相关内容可参考图1之场效晶体管结构10的相关说明。
现参考图9，图9之概略横剖面图例示根据本发明另一实施例之具有额外蚀刻停止层及超薄金属氧化物通道层的下闸极堆栈型场效晶体管结构500。场效晶体管结构500极类似于图8之场效晶体管结构400。场效晶体管结构500与场效晶体管结构400的唯一差别在于，场效晶体管结构500在信道层504与源极电极505及漏极电极506之间包含额外的蚀刻停止层507。额外的蚀刻停止层507主要功能是在源极电极505及漏极电极506的图案化制程期间保护信道层504不受损害或蚀刻。可选择额外的蚀刻停止层507的材料俾以在额外的蚀刻停止层507与源极电极505及漏极电极506之间获得高蚀刻选择比。或者，可选择额外的蚀刻停止层505的厚度俾使额外的蚀刻停止层505可抵抗源极电极505及漏极电极506的图案化蚀刻制程且在源极电极505及漏极电极506的图案化蚀刻制程之后仍留有部分厚度。较佳地，额外的蚀刻停止层505可采用介电材料如二氧化硅、氮化硅、氮氧化硅、碳化硅等。场效晶体管结构500所用的材料及场效晶体管结构500的制造程序系类似于图8之场效晶体管结构400所用的材料及图8之场效晶体管结构400的制造程序。为了避免不必要的内容重复，省略场效晶体管结构500的所用材料与制造程序的说明，相关内容可参考图8之场效晶体管结构400的相关说明。
现参考图10，图10之概略横剖面图例示根据本发明另一实施例之具有超薄金属氧化物通道层及双闸极介电层与双闸极电极的双闸极型场效晶体管结构600。双闸极型场效晶体管结构具有较佳的电流载带能力且可符合特定的设计需求。场效晶体管结构600极类似于图7之场效晶体管结构300。场效晶体管结构600与场效晶体管结构300的唯一差别在于，场效晶体管结构600更包含第二介电层603’及第二闸极电极602’。第二介电层603’系形成于通道层604、源极电极605、及漏极电极606上。第二闸极电极602’系形成于第二介电层603’上。闸极电极602、闸极介电层603、通道层604、源极电极605、及漏极电极606构成第一场效晶体管结构结构。第二闸极电极602’、第二闸极介电层603’、通道层604、源极电极605、漏极电极606构成第二场效晶体管结构。第一场效晶体管结构与第二场效晶体管结构共享源极电极605及漏极电极606。场效晶体管结构600所用的材料及场效晶体管结构600的制造程序系类似于图7之场效晶体管结构300所用的材料及图7之场效晶体管结构300的制造程序。应注意，闸极电极602与闸极介电层603的材料与制造程序可应用至第二闸极电极602’与第二闸极介电层603’。为了避免不必要的内容重复，省略场效晶体管结构600的所用材料与制造程序的说明，相关内容可参考图7之场效晶体管结构300的相关说明。
现参考图11，图11之概略横剖面图例示根据本发明更另一实施例之具有超薄金属氧化物通道层及双闸极介电层与双闸极电极的双闸极型场效晶体管结构700。场效晶体管结构700极类似于图8之场效晶体管结构400且亦类似于图10的场效晶体管结构600。场效晶体管结构700与场效晶体管结构400的唯一差别在于，场效晶体管结构700更包含第二介电层703’与第二闸极电极702’。场效晶体管结构700与场效晶体管结构600的唯一差别在于信道层与源极电极及漏极电极之间的相对位置。在场效晶体管结构700中信道层704系位于源极电极705及漏极电极706下方但在场效晶体管结构600中信道层604系位于源极电极605及漏极电极606上。为了避免不必要的内容重复，省略场效晶体管结构700的所用材料与制造程序的说明，相关内容可参考图8之场效晶体管结构400及图10之场效晶体管结构600的相关说明。
虽然在前述实施例中场效晶体管结构的每一膜层/组件系分别且独立地图案化，但在实际的情况中场效晶体管结构的两或更多膜层/组件可以沉积多材料膜层之堆栈然后一起图案化的方式形成。又，「形成」一词可包含沉积与图案化的组合而非只是单纯地沉积。为了与其他的组件如被动组件、像素单元、内存单元等整合，场效晶体管结构的制造方法可加以修改以符合此些组件的制造需求。本发明不限于文中所揭露的制程及顺序，本发明涵盖可用以制造本发明之具有超薄金属氧化物通道层之增强型N-型场效晶体管结构的所有潜在制程与方法顺序。
本发明之具有超薄金属氧化物通道层之增强型N-型场效晶体管结构涵盖各种不同类型的场效晶体管。由于超薄金属氧化物通道层之超出预期的优异电特性，本发明之具有超薄金属氧化物通道层之增强型N-型场效晶体管结构针对低功率的操作可在小供给电压(VDD)下达到低漏电流(IOFF)、高导通电流(ION)且可达到前所未见的高有效电迁移率。本发明之具有超薄金属氧化物通道层之增强型N-型场效晶体管结构的制造方法相对简单。由于本发明之超薄金属氧化物通道层仍维持非晶态或奈米结晶态且与下层之间的接口处不会有或少有晶格不匹配的缺陷，因此本发明之超薄金属氧化物通道层可形成在欲与任何电子装置整合之任何材料的任何表面上。
上述实施例仅是为了方便说明而举例，虽遭所属技术领域的技术人员任意进行修改，均不会脱离如权利要求书中所欲保护的范围。

Claims (31)

1.一种增强型N-型场效晶体管，包含：
一金属氧化物通道层，包含选自SnO2、氧化铟锡(ITO)、ZnO、及In2O3的一材料且具有小于一阈值的一厚度；
一闸极介电层；
一闸极电极，藉由该闸极介电层而与该金属氧化物信道层实体分离；
一源极电极；及
一漏极电极，
该金属氧化物通道层之该厚度小于该阈值使得该增强型N-型场效晶体管在转移特性(transfer characteristics)中表现出夹止行为(pinch-off behavior)，且使得该增强型N-型场效晶体管在正操作电压下具有不饱和的电迁移率趋势。
2.如权利要求1所述的增强型N-型场效晶体管，其中该金属氧化物通道层为非晶态或奈米结晶态。
3.如权利要求1所述的增强型N-型场效晶体管，其中该金属氧化物通道层包含SnO2且具有小于10nm的该厚度。
4.如权利要求1所述的增强型N-型场效晶体管，其中该金属氧化物通道层包含SnO2且在正闸极电压下能达到147cm2/Vs的有效电迁移率。
5.如权利要求1所述的增强型N-型场效晶体管，其中该闸极介电层包含高介电常数(high-k)介电材料。
6.如权利要求1所述的增强型N-型场效晶体管，其中该闸极介电层具有介于30nm至150nm的一厚度。
7.如权利要求1所述的增强型N-型场效晶体管，其中该增强型N-型场效晶体管为一下闸极型(bottom-gate type)场效晶体管且该闸极电极比该金属氧化物通道层更靠近一基板。
8.如权利要求7所述的增强型N-型场效晶体管，更包含介于该金属氧化物通道层与该源极电极及该漏极电极之间的一蚀刻停止层。
9.如权利要求7所述的增强型N-型场效晶体管，更包含另一闸极电极与另一闸极介电层。
10.如权利要求1所述的增强型N-型场效晶体管，其中该增强型N-型场效晶体管为一上闸极型(top-gate type)场效晶体管且该金属氧化物通道层比该闸极电极更靠近一基板。
11.一种增强型N-型场效晶体管，包含：
一金属氧化物通道层，为非晶态或奈米结晶态且包含选自SnO2、氧化铟锡(ITO)、ZnO、及In2O3的一材料；
一闸极介电层；
一闸极电极，系藉由该闸极介电层而与该金属氧化物信道层实体分离；
一源极电极；及
一漏极电极。
12.如权利要求11所述的增强型N-型场效晶体管，其中该金属氧化物通道层具有小于一阈值的一厚度，该金属氧化物通道层之该厚度小于该阈值使得该增强型N-型场效晶体管在转移特性中表现出夹止行为，且使得该增强型N-型场效晶体管在正操作电压下具有不饱和的电迁移率趋势。
13.如权利要求11所述的增强型N-型场效晶体管，其中该金属氧化物通道层包含SnO2且具有小于10nm的该厚度。
14.如权利要求11所述的增强型N-型场效晶体管，其中该金属氧化物通道层包含SnO2且在正闸极电压下能达到147cm2/Vs的有效电迁移率。
15.如权利要求11所述的增强型N-型场效晶体管，其中该闸极介电层包含高介电常数介电材料。
16.如权利要求11所述的增强型N-型场效晶体管，其中该闸极介电层具有介于30nm至150nm的一厚度。
17.如权利要求11所述的增强型N-型场效晶体管，其中该增强型N-型场效晶体管为一下闸极型场效晶体管且该闸极电极比该金属氧化物通道层更靠近一基板。
18.如权利要求17所述的增强型N-型场效晶体管，更包含介于该金属氧化物通道层与该源极电极及该漏极电极之间的一蚀刻停止层。
19.如权利要求17所述的增强型N-型场效晶体管，更包含另一闸极电极及另一闸极介电层。
20.如权利要求11所述的增强型N-型场效晶体管，其中该增强型N-型场效晶体管为一上闸极型场效晶体管且该金属氧化物通道层比该闸极电极更靠近一基板。
21.一种增强型N-型场效晶体管，包含：
一金属氧化物通道层，包含选自SnO2、氧化铟锡(ITO)、ZnO、及In2O3的一材料且具有一电导率，该电导率系小于一上阈值以使该增强型N-型场效晶体管在转移特性中表现出夹止行为且该电导率系大于一下阈值以使该金属氧化物通道层为半导电性；
一闸极介电层；
一闸极电极，藉由该闸极介电层而与该金属氧化物信道层实体分离；
一源极电极；及
一漏极电极。
22.如权利要求21所述的增强型N-型场效晶体管，其中该金属氧化物通道层为非晶态或奈米结晶态。
23.如权利要求21所述的增强型N-型场效晶体管，其中该金属氧化物通道层包含SnO2且该上阈值为5×105S/m而该下阈值为1S/m。
24.如权利要求21所述的增强型N-型场效晶体管，其中该金属氧化物通道层包含SnO2且具有1.7×105S/m的该电导率。
25.如权利要求21所述的增强型N-型场效晶体管，其中该金属氧化物通道层包含SnO2且具有小于10nm的一厚度。
26.如权利要求21所述的增强型N-型场效晶体管，其中该闸极介电层包含高介电常数(high-k)介电材料。
27.如权利要求26所述的增强型N-型场效晶体管，其中该闸极介电层具有介于30nm至150nm的一厚度。
28.如权利要求21所述的增强型N-型场效晶体管，其中该增强型N-型场效晶体管为一下闸极型场效晶体管且该闸极电极比该金属氧化物通道层更靠近一基板。
29.如权利要求28所述的增强型N-型场效晶体管，更包含介于该金属氧化物通道层与该源极电极及该漏极电极之间的一蚀刻停止层。
30.如权利要求28所述的增强型N-型场效晶体管，更包含另一闸极电极及另一闸极介电层。
31.如权利要求21所述的增强型N-型场效晶体管，其中该增强型N-型场效晶体管为一上闸极型场效晶体管且该金属氧化物通道层比该闸极电极更靠近一基板。
CN201611096508.1A 2015-12-02 2016-12-02 具有金属氧化物通道层之增强型场效晶体管 Pending CN106876474A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/956,805 2015-12-02
US14/956,805 US9680030B1 (en) 2015-12-02 2015-12-02 Enhancement-mode field effect transistor having metal oxide channel layer

Publications (1)

Publication Number Publication Date
CN106876474A true CN106876474A (zh) 2017-06-20

Family

ID=58799321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611096508.1A Pending CN106876474A (zh) 2015-12-02 2016-12-02 具有金属氧化物通道层之增强型场效晶体管

Country Status (2)

Country Link
US (1) US9680030B1 (zh)
CN (1) CN106876474A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217700B2 (en) * 2018-12-07 2022-01-04 Cornell University Micron scale tin oxide-based semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110127579A1 (en) * 2009-11-28 2011-06-02 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
US20130082254A1 (en) * 2011-09-30 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104200788A (zh) * 2009-03-26 2014-12-10 株式会社半导体能源研究所 液晶显示装置及其驱动方法以及包含其的电子装置
CN104221154A (zh) * 2012-03-23 2014-12-17 独立行政法人科学技术振兴机构 薄膜晶体管及薄膜晶体管的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP5307144B2 (ja) * 2008-08-27 2013-10-02 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット
JP5506213B2 (ja) 2009-03-06 2014-05-28 キヤノン株式会社 半導体素子の形成方法
PT105039A (pt) * 2010-04-06 2011-10-06 Univ Nova De Lisboa Ligas de óxidos tipo p baseados em óxidos de cobre, óxidos estanho, óxidos de ligas de estanho-cobre e respectiva liga metálica, e óxido de níquel, com os respectivos metais embebidos, respectivo processo de fabrico e utilização
JP6208971B2 (ja) * 2012-09-14 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置、及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104200788A (zh) * 2009-03-26 2014-12-10 株式会社半导体能源研究所 液晶显示装置及其驱动方法以及包含其的电子装置
US20110127579A1 (en) * 2009-11-28 2011-06-02 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
US20130082254A1 (en) * 2011-09-30 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104221154A (zh) * 2012-03-23 2014-12-17 独立行政法人科学技术振兴机构 薄膜晶体管及薄膜晶体管的制造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHEN WEI SHIH ET AL: "Remarkably high mobility ultra-thin-film metal-oxide transistor with strongly overlapped orbitals", 《SCIENTIFIC REPORTS》 *
R E PRESLEY ET AL: "Tin oxide transparent thin-film transistors", 《J. PHYS. D: APPL. PHYS.》 *
SUNG-JAE CHANG ET AL: "Mobility behavior and models for fully depleted nanocrystalline ZnO thin film transistors", 《SOLID-STATE ELECTRONICS》 *

Also Published As

Publication number Publication date
US20170162698A1 (en) 2017-06-08
US9680030B1 (en) 2017-06-13

Similar Documents

Publication Publication Date Title
US11088032B2 (en) Electronic device based on two-dimensional semiconductor and method for manufacturing electronic device
US9768030B2 (en) Method for forming tunnel MOSFET with ferroelectric gate stack
CN103117306B (zh) 隧道fet及其形成方法
KR101270172B1 (ko) 산화물 박막 트랜지스터 및 그 제조 방법
US8587075B2 (en) Tunnel field-effect transistor with metal source
CN102136499B (zh) 薄膜晶体管及其制造方法
US9905421B2 (en) Improving channel strain and controlling lateral epitaxial growth of the source and drain in FinFET devices
US20170162710A1 (en) Method for Fabricating Enhancement-mode Field Effect Transistor Having Metal Oxide Channel Layer
CN104916701A (zh) 薄膜晶体管及其制造方法
KR102257243B1 (ko) 튜너블 배리어를 구비한 그래핀 트랜지스터
US20170162570A1 (en) Complementary Transistor Pair Comprising Field Effect Transistor Having Metal Oxide Channel Layer
KR101963225B1 (ko) 박막 트랜지스터 및 그 제조 방법
CN112292762B (zh) 隧穿场效应晶体管
CN104201195A (zh) 一种无结场效应晶体管及其制备方法
Kato et al. Proposal and demonstration of oxide-semiconductor/(Si, SiGe, Ge) bilayer tunneling field effect transistor with type-II energy band alignment
KR20150060034A (ko) 이중 게이트 전극을 가진 박막 트랜지스터
CN106876474A (zh) 具有金属氧化物通道层之增强型场效晶体管
RU2626392C1 (ru) Туннельный нелегированный многозатворный полевой нанотранзистор с контактами шоттки
KR20150054549A (ko) 플렉서블 그래핀 스위칭 소자
Park et al. A novel design of quasi-lightly doped drain poly-Si thin-film transistors for suppression of kink and gate-induced drain leakage current
CN104576376A (zh) 一种mosfet结构及其制造方法
Mahmoudabadi et al. High performance IGZO TFTs with modified etch stop structure on glass substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170620

WD01 Invention patent application deemed withdrawn after publication