[go: up one dir, main page]

CN106876461A - 半导体器件及半导体器件的制造方法 - Google Patents

半导体器件及半导体器件的制造方法 Download PDF

Info

Publication number
CN106876461A
CN106876461A CN201610474194.8A CN201610474194A CN106876461A CN 106876461 A CN106876461 A CN 106876461A CN 201610474194 A CN201610474194 A CN 201610474194A CN 106876461 A CN106876461 A CN 106876461A
Authority
CN
China
Prior art keywords
trench
type
semiconductor device
layer
type region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610474194.8A
Other languages
English (en)
Inventor
千大焕
郑永均
周洛龙
朴正熙
李钟锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Motor Co
Original Assignee
Hyundai Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Motor Co filed Critical Hyundai Motor Co
Publication of CN106876461A publication Critical patent/CN106876461A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10D64/0123—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H10P30/2042—
    • H10P30/222—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本申请公开了半导体器件及半导体器件的制造方法，该半导体器件包括设置在n+型碳化硅基板的第一表面上的n‑型层，设置在所述n‑型层上且彼此隔开的第一沟槽和第二沟槽，包围所述第一沟槽的侧面和拐角的p型区域，设置在所述p型区域和所述第一沟槽和所述第二沟槽之间的所述n‑型层上的n+型区域，设置在所述第二沟槽内的栅绝缘层，设置在所述栅绝缘层上的栅电极，设置在所述栅电极上的氧化层，设置在所述氧化层和所述n+型区域上且设置在所述第一沟槽内的源电极以及设置在所述n+型碳化硅基板的第二表面上的漏电极，其中所述源电极与所述n‑型层接触。

Description

半导体器件及半导体器件的制造方法
相关申请的交叉引用
本申请要求于2015年12月14日向韩国知识产权局提交的韩国专利申请No.10-2015-0178098的优先权权益，其全部内容通过引证结合于此。
技术领域
本公开涉及包括碳化硅(SiC)的半导体器件及其制造方法。
背景技术
功率半导体器件需要具有低导通电阻或低饱和电压，以在大量电流流过时，降低导电状态下的功率损耗。进一步地，功率半导体器件需要具有承受其PN结下的反向高电压的能力，当功率半导体器件断开或开关断开时，反向高电压可施加到功率半导体器件的相对端上，也就是，功率半导体器件具有高击穿电压特性。
当满足电力条件和物理条件的各种功率半导体器件封装在一个模块中时，包含在封装模块内的半导体器件的数量及其电性规格可能根据系统需要的条件而变化。
通常，使用三相功率半导体模块来生成驱动电机的洛伦兹力(Lorentz force)。也就是，三相功率半导体模块控制施加到电机上的电流和功率，使得确定电机的驱动状态。
尽管传统的硅绝缘栅双极型晶体管(IGBT)和硅二极管已包含并用在三相半导体模块中，但三相半导体模块近来趋向于包括碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)和碳化硅二极管，以最小化其中的功耗以及提高三相半导体模块的切换速度。
当硅IGBT或碳化硅MOSFET连接到单独的二极管时，需要多条配线来实现连接，并且由于多条配线会出现寄生电容和电感，模块的切换速度会降低。
背景部分公开的上述信息只为加强对本公开背景的理解，因此，上述信息可能包含未构成本国普通技术人员已熟悉的现有技术的信息。
发明内容
本公开致力于提供一种包含MOSFET区域和二极管区域的碳化硅半导体器件。
本公开的示例性实施方式提供了一种半导体器件，该半导体器件包括：n-型层，其设置在n+型碳化硅基板的第一表面上；第一沟槽和第二沟槽，第一沟槽和第二沟槽设置在n-型层上且彼此隔开；P型区域，其包围第一沟槽的侧面和拐角；n+型区域，其设置在P型区域和第一沟槽与第二沟槽之间的n-型层上；栅绝缘层，其设置在第二沟槽内；栅电极，其设置在栅绝缘层上；氧化层，其设置在栅电极上；源电极，其设置在氧化层和n+型区域上且设置在第一沟槽内；以及漏电极，其设置在n+型碳化硅基板的第二表面上，其中源电极可与设置在第一沟槽下方的n-型层接触。
半导体器件可进一步包括设置在n-型层和n+型区域之间的低浓度n-型层。
低浓度n-型层的掺杂浓度可小于n-型层的掺杂浓度。
低浓度n-型层可设置在第二沟槽和p型区域之间。
半导体器件可进一步包括设置在p型区域和第一沟槽之间的p+型区域。
p+型区域可包围第一沟槽的侧面和拐角。
源电极可包括肖特基电极(Schottky electrode)和设置在肖特基电极上的欧姆电极。
欧姆电极可与设置在第一沟槽下方的n型层接触。
本公开的另一个实施方式提供了一种半导体器件的制造方法，该方法包括：在n+型碳化硅基板的第一表面上依次形成n-型层和低浓度n-型层；在低浓度n-型层上形成n+型区域；通过刻蚀n+型区域和低浓度n-型层形成彼此隔开的第一沟槽和第二沟槽；形成包围第一沟槽的侧面和拐角的p型区域；在第二沟槽内形成栅绝缘层；在栅绝缘层上形成栅电极；在栅电极上形成氧化层；在氧化层和n+型区域内以及在第一沟槽上形成源电极；以及在n+型碳化硅基板的第二表面上形成漏电极，其中多个p型区域可彼此隔开，且源电极可与设置在第一沟槽下方的n-型层接触。
在形成P型区域时，可采用倾斜离子注入法注入p离子。
半导体器件的制造方法可进一步包括在p型区域和第一沟槽之间形成p+型区域。
在形成p+型区域时，可采用倾斜离子注入法注入p+离子。
根据本公开的实施方式，半导体器件不需要配线来连接MOSFET器件和二极管器件，这是因为其中包括了MOSFET区域和二极管区域。这样，半导体器件的尺寸可减小。
进一步地，根据本公开的实施方式，由于MOSFET区域和二极管区域包含在一个半导体器件内而不需要配线，因此可提高半导体器件的切换速度。
附图说明
图1示出了根据本公开的示例性实施方式的半导体器件的横断面示意图。
图2示出了根据本公开的另一个示例性实施方式的半导体器件的横断面示意图。
图3到图7示出了图2示出的半导体器件的制造方法的横断面示意图。
具体实施方式
在下文中，将参考附图更充分地描述本公开，本公开的示例性实施方式在附图中示出。然而，应当理解，本公开不限定于已公开的实施方式，相反地，意指还涵盖各种修改。本领域的普通技术人员将理解到，已描述的实施方式可通过不同的方式修改，而且所有的修改都不背离本公开的精神或范围。
为清楚起见，附图中的层、薄膜、板、区域等的厚度可能被夸大。要理解到，当诸如层、薄膜、区域、或基板的元件被指“在(on)”另一个元件上时，其可直接在另一个元件上或也可存在中间元件。
图1描述了根据本公开的示例性实施方式的半导体器件的横断面示意。
参考图1，根据示例性实施方式的半导体器件可包括彼此相邻的金属氧化物半导体场效应晶体管(MOSFET)区域(A)和二极管区域(B)。
在下文中，将描述根据示例性实施方式的半导体器件的详细结构。
根据本示例性实施方式的半导体器件可包括n+型碳化硅基板100、n-型层200、p型区域300、p+型区域400，n+型区域500、栅电极800、源电极900以及漏电极950。
n-型层200可设置在n+型碳化硅基板100的第一表面上，以及可彼此隔开的第一沟槽610和第二沟槽620可设置在n-型层200内。
p型区域300可设置在第一沟槽610的侧面且可包围第一沟槽610的拐角。p+型区域400可设置在p型区域300和第一沟槽610之间。也就是，p+型区域400也可设置在第一沟槽610的侧面且可包围第一沟槽610的拐角。
n+型区域500可设置在p型区域300、p+型区域400以及第一沟槽610和第二沟槽620之间的n-型层200上。
栅绝缘层700可设置在第二沟槽620内。栅电极800可设置在栅绝缘层700上。氧化层710可设置在栅电极800上。氧化层710可覆盖栅电极800的侧面。
源电极900可设置在n+型区域500和氧化层710上，且可设置在第一沟槽610内。源电极900可包括肖特基(Schottky)金属和位于肖特基金属上的欧姆金属。肖特基金属只可位于第一沟槽610内。
漏电极950可设置在n+碳化硅基板100的第二表面上。漏电极950可包括欧姆金属。在此，n+型碳化硅基板100的第二表面可以是与n+型碳化硅基板100的第一表面相对的表面。
n-型层200、p型区域300、n+型区域500、栅电极800、源电极900以及漏电极950可形成MOSFET区域(A)，而n-型层200、p型区域300、p+型区域400、源电极900以及漏电极950可形成二极管区域(B)。在二极管区域(B)内，源电极900可接触第一沟槽610下方的n-型层200。也就是，在二极管区域(B)内，源电极900的肖特基金属可接触第一沟槽610下方的n-型层200。
MOSFET区域(A)和二极管区域(B)可根据电压施加于根据本示例性实施方式的半导体器件的状态分开运行。
当0伏电压或小于等于MOSFET的阈值电压的电压施加到栅电极时，可将正电压施加到源电极，而0伏电压施加到漏电极，二极管区域(B)可运行。当二极管区域(B)运行时，可从第一沟槽610下方的n-型层200输出电流。
当大于等于MOSFET的阈值电压的电压施加到栅电极时，0伏电压可施加到源电极，而正电压可施加到漏电极，MOSFET区域(A)可运行。当MOSFET区域(A)运行时，可从第二沟槽620下方的n-型层200输出电流。
这样，由于根据本示例性实施方式的半导体器件包括MOSFET区域(A)和二极管区域(B)，可以去除连接传统的MOSFET器件和二极管器件的配线。这样，可以减小半导体器件的面积。
此外，由于MOSFET区域和二极管区域可包含在半导体器件内而不需要配线，所以可提高半导体器件的切换速度。
半导体器件可包括浓度低于n-型层的低浓度n-型层。现将参考图2描述包括低浓度n-型层的半导体器件。
图2描述了根据本公开的另一个示例性实施方式的半导体器件的横断面示意图。
参考图2，除了低浓度n-型层250之外，根据本公开的另一个示例性实施方式的半导体器件与图1的半导体器件基本上相同。因此，省略相同部分的重复性描述。
低浓度n-型层250可设置在n-型层200和n+型区域500之间。此外，低浓度n-型层250可设置在第二沟槽620和p型区域300之间。低浓度n-型层250的掺杂浓度可小于n-型层200的掺杂浓度。
在下文中，将参考表1比较和描述根据示例性实施方式的半导体器件、典型二极管器件、和典型MOSFET器件的特性。
表1表示根据本示例性实施方式的半导体器件、典型二极管器件、和典型MOSFET器件的各自模拟结果。
比较实例1是典型二极管器件，而比较实例2是典型MOSFET器件。
示例性实施方式1为包括单个n-层的半导体器件，而示例性实施方式2为包含两个n-型层的半导体器件，即，两个n-型层是n-型层和低浓度n-型层。
在表1中，在相同的击穿电压施加到各个半导体器件的状态下，比较示例性实施方式1、示例性实施方式2、比较实例1和比较实例2的各自半导体器件的电流密度。
(表1)
参考表1，对于电流量约为100A，根据比较实例1的二极管器件的导电面积约为0.33cm2，而根据比较实例2的MOSFET器件的导电面积约为0.20cm2。当半导体器件的电流量约为100A时，根据比较实例1和比较实例2的导电面积之和约为0.53cm2。
在根据示例性实施方式1的半导体器件的情况下，当二极管运行时，电流量约为100A时的导电面积约为0.33cm2，而当MOSFET运行时，电流量约为100A时的导电面积约为0.13cm2。在根据示例性实施方式1的半导体器件的情况下，当半导体器件的面积约为0.33cm2时，可以看出，当二极管运行时，半导体器件的电流量约为100A，而当MOSFET运行时，半导体器件的电流量约为251A。
在根据示例性实施方式2的半导体器件的情况下，当二极管运行时，电流量约为100A时的导电面积约为0.23cm2，而当MOSFET运行时，电流量约为100A时的导电面积约为0.1cm2。在根据示例性实施方式2的半导体器件的情况下，当半导体器件的面积约为0.23cm2时，可以看出，当二极管运行时，半导体器件的电流量约为100A，而当MOSFET运行时，半导体器件的电流量约为231A。
也就是，当二极管和MOSFET运行时，电流量约为100A时的导电面积这方面，可以看出根据示例性实施方式1的半导体器件的对应面积相对于根据比较实例1和2的半导体器件的对应面积之和减少了约37％。另外，可以看出，根据示例性实施方式2的半导体器件的对应面积相对于根据比较实例1和2的半导体器件的对应面积之和减少了约57％。
在下文中，将参考图3到图7以及图2描述图2中示出的半导体器件的制造方法。
图3到图7示出了图2示出的半导体器件的制造方法的横断面示意图。
参考图3，可制备n+型碳化硅基板100，并且通过外延生长在n+型碳化硅基板100的第一表面上形成n-型层200之后，可通过外延生长在n-型层200上形成低浓度n-型层250。如图1所示，可省略低浓度n-型层250。
参考图4，可在低浓度n-型层250上形成n+型区域500。n+型区域500可通过向低浓度n-型层250注入n+离子形成，或可通过外延生长形成在低浓度n-型层250上。
参考图5，可通过刻蚀n+型区域500和低浓度n-型层250形成第一沟槽610和第二沟槽620。这种情况下，第一沟槽610和第二沟槽620可同时形成。
参考图6，可通过向第一沟槽610的侧面和拐角注入p离子来形成p型区域300，然后可通过向第一沟槽610的侧面和拐角注入p+离子来形成p+型区域400。这种情况下，可将p型区域300和p+型区域400形成为包围第一沟槽610的侧面和拐角。进一步地，可在p型区域300和第一沟槽610之间形成p+型区域400。在此，可通过倾斜离子注入法注入p离子和p+离子。倾斜离子注入法可以是具有比相对于水平面的直角小的注入角的离子注入方法。
参考图7，在第二沟槽620上形成栅绝缘层700之后，可在栅绝缘层700上形成栅电极800，然后在栅电极800上形成氧化层710。
参考图2，可在氧化层710、n+型区域500以及第一沟槽610上形成源电极900，且可在n+型碳化硅基板100的第二表面上形成漏电极950。
在根据本示例性实施方式的半导体器件的制造方法中，虽然在同时形成第一沟槽610和第二沟槽620之后，形成了p型区域300和p+型区域400，但本发明并不限于此，可在首先形成第一沟槽610之后，可形成p型区域300和p+型区域400，然后可形成第二沟槽620。
虽然结合当前被认为是实用的示例性实施方式来描述本公开，但要明白，本公开并不限于已公开的实施方式，相反地，本公开旨在涵盖包含在所附权利要求的精神和范围内的各种修改和等同布置。

Claims (13)

1.一种半导体器件，其包括
n-型层，设置在n+型碳化硅基板的第一表面上；
第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽设置在所述n-型层上且彼此隔开；
p型区域，包围所述第一沟槽的侧面和拐角；
n+型区域，设置在所述p型区域和所述第一沟槽和所述第二沟槽之间的所述n-型层上；
栅绝缘层，设置在所述第二沟槽内；
栅电极，设置在所述栅绝缘层上；
氧化层，设置在所述栅电极上；
源电极，设置在所述氧化层和所述n+型区域上且设置在所述第一沟槽内；以及
漏电极，设置在所述n+型碳化硅基板的第二表面上，
其中，所述源电极与设置在所述第一沟槽下方的所述n-型层接触。
2.根据权利要求1所述的半导体器件，所述半导体器件进一步包括设置在所述n-型层和所述n+型区域之间的低浓度n-型层。
3.根据权利要求2所述的半导体器件，其中，所述低浓度n-型层的掺杂浓度小于所述n-型层的掺杂浓度。
4.根据权利要求3所述的半导体器件，其中，所述低浓度n-型层设置在所述第二沟槽和所述p型区域之间。
5.根据权利要求4所述的半导体器件，所述半导体器件进一步包括设置在p型区域和所述第一沟槽之间的p+型区域。
6.根据权利要求5所述的半导体器件，其中，所述p+型区域包围所述第一沟槽的所述侧面和所述拐角。
7.根据权利要求1所述的半导体器件，其中，所述源电极包括肖特基电极和设置在肖特基电极上的欧姆电极。
8.根据权利要求7所述的半导体器件，其中，所述肖特基电极与设置在所述第一沟槽下方的所述n-型层接触。
9.一种半导体器件的制造方法，包括：
在n+型碳化硅基板的第一表面上依次形成n-型层和低浓度n-型层；
在所述低浓度n-型层上形成n+型区域；
通过刻蚀所述n+型区域和所述低浓度n-型层形成彼此隔开的第一沟槽和第二沟槽；
形成p型区域以包围所述第一沟槽的侧面和拐角；
在所述第二沟槽内形成栅绝缘层；
在所述栅绝缘层上形成栅电极；
在所述栅电极上形成氧化层；
在所述氧化层和所述n+型区域上以及在所述第一沟槽内形成源电极；以及
在所述n+型碳化硅基板的第二表面上形成漏电极，
其中，多个所述p型区域彼此隔开，且
其中，所述源电极与设置在所述第一沟槽下方的所述n-型层接触。
10.根据权利要求9所述的半导体器件的制造方法，其中，所述低浓度n-型层的掺杂浓度小于所述n-型层的掺杂浓度。
11.根据权利要求10所述的半导体器件的制造方法，其中，在形成所述p型区域的步骤中，采用倾斜离子注入法注入p离子。
12.根据权利要求11所述的半导体器件的制造方法，进一步包括在所述p型区域和所述第一沟槽之间形成p+型区域。
13.根据权利要求12所述的半导体器件的制造方法，其中，在形成所述p+型区域的步骤中，采用倾斜离子注入法注入p+离子。
CN201610474194.8A 2015-12-14 2016-06-24 半导体器件及半导体器件的制造方法 Pending CN106876461A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0178098 2015-12-14
KR1020150178098A KR101786668B1 (ko) 2015-12-14 2015-12-14 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN106876461A true CN106876461A (zh) 2017-06-20

Family

ID=59020214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610474194.8A Pending CN106876461A (zh) 2015-12-14 2016-06-24 半导体器件及半导体器件的制造方法

Country Status (3)

Country Link
US (1) US20170170310A1 (zh)
KR (1) KR101786668B1 (zh)
CN (1) CN106876461A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192779A (zh) * 2018-08-28 2019-01-11 电子科技大学 一种碳化硅mosfet器件及其制造方法
CN112349772A (zh) * 2020-11-05 2021-02-09 北京工业大学 累积型mos沟道二极管结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7155641B2 (ja) * 2018-06-14 2022-10-19 富士電機株式会社 半導体装置
KR102869044B1 (ko) * 2021-03-04 2025-10-10 현대자동차 주식회사 쇼트키 배리어 다이오드 및 이의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347356A (zh) * 2010-07-27 2012-02-08 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
US20130313635A1 (en) * 2011-02-02 2013-11-28 Rohm Co., Ltd. Semiconductor device
CN103441148A (zh) * 2013-08-13 2013-12-11 电子科技大学 一种集成肖特基二极管的槽栅vdmos器件
US20140054687A1 (en) * 2008-12-23 2014-02-27 Alpha And Omega Semiconductor Incorporated Mosfet device with reduced breakdown voltage
US20140213026A1 (en) * 2012-09-14 2014-07-31 Force Mos Technology Co., Ltd. Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process
CN104425569A (zh) * 2013-09-11 2015-03-18 英飞凌科技股份有限公司 半导体器件、结型场效应晶体管和垂直场效应晶体管
US20150171201A1 (en) * 2010-12-14 2015-06-18 Alpha And Omega Semiconductor Incorporated Self aligned trench mosfet with integrated diode
US20150349057A1 (en) * 2011-02-02 2015-12-03 Rohm Co., Ltd. Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465986B2 (en) * 2004-08-27 2008-12-16 International Rectifier Corporation Power semiconductor device including insulated source electrodes inside trenches
JP4935160B2 (ja) * 2006-04-11 2012-05-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9882049B2 (en) * 2014-10-06 2018-01-30 Alpha And Omega Semiconductor Incorporated Self-aligned slotted accumulation-mode field effect transistor (AccuFET) structure and method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140054687A1 (en) * 2008-12-23 2014-02-27 Alpha And Omega Semiconductor Incorporated Mosfet device with reduced breakdown voltage
CN102347356A (zh) * 2010-07-27 2012-02-08 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
US20150171201A1 (en) * 2010-12-14 2015-06-18 Alpha And Omega Semiconductor Incorporated Self aligned trench mosfet with integrated diode
US20130313635A1 (en) * 2011-02-02 2013-11-28 Rohm Co., Ltd. Semiconductor device
US20150349057A1 (en) * 2011-02-02 2015-12-03 Rohm Co., Ltd. Semiconductor device
US20140213026A1 (en) * 2012-09-14 2014-07-31 Force Mos Technology Co., Ltd. Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process
CN103441148A (zh) * 2013-08-13 2013-12-11 电子科技大学 一种集成肖特基二极管的槽栅vdmos器件
CN104425569A (zh) * 2013-09-11 2015-03-18 英飞凌科技股份有限公司 半导体器件、结型场效应晶体管和垂直场效应晶体管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192779A (zh) * 2018-08-28 2019-01-11 电子科技大学 一种碳化硅mosfet器件及其制造方法
CN112349772A (zh) * 2020-11-05 2021-02-09 北京工业大学 累积型mos沟道二极管结构

Also Published As

Publication number Publication date
KR20170070507A (ko) 2017-06-22
KR101786668B1 (ko) 2017-10-18
US20170170310A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
CN101345243B (zh) 半导体器件
US10229993B2 (en) LDMOS transistors including resurf layers and stepped-gates, and associated systems and methods
CN108615730B (zh) 半导体器件及其制造方法
US20130264654A1 (en) Integrated Switching Device with Parallel Rectifier Element
CN108615767A (zh) 半导体器件及其制造方法
CN107564903B (zh) 具有电压限制和电容增强的电路
CN107026207A (zh) 包括横向晶体管的半导体器件
CN111009575B (zh) 半导体器件及其制造方法
JP2011517511A (ja) 第１絶縁ゲート電界効果トランジスタが第２電界効果トランジスタと直列に接続された半導体デバイス
TW201832320A (zh) 半導體裝置
TWI629785B (zh) 高電壓積體電路的高電壓終端結構
CN106876461A (zh) 半导体器件及半导体器件的制造方法
CN101308797A (zh) 横向dmos器件及其制造方法
CN109585562B (zh) 具有阴极短路结构的双向功率mosfet结构
CN107958936A (zh) 半导体器件以及用于制造半导体器件的方法
JP2014112625A (ja) 電力半導体素子およびその製造方法
WO2016185544A1 (ja) 半導体装置および電力変換装置
CN113871452B (zh) 半导体器件
EP4184590B1 (en) Semiconductor device
CN107026203B (zh) 半导体器件及其制造方法
CN106876390B (zh) 半导体器件及其制造方法
KR102013226B1 (ko) 절연 게이트 바이폴라 트랜지스터
CN106611785B (zh) 高压半导体装置及其制造方法
WO2020006848A1 (zh) 集成肖特基二极管的u型源槽vdmosfet器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170620

RJ01 Rejection of invention patent application after publication